Manual de referencia técnica do sistema de procesamento duro Altera Cyclone V
Introdución
O sistema de procesamento duro (HPS) Altera Cyclone V integra un procesador ARM® Cortex™-A9 de dobre núcleo cun amplo conxunto de periféricos e lóxica programable nun só chip. Deseñado para combinar a flexibilidade da estrutura FPGA co rendemento e a facilidade de uso dun núcleo de procesador duro, está dirixido a aplicacións que requiren baixo consumo de enerxía, alta eficiencia e rendibilidade. Úsase habitualmente en control industrial, automoción, comunicacións e sistemas integrados.
Preguntas frecuentes
Que é o sistema de sobrealimentación Cyclone V HPS?
O Cyclone V HPS é un sistema en chip SoC que combina procesadores ARM Cortex A9 de dobre núcleo con estrutura FPGA Altera nun só chip.
Cales son os compoñentes clave do HPS?
Inclúe o procesador ARM Cortex A9 de dobre núcleo, o controlador SDRAM, os controladores flash NAND NOR, USB, Ethernet, UART, I2C, SPI e DMA.
Que interfaces de memoria son compatibles con Cyclone V HPS?
Admite memoria DDR3, DDR2, LPDDR2, SDRAM a través dun controlador de memoria duro integrado no subsistema HPS.
Como se comunica o HPS coa estrutura da FPGA?
Mediante interconexións de gran ancho de banda como pontes AXI de HPS a FPGA, de FPGA a HPS, pontes lixeiras e acceso a SDRAM de FPGA a HPS.
Que sistemas operativos son compatibles co HPS?
Entre as opcións de sistemas operativos máis populares inclúense Linux como Yocto ou Debian, FreeRTOS e software bare-metal a través de cadeas de ferramentas ARM DS 5 ou GCC.
Podo programar a FPGA e a HPS de forma independente?
Si, o HPS e a FPGA son subsistemas independentes pero estreitamente integrados. Podes arrincar Linux no HPS mentres usas a FPGA para a lóxica en tempo real.
Que ferramentas se empregan para desenvolver o Cyclone V HPS?
Intel, anteriormente Altera, proporciona Quartus Prime para o deseño de FPGA e SoC EDS Embedded Design Suite para o desenvolvemento de ARM.
Como funciona a alimentación e a reloxería do Cyclone V HPS?
Emprega varios raís de alimentación e permite unha sincronización flexible con PLL e osciladores compartidos entre FPGA e HPS.
Admite arranque seguro ou cifrado?
Si, coas opcións de configuración, o HPS admite o arranque seguro mediante fluxos de bits cifrados e autenticación.
Que J?TAG ou hai opcións de depuración dispoñibles?
Podes depurar a través de USB Blaster, JTAGe depurador de cables en serie SWD e depurador ARM DS 5 ou GDB.