Упутство за употребу Интел ФПГА програмабилне картице за убрзање Д5005

Овај документ описује имплементацију акцелераторске функционалне јединице (АФУ) са директним приступом меморији (ДМА) и како изградити дизајн за рад на хардверу или у симулацији.

Предвиђена публика

Предвиђена публика обухвата програмере хардвера или софтвера којима је потребна функција акцелератора (АФ) за локално баферовање података у меморију повезану са Интел ФПГА уређајем.

конвенције

Доцумент Цонвентионс

конвенција	Опис
#	Претходи команди која означава да се команда треба унети као роот.
$	Означава да наредбу треба унети као корисник.
Овај фонт	Fileимена, команде и кључне речи су штампане овим фонтом. Дуге командне линије се штампају овим фонтом. Иако се дуге командне линије могу премотати у следећи ред, повратак није део команде; не притискајте ентер.
	Означава да текст чувара места који се појављује између угаоних заграда мора бити замењен одговарајућом вредношћу. Не уносите угаоне заграде.

Акроними

Акроними	Проширење	Опис
AF	Функција акцелератора	Преведена слика хардверског акцелератора имплементирана у ФПГА логици која убрзава апликацију.
АФУ	Функционална јединица акцелератора	Хардверски акцелератор имплементиран у ФПГА логици који растерећује рачунску операцију за апликацију са ЦПУ-а ради побољшања перформанси.
АПИ	Програмски интерфејс апликације	Скуп дефиниција потпрограма, протокола и алата за прављење софтверских апликација.
ЦЦИ-П	Интерфејс језгра кеша	ЦЦИ-П је стандардни интерфејс који АФУ користе за комуникацију са домаћином.
ДФХ	Заглавље функције уређаја	Креира повезану листу заглавља функција како би се обезбедио проширив начин додавања функција.
*наставио…*

Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Акроними	Проширење	Опис
ФИМ	Менаџер ФПГА интерфејса	ФПГА хардвер који садржи ФПГА Интерфаце Унит (ФИУ) и екстерне интерфејсе за меморију, умрежавање итд. Функција акцелератора (АФ) повезује се са ФИМ-ом у току рада.
ФИУ	ФПГА Интерфаце Унит	ФИУ је слој интерфејса платформе који делује као мост између интерфејса платформе као што су ПЦИе*, УПИ и интерфејси на страни АФУ, као што је ЦЦИ-П.
МПФ	Фабрика меморијских својстава	МПФ је основни градивни блок (БББ) који АФУ могу користити да обезбеде ЦЦИ-П операције обликовања саобраћаја за трансакције са ФИУ.

Речник убрзања

Аццелератион Стацк за Интел® Ксеон® ЦПУ са ФПГА Глосар

Термин	Скраћеница	Опис
Интел® Аццелератион Стацк за Интел Ксеон® ЦПУ са ФПГА	Аццелератион Стацк	Колекција софтвера, фирмвера и алата који обезбеђује повезивање са оптимизованим перформансама између Интел ФПГА и Интел Ксеон процесора.
Интел ФПГА програмабилна картица за убрзање	Интел ФПГА ПАЦ	ПЦИе ФПГА акцелераторска картица. Садржи ФПГА Интерфаце Манагер (ФИМ) који се упарује са Интел Ксеон процесором преко ПЦИе магистрале.

Упутство за употребу функционалне јединице ДМА акцелератора: Интел ФПГА програмабилна картица за убрзање Д5005

ДМА АФУ Опис

Увод

Директан приступ меморији (ДМА) АФУ екampле показује како управљати преносом меморије између главног процесора и ФПГА. Можете да интегришете ДМА АФУ у свој дизајн да бисте преместили податке између хост меморије и ФПГА локалне меморије. ДМА АФУ се састоји од следећих подмодула:

Фабрика меморијских својстава (МПФ) Основни грађевински блок (БББ)

Интерфејс језгре кеша (ЦЦИ-П) на Авалон® меморијски мапирани (Авалон-ММ) адаптер
ДМА тест систем који садржи ДМА БББ

Ови подмодули су детаљније описани у теми ДМА АФУ Хардверске компоненте у наставку.

Повезане информације

ДМА АФУ хардверске компоненте на страни 6
Спецификације Авалон интерфејса

За више информација о Авалон-ММ протоколу, укључујући временске дијаграме за трансакције читања и писања.

ДМА АФУ софтверски пакет

Интел Аццелератион Стацк за Интел Ксеон ЦПУ са ФПГА пакетом file (*.тар.гз), укључује ДМА АФУ екampле. Овај бившиampле пружа управљачки програм корисничког простора. Хост апликација користи овај драјвер тако да ДМА премешта податке између хоста и ФПГА меморије. Хардверски бинарни фајлови, извори и управљачки програм корисничког простора доступни су у следећем директоријуму: $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу . Пре експериментисања са ДМА АФУ, морате инсталирати софтверски пакет Опен Программабле Аццелератион Енгине (ОПАЕ). Погледајте Инсталирање софтверског пакета ОПАЕ у Водичу за брзи почетак Интел Аццелератион Стацк за Интел ФПГА програмабилну картицу за убрзање Д5005 за упутства за инсталацију. Овај водич за брзи почетак такође укључује основне информације о Опен Программабле Аццелератион Енгине (ОПАЕ) и конфигурисању АФУ. Након инсталирања софтверског пакета Опен Программабле Аццелератион Енгине (ОПАЕ), каоampхост апликација и управљачки програм за кориснички простор ДМА АФУ доступни су у следећем директоријуму: $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/св. За покретање сampхост апликација, фпга_дма_тест на вашем Интел ФПГА ПАЦ Д5005 хардверу, погледајте кораке у одељку Покретање ДМА АФУ Екampле. Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Повезане информације

Интел Аццелератион Стацк Водич за брзи почетак за Интел ФПГА програмабилну картицу за убрзање Д5005
Инсталирање софтверског пакета ОПАЕ

ДМА АФУ хардверске компоненте

ДМА АФУ се повезује са ФПГА Интерфаце Унит (ФИУ) и ФПГА меморијом. Погледајте ФПГА Интерфаце Манагер Дата Схеет за Интел ФПГА програмабилну картицу за убрзање Д5005 за детаљне спецификације ФПГА меморије. Тренутно доступни хардвер диктира ову конфигурацију меморије. Будући хардвер може подржавати различите конфигурације меморије. Можете да користите ДМА АФУ за копирање података између следећих изворних и одредишних локација:

ФПГА меморија од домаћина до уређаја
ФПГА меморија уређаја на хосту

Систем дизајнера платформе, $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/хв/ртл/ТЕСТ_дма/ /дма_тест_систем.ксис имплементира већину ДМА

АФУ. Део ДМА АФУ имплементиран у систему Платформ Десигнер може се наћи у наставку

локација:$ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/хв/ртл/ТЕСТ_дма/ ДМА БББ можете пронаћи на следећој локацији:

$ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/хв/ртл/дма_ббб

Упутство за употребу функционалне јединице ДМА акцелератора: Интел ФПГА програмабилна картица за убрзање Д5005

ДМА АФУ хардверски блок дијаграм

ДМА АФУ укључује следеће интерне модуле за повезивање са ФПГА Интерфаце Унит (ФИУ):

Логика декодера ИО (ММИО) мапираног меморијом: детектује ММИО трансакције читања и писања и одваја их од ЦЦИ-П РКС канала 0 са којег стижу. Ово осигурава да ММИО саобраћај никада не стигне до МПФ БББ и да га опслужује независни ММИО командни канал.
Фабрика меморијских својстава (МПФ): Овај модул обезбеђује да се прочитани одговори из ДМА враћају редоследом којим су издати. Авалон-ММ протокол захтева читање одговора да би се вратио у исправном редоследу.
ЦЦИ-П на Авалон-ММ адаптер: Овај модул преводи између ЦЦИ-П и Авалон-ММ трансакција, на следећи начин:
ЦЦИ-П на Авалон-ММИО адаптер: Ова путања преводи ЦЦИ-П ММИО трансакције у Авалон-ММ трансакције.
Адаптер хоста Авалон на ЦЦИ-П: Ове путање креирају одвојене путање само за читање и само за писање за ДМА за приступ меморији хоста.
ДМА тест систем: Овај модул служи као омотач око ДМА БББ-а да би се ДМА мастери изложили остатку логике у АФУ. Он обезбеђује интерфејс између ДМА БББ и ЦЦИ-П на Авалон адаптер. Такође обезбеђује интерфејс између ДМА БББ и локалних ФПГА СДРАМ банака.

Повезане информације
ФПГА Интерфаце Манагер Дата Схеет за Интел ФПГА програмабилну картицу за убрзање Д5005

ДМА тест систем

ДМА тест систем повезује ДМА БББ са остатком ФПГА дизајна укључујући ЦЦИ-П адаптацију и локалну ФПГА меморију.

Блок дијаграм ДМА тест система
Овај блок дијаграм приказује унутрашње делове ДМА тест система. ДМА тест систем је приказан као монолитни блок на слици 1 на страни 7.

ДМА тест систем укључује следеће интерне модуле:

Мост далеког досега/мост цевовода: Мост цевовода са укљученом подесивом латенцијом за контролу топологије и побољшање дизајна Фмак.

Заглавље функције ДМА АФУ уређаја (ДФХ): Ово је ДФХ за ДМА АФУ. Овај ДФХ указује на следећи ДФХ који се налази на офсету 0к100 (ДМА БББ ДФХ).
Нулл ДФХ: Ова компонента завршава ДФХ повезану листу. Ако дизајну додате више ДМА БББ-ова, уверите се да се нулта ДФХ основна адреса налази на крају ДФХ повезане листе.
МА Басиц Буилдинг Блоцк (БББ): Овај блок помера податке између хоста и локалне ФПГА меморије. Такође приступа меморији хоста да би приступио ланцима дескриптора.

ДМА БББ

ДМА БББ подсистем преноси податке са изворних на одредишне адресе користећи Авалон-ММ трансакције. ДМА драјвер контролише ДМА БББ тако што приступа регистру контроле и статуса различитих компоненти унутар система. ДМА драјвер такође контролише ДМА БББ користећи заједничку меморију за комуникацију дескриптора преноса. ДМА БББ приступа подацима у ФПГА меморији на офсету 0к0. ДМА БББ приступа подацима и дескрипторима у меморији хоста на офсету 0к1_0000_0000_0000.

Блок дијаграм дизајнера ДМА БББ платформе
Овај блок дијаграм искључује неке интерне ИП језгре Пипелине Бридге-а.

ДМА АФУ Опис

Компоненте у ДМА БББ Платформ Десигнер-у имплементирају следеће функције:

Мост далеког досега/мост нафтовода: Укључен је цевоводни мост са подесивом латенцијом за контролу топологије и побољшање дизајна Фмак.
МА БББ ДФХ: Ово је заглавље функције уређаја за ДМА БББ. Овај ДФХ указује на следећи ДФХ који се налази на офсету 0к100 (Нулл ДФХ).
Дескриптор Фронтенд: Одговоран је за преузимање дескриптора и њихово преношење диспечеру. Када се ДМА трансфер заврши, фронтенд прима формацију статуса од диспечера и преписује дескриптор у меморији хоста.

диспечер: Овај блок распоређује ДМА трансфере захтева ка Мастеру читања и писања.
Реад Мастер: Овај блок је одговоран за читање података са хоста или локалне ФПГА меморије и њихово слање као стримовање података у Врите Мастер.
Напишите мајстора: Овај блок је одговоран за пријем стриминг података са Реад Мастер-а и записивање садржаја у хост или локалну ФПГА меморију.

Региструјте мапу и адресни простор

ДМА АФУ подржава две меморије viewс: ДМА view и домаћин view. ДМА view подржава 49-битни адресни простор. Доња половина ДМА view мапира у локалну ФПГА меморију. Горња половина ДМА view мапе у меморију домаћина. Домаћин view укључује све регистре којима се приступа преко ММИО приступа као што су ДФХ табеле, и регистре контроле/статуса различитих ИП језгара који се користе унутар ДМА АФУ. ММИО регистри у ДМА БББ и АФУ подржавају 32- и 64-битни приступ. ДМА АФУ не подржава 512-битни ММИО приступ. Приступ регистрима диспечера унутар ДМА БББ-а мора бити 32 бита (фронтенд дескриптора имплементира 64-битне регистре).

ДМА АФУ Регистер Мап

Мапа регистра ДМА АФУ даје апсолутне адресе свих локација унутар јединице. Ови регистри су у хосту view јер само домаћин може да им приступи.

ДМА АФУ меморијска карта

Одступања адресе бајтова	Име	Распон у бајтовима	Опис
0к0	ДМА АФУ ДФХ	0к40	Заглавље функције уређаја за ДМА АФУ. ИД_Л је постављен на 0к9081ф88б8ф655цаа, а ИД_Х на 0к331дб30ц988541еа. ДМА АФУ ДФХ је параметризован да указује на помак 0к100 да би се пронашао следећи ДФХ (ДМА БББ ДФХ). Не смете да мењате основну адресу ДМА АФУ ДФХ пошто она мора да се налази на адреси 0к0 како је дефинисано ЦЦИП спецификацијом.
0к100	ДМА БББ	0к100	Одређује ДМА БББ контролу и интерфејс регистра статуса. Можете погледати мапу регистра ДМА БББ за више информација. Унутар ДМА БББ на офсету 0, ДМА БББ укључује сопствени ДФХ. Овај ДФХ је подешен да пронађе следећи ДФХ на офсету 0к100 (НУЛЛ ДФХ). Ако додате још ДМА БББ-ова, размакните их 0к100 и уверите се да НУЛЛ ДФХ прати последњи ДМА за 0к100.
0к200	НУЛЛ ДФХ	0к40	Прекида ДФХ повезану листу. ИД_Л је постављен на 0к90фе6ааб12а0132ф, а ИД_Х на 0кда1182б1б3444е23. НУЛЛ ДФХ је параметризован да буде последњи ДФХ у хардверу. Из тог разлога НУЛЛ ДФХ се налази на адреси 0к200. Ако додате додатне ДМА БББ-ове систему, потребно је да повећате НУЛЛ ДФХ основну адресу у складу са тим тако да остане на највишој адреси. ДМА драјвер и апликација за тестирање не користе овај хардвер.

Региструјте мапу и адресни простор

ДМА БББ меморијска карта
Следеће адресе бајтова су релативна одступања од ДМА БББ базне адресе у ДМА АФУ систему (0к100).

Одступања адресе бајтова	Име	Распон у бајтовима	Опис
0к0	ДМА БББ ДФХ	0к40	Заглавље функције уређаја за ДМА АФУ. ИД_Л је постављен на 0ка9149а35баце01еа, а ИД_Х на 0кеф82деф7ф6ец40фц. ДМА БББ ДФХ је параметризован да указује на 0к100 за следећи ДФХ офсет. Овај следећи помак може бити други ДМА БББ, други ДФХ (није укључен у овај дизајн) или НУЛЛ ДФХ.
0к40	Диспечер	0к40	Контролни порт за диспечера. ДМА драјвер користи ову локацију да контролише ДМА или тражи његов статус.
0к80	Дескриптор Фронтенд	0к40	Предњи део дескриптора је прилагођена компонента која чита дескрипторе из меморије хоста и преписује дескриптор када се ДМА трансфер заврши. Драјвер даје упутства фронтенду где први дескриптор живи у меморији хоста, а затим хардвер фронтенда комуницира са драјвером првенствено преко дескриптора ускладиштених у меморији хоста.

ДМА АФУ адресни простор

Хост може да приступи регистрима наведеним у Табели 4 на страни 12 и Табели 5 на страни 13. ДМА БББ подсистем има приступ пуном 49-битном адресном простору. Доња половина овог адресног простора укључује локалне ФПГА меморије. Горња половина овог адресног простора укључује 48-битну меморију адреса хоста. Следећа слика приказује хост и ДМА viewс меморије.

ДМА АФУ и домаћин Viewс памћења

Повезана листа заглавља функција уређаја

ДМА АФУ дизајн прampле садржи три заглавља функција уређаја (ДФХ) која формирају повезану листу. Ова повезана листа омогућава сampле апликација за идентификацију ДМА АФУ као и драјвер за идентификацију ДМА БББ. ДФХ листа укључује НУЛЛ ДФХ на крају. Укључивање нулте ДФХ на крају повезане листе омогућава вам да додате више ДМА БББ-ова у свој дизајн. Једноставно морате да преместите НУЛЛ ДФХ на адресу после осталих БББ-ова. Сваки ДМА БББ очекује да се следећи ДФХ налази 0к100 бајтова од основне адресе БББ-а. Следећа слика приказује повезану листу за ДМА АФУ дизајн нпрampле.

Региструјте мапу и адресни простор

ДМА АФУ Девице Феатуре Хеадер (ДФХ) Цхаининг

Модел програмирања софтвера

ДМА АФУ укључује софтверски драјвер који можете да користите у сопственој хост апликацији. Фпга_дма.цпп и фпга_дма.х fileкоји се налазе на следећој локацији имплементирају софтверски драјвер:$ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/св Овај драјвер подржава следеће функције:

АПИ	Опис
фпгаЦоунтДМАЦханнелс	Скенира ланац функција уређаја за ДМА БББ и броји све доступне канале.
фпгаДМАОпен	Отвара ручку за ДМА канал.
фпгаДМАЦлосе	Затвара ручицу ДМА канала.
фпгаДМАТрансферИнит	Иницијализује објекат који представља ДМА трансфер.
фпгаДМАТрансферРесет	Ресетује објекат атрибута ДМА трансфера на подразумеване вредности.
фпгаДМАТрансферДестрои	Уништава објекат атрибута ДМА трансфера.
фпгаДМАТрансферСетСрц	Поставља изворну адресу преноса. Ова адреса мора бити поравната са 64 бајта.
фпгаДМАТрансферСетДст	Поставља одредишну адресу трансфера. Ова адреса мора бити поравната са 64 бајта.
фпгаДМАТрансферСетЛен	Поставља дужине преноса у бајтовима. За трансфере који нису пакетни, морате да подесите дужину преноса на вишекратну од 64 бајта. За пренос пакета ово није услов.
фпгаДМАТрансферСетТрансферТипе	Подешава тип преноса. Правне вредности су: • ХОСТ_ММ_ТО_ФПГА_ММ = ТКС (Хост до АФУ) • ФПГА_ММ_ТО_ХОСТ_ММ = РКС (АФУ за хост)
фпгаДМАТрансферСетТрансферЦаллбацк	Региструје повратни позив за обавештење о завршетку асинхроног преноса. Ако наведете повратни позив, фпгаДМАТрансфер се враћа одмах (асинхрони пренос). Ако не наведете повратни позив, фпгаДМАТрансфер се враћа након што се трансфер заврши (синхрони/блокирајући пренос).
фпгаДМАТрансферСетЛаст	Означава последњи трансфер тако да ДМА може да почне да обрађује унапред учитане трансфере. Подразумевана вредност је 64 преноса у току пре него што ДМА почне да ради на трансферима.
фпгаДМАТтрансфер	Обавља ДМА трансфер.

За више информација о АПИ-ју, улазним и излазним аргументима погледајте заглавље file налази се $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/св/фпга_дма.хИнтел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. Друга имена и брендови могу се сматрати власништвом других.

Модел програмирања софтвера

Да бисте сазнали више о моделу коришћења управљачког програма софтвера, погледајте РЕАДМЕ file налази се на $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/РЕАДМЕ.мд

Покретање ДМА АФУ Екample

Пре него што почнете:

Требало би да сте упознати са бившимampлеве у Интел Аццелератион Стацк Водич за брзи почетак за Интел ФПГА програмабилну картицу за убрзање Д5005.
Морате дефинисати променљиву окружења. Променљива окружења зависи од верзије Интел Аццелератион Стацк-а коју користите:
- За тренутну верзију, поставите променљиву окружења на $ОПАЕ_ПЛАТФОРМ_РООТ
Морате инсталирати библиотеку Интел Тхреадинг Буилдинг Блоцкс (ТББ) библиотеку пошто се ДМА драјвер ослања на њу.
Такође морате да подесите две огромне странице од 1 ГБ да бисте покренули сampле апплицатион. $ судо сх -ц “ецхо 2 > /сис/кернел/мм/хугепагес/хугепагес-1048576кБ/ нр_хугепагес”

Извршите следеће кораке да преузмете битстреам функције ДМА Аццелератор Фунцтион (АФ), да направите апликацију и драјвер и да покренете дизајн пр.ampле:

Промените у директоријум ДМА апликације и драјвера: цд $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/св
Направи драјвер и апликацију: направи

Преузмите ДМА АФУ битстреам: судо фпгасупдате ../бин/дма_афу_унсигнед.гбс
Извршите хост апликацију да бисте уписали 100 МБ у деловима од 1 МБ из меморије хоста у меморију ФПГА уређаја и прочитајте је назад: ./ фпга_дма_тест -с 104857600 -п 1048576 -р мтом

Повезане информације
Интел Аццелератион Стацк Водич за брзи почетак за Интел ФПГА програмабилну картицу за убрзање Д5005 Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Састављање ДМА АФУ Екample

Да бисте генерисали окружење за израду синтезе за компајлирање АФ-а, користите команду афу_синтх_сетуп на следећи начин:

Промена на ДМА АФУ сampдиректоријум: $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу
Генеришите директоријум за израду дизајна: афу_синтх_сетуп – извор хв/ртл/fileлист.ткт буилд_синтх

Из директоријума за израду синтезе који генерише афу_синтх_сетуп, унесите следеће команде из прозора терминала да бисте генерисали АФ за циљну хардверску платформу: цд буилд_синтх рун.сх Скрипта за генерисање рун.сх АФ креира АФ слику са истом основом fileиме као конфигурацију платформе АФУ file (.јсон) са суфиксом .гбс на локацији:$ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/буилд_синтх/дма_афу_с10.гбс Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Симулација АФУ Екample

Интел препоручује да погледате Водич за брзи почетак симулације окружења за симулацију Интел акцелератор функционалне јединице (АФУ) (АСЕ) како би ваш Интел ФПГА ПАЦ био упознат са симулацијом сличних нпр.ampлес и да подесите своје окружење. Пре него што наставите кроз следеће кораке, проверите да ли је променљива окружења ОПАЕ_ПЛАТФОРМ_РООТ постављена на инсталациони директоријум ОПАЕ СДК. Довршите следеће кораке да бисте подесили симулатор хардвера за ДМА АФУ:

Промена на ДМА АФУ сampдиректоријум: цд $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу

Креирајте АСЕ окружење у новом директоријуму и конфигуришите га за симулацију АФУ: афу_сим_сетуп –соурце хв/ртл/fileлист.ткт буилд_асе_дир
Пређите на АСЕ директоријум за изградњу: цд буилд_асе_дир
Направи драјвер и апликацију: направи

Направите симулацију: направите сим

Sampле излаз из хардверског симулатора:

[СИМ] ** ПАЖЊА : ПРЕ покретања софтверске апликације ** [СИМ] Подесите енв(АСЕ_ВОРКДИР) у терминалу где ће се апликација покренути (цопи-анд-пасте) => [СИМ] $СХЕЛЛ | Покрени:[СИМ] ———+————————————————— [СИМ] басх/зсх | извоз АСЕ_ВОРКДИР=$ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/асе_мкдир/ворк [СИМ] тцсх/цсх | сетенв АСЕ_ВОРКДИР $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/асе_мкдир/ворк [СИМ] За било који други $СХЕЛЛ, консултујте свог Линук администратора [СИМ] [СИМ] Спремни за симулацију… [СИМ] Притисните ЦТРЛ-Ц да затворите симулатор…

Довршите следеће кораке да бисте компајлирали и извршили ДМА АФУ софтвер у симулационом окружењу:

Отворите нови прозор терминала.
Промените директоријум у: цд $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/св

Симулација АФУ Екample

Копирајте низ за подешавање окружења (одаберите стринг који одговара вашој љусци) из горњих корака у симулацији хардвера у прозор терминала. Погледајте следеће редове у сampле излаз из хардверског симулатора. [СИМ] басх/зсх | извоз АСЕ_ВОРКДИР=$ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/буилд_асе_дир/ворк [СИМ] тцсх/цсх | сетенв АСЕ_ВОРКДИР $ОПАЕ_ПЛАТФОРМ_РООТ/хв/сampлес/дма_афу/буилд_асе_дир/ворк
Компајлирајте софтвер: $ маке УСЕ_АСЕ=1

Извршите хост апликацију да бисте уписали 4 КБ у деловима од 1 КБ из меморије хоста назад у меморију ФПГА уређаја у режиму повратне петље: ./ фпга_дма_тест -с 4096 -п 1024 -р мтом

Повезане информације
Упутство за брзи почетак симулације окружења за симулацију Интел акцелератор функционалне јединице (АФУ)

Оптимизација за побољшане перформансе ДМА

Имплементација НУМА (неуниформног приступа меморији) оптимизације у фпга_дма_тест.цпп омогућава процесору да приступи сопственој локалној меморији брже од приступа не-локалној меморији (меморија локална за други процесор). Типична НУМА конфигурација је приказана на дијаграму испод. Локални приступ представља приступ из језгра локалној меморији за исто језгро. Даљински приступ илуструје путању која се креће када језгро на чвору 0 приступа меморији која се налази у меморији локалној за чвор 1.

Типична НУМА конфигурација

Користите следећи код за имплементацију НУМА оптимизације у вашој тест апликацији:

// Подесите одговарајући афинитет ако се захтева иф (цпу_афинити || мемори_афинити) {унсигнед дом = 0, бус = 0, дев = 0, фунц = 0; фпга_пропертиес пропс;инт ретвал; #иф(ФПГА_ДМА_ДЕБУГ)цхар стр[4096]; #ендифрес = фпгаГетПропертиес(афц_токен, &пропс); ОН_ЕРР_ГОТО(рес, оут_дестрои_ток, “фпгаГетПропертиес”); рес = фпгаПропертиесГетБус(пропс, (уинт8_т *) & бус);ОН_ЕРР_ГОТО(рес, оут_дестрои_ток, “фпгаПропертиесГетБус”); рес = ФПГапропертиеТгеТевице (пропс, (уинт8_т *) & дев); он_ерр_гото (рес, оут_дестрои_ток, "ФПГапропертиеТеТевице") рес = ФпГапропертиеСгетФункција (пропс, (уинт8_т *) & фунц); он_ерр_гото (рес, оут_дестрои_ток "); // Пронађи уређај из топологије хвлоц_топологи_т топологије; хвлоц_топологи_инит(&топологи); хвлоц_топологи_сет_флагс(топологи, ХВЛОЦ_ТОПОЛОГИ_ФЛАГ_ИО_ДЕВИЦЕС);Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било ког производа и услуга у било ком тренутку без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге. *Друга имена и брендови могу се сматрати власништвом других.

Оптимизација за побољшане перформансе ДМА

хвлоц_топологи_лоад(топологи); хвлоц_обј_т обј = хвлоц_гет_пцидев_би_бусид(топологија, дом, магистрала, дев, фунц); хвлоц_обј_т обј2 = хвлоц_гет_нон_ио_анцестор_обј(топологија, обј); #иф (ФПГА_ДМА_ДЕБУГ) хвлоц_обј_типе_снпринтф(стр, 4096, обј2, 1); принтф(“%с\н”, стр);хвлоц_обј_аттр_снпринтф(стр, 4096, обј2, ” :: “, 1);принтф(“%с\н”, стр); хвлоц_битмап_тасксет_снпринтф(стр, 4096, обј2->цпусет); принтф(“ЦПУСЕТ је %с\н”, стр); хвлоц_битмап_тасксет_снпринтф(стр, 4096, обј2->нодесет); принтф(“НОДЕСЕТ је %с\н”, стр);#ендиф иф (мемори_афинити) { #иф ХВЛОЦ_АПИ_ВЕРСИОН > 0к00020000 ретвал = хвлоц_сет_мембинд(топологи, обј2->нодесет,ХВЛОЦ_МЕМБИНД_ТХРЕМЕАД, ХВЛОЦ_МЕМБИНД_ТХРЕМЕАД, ХИНДВЛОЦ_МЕМБИНД_ТХРЕМЕАД, ХИНДВЛОЦМЕМБИНД_ТХРЕМЕАД, ХИНДВЛОЦ_МЕМБИНД_ТХРЕМЕМБ | #елсе ретвал =хвлоц_сет_мембинд_нодесет(топологија, обј2->нодесет, ХВЛОЦ_МЕМБИНД_ТХРЕАД,ХВЛОЦ_МЕМБИНД_МИГРАТЕ); #ендифОН_ЕРР_ГОТО(ретвал, оут_дестрои_ток, “хвлоц_сет_мембинд”); } иф (цпу_афинити) { ретвал = хвлоц_сет_цпубинд(топологи, обј2->цпусет, ХВЛОЦ_ЦПУБИНД_СТРИЦТ); ОН_ЕРР_ГОТО(ретвал, оут_дестрои_ток, “хвлоц_сет_цпубинд”); } }

Упутство за употребу функционалне јединице ДМА акцелератор Архива

Интел Аццелератион Стацк верзија	Упутство за употребу (ПДФ)
2.0	Упутство за употребу функционалне јединице ДМА акцелератора (АФУ).

Историја ревизија документа за кориснички приручник функционалне јединице ДМА Аццелератор

Верзија документа

Интел Аццелератион Стацк Версион

Промене

2020.08.03

2.0.1 (подржано са Интел

Куартус® Приме Про Едитион 19.2)

Исправљена АФ слика file име у одељку Састављање ДМА АФУ Екample.

2020.04.17

2.0.1 (подржано са Интел

Куартус Приме Про Едитион 19.2)

Исправљена изјава у Предвиђена публика одељак.

2020.02.20

2.0.1 (подржано са Интел

Куартус Приме Про Едитион 19.2)

Исправљена штампарска грешка.

2019.11.04

2.0.1 (подржано са Интел

Куартус Приме Про Едитион 19.2)

• Заменили смо фпгацонф са фпгасупдате приликом конфигурисања ФПГА са претходно изграђеним АФУ у одељку Покретање ДМА АФУ Екample.

• Додати титл Интел ФПГА програмабилна картица за убрзање Д5005 на наслов документа.

• Додата променљива окружења $ОПАЕ_ПЛАТФОРМ_РООТ.

• Модификована секција Модел програмирања софтвера за мање измене.

• Додата нова секција Састављање ДМА АФУ Екample.

• Модификована секција Оптимизација за побољшане перформансе ДМА за мање измене.

2019.08.05

2.0 (подржано са Интел

Куартус Приме Про Едитион 18.1.2)

Првобитно издање.

Друга имена и брендови могу се сматрати власништвом других.

Документи / Ресурси

Интел ФПГА програмабилна картица за убрзање Д5005 [пдф] Упутство за кориснике
ФПГА програмабилна картица за убрзање, Д5005, ФПГА програмабилна картица за убрзање Д5005, функционална јединица ДМА акцелератора

Референце

Упутство за употребу

Интел ФПГА програмабилна картица за убрзање Д5005

О овом документу

ДМА АФУ Опис

Региструјте мапу и адресни простор

ДМА АФУ Регистер Мап

Региструјте мапу и адресни простор

Модел програмирања софтвера

Покретање ДМА АФУ Екample

Састављање ДМА АФУ Екample

Симулација АФУ Екample

Оптимизација за побољшане перформансе ДМА

Упутство за употребу функционалне јединице ДМА акцелератор Архива

Историја ревизија документа за кориснички приручник функционалне јединице ДМА Аццелератор

Документи / Ресурси

Референце

Оставите коментар

Откажи одговор