Intel FPGA ບັດເລັ່ງໂຄງການ D5005
ກ່ຽວກັບເອກະສານນີ້
ເອກະສານນີ້ອະທິບາຍເຖິງການຈັດຕັ້ງປະຕິບັດ ໜ່ວຍຄວາມຈຳທາງກົງ (DMA) Accelerator Functional Unit (AFU) ແລະວິທີການສ້າງການອອກແບບເພື່ອແລ່ນໃນຮາດແວ ຫຼືການຈຳລອງ.
ຜູ້ຊົມທີ່ຕັ້ງໃຈ
ຜູ້ຊົມທີ່ມີຈຸດປະສົງປະກອບມີຜູ້ພັດທະນາຮາດແວຫຼືຊອບແວທີ່ຕ້ອງການຟັງຊັນ Accelerator (AF) ເພື່ອເກັບຂໍ້ມູນຢູ່ໃນຫນ່ວຍຄວາມຈໍາທີ່ເຊື່ອມຕໍ່ກັບອຸປະກອນ Intel FPGA.
ສົນທິສັນຍາ
ສົນທິສັນຍາເອກະສານ
| ສົນທິສັນຍາ | ລາຍລະອຽດ |
| # | ກ່ອນໜ້າຄຳສັ່ງທີ່ຊີ້ບອກວ່າຄຳສັ່ງຈະຖືກປ້ອນເຂົ້າເປັນຮາກ. |
| $ | ຊີ້ບອກຄໍາສັ່ງທີ່ຈະໃສ່ເປັນຜູ້ໃຊ້. |
| ຕົວອັກສອນນີ້ | Fileຊື່, ຄໍາສັ່ງ, ແລະຄໍາສໍາຄັນແມ່ນພິມອອກໃນຕົວອັກສອນນີ້. ເສັ້ນຄໍາສັ່ງຍາວຖືກພິມຢູ່ໃນຕົວອັກສອນນີ້. ເຖິງແມ່ນວ່າເສັ້ນຄໍາສັ່ງຍາວອາດຈະຫໍ່ກັບແຖວຕໍ່ໄປ, ການກັບຄືນບໍ່ແມ່ນສ່ວນຫນຶ່ງຂອງຄໍາສັ່ງ; ຢ່າກົດ enter. |
| ຊີ້ໃຫ້ເຫັນຂໍ້ຄວາມຕົວຍຶດທີ່ປາກົດລະຫວ່າງວົງເລັບມຸມຕ້ອງຖືກແທນທີ່ດ້ວຍຄ່າທີ່ເຫມາະສົມ. ຢ່າໃສ່ວົງເລັບມຸມ. |
ຕົວຫຍໍ້
ຕົວຫຍໍ້
| ຕົວຫຍໍ້ | ການຂະຫຍາຍຕົວ | ລາຍລະອຽດ |
| AF | ຟັງຊັນເລັ່ງ | ຮູບພາບທີ່ລວບລວມຮາດແວ Accelerator ປະຕິບັດໃນເຫດຜົນ FPGA ທີ່ເລັ່ງແອັບພລິເຄຊັນ. |
| AFU | ຫນ່ວຍບໍລິການເລັ່ງລັດ | ຮາດແວ Accelerator ປະຕິບັດໃນເຫດຜົນ FPGA ເຊິ່ງ offloads ການປະຕິບັດການຄິດໄລ່ສໍາລັບຄໍາຮ້ອງສະຫມັກຈາກ CPU ເພື່ອປັບປຸງປະສິດທິພາບ. |
| API | Application Programming Interface | ຊຸດຂອງນິຍາມຍ່ອຍ, ໂປຣໂຕຄໍ ແລະເຄື່ອງມືສຳລັບການສ້າງແອັບພລິເຄຊັນຊອບແວ. |
| CCI-P | Core Cache Interface | CCI-P ແມ່ນການໂຕ້ຕອບມາດຕະຖານ AFUs ໃຊ້ເພື່ອຕິດຕໍ່ສື່ສານກັບເຈົ້າພາບ. |
| DFH | ສ່ວນຫົວຄຸນສົມບັດຂອງອຸປະກອນ | ສ້າງລາຍຊື່ທີ່ເຊື່ອມໂຍງຂອງສ່ວນຫົວຄຸນສົມບັດເພື່ອສະໜອງວິທີການຂະຫຍາຍການເພີ່ມຄຸນສົມບັດ. |
| ສືບຕໍ່… | ||
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
| ຕົວຫຍໍ້ | ການຂະຫຍາຍຕົວ | ລາຍລະອຽດ |
| FIM | ຕົວຈັດການການໂຕ້ຕອບ FPGA | ຮາດແວ FPGA ທີ່ບັນຈຸ FPGA Interface Unit (FIU) ແລະສ່ວນຕິດຕໍ່ພາຍນອກສໍາລັບຫນ່ວຍຄວາມຈໍາ, ເຄືອຂ່າຍ, ແລະອື່ນໆ.
ຟັງຊັນ Accelerator (AF) ໂຕ້ຕອບກັບ FIM ໃນເວລາແລ່ນ. |
| FIU | ຫນ່ວຍງານການໂຕ້ຕອບ FPGA | FIU ແມ່ນຊັ້ນສ່ວນຕິດຕໍ່ຂອງແພລດຟອມທີ່ເຮັດໜ້າທີ່ເປັນຂົວຕໍ່ລະຫວ່າງອິນເຕີເຟດຂອງເວທີເຊັ່ນ PCIe*, UPI ແລະ AFU-side interfaces ເຊັ່ນ CCI-P. |
| MPF | Memory Properties Factory | MPF ແມ່ນການກໍ່ສ້າງພື້ນຖານ (BBB) ທີ່ AFUs ສາມາດນໍາໃຊ້ເພື່ອສະຫນອງການດໍາເນີນການຮູບຮ່າງການຈະລາຈອນ CCI-P ສໍາລັບການເຮັດທຸລະກໍາກັບ FIU. |
ຄຳສັບການເລັ່ງ
Acceleration Stack ສໍາລັບ Intel® Xeon® CPU ກັບ FPGAs Glossary
| ໄລຍະ | ຕົວຫຍໍ້ | ລາຍລະອຽດ |
| Intel® Acceleration Stack ສໍາລັບ Intel Xeon® CPU ກັບ FPGAs | Stack ເລັ່ງ | ຊຸດສະສົມຂອງຊອບແວ, ເຟີມແວ, ແລະເຄື່ອງມືທີ່ສະຫນອງການເຊື່ອມຕໍ່ທີ່ມີປະສິດທິພາບລະຫວ່າງ Intel FPGA ແລະໂປເຊດເຊີ Intel Xeon. |
| ບັດເລັ່ງໂຄງການ Intel FPGA | Intel FPGA PAC | ບັດເລັ່ງ PCIe FPGA.
ປະກອບດ້ວຍ FPGA Interface Manager (FIM) ທີ່ຈັບຄູ່ກັບໂປເຊດເຊີ Intel Xeon ເທິງລົດເມ PCIe. |
- ຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit: Intel FPGA Programmable Acceleration Card D5005
ຄຳອະທິບາຍ DMA AFU
ແນະນຳ
The Direct Memory Access (DMA) AFU example ສະແດງໃຫ້ເຫັນວິທີການຈັດການການໂອນຄວາມຊົງຈໍາລະຫວ່າງໂປເຊດເຊີເຈົ້າພາບແລະ FPGA. ທ່ານສາມາດປະສົມປະສານ DMA AFU ເຂົ້າໃນການອອກແບບຂອງທ່ານເພື່ອຍ້າຍຂໍ້ມູນລະຫວ່າງຫນ່ວຍຄວາມຈໍາຂອງເຈົ້າພາບແລະຫນ່ວຍຄວາມຈໍາທ້ອງຖິ່ນ FPGA. The DMA AFU ປະກອບດ້ວຍໂມດູນຍ່ອຍຕໍ່ໄປນີ້:
- Memory Properties Factory (MPF) Basic Building Block (BBB)
- Core Cache Interface (CCI-P) ກັບ Avalon® Memory-Mapped (Avalon-MM) Adapter
- ລະບົບການທົດສອບ DMA ເຊິ່ງປະກອບດ້ວຍ DMA BBB
ໂມດູນຍ່ອຍເຫຼົ່ານີ້ແມ່ນໄດ້ອະທິບາຍລາຍລະອຽດເພີ່ມເຕີມໃນຫົວຂໍ້ DMA AFU Hardware Components ຂ້າງລຸ່ມນີ້.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- ອົງປະກອບຮາດແວ DMA AFU ໃນໜ້າ 6
- ຂໍ້ມູນຈໍາເພາະຂອງການໂຕ້ຕອບ Avalon
ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບໂປໂຕຄອນ Avalon-MM, ລວມທັງແຜນວາດເວລາສໍາລັບການອ່ານແລະຂຽນການເຮັດທຸລະກໍາ.
ຊຸດຊອບແວ DMA AFU
Intel Acceleration Stack ສໍາລັບ Intel Xeon CPU ກັບຊຸດ FPGAs file (*.tar.gz), ລວມມີ DMA AFU exampເລ. ນີ້ example ໃຫ້ໄດເວີພື້ນທີ່ຜູ້ໃຊ້. ແອັບພລິເຄຊັນເຈົ້າພາບໃຊ້ໄດເວີນີ້ທີ່ DMA ຍ້າຍຂໍ້ມູນລະຫວ່າງໂຮດແລະຫນ່ວຍຄວາມຈໍາ FPGA. ໄບນາຣີຮາດແວ, ແຫຼ່ງທີ່ມາ, ແລະໄດເວີພື້ນທີ່ຜູ້ໃຊ້ແມ່ນມີຢູ່ໃນໄດເລກະທໍລີຕໍ່ໄປນີ້: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu . ກ່ອນທີ່ຈະທົດລອງກັບ DMA AFU, ທ່ານຕ້ອງຕິດຕັ້ງຊຸດຊອບແວ Open Programmable Acceleration Engine (OPAE). ອ້າງອີງເຖິງການຕິດຕັ້ງຊຸດຊອບແວ OPAE ໃນ Intel Acceleration Stack Quick Start Guide ສໍາລັບ Intel FPGA Programmable Acceleration Card D5005 ສໍາລັບຄໍາແນະນໍາການຕິດຕັ້ງ. ຄູ່ມືເລີ່ມຕົ້ນດ່ວນນີ້ຍັງປະກອບມີຂໍ້ມູນພື້ນຖານກ່ຽວກັບເຄື່ອງຈັກເລັ່ງໂຄງການເປີດ (OPAE) ແລະການຕັ້ງຄ່າ AFU. ຫຼັງຈາກການຕິດຕັ້ງຊຸດຊອບແວ Open Programmable Acceleration Engine (OPAE), ເປັນample host application ແລະ DMA AFU user space driver is available in the following directory: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw. ເພື່ອດໍາເນີນການ sample host application, fpga_dma_test ໃນຮາດແວ Intel FPGA PAC D5005 ຂອງທ່ານ, ອ້າງອີງເຖິງຂັ້ນຕອນໃນພາກການດໍາເນີນການ DMA AFU Exampເລ. ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
- Intel Acceleration Stack ຄູ່ມືເລີ່ມຕົ້ນດ່ວນສໍາລັບ Intel FPGA Programmable Acceleration Card D5005
- ການຕິດຕັ້ງຊຸດຊອບແວ OPAE
ອົງປະກອບຮາດແວ DMA AFU
ການໂຕ້ຕອບ DMA AFU ກັບ FPGA Interface Unit (FIU) ແລະຫນ່ວຍຄວາມຈໍາ FPGA. ອ້າງອີງເຖິງ FPGA Interface Manager Data Sheet ສໍາລັບ Intel FPGA Programmable Acceleration Card D5005 ສໍາລັບລາຍລະອຽດສະເພາະຂອງຫນ່ວຍຄວາມຈໍາ FPGA. ຮາດແວທີ່ມີຢູ່ໃນປັດຈຸບັນກໍານົດການຕັ້ງຄ່າຫນ່ວຍຄວາມຈໍານີ້. ຮາດແວໃນອະນາຄົດອາດຈະສະຫນັບສະຫນູນການຕັ້ງຄ່າຫນ່ວຍຄວາມຈໍາທີ່ແຕກຕ່າງກັນ. ທ່ານສາມາດໃຊ້ DMA AFU ເພື່ອສຳເນົາຂໍ້ມູນລະຫວ່າງແຫຼ່ງທີ່ມາ ແລະຈຸດໝາຍປາຍທາງຕໍ່ໄປນີ້:
- ເຈົ້າພາບກັບຫນ່ວຍຄວາມຈໍາ FPGA ຂອງອຸປະກອນ
- ໜ່ວຍຄວາມຈຳ FPGA ຂອງອຸປະກອນໃຫ້ກັບເຈົ້າພາບ
ລະບົບຜູ້ອອກແບບເວທີ, $OPAE_PLATFORM_ROOT/hw/samples/ dma_afu/hw/rtl/TEST_dma/ /dma_test_system.qsys ປະຕິບັດສ່ວນໃຫຍ່ຂອງ DMA
- AFU. ສ່ວນຫນຶ່ງຂອງ DMA AFU ປະຕິບັດຢູ່ໃນລະບົບ Platform Designer ສາມາດພົບໄດ້ໃນຕໍ່ໄປນີ້
ສະຖານທີ່:$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/TEST_dma/ ທ່ານສາມາດຊອກຫາ DMA BBB ໃນສະຖານທີ່ຕໍ່ໄປນີ້:
- $OPAE_PLATFORM_ROOT/ຊົວ/ວິamples/dma_afu/hw/rtl/dma_bbb
ຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit: Intel FPGA Programmable Acceleration Card D5005
DMA AFU Hardware Block Diagram
DMA AFU ປະກອບມີໂມດູນພາຍໃນຕໍ່ໄປນີ້ເພື່ອໂຕ້ຕອບກັບ FPGA Interface Unit (FIU):
- Memory-Mapped IO (MMIO) Decoder Logic: ກວດພົບ MMIO ອ່ານ ແລະຂຽນທຸລະກຳ ແລະແຍກພວກມັນອອກຈາກຊ່ອງ CCI-P RX 0 ທີ່ເຂົາເຈົ້າມາຮອດ. ນີ້ຮັບປະກັນວ່າການຈະລາຈອນ MMIO ບໍ່ເຄີຍໄປຮອດ MPF BBB ແລະໃຫ້ບໍລິການໂດຍຊ່ອງທາງຄໍາສັ່ງ MMIO ເອກະລາດ.
- Memory Properties Factory (MPF): ໂມດູນນີ້ຮັບປະກັນວ່າອ່ານຄໍາຕອບຈາກຜົນຕອບແທນ DMA ໃນຄໍາສັ່ງທີ່ພວກເຂົາອອກ. ໂປໂຕຄອນ Avalon-MM ຕ້ອງການການອ່ານຄໍາຕອບເພື່ອກັບຄືນໃນລໍາດັບທີ່ຖືກຕ້ອງ.
- CCI-P ກັບ Avalon-MM ອະແດບເຕີ: ໂມດູນນີ້ແປລະຫວ່າງທຸລະກໍາ CCI-P ແລະ Avalon-MM, ດັ່ງຕໍ່ໄປນີ້:
- CCI-P ກັບ Avalon-MMIO Adapter: ເສັ້ນທາງນີ້ແປການເຮັດທຸລະກໍາ CCI-P MMIO ເຂົ້າໄປໃນທຸລະກໍາ Avalon-MM.
- Avalon ກັບ CCI-P Host Adapter: ເສັ້ນທາງເຫຼົ່ານີ້ສ້າງເສັ້ນທາງອ່ານເທົ່ານັ້ນແລະຂຽນເທົ່ານັ້ນແຍກຕ່າງຫາກສໍາລັບ DMA ເພື່ອເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາຂອງເຈົ້າພາບ.
- ລະບົບການທົດສອບ DMA: ໂມດູນນີ້ເຮັດຫນ້າທີ່ເປັນຕົວຫໍ່ຮອບ DMA BBB ເພື່ອເປີດເຜີຍແມ່ບົດ DMA ກັບເຫດຜົນອື່ນໆໃນ AFU. ມັນສະຫນອງການໂຕ້ຕອບລະຫວ່າງ DMA BBB ແລະ CCI-P ກັບ Avalon Adapter. ມັນຍັງສະຫນອງການໂຕ້ຕອບລະຫວ່າງ DMA BBB ແລະທະນາຄານ FPGA SDRAM ທ້ອງຖິ່ນ.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
ແຜ່ນຂໍ້ມູນ FPGA Interface Manager ສໍາລັບ Intel FPGA Programmable Acceleration Card D5005
ລະບົບການທົດສອບ DMA
ລະບົບການທົດສອບ DMA ເຊື່ອມຕໍ່ DMA BBB ກັບການອອກແບບ FPGA ສ່ວນທີ່ເຫຼືອລວມທັງການປັບຕົວ CCI-P ແລະຫນ່ວຍຄວາມຈໍາ FPGA ທ້ອງຖິ່ນ.
DMA Test System Block Diagram
ແຜນວາດບລັອກນີ້ສະແດງໃຫ້ເຫັນພາຍໃນຂອງລະບົບການທົດສອບ DMA. ລະບົບການທົດສອບ DMA ສະແດງໃຫ້ເຫັນເປັນຕັນ monolithic ໃນຮູບ 1 ໃນຫນ້າ 7.
ລະບົບການທົດສອບ DMA ປະກອບມີໂມດູນພາຍໃນດັ່ງຕໍ່ໄປນີ້:
- ຂົວຂ້າມຟາກ/ຂົວທໍ່: ເປັນຂົວທໍ່ທີ່ມີເວລາຊັກທີ່ສາມາດປັບໄດ້ເພື່ອຄວບຄຸມ topology ແລະປັບປຸງການອອກແບບ Fmax.
- ສ່ວນຫົວຄຸນສົມບັດອຸປະກອນ DMA AFU (DFH): ນີ້ແມ່ນ DFH ສໍາລັບ DMA AFU. DFH ນີ້ຊີ້ໃຫ້ເຫັນເຖິງ DFH ຕໍ່ໄປທີ່ຕັ້ງຢູ່ທີ່ຊົດເຊີຍ 0x100 (DMA BBB DFH).
- Null DFH: ອົງປະກອບນີ້ຈະສິ້ນສຸດລາຍຊື່ທີ່ເຊື່ອມໂຍງ DFH. ຖ້າທ່ານເພີ່ມ DMA BBBs ເພີ່ມເຕີມໃນການອອກແບບ, ໃຫ້ແນ່ໃຈວ່າທີ່ຢູ່ພື້ນຖານ DFH null ຕັ້ງຢູ່ໃນຕອນທ້າຍຂອງ DFH linked-list.
- MA Basic Building Block (BBB): ບລັອກນີ້ຍ້າຍຂໍ້ມູນລະຫວ່າງໂຮດແລະຫນ່ວຍຄວາມຈໍາ FPGA ທ້ອງຖິ່ນ. ມັນຍັງເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາຂອງເຈົ້າພາບເພື່ອເຂົ້າເຖິງຕ່ອງໂສ້ຄໍາອະທິບາຍ.
DMA BBB
ລະບົບຍ່ອຍ DMA BBB ໂອນຂໍ້ມູນຈາກແຫຼ່ງໄປຫາທີ່ຢູ່ປາຍທາງໂດຍໃຊ້ທຸລະກໍາ Avalon-MM. ໄດເວີ DMA ຄວບຄຸມ DMA BBB ໂດຍການເຂົ້າເຖິງການຄວບຄຸມແລະທະບຽນສະຖານະຂອງອົງປະກອບຕ່າງໆພາຍໃນລະບົບ. ໄດເວີ DMA ຍັງຄວບຄຸມ DMA BBB ໂດຍໃຊ້ຫນ່ວຍຄວາມຈໍາທີ່ໃຊ້ຮ່ວມກັນເພື່ອສື່ສານຕົວອະທິບາຍການໂອນ. DMA BBB ເຂົ້າເຖິງຂໍ້ມູນໃນຫນ່ວຍຄວາມຈໍາ FPGA ທີ່ຊົດເຊີຍ 0x0. DMA BBB ເຂົ້າເຖິງຂໍ້ມູນ ແລະຕົວອະທິບາຍໃນໜ່ວຍຄວາມຈຳຂອງແມ່ຂ່າຍດ້ວຍການຊົດເຊີຍ 0x1_0000_0000_0000.
DMA BBB Platform Designer Diagram
ແຜນຜັງບລັອກນີ້ບໍ່ລວມເອົາຫຼັກ IP ຂອງຂົວທໍ່ພາຍໃນບາງອັນ.
ຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit: Intel FPGA Programmable Acceleration Card D5005
ຄຳອະທິບາຍ DMA AFU
ອົງປະກອບໃນ DMA BBB Platform Designer ປະຕິບັດຫນ້າທີ່ຕໍ່ໄປນີ້:
- ຂົວໄກ/ຂົວທໍ່: ຂົວທໍ່ທີ່ມີເວລາແພັກເກັດປັບໄດ້ລວມຢູ່ໃນການຄວບຄຸມ topology ແລະປັບປຸງການອອກແບບ Fmax.
- MA BBB DFH: ນີ້ແມ່ນສ່ວນຫົວຄຸນສົມບັດຂອງອຸປະກອນສຳລັບ DMA BBB. DFH ນີ້ຊີ້ໃຫ້ເຫັນເຖິງ DFH ຖັດໄປທີ່ຕັ້ງຢູ່ທີ່ offset 0x100 (Null DFH).
- ລາຍລະອຽດ Frontend: ຮັບຜິດຊອບສໍາລັບການດຶງຄໍາອະທິບາຍແລະການໂອນໃຫ້ເຂົາເຈົ້າ Dispatcher ໄດ້. ເມື່ອການໂອນຍ້າຍ DMA ສໍາເລັດ, frontend ໄດ້ຮັບການສ້າງຕັ້ງສະຖານະຈາກ Dispatcher ແລະຂຽນທັບ descriptor ໃນຫນ່ວຍຄວາມຈໍາຂອງແມ່ຂ່າຍ.
- ຜູ້ຈັດສົ່ງ: ບລັອກນີ້ກຳນົດເວລາການໂອນ DMA ໄປໃຫ້ແມ່ບົດອ່ານ ແລະຂຽນ.
- ອ່ານ Master: ຕັນນີ້ແມ່ນຮັບຜິດຊອບສໍາລັບການອ່ານຂໍ້ມູນຈາກເຈົ້າພາບຫຼືຫນ່ວຍຄວາມຈໍາ FPGA ທ້ອງຖິ່ນແລະສົ່ງມັນເປັນຂໍ້ມູນການຖ່າຍທອດໄປຫາ Write Master.
- ຂຽນ Master: ຕັນນີ້ແມ່ນຮັບຜິດຊອບສໍາລັບການຮັບຂໍ້ມູນການຖ່າຍທອດຈາກ Read Master ແລະຂຽນເນື້ອຫາເພື່ອໂຮດຫຼືຫນ່ວຍຄວາມຈໍາ FPGA ທ້ອງຖິ່ນ.
ລົງທະບຽນພື້ນທີ່ແຜນທີ່ ແລະທີ່ຢູ່
DMA AFU ສະຫນັບສະຫນູນສອງຫນ່ວຍຄວາມຈໍາ views: DMA view ແລະເຈົ້າພາບ view. DMA view ຮອງຮັບພື້ນທີ່ທີ່ຢູ່ 49-bit. ເຄິ່ງຕ່ໍາຂອງ DMA view ແຜນທີ່ກັບຫນ່ວຍຄວາມຈໍາ FPGA ທ້ອງຖິ່ນ. ເຄິ່ງເທິງຂອງ DMA view ແຜນທີ່ເພື່ອເປັນເຈົ້າພາບຄວາມຊົງຈໍາ. ເຈົ້າພາບ view ປະກອບມີການລົງທະບຽນທັງຫມົດທີ່ສາມາດເຂົ້າເຖິງໄດ້ໂດຍຜ່ານການເຂົ້າເຖິງ MMIO ເຊັ່ນຕາຕະລາງ DFH, ແລະການລົງທະບຽນການຄວບຄຸມ / ສະຖານະພາບຂອງຫຼັກ IP ຕ່າງໆທີ່ໃຊ້ພາຍໃນ DMA AFU. MMIO ລົງທະບຽນໃນ DMA BBB ແລະ AFU ສະຫນັບສະຫນູນການເຂົ້າເຖິງ 32- ແລະ 64-bit. DMA AFU ບໍ່ຮອງຮັບການເຂົ້າເຖິງ MMIO 512-bit. ການເຂົ້າເຖິງການລົງທະບຽນ Dispatcher ພາຍໃນ DMA BBB ຈະຕ້ອງເປັນ 32 bits (Descriptor frontend ປະຕິບັດການລົງທະບຽນ 64-bit).
DMA AFU ແຜນທີ່ລົງທະບຽນ
ແຜນທີ່ລົງທະບຽນ DMA AFU ສະຫນອງທີ່ຢູ່ຢ່າງແທ້ຈິງຂອງສະຖານທີ່ທັງຫມົດພາຍໃນຫນ່ວຍງານ. ທະບຽນເຫຼົ່ານີ້ແມ່ນຢູ່ໃນເຈົ້າພາບ view ເນື່ອງຈາກວ່າມັນເປັນເຈົ້າພາບເທົ່ານັ້ນທີ່ສາມາດເຂົ້າເຖິງພວກມັນໄດ້.
DMA AFU Memory Map
| Byte Address Offsets | ຊື່ | Span ໃນ Bytes | ລາຍລະອຽດ |
| 0x0 | DMA AFU DFH | 0x40 | ສ່ວນຫົວຄຸນສົມບັດຂອງອຸປະກອນສຳລັບ DMA AFU. ID_L ຖືກຕັ້ງເປັນ 0x9081f88b8f655caa ແລະ ID_H ຖືກຕັ້ງເປັນ 0x331db30c988541ea. DMA AFU DFH ໄດ້ຖືກຈັດເປັນພາລາມິເຕີເພື່ອຊີ້ໃຫ້ເຫັນເຖິງການຊົດເຊີຍ 0x100 ເພື່ອຊອກຫາ DFH ຕໍ່ໄປ (DMA BBB DFH). ທ່ານຕ້ອງບໍ່ດັດແປງທີ່ຢູ່ພື້ນຖານຂອງ DMA AFU DFH ເນື່ອງຈາກວ່າມັນຕ້ອງຢູ່ໃນທີ່ຢູ່ 0x0 ຕາມທີ່ກໍານົດໂດຍຂໍ້ກໍານົດຂອງ CCIP. |
| 0x100 | DMA BBB | 0x100 | ລະບຸຕົວຄວບຄຸມ DMA BBB ແລະການໂຕ້ຕອບການລົງທະບຽນສະຖານະ. ທ່ານສາມາດອ້າງອີງໃສ່ແຜນທີ່ລົງທະບຽນ DMA BBB ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ. ພາຍໃນ DMA BBB ທີ່ຊົດເຊີຍ 0 DMA BBB ລວມມີ DFH ຂອງມັນເອງ. DFH ນີ້ໄດ້ຖືກຕັ້ງໃຫ້ຊອກຫາ DFH ຕໍ່ໄປຢູ່ທີ່ການຊົດເຊີຍ 0x100 (NULL DFH). ຖ້າທ່ານເພີ່ມ DMA BBBs ເພີ່ມເຕີມ, ແຍກພວກມັນອອກຈາກກັນ 0x100 ແລະໃຫ້ແນ່ໃຈວ່າ NULL DFH ປະຕິບັດຕາມ DMA ສຸດທ້າຍໂດຍ 0x100. |
| 0x200 | NULL DFH | 0x40 | ສິ້ນສຸດລາຍຊື່ທີ່ເຊື່ອມໂຍງ DFH. ID_L ຖືກຕັ້ງເປັນ 0x90fe6aab12a0132f ແລະ ID_H ຖືກຕັ້ງເປັນ 0xda1182b1b3444e23. NULL DFH ໄດ້ຖືກກຳນົດໃຫ້ເປັນ DFH ສຸດທ້າຍໃນຮາດແວ. ສໍາລັບເຫດຜົນນີ້ NULL DFH ຕັ້ງຢູ່ທີ່ຢູ່ 0x200. ຖ້າທ່ານເພີ່ມ DMA BBBs ເພີ່ມເຕີມໃນລະບົບ, ທ່ານຈໍາເປັນຕ້ອງເພີ່ມທີ່ຢູ່ຖານ NULL DFH ຕາມຄວາມເຫມາະສົມເພື່ອໃຫ້ມັນຍັງຄົງຢູ່ໃນທີ່ຢູ່ສູງສຸດ. ໄດເວີ ແລະແອັບພລິເຄຊັນທົດສອບ DMA ບໍ່ໄດ້ໃຊ້ຮາດແວນີ້. |
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ລົງທະບຽນພື້ນທີ່ແຜນທີ່ ແລະທີ່ຢູ່
ແຜນທີ່ຄວາມຈໍາ DMA BBB
ທີ່ຢູ່ byte ຕໍ່ໄປນີ້ແມ່ນການຊົດເຊີຍຈາກທີ່ຢູ່ຖານ DMA BBB ໃນລະບົບ DMA AFU (0x100).
| Byte Address Offsets | ຊື່ | Span ໃນ Bytes | ລາຍລະອຽດ |
| 0x0 | DMA BBB DFH | 0x40 | ສ່ວນຫົວຄຸນສົມບັດຂອງອຸປະກອນສຳລັບ DMA AFU. ID_L ຖືກຕັ້ງເປັນ 0xa9149a35bace01ea ແລະ ID_H ຖືກຕັ້ງເປັນ 0xef82def7f6ec40fc . DMA BBB DFH ໄດ້ຖືກປັບໃຫ້ຊີ້ໄປຫາ 0x100 ສໍາລັບການຊົດເຊີຍ DFH ຕໍ່ໄປ. ການຊົດເຊີຍຕໍ່ໄປນີ້ສາມາດເປັນ DMA BBB ອື່ນ, DFH ອື່ນ (ບໍ່ລວມຢູ່ໃນການອອກແບບນີ້), ຫຼື NULL DFH. |
| 0x40 | ຜູ້ຈັດສົ່ງ | 0x40 | ຄວບຄຸມພອດສໍາລັບ dispatcher. ໄດເວີ DMA ໃຊ້ສະຖານທີ່ນີ້ເພື່ອຄວບຄຸມ DMA ຫຼືສອບຖາມສະຖານະຂອງມັນ. |
| 0x80 | ລາຍລະອຽດ Frontend | 0x40 | ດ້ານໜ້າຕົວອະທິບາຍແມ່ນອົງປະກອບທີ່ກຳນົດເອງທີ່ອ່ານຕົວອະທິບາຍຈາກໜ່ວຍຄວາມຈຳຂອງແມ່ຂ່າຍ ແລະຂຽນທັບຕົວອະທິບາຍເມື່ອການໂອນຍ້າຍ DMA ສຳເລັດ. ໄດເວີແນະນໍາທາງຫນ້າບ່ອນທີ່ຕົວອະທິບາຍທໍາອິດອາໄສຢູ່ໃນຫນ່ວຍຄວາມຈໍາຂອງເຈົ້າພາບແລະຫຼັງຈາກນັ້ນຮາດແວ frontend ຕິດຕໍ່ສື່ສານກັບຄົນຂັບຕົ້ນຕໍເຖິງແມ່ນວ່າຕົວອະທິບາຍທີ່ເກັບໄວ້ໃນຫນ່ວຍຄວາມຈໍາຂອງແມ່ຂ່າຍ. |
DMA AFU Address Space
ເຈົ້າພາບສາມາດເຂົ້າເຖິງການລົງທະບຽນທີ່ລະບຸໄວ້ໃນຕາຕະລາງ 4 ໃນຫນ້າ 12 ແລະຕາຕະລາງ 5 ໃນຫນ້າ 13. ລະບົບຍ່ອຍ DMA BBB ມີການເຂົ້າເຖິງພື້ນທີ່ທີ່ຢູ່ເຕັມ 49-bit. ເຄິ່ງຕ່ໍາຂອງພື້ນທີ່ທີ່ຢູ່ນີ້ປະກອບມີຄວາມຊົງຈໍາ FPGA ທ້ອງຖິ່ນ. ເຄິ່ງເທິງຂອງພື້ນທີ່ທີ່ຢູ່ນີ້ປະກອບມີຫນ່ວຍຄວາມຈໍາທີ່ຢູ່ 48-bit. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນເຈົ້າພາບແລະ DMA views ຂອງຄວາມຊົງຈໍາ.
The DMA AFU ແລະເຈົ້າພາບ Views ຂອງຄວາມຈໍາ
ຄຸນສົມບັດອຸປະກອນສ່ວນຫົວທີ່ເຊື່ອມຕໍ່-ລາຍຊື່
ການອອກແບບ DMA AFU example ປະກອບດ້ວຍສາມຫົວຄຸນນະສົມບັດອຸປະກອນ (DFH) ທີ່ປະກອບເປັນບັນຊີລາຍການເຊື່ອມຕໍ່. ບັນຊີລາຍຊື່ທີ່ເຊື່ອມໂຍງນີ້ອະນຸຍາດໃຫ້ sampຄໍາຮ້ອງສະຫມັກເພື່ອກໍານົດ DMA AFU ເຊັ່ນດຽວກັນກັບຄົນຂັບເພື່ອກໍານົດ DMA BBB. ບັນຊີລາຍຊື່ DFH ປະກອບມີ NULL DFH ໃນຕອນທ້າຍ. ການລວມເອົາ null DFH ໃນຕອນທ້າຍຂອງບັນຊີລາຍຊື່ທີ່ເຊື່ອມຕໍ່ຊ່ວຍໃຫ້ທ່ານສາມາດເພີ່ມ DMA BBBs ເພີ່ມເຕີມໃນການອອກແບບຂອງທ່ານ. ທ່ານພຽງແຕ່ຕ້ອງການຍ້າຍ NULL DFH ໄປຫາທີ່ຢູ່ຫຼັງຈາກ BBBs ອື່ນໆ. ແຕ່ລະ DMA BBB ຄາດວ່າ DFH ຕໍ່ໄປຈະຕັ້ງຢູ່ 0x100 bytes ຈາກທີ່ຢູ່ພື້ນຖານຂອງ BBB. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນເຖິງບັນຊີລາຍຊື່ທີ່ເຊື່ອມໂຍງສໍາລັບການອອກແບບ DMA AFU exampເລ.
ລົງທະບຽນພື້ນທີ່ແຜນທີ່ ແລະທີ່ຢູ່
ລະບົບຕ່ອງໂສ້ຄຸນນະສົມບັດອຸປະກອນ DMA AFU (DFH).
ຮູບແບບການຂຽນໂປຼແກຼມໂປຼແກຼມ
DMA AFU ປະກອບມີໄດເວີຊອບແວທີ່ທ່ານສາມາດນໍາໃຊ້ໃນຄໍາຮ້ອງສະຫມັກເຈົ້າພາບຂອງທ່ານເອງ. The fpga_dma.cpp ແລະ fpga_dma.h files ຕັ້ງຢູ່ໃນສະຖານທີ່ຕໍ່ໄປນີ້ປະຕິບັດໄດເວີຊອບແວ: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw ໄດເວີນີ້ສະຫນັບສະຫນູນຫນ້າທີ່ຕໍ່ໄປນີ້:
| API | ລາຍລະອຽດ |
| fpgaCountDMAchannels | ສະແກນລະບົບຕ່ອງໂສ້ຄຸນສົມບັດຂອງອຸປະກອນສໍາລັບ DMA BBBs ແລະນັບທຸກຊ່ອງທາງທີ່ມີຢູ່. |
| fpgaDMAOpen | ເປີດໂຕຈັບໄປຫາຊ່ອງ DMA. |
| fpgaDMAClose | ປິດໂຕຈັບໃສ່ຊ່ອງ DMA. |
| fpgaDMATransferInit | ເລີ່ມຕົ້ນວັດຖຸທີ່ເປັນຕົວແທນຂອງການໂອນ DMA. |
| fpgaDMATransferReset | ຣີເຊັດວັດຖຸຄຸນສົມບັດການໂອນ DMA ເປັນຄ່າເລີ່ມຕົ້ນ. |
| fpgaDMATransferDestroy | ທໍາລາຍວັດຖຸຄຸນສົມບັດການໂອນ DMA. |
| fpgaDMATransferSetSrc | ກໍານົດທີ່ຢູ່ແຫຼ່ງຂອງການໂອນ. ທີ່ຢູ່ນີ້ຕ້ອງຖືກຈັດຮຽງ 64 byte. |
| fpgaDMATransferSetDst | ກໍານົດທີ່ຢູ່ປາຍທາງຂອງການໂອນ. ທີ່ຢູ່ນີ້ຕ້ອງຖືກຈັດຮຽງ 64 byte. |
| fpgaDMATransferSetLen | ກໍານົດຄວາມຍາວການໂອນເປັນ bytes. ສໍາລັບການໂອນທີ່ບໍ່ແມ່ນແພັກເກັດ, ທ່ານຕ້ອງກໍານົດຄວາມຍາວການໂອນເປັນຫຼາຍ 64 bytes. ສໍາລັບການໂອນແພັກເກັດ, ນີ້ບໍ່ແມ່ນຄວາມຕ້ອງການ. |
| fpgaDMATransferSetTransferType | ກໍານົດປະເພດການໂອນ. ຄຸນຄ່າທາງກົດໝາຍແມ່ນ:
• HOST_MM_TO_FPGA_MM = TX (ໂຮສກັບ AFU) • FPGA_MM_TO_HOST_MM = RX (AFU ເປັນເຈົ້າພາບ) |
| fpgaDMATransferSetTransferCallback | ລົງທະບຽນການໂທກັບຄືນໄປບ່ອນສໍາລັບການແຈ້ງເຕືອນກ່ຽວກັບການສໍາເລັດການໂອນ asynchronous. ຖ້າທ່ານລະບຸການໂທກັບ, fpgaDMATransfer ກັບຄືນມາທັນທີ (ການໂອນ asynchronous).
ຖ້າຫາກວ່າທ່ານບໍ່ໄດ້ລະບຸການໂທກັບຄືນໄປບ່ອນ, fpgaDMATransfer ຈະກັບຄືນມາຫຼັງຈາກການໂອນສໍາເລັດສົມບູນ (ການໂອນ synchronous / blocking). |
| fpgaDMATransferSetLast | ຊີ້ບອກການໂອນຍ້າຍຄັ້ງສຸດທ້າຍ ເພື່ອໃຫ້ DMA ສາມາດເລີ່ມການປະມວນຜົນການໂອນທີ່ prefetched ໄດ້. ຄ່າເລີ່ມຕົ້ນແມ່ນ 64 ການໂອນຢູ່ໃນທໍ່ກ່ອນທີ່ DMA ຈະເລີ່ມເຮັດວຽກໃນການໂອນ. |
| fpgaDMATransfer | ປະຕິບັດການໂອນ DMA. |
ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບ API, input, and output arguments, refer to the header file ຕັ້ງຢູ່ $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw/fpga_dma.hIntel Corporation. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ຮູບແບບການຂຽນໂປຼແກຼມໂປຼແກຼມ
ເພື່ອຮູ້ເພີ່ມເຕີມກ່ຽວກັບຮູບແບບການນໍາໃຊ້ໄດເວີຊອບແວ, ເບິ່ງ README file ຢູ່ທີ່ $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/README.md
ແລ່ນ DMA AFU Example
ກ່ອນທີ່ທ່ານຈະເລີ່ມຕົ້ນ:
- ທ່ານຄວນຄຸ້ນເຄີຍກັບ examples ໃນ Intel Acceleration Stack Quick Start Guide ສໍາລັບ Intel FPGA Programmable Acceleration Card D5005.
- ທ່ານຕ້ອງກໍານົດຕົວແປສະພາບແວດລ້ອມ. ຕົວແປສະພາບແວດລ້ອມແມ່ນຂຶ້ນກັບ Intel Acceleration Stack ລຸ້ນທີ່ທ່ານກຳລັງໃຊ້:
- ສຳລັບເວີຊັນປັດຈຸບັນ, ໃຫ້ຕັ້ງຕົວແປສະພາບແວດລ້ອມເປັນ $OPAE_PLATFORM_ROOT
- ທ່ານຕ້ອງຕິດຕັ້ງຫ້ອງສະຫມຸດ Intel Threading Building Blocks (TBB) ນັບຕັ້ງແຕ່ໄດເວີ DMA ອີງໃສ່ມັນ.
- ນອກນັ້ນທ່ານຍັງຕ້ອງຕັ້ງຄ່າສອງຫນ້າໃຫຍ່ 1 GB ເພື່ອດໍາເນີນການ sampຄໍາຮ້ອງສະຫມັກ le. $ sudo sh -c “echo 2 > /sys/kernel/mm/hugepages/hugepages-1048576kB/ nr_hugepages”
ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້ເພື່ອດາວໂຫລດ DMA Accelerator Function (AF) bitstream, ເພື່ອສ້າງແອັບພລິເຄຊັນ ແລະໄດເວີ, ແລະເພື່ອດໍາເນີນການອອກແບບ example:
- ປ່ຽນເປັນແອັບພລິເຄຊັນ DMA ແລະໄດເຣັກທໍຣີ: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw
- ສ້າງໄດເວີແລະຄໍາຮ້ອງສະຫມັກ: ເຮັດ
- ດາວໂຫລດ DMA AFU bitstream: sudo fpgasupdate ../bin/dma_afu_unsigned.gbs
- ດໍາເນີນການຄໍາຮ້ອງສະຫມັກໂຮດເພື່ອຂຽນ 100 MB ໃນ 1 MB ສ່ວນຈາກຫນ່ວຍຄວາມຈໍາຂອງເຈົ້າພາບໄປຫາຫນ່ວຍຄວາມຈໍາຂອງອຸປະກອນ FPGA ແລະອ່ານມັນຄືນ: ./ fpga_dma_test -s 104857600 -p 1048576 -r mtom
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
Intel Acceleration Stack Quick Start Guide ສໍາລັບ Intel FPGA Programmable Acceleration Card D5005 Intel Corporation. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ການລວບລວມ DMA AFU Example
ເພື່ອສ້າງສະພາບແວດລ້ອມການສັງເຄາະເພື່ອລວບລວມ AF, ໃຊ້ຄໍາສັ່ງ afu_synth_setup ດັ່ງຕໍ່ໄປນີ້:
- ປ່ຽນເປັນ DMA AFU sample directory: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu
- ສ້າງໄດເລກະທໍລີສ້າງການອອກແບບ: afu_synth_setup –source hw/rtl/filelist.txt build_synth
- ຈາກລະບົບການສັງເຄາະ build directory ທີ່ສ້າງຂຶ້ນໂດຍ afu_synth_setup, ໃສ່ຄໍາສັ່ງຕໍ່ໄປນີ້ຈາກປ່ອງຢ້ຽມ terminal ເພື່ອສ້າງ AF ສໍາລັບແພລະຕະຟອມຮາດແວເປົ້າຫມາຍ: cd build_synth run.sh script ການຜະລິດ run.sh AF ສ້າງຮູບພາບ AF ດ້ວຍຖານດຽວກັນ. fileຊື່ເປັນການຕັ້ງຄ່າເວທີຂອງ AFU file (.json) ພ້ອມກັບຄຳຕໍ່ທ້າຍ .gbs ຢູ່ສະຖານທີ່:$OPAE_PLATFORM_ROOT/hw/samples/build_synth/dma_afu_s10.gbs Intel Corporation. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ການຈຳລອງ AFU Example
Intel ແນະນໍາໃຫ້ທ່ານອ້າງອີງເຖິງ Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start Guide ສໍາລັບ Intel FPGA PAC ຂອງທ່ານເພື່ອຄຸ້ນເຄີຍກັບການຈໍາລອງທີ່ຄ້າຍຄືກັນ.amples ແລະການຕັ້ງຄ່າສະພາບແວດລ້ອມຂອງທ່ານ. ກ່ອນທີ່ທ່ານຈະດໍາເນີນຂັ້ນຕອນຕໍ່ໄປນີ້, ໃຫ້ກວດເບິ່ງວ່າຕົວແປສະພາບແວດລ້ອມ OPAE_PLATFORM_ROOT ຖືກຕັ້ງເປັນໄດເຣັກທໍຣີການຕິດຕັ້ງ OPAE SDK. ເຮັດຕາມຂັ້ນຕອນຕໍ່ໄປນີ້ເພື່ອຕິດຕັ້ງເຄື່ອງຈຳລອງຮາດແວສຳລັບ DMA AFU:
- ປ່ຽນເປັນ DMA AFU sample directory: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu
- ສ້າງສະພາບແວດລ້ອມ ASE ໃນໄດເລກະທໍລີໃຫມ່ແລະກໍາຫນົດຄ່າມັນສໍາລັບການຈໍາລອງ AFU: afu_sim_setup –source hw/rtl/filelist.txt build_ase_dir
- ປ່ຽນເປັນ ASE build directory: cd build_ase_dir
- ສ້າງໄດເວີແລະຄໍາຮ້ອງສະຫມັກ: ເຮັດ
- ເຮັດໃຫ້ simulation: ເຮັດໃຫ້ sim
Sample output ຈາກ simulator ຮາດແວ:
[SIM] ** ຂໍ້ຄວນລະວັງ : ກ່ອນທີ່ຈະເປີດໃຊ້ແອັບພລິເຄຊັ່ນຊອບແວ ** [SIM] ຕັ້ງ env(ASE_WORKDIR) ໃນ terminal ບ່ອນທີ່ແອັບພລິເຄຊັນຈະແລ່ນ (copy-and-paste) => [SIM] $SHELL | ແລ່ນ:[SIM] ———+—————————————————— [SIM] bash/zsh | ສົ່ງອອກ ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/ase_mkdir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/ຊວ/ວິamples/dma_afu/ase_mkdir/work [SIM] ສໍາລັບ $SHELL ອື່ນໆ, ໃຫ້ປຶກສາຜູ້ເບິ່ງແຍງລະບົບ Linux ຂອງທ່ານ [SIM] [SIM] Ready for simulation… [SIM] ກົດ CTRL-C ເພື່ອປິດ simulator…ເຮັດຂັ້ນຕອນຕໍ່ໄປນີ້ເພື່ອລວບລວມ ແລະປະຕິບັດຊອບແວ DMA AFU ໃນສະພາບແວດລ້ອມການຈໍາລອງ:
- ເປີດໜ້າຕ່າງ terminal ໃໝ່.
- ປ່ຽນໄດເຣັກທໍຣີເປັນ: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ການຈຳລອງ AFU Example
- ຄັດລອກສະຕຣິງການຕັ້ງຄ່າສະພາບແວດລ້ອມ (ເລືອກສະຕຣິງທີ່ເຫມາະສົມສໍາລັບແກະຂອງເຈົ້າ) ຈາກຂັ້ນຕອນຂ້າງເທິງໃນການຈໍາລອງຮາດແວໄປຫາປ່ອງຢ້ຽມຂອງສະຖານີ. ເບິ່ງເສັ້ນຕໍ່ໄປນີ້ໃນ sample ຜົນຜະລິດຈາກ simulator ຮາດແວ. [SIM] bash/zsh | ສົ່ງອອກ ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/build_ase_dir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/ຊວ/ວິamples/dma_afu/build_ase_dir/work
- ລວບລວມຊອບແວ: $ make USE_ASE=1
- ປະຕິບັດແອັບພລິເຄຊັນໂຮດເພື່ອຂຽນ 4 KB ໃນ 1 KB ສ່ວນຈາກຫນ່ວຍຄວາມຈໍາຂອງແມ່ຂ່າຍກັບຄືນໄປບ່ອນຫນ່ວຍຄວາມຈໍາຂອງອຸປະກອນ FPGA ໃນໂຫມດ loopback: ./ fpga_dma_test -s 4096 -p 1024 -r mtom
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start User Guide
ການເພີ່ມປະສິດທິພາບສໍາລັບການປະຕິບັດ DMA ປັບປຸງ
ການປະຕິບັດການເພີ່ມປະສິດທິພາບຂອງ NUMA (ການເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ເປັນເອກະພາບ) ໃນ fpga_dma_test.cpp ຊ່ວຍໃຫ້ໂປເຊດເຊີເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາທ້ອງຖິ່ນຂອງຕົນເອງໄວກວ່າການເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ແມ່ນທ້ອງຖິ່ນ (ຫນ່ວຍຄວາມຈໍາພາຍໃນກັບໂປເຊດເຊີອື່ນ). ການຕັ້ງຄ່າ NUMA ປົກກະຕິແມ່ນສະແດງຢູ່ໃນແຜນວາດຂ້າງລຸ່ມນີ້. ການເຂົ້າເຖິງທ້ອງຖິ່ນສະແດງເຖິງການເຂົ້າເຖິງຈາກຫຼັກໄປຫາຫນ່ວຍຄວາມຈໍາພາຍໃນກັບແກນດຽວກັນ. ການເຂົ້າເຖິງທາງໄກສະແດງໃຫ້ເຫັນເຖິງເສັ້ນທາງທີ່ປະຕິບັດໃນເວລາທີ່ຫຼັກໃນ Node 0 ເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາທີ່ຢູ່ໃນຫນ່ວຍຄວາມຈໍາທ້ອງຖິ່ນໄປຫາ Node 1.
ປົກກະຕິ NUMA ການຕັ້ງຄ່າ
ໃຊ້ລະຫັດຕໍ່ໄປນີ້ເພື່ອປະຕິບັດການເພີ່ມປະສິດທິພາບ NUMA ໃນຄໍາຮ້ອງສະຫມັກການທົດສອບຂອງທ່ານ:
// ຕັ້ງຄ່າ affinity ທີ່ເຫມາະສົມຖ້າຮ້ອງຂໍຖ້າ (cpu_affinity || memory_affinity) {unsigned dom = 0, bus = 0, dev = 0, func = 0; fpga_properties props;int retval; #if(FPGA_DMA_DEBUG)char str[4096]; #endifres = fpgaGetProperties(afc_token, &props); ON_ERR_GOTO(res, out_destroy_tok, “fpgaGetProperties”); res = fpgaPropertiesGetBus(props, (uint8_t *) & bus);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetBus”); res = fpgaPropertiesGetDevice(props, (uint8_t *) & dev);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetDevice”) res = fpgaPropertiesGetFunction(props, (uint8_t *) & func);ON_ERR_GOTO(fpgaPropertiesGetDevice) // ຊອກຫາອຸປະກອນຈາກ topology hwloc_topology_t topology; hwloc_topology_init(&topology); hwloc_topology_set_flags(topology, HWLOC_TOPOLOGY_FLAG_IO_DEVICES); Intel Corporation. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ການເພີ່ມປະສິດທິພາບສໍາລັບການປະຕິບັດ DMA ປັບປຸງ
hwloc_topology_load(topology); hwloc_obj_t obj = hwloc_get_pcidev_by_busid(topology, dom, bus, dev, func); hwloc_obj_t obj2 = hwloc_get_non_io_ancestor_obj(topology, obj); #if (FPGA_DMA_DEBUG) hwloc_obj_type_snprintf(str, 4096, obj2, 1); printf(“%s\n”, str);hwloc_obj_attr_snprintf(str, 4096, obj2, ” :: “, 1);printf(“%s\n”, str); hwloc_bitmap_taskset_snprintf(str, 4096, obj2->cpuset); printf(“CPUSET ແມ່ນ %s\n”, str); hwloc_bitmap_taskset_snprintf(str, 4096, obj2->nodeset); printf(“NODESET ແມ່ນ %s\n”, str);#endif ຖ້າ (memory_affinity) { #if HWLOC_API_VERSION > 0x00020000 retval = hwloc_set_membind(topology, obj2->nodeset,HWLOC_MEMBCMEMBIND_HREAD_D BYNODESET); #else retval =hwloc_set_membind_nodeset(topology, obj2->nodeset, HWLOC_MEMBIND_THREAD,HWLOC_MEMBIND_MIGRATE); #endifON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_membind”); } ຖ້າ (cpu_affinity) { retval = hwloc_set_cpubind(topology, obj2->cpuset, HWLOC_CPUBIND_STRICT); ON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_cpubind”); } }
DMA Accelerator Functional Unit Archives ຄູ່ມືຜູ້ໃຊ້
| Intel Acceleration Stack Version | ຄູ່ມືຜູ້ໃຊ້ (PDF) |
| 2.0 | ຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit (AFU). |
ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit
|
ສະບັບເອກະສານ |
Intel Acceleration ຮຸ່ນ stack |
ການປ່ຽນແປງ |
|
2020.08.03 |
2.0.1 (ຮອງຮັບ Intel
Quartus® Prime Pro Edition ສະບັບ 19.2) |
ແກ້ໄຂຮູບພາບ AF file ຊື່ໃນພາກ ການລວບລວມ DMA AFU Example. |
|
2020.04.17 |
2.0.1 (ຮອງຮັບ Intel
Quartus Prime Pro Edition ສະບັບ 19.2) |
ແກ້ໄຂຄຳຖະແຫຼງໃນ ຜູ້ຊົມທີ່ຕັ້ງໃຈ ພາກ. |
|
2020.02.20 |
2.0.1 (ຮອງຮັບ Intel
Quartus Prime Pro Edition ສະບັບ 19.2) |
ແກ້ໄຂພິມຜິດ. |
|
2019.11.04 |
2.0.1 (ຮອງຮັບ Intel Quartus Prime Pro Edition ສະບັບ 19.2) |
• ແທນທີ່ fpgaconf ດ້ວຍ fpgasupdate ເມື່ອກຳນົດຄ່າ FPGA ດ້ວຍ AFU ທີ່ສ້າງຂຶ້ນກ່ອນໃນພາກ ແລ່ນ DMA AFU Example.
• ເພີ່ມຄໍາບັນຍາຍ Intel FPGA ບັດເລັ່ງໂຄງການ D5005 ກັບຫົວຂໍ້ເອກະສານ. • ເພີ່ມຕົວແປສະພາບແວດລ້ອມ $OPAE_PLATFORM_ROOT. • ພາກສ່ວນດັດແກ້ ຮູບແບບການຂຽນໂປຼແກຼມໂປຼແກຼມ ສໍາລັບການແກ້ໄຂເລັກນ້ອຍ. •ເພີ່ມພາກສ່ວນໃຫມ່ ການລວບລວມ DMA AFU Example. • ພາກສ່ວນດັດແກ້ ການເພີ່ມປະສິດທິພາບສໍາລັບການປະຕິບັດ DMA ປັບປຸງ ສໍາລັບການແກ້ໄຂເລັກນ້ອຍ. |
|
2019.08.05 |
2.0 (ຮອງຮັບ Intel
Quartus Prime Pro Edition 18.1.2) |
ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ. |
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
- ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ເອກະສານ / ຊັບພະຍາກອນ
 |
Intel FPGA ບັດເລັ່ງໂຄງການ D5005 [pdf] ຄູ່ມືຜູ້ໃຊ້ ບັດເລັ່ງໂປຣແກມ FPGA, D5005, ບັດເລັ່ງໂປຣແກມ FPGA D5005, DMA Accelerator Functional Unit |
