Placa de aceleração programável AN 872 com Intel Arria 10 GX FPGA

Introdução

Sobre este documento

Este documento fornece métodos para estimar e validar a potência e o desempenho térmico de seu design de AFU usando a placa de aceleração programável Intel® com Intel Arria® 10 GX FPGA na plataforma de servidor de destino.

Especificação de energia

O controlador de gerenciamento da placa monitora e gerencia eventos térmicos e de energia no Intel FPGA PAC. Quando a placa ou FPGA está superaquecendo ou consumindo corrente excessiva, o controlador de gerenciamento da placa desliga a energia do FPGA para proteção. Posteriormente, também desativa o link PCIe, o que pode causar uma falha inesperada do sistema. Consulte Desligamento Automático para obter mais detalhes sobre os critérios que acionam o desligamento da placa. Em casos normais, a temperatura e a potência do FPGA são de longe a principal causa de desligamento. Para minimizar o tempo de inatividade e garantir a estabilidade do sistema, a Intel recomenda que a potência total da placa não ultrapasse 66 W e a potência do FPGA não ultrapasse 45 W. Componentes individuais e montagens de placa têm variabilidade de energia. Portanto, os valores nominais são inferiores aos limites para garantir que a placa não sofra um desligamento aleatório em um sistema com cargas de trabalho e temperaturas de entrada variáveis.

Especificação de energia

Sistema	Potência total da placa (watts)	FPGA Potência (watts)
Um sistema com um FPGA Interface Manager (FIM) e AFU que é executado com carga de trabalho de limitação de pior caso por no mínimo 15 minutos à temperatura central de 95°C.	66	45

A potência total da placa varia dependendo do design da unidade funcional do acelerador (AFU) (quantidade e frequência de alternância lógica), temperatura de entrada, temperatura do sistema e fluxo de ar do slot de destino para o Intel FPGA PAC. Para gerenciar essa variabilidade, a Intel recomenda que você atenda a essa especificação de energia para evitar o desligamento da energia pelo Board Management Controller.

Informações relacionadas

Desligamento automático.

Pré-requisitos

O fabricante do equipamento original (OEM) do servidor deve validar se cada FPGA PAC Intel que faz interface com um slot PCIe em uma plataforma de servidor de destino pode permanecer dentro dos limites térmicos mesmo quando a placa consome a energia máxima permitida (66 W). Para obter mais informações, consulte as Diretrizes de qualificação da plataforma Intel PAC com Intel Arria 10 GX FPGA(1).

Requisitos de ferramentas

Você deve ter as seguintes ferramentas para estimar e avaliar a potência e o desempenho térmico.

• Programas:
  • Pilha de aceleração Intel para desenvolvimento
  • Kit de ferramentas BW
  • Projeto AFU(2)
  • Tcl script (download) – Necessário para formatar a programação file para análise
  • Estimador de energia inicial para dispositivos Intel Arria 10
  • Folha do estimador de energia Intel FPGA PAC (download)
• Hardware:
  • PAC Intel FPGA
  • Cabo micro USB(3)
  • Servidor de destino para Intel FPGA PAC(4)

A Intel recomenda que você siga o Guia de início rápido do Intel Acceleration Stack para Intel Programmable Acceleration Card com Intel Arria 10 GX FPGA para a instalação do software.

Informações relacionadas

Guia de início rápido da pilha de aceleração Intel para placa de aceleração programável Intel com Intel Arria 10 GX FPGA.

1. Entre em contato com seu representante de suporte da Intel para acessar este documento.
2. O diretório build_synth é criado depois que você compila seu AFU.
3. No Acceleration Stack 1.2, o monitoramento da placa é executado em PCIe.
4. Certifique-se de que seu OEM tenha validado o(s) slot(s) PCIe de destino de acordo com as Diretrizes de qualificação de plataforma para seu Intel FPGA PAC.

Usando o controlador de gerenciamento da placa

Desligamento automático

O Board Management Controller monitora e controla as reinicializações, diferentes barramentos de alimentação, FPGA e temperaturas da placa. Quando o controlador de gerenciamento da placa detecta condições que podem danificar a placa, ele desliga automaticamente a alimentação da placa para proteção.

Observação: Quando o FPGA perde energia, o link PCIe entre o Intel FPGA PAC e o host fica inativo. Em muitos sistemas, a queda do link PCIe pode causar uma falha no sistema.

Critérios de desligamento automático

A tabela a seguir lista os critérios além dos quais o controlador de gerenciamento da placa desliga a alimentação da placa.

Parâmetro	Limiar limite
Poder da Diretoria	66 W
Corrente do painel traseiro de 12v	6 UMA
Painel traseiro 12v Vol.tage	14 V
Corrente de 1.2v	16 UMA
Vol. 1.2vtage	1.4 V
Corrente de 1.8v	8 UMA
Vol. 1.8vtage	2.04 V
Corrente de 3.3v	8 UMA
Vol. 3.3vtage	3.96 V
Núcleo FPGA Vol.tage	1.08 V
Corrente do Núcleo FPGA	60 UMA
Temperatura do núcleo do FPGA	100°C
Temperatura de alimentação do núcleo	120°C
Temperatura da placa	80°C
Temperatura QSFP	90°C
Vol QSFPtage	3.7 V

Recuperando-se após o desligamento automático

O Board Management Controller mantém a energia desligada até o próximo ciclo de energia. Portanto, quando a energia de uma placa Intel FPGA PAC é desligada, você deve ligar e desligar o servidor para retornar a energia para o Intel FPGA PAC.

A causa comum de desligamento de energia é o superaquecimento do FPGA (quando a temperatura do núcleo está acima de 100°C) ou o consumo excessivo de corrente do FPGA. Isso geralmente acontece quando o design do AFU excede os envelopes de energia definidos pelo Intel FPGA PAC ou quando há fluxo de ar insuficiente. Neste caso, você deve reduzir o consumo de energia em sua AFU.

Monitore os sensores integrados usando o OPAE

Use o programa de linha de comando fpgainfo para coletar os dados do sensor de temperatura e energia do Board Management Controller. Você pode usar este programa com o Acceleration Stack 1.2 e além. Para Acceleration Stack 1.1 ou anterior, use a ferramenta BWMonitor conforme descrito na próxima seção.

Para coletar os dados de temperatura:

• bash-4.2$ fpgainfo temp

Sampsaída

Para coletar os dados de energia

• bash-4.2$ fpgainfo poder

Sampsaída

Monitore os sensores integrados usando o BWMonitor

• BWMonitor é uma ferramenta BittWare que permite medir temperatura FPGA/placa, voltage, e atual.

Pré-requisito: Você deve instalar um cabo micro-USB entre o Intel FPGA PAC e o servidor.

1. Instale o software BittWorks II Toolkit-Lite apropriado, firmware e bootloader.

Versão BittWorks II Toolkit Lite compatível com SO

Sistema operacional	Liberar	Versão BittWorks II Toolkit-Lite	Comando de instalação
CentOS 7.4/RHEL 7.4	2018.6 Enterprise Linux 7 (64 bits)	bw2tk- lite-2018.6.el7.x86_64.rpm
			sudo yum instalar bw2tk-\ lite-2018.6.el7.x86_64.rpm
Ubuntu 16.04	2018.6 Ubuntu 16.04 (64 bits)	bw2tk- lite-2018.6.u1604.amd64.deb
			sudo dpkg -i bw2tk-\ 2018.6.u1604.amd64.deb

Consulte o Guia de Introdução webpágina para baixar o firmware e ferramentas BMC

• Versão do firmware BMC: 26889
• Versão do gerenciador de inicialização do BMC: 26879

Salve o files para um local conhecido na máquina host. O script a seguir solicita esse local.

Adicione a ferramenta Bittware ao PATH:

• exportar PATH=/opt/bwtk/2018.6.0L/bin/:$PATH

Você pode iniciar o BWMonitor usando

• /opt/bwtk/2018.6L/bin/bwmonitor-gui&

Sample Medidas

Verificação de Potência de Projeto AFU

Fluxo de medição de energia

Para avaliar a potência do seu projeto de AFU, capture as seguintes métricas:

• Potência total da placa e temperatura do FPGA
  • (depois de executar os padrões de dados de pior caso em seu projeto por 15 minutos)
• Potência Estática e Temperatura
  • (usando um projeto de medição de energia estática)
• Pior caso de energia estática
  • (valores previstos usando o Early Power Estimator para dispositivos Intel Arria 10)

Em seguida, use o Intel FPGA PAC Power Estimator Sheet (download) com essas métricas registradas para verificar se o design do AFU atende à especificação.

Medindo a potência total da placa

Siga estes passos

1. Instale o Intel PAC com Intel Arria 10 GX FPGA em um slot PCIe qualificado no servidor. Se você estiver usando o BWMonitor para medição, conecte o cabo Micro-USB da parte de trás do cartão a qualquer porta USB do servidor.
2. Carregue seu AFU e opere em sua potência máxima.
   • Se o AFU usar Ethernet, certifique-se de que o cabo ou módulo de rede esteja inserido e conectado ao parceiro de link e que o tráfego de rede esteja ativado no AFU.
   • Se apropriado, execute o DMA continuamente para exercitar o DDR4 integrado.
   • Execute seus aplicativos no host para alimentar o AFU com o tráfego de pior caso, bem como para exercitar totalmente o FPGA. Certifique-se de estressar o FPGA com o tráfego de dados mais estressante. Execute esta etapa por no mínimo 15 minutos para permitir que a temperatura do núcleo do FPGA se estabilize.
     • Observação: Durante o teste, monitore a potência total da placa, a potência do FPGA e o valor da temperatura do núcleo do FPGA para garantir que estejam dentro das especificações. Se os limites de 66 W, 45 W ou 100°C forem atingidos, interrompa o teste imediatamente.
3. Depois que a temperatura do núcleo do FPGA ficar estável, use o programa fpgainfo ou a ferramenta BWMonitor para registrar a potência total da placa e a temperatura do núcleo do FPGA. Insira esses valores na linha Etapa 1: Medição de energia total da placa da Folha de estimativa de energia do Intel FPGA PAC.

Folha S do estimador de energia Intel FPGA PACample

Medindo a Potência Estática Real

A corrente de fuga é uma das principais causas da variação de consumo de energia placa a placa. As medições de potência da seção acima incluem potência devido à corrente de fuga (potência estática) e potência devido à lógica AFU (potência dinâmica). Nesta seção, você medirá a potência estática da placa em teste para entender a potência dinâmica.

Antes de medir a potência estática do FPGA, use o script disable-gpio-input-bufferintelpac-arria10-gx.tcl (download) para processar a programação do FPGA file, (*.sof file) que contém um projeto FIM e AFU. O script tcl desativa todos os pinos de entrada do FPGA para garantir que não haja alternância dentro do FPGA (o que significa que não há energia dinâmica). Consulte o fluxo mínimo Example para compilar comoampo AFU. O *.sof gerado file está localizado em:

• CD $OPAE_PLATFORM_ROOT/hw/samples/ $ OPAE_PLATFORM_ROOT/hw/samples/ build_synth/build/output_files/ afu_*.sof

Você deve salvar o disable-gpio-input-buffer-intel-pac-arria10-gx.tcl no diretório acima e executar o seguinte comando

• # quartus_asm -t desabilitar-gpio-input-buffer-intel-pac-arria10-gx.tclafu_*.sof

Sampsaída

Informações: ************************************************** ***************** Informações:
Executando o Assembler Quartus Prime
Informações: Versão 17.1.1 Build 273 12/19/2017 SJ Pro Edition
Informações: Direitos autorais (C) 2017 Intel Corporation. Todos os direitos reservados. Informações: Seu uso
das ferramentas de design da Intel Corporation, funções lógicas Info: e outros softwares e ferramentas, e seus AMPLógica do parceiro P Informações: funções e qualquer saída files de qualquer uma das informações anteriores: (incluindo programação de dispositivo ou simulação files), e qualquer informação: a documentação ou informação associada está expressamente sujeita à informação: aos termos e condições do Intel Program License Info: Subscription Agreement, the Intel Quartus Prime License Agreement, Info:

Após a execução bem-sucedida do script tcl, o afu_*.sof file está atualizado e pronto para programação FPGA.

Siga estas etapas para medir a potência estática real

1. Use o programador Intel Quartus® Prime para programar o *.sof file. Consulte o uso do programador Intel Quartus Prime na página 12 para obter as etapas detalhadas.
2. Monitore a temperatura do núcleo do FPGA, voltage, e atual usando a ferramenta BWMonitor. Insira esses valores na linha Etapa 2: Medição de energia estática do núcleo FPGA da planilha Intel FPGA PAC Power Estimator.

Informações relacionadas

• Guia de início rápido da pilha de aceleração Intel para placa de aceleração programável Intel com Intel Arria 10 GX FPGA
• Monitore os sensores integrados usando o BWMonitor.

Usando o programador Intel Quartus Prime

Você deve ter o cabo micro USB conectado entre o Intel FPGA PAC e o servidor para executar estas etapas:

1. Localize a porta raiz e o ponto final da placa Intel FPGA PAC: $ ​​lspci -tv | grep 09c4

ExampA saída de arquivo 1 mostra que a porta raiz é d7:0.0 e o endpoint é d8:0.0

• -+-[0000:d7]-+-00.0-[d8]—-00.0 Dispositivo da Intel Corporation 09c4

ExampA saída de arquivo 2 mostra que a porta raiz é 0:1.0 e o endpoint é 3:0.0

• +-01.0-[03]—-00.0 Dispositivo da Intel Corporation 09c4

ExampA saída de arquivo 3 mostra que a porta raiz é 85:2.0 e o endpoint é 86:0.0 e

• +-[0000:85]-+-02.0-[86]—-00.0 Dispositivo da Intel Corporation 09c4

Observação: Nenhuma saída indica uma falha na enumeração do dispositivo PCIe* e esse flash não está programado.

• #Mascarar erros incorrigíveis e erros corrigíveis de FPGA
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0xFFFFFFFF
• # Mascarar erros incorrigíveis e Mascarar erros corrigíveis de RP
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0xFFFFFFFF

Execute o seguinte comando Intel Quartus Prime Programmer:

• sudo $QUARTUS_HOME/bin/quartus_pgm -m JTAG -o 'pvbi;afu_*.sof'

1. Para desmascarar erros incorrigíveis e mascarar erros corrigíveis, execute os seguintes comandos
   • # Desmascarar erros incorrigíveis e mascarar erros corrigíveis de FPGA
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0x00000000
   • # Desmascarar erros incorrigíveis e mascarar erros corrigíveis de RP:
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0x00000000
2. Reinício.

Informações relacionadas

Guia de início rápido da pilha de aceleração Intel para placa de aceleração programável Intel com Intel Arria 10 GX FPGA

Estimando a potência estática do núcleo de pior caso

Siga estas etapas para estimar a potência estática do pior caso

1. Consulte o fluxo mínimo Example para compilar comoample AFU localizado em:
   • /hw/samples/ /
2. No software Intel Quartus Prime Pro Edition, clique em File > Abra o Projeto e selecione seu .qpf file para abrir o projeto de síntese AFU do seguinte caminho:
   • /hw/samples/ /build_synth/build
3. Clique em Projeto > Gerar EPE File para criar o .csv necessário file.
   • Passo 2 Ilustração
4. Abra a ferramenta Early Power Estimator(5) e clique no ícone Import CSV. Selecione o .csv gerado acima file.
   • Observação: Você pode ignorar o aviso ao importar o .csv file.
5. Os parâmetros de entrada são preenchidos automaticamente.

• Altere o valor para User Entered in the Junction Temp. campo T.J. E defina a temperatura da junção. TJ (°C) campo para 95
• Altere o campo Características de potência de Típica para Máxima.
• Na ferramenta EPE, o PSTATIC é a potência estática total em Watts. Você pode calcular a potência estática do núcleo do pior caso na guia Relatório

Ferramenta EPE Sample Saída

Aba Relatório

No exampComo mostrado acima, a corrente estática total do núcleo do FPGA é a soma de toda a corrente estática e corrente de espera em 0.9 V (VCC, VCCP, VCCERAM). Insira esses valores na linha Etapa 3: Pior potência estática do EPE da folha de estimativa de energia do Intel FPGA PAC. Observe a linha de saída calculada para o consumo máximo de energia de sua AFU.

Histórico de revisão do documento para diretrizes térmicas e de energia para Intel PAC com Intel Arria 10 GX FPGA

Versão do documento	Mudanças
2019.08.30	Lançamento inicial.

Corporação Intel. Todos os direitos reservados. Intel, o logotipo da Intel e outras marcas da Intel são marcas comerciais da Intel Corporation ou de suas subsidiárias. A Intel garante o desempenho de seus produtos FPGA e semicondutores de acordo com as especificações atuais de acordo com a garantia padrão da Intel, mas reserva-se o direito de fazer alterações em quaisquer produtos e serviços a qualquer momento sem aviso prévio. A Intel não assume nenhuma responsabilidade decorrente do aplicativo ou uso de qualquer informação, produto ou serviço aqui descrito, exceto conforme expressamente acordado por escrito pela Intel. Os clientes da Intel são aconselhados a obter a versão mais recente das especificações do dispositivo antes de confiar em qualquer informação publicada e antes de fazer pedidos de produtos ou serviços.

Outros nomes e marcas podem ser reivindicados como propriedade de terceiros.

ISO

• 9001:2015
  Registrado

EU IA: 683795
Versão: 2019.08.30

Documentos / Recursos

Placa de aceleração programável intel AN 872 com Intel Arria 10 GX FPGA [pdf] Guia do Usuário AN 872 Programmable Acceleration Card com Intel Arria 10 GX FPGA, AN 872, Programmable Acceleration Card com Intel Arria 10 GX FPGA

Referências

• Manual do usuário