Programowalna karta akceleracyjna AN 872 z procesorem Intel Arria 10 GX FPGA

Wstęp

O tym dokumencie

W tym dokumencie przedstawiono metody szacowania i sprawdzania wydajności energetycznej i termicznej projektu AFU przy użyciu programowalnej karty akceleracyjnej Intel® z procesorem Intel Arria® 10 GX FPGA w docelowej platformie serwerowej.

Specyfikacja moc

Kontroler zarządzający płytą monitoruje i zarządza zdarzeniami związanymi z temperaturą i zasilaniem w procesorze Intel FPGA PAC. Gdy płyta lub układ FPGA przegrzewa się lub pobiera nadmierny prąd, kontroler zarządzający płytą wyłącza zasilanie FPGA w celu ochrony. Następnie powoduje również awarię łącza PCIe, co może spowodować nieoczekiwaną awarię systemu. Więcej szczegółów na temat kryteriów powodujących wyłączenie płyty można znaleźć w części Automatyczne wyłączanie. W normalnych przypadkach temperatura i moc FPGA są zdecydowanie główną przyczyną wyłączania. Aby zminimalizować przestoje i zapewnić stabilność systemu, firma Intel zaleca, aby całkowita moc płyty nie przekraczała 66 W, a moc układu FPGA nie przekraczała 45 W. Poszczególne komponenty i zespoły płyty charakteryzują się zmiennością mocy. Dlatego wartości nominalne są niższe niż limity, aby zapewnić, że płyta nie ulegnie przypadkowemu wyłączeniu w systemie o zmiennym obciążeniu i temperaturach na wlocie.

Specyfikacja moc

System	Całkowita moc płyty (W)	Moc FPGA (waty)
System z menedżerem interfejsu FPGA (FIM) i modułem AFU, który działa przy obciążeniu dławiącym w najgorszym przypadku przez co najmniej 15 minut przy temperaturze rdzenia wynoszącej 95°C.	66	45

Całkowita moc płyty różni się w zależności od konstrukcji jednostki funkcjonalnej akceleratora (AFU) (ilość i częstotliwość przełączania logiki), temperatury na wlocie, temperatury systemu i przepływu powietrza w docelowym gnieździe dla Intel FPGA PAC. Aby zarządzać tą zmiennością, firma Intel zaleca przestrzeganie tej specyfikacji zasilania, aby zapobiec wyłączeniu zasilania przez kontroler zarządzający płytą.

Informacje powiązane

Automatyczne wyłączenie.

Wymagania wstępne

Producent oryginalnego sprzętu serwera (OEM) musi sprawdzić, czy każdy procesor Intel FPGA PAC podłączony do gniazda PCIe docelowej platformy serwerowej może mieścić się w granicach temperatur nawet wtedy, gdy płyta zużywa maksymalną dozwoloną moc (66 W). Aby uzyskać więcej informacji, zapoznaj się z wytycznymi dotyczącymi kwalifikacji Intel PAC z platformą Intel Arria 10 GX FPGA(1).

Wymagania dotyczące narzędzi

Aby oszacować i ocenić moc i wydajność cieplną, musisz mieć następujące narzędzia.

• Oprogramowanie:
  • Stos akceleracji Intel do celów programistycznych
  • Zestaw narzędzi BW
  • Projekt AFU(2)
  • Skrypt Tcl (pobierz) – wymagany do sformatowania oprogramowania file Do analizy
  • Wczesny estymator mocy dla urządzeń Intel Arria 10
  • Arkusz szacowania mocy Intel FPGA PAC (pobierz)
• Sprzęt komputerowy:
  • PAC Intel FPGA
  • Kabel mikro-USB(3)
  • Serwer docelowy dla Intel FPGA PAC(4)

Firma Intel zaleca skorzystanie z Przewodnika szybkiego startu Intel Acceleration Stack dla programowalnej karty akceleracyjnej Intel z układem Intel Arria 10 GX FPGA w celu instalacji oprogramowania.

Informacje powiązane

Przewodnik szybkiego startu Intel Acceleration Stack dla programowalnej karty akceleracyjnej Intel z procesorem Intel Arria 10 GX FPGA.

1. Aby uzyskać dostęp do tego dokumentu, skontaktuj się z przedstawicielem pomocy technicznej firmy Intel.
2. Katalog build_synth jest tworzony po skompilowaniu AFU.
3. W Acceleration Stack 1.2 monitorowanie płyty odbywa się poprzez PCIe.
4. Upewnij się, że Twój producent OEM zweryfikował docelowe gniazda PCIe zgodnie z Wytycznymi dotyczącymi kwalifikacji platformy dla Twojego Intel FPGA PAC.

Korzystanie z kontrolera zarządzania zarządem

Automatyczne wyłączenie

Kontroler zarządzania płytką monitoruje i kontroluje resety, różne szyny zasilające, FPGA i temperatury płyty. Gdy kontroler zarządzający płytką wykryje warunki, które mogą potencjalnie uszkodzić płytkę, automatycznie wyłącza zasilanie płyty w celu ochrony.

Notatka: Kiedy układ FPGA traci zasilanie, łącze PCIe pomiędzy procesorem Intel FPGA PAC a hostem nie działa. W wielu systemach przerwa w łączeniu PCIe może spowodować awarię systemu.

Kryteria automatycznego wyłączania

W poniższej tabeli wymieniono kryteria, po przekroczeniu których kontroler zarządzający płytką wyłącza zasilanie płytki.

Parametr	Granica progowa
Moc płyty	66 W
Prąd płyty montażowej 12 V	6 A
Płyta montażowa 12 V, objtage	14 V
Prąd 1.2 V	16 A
1.2 V objtage	1.4 V
Prąd 1.8 V	8 A
1.8 V objtage	2.04 V
Prąd 3.3 V	8 A
3.3 V objtage	3.96 V
Rdzeń FPGA, tomtage	1.08 V
Prąd rdzenia FPGA	60 A
Temperatura rdzenia FPGA	100°C
Temperatura zasilania rdzenia	120°C
Temperatura płyty	80°C
Temperatura QSFP	90°C
QSFP tomtage	3.7 V

Odzyskiwanie po automatycznym wyłączeniu

Kontroler zarządzający płytą wstrzymuje zasilanie do następnego cyklu zasilania. Dlatego też, gdy zasilanie karty Intel FPGA PAC zostanie wyłączone, należy wyłączyć i wyłączyć zasilanie serwera, aby przywrócić zasilanie karty Intel FPGA PAC.

Częstą przyczyną wyłączenia zasilania jest przegrzanie FPGA (gdy temperatura rdzenia przekracza 100°C) lub nadmierny pobór prądu przez FPGA. Zwykle dzieje się tak, gdy konstrukcja AFU przekracza obwiednie mocy określone przez Intel FPGA PAC lub gdy przepływ powietrza jest niewystarczający. W takim przypadku musisz zmniejszyć zużycie energii w swoim AFU.

Monitoruj czujniki pokładowe za pomocą OPAE

Użyj programu wiersza poleceń FPgainfo, aby zebrać dane z czujników temperatury i mocy ze sterownika zarządzającego płytą. Możesz używać tego programu z Acceleration Stack 1.2 i nowszymi wersjami. W przypadku Acceleration Stack 1.1 lub starszego użyj narzędzia BWMonitor zgodnie z opisem w następnej sekcji.

Aby zebrać dane dotyczące temperatury:

• bash-4.2$ ftpgainfo temp

Sampwyjście pliku

Aby zebrać dane dotyczące mocy

• bash-4.2$ moc FPGAinfo

Sampwyjście pliku

Monitoruj czujniki pokładowe za pomocą BWMonitor

• BWMonitor to narzędzie BittWare umożliwiające pomiar temperatury FPGA/płytki, objtagi aktualne.

Warunek wstępny: Należy zainstalować kabel micro-USB pomiędzy procesorem Intel FPGA PAC a serwerem.

1. Zainstaluj odpowiednie oprogramowanie BittWorks II Toolkit-Lite, oprogramowanie sprzętowe i program ładujący.

Wersja BittWorks II ToolkitLite zgodna z systemem operacyjnym

System operacyjny	Uwolnienie	Wersja BittWorks II Toolkit-Lite	Zainstaluj polecenie
CentOS 7.4/RHEL 7.4	2018.6 Enterprise Linux 7 (64-bitowy)	bw2tk- lite-2018.6.el7.x86_64.rpm
			sudo mniam, zainstaluj bw2tk-\ lite-2018.6.el7.x86_64.rpm
Ubuntu 16.04	2018.6 Ubuntu 16.04 (64-bitowy)	bw2tk- lite-2018.6.u1604.amd64.deb
			sudo dpkg -i bw2tk-\ 2018.6.u1604.amd64.deb

Zapoznaj się z rozdziałem Pierwsze kroki webstronę, na której można pobrać oprogramowanie sprzętowe i narzędzia BMC

• Wersja oprogramowania BMC: 26889
• Wersja programu ładującego BMC: 26879

Zapisz files do znanej lokalizacji na komputerze hosta. Poniższy skrypt monituje o podanie tej lokalizacji.

Dodaj narzędzie Bittware do PATH:

• eksport PATH=/opt/bwtk/2018.6.0L/bin/:$PATH

Możesz uruchomić BWMonitor za pomocą

• /opt/bwtk/2018.6L/bin/bwmonitor-gui&

Sample Pomiary

Weryfikacja mocy projektowej AFU

Przepływ pomiaru mocy

Aby ocenić moc projektu AFU, uwzględnij następujące wskaźniki:

• Całkowita moc płyty i temperatura FPGA
  • (po uruchomieniu najgorszych wzorców danych w projekcie przez 15 minut)
• Moc statyczna i temperatura
  • (przy użyciu statycznego projektu pomiaru mocy)
• Najgorszy przypadek mocy statycznej
  • (przewidywane wartości na podstawie narzędzia Early Power Estymator dla urządzeń Intel Arria 10)

Następnie użyj arkusza szacunkowego mocy Intel FPGA PAC (do pobrania) z zarejestrowanymi danymi, aby sprawdzić, czy projekt jednostki AFU spełnia specyfikację.

Pomiar całkowitej mocy płyty

Wykonaj następujące kroki

1. Zainstaluj kartę Intel PAC z procesorem Intel Arria 10 GX FPGA w odpowiednim gnieździe PCIe w serwerze. Jeśli do pomiaru używasz BWMonitor, podłącz kabel Micro-USB z tyłu karty do dowolnego portu USB serwera.
2. Załaduj swój AFU i pracuj z maksymalną mocą.
   • Jeśli jednostka AFU korzysta z sieci Ethernet, upewnij się, że kabel lub moduł sieciowy jest włożony i podłączony do partnera łącza, a ruch sieciowy jest włączony w jednostce AFU.
   • Jeśli to konieczne, uruchamiaj DMA w sposób ciągły, aby wykorzystać wbudowaną pamięć DDR4.
   • Uruchom swoje aplikacje na hoście, aby zasilić AFU najgorszym ruchem, a także w pełni wykorzystać FPGA. Upewnij się, że obciążasz układ FPGA najbardziej obciążającym ruchem danych. Uruchom ten krok na co najmniej 15 minut, aby temperatura rdzenia FPGA się ustabilizowała.
     • Notatka: Podczas testowania monitoruj całkowitą moc płyty, moc FPGA i wartość temperatury rdzenia FPGA, aby upewnić się, że mieszczą się w specyfikacji. Jeśli zostaną osiągnięte limity 66 W, 45 W lub 100°C, natychmiast przerwij test.
3. Gdy temperatura rdzenia FPGA ustabilizuje się, użyj programu FPGAinfo lub narzędzia BWMonitor, aby zarejestrować całkowitą moc płytki i temperaturę rdzenia FPGA. Wprowadź te wartości w wierszu Krok 1: Pomiar całkowitego poboru mocy płyty w arkuszu szacunkowym mocy Intel FPGA PAC.

Arkusz szacowania mocy Intel FPGA PAC Sample

Pomiar rzeczywistej mocy statycznej

Prąd upływowy jest główną przyczyną wahań poboru mocy między płytkami. Pomiary mocy z powyższej sekcji obejmują moc wynikającą z prądu upływowego (moc statyczna) i moc wynikającą z logiki AFU (moc dynamiczna). W tej sekcji zmierzysz moc statyczną testowanej płytki, aby zrozumieć moc dynamiczną.

Przed pomiarem mocy statycznej FPGA użyj skryptu Disable-gpio-input-bufferintelpac-arria10-gx.tcl (pobierz), aby przetworzyć programowanie FPGA file, (*.sof file), który zawiera projekt FIM i AFU. Skrypt tcl wyłącza wszystkie piny wejściowe FPGA, aby zapewnić brak przełączania wewnątrz FPGA (co oznacza brak mocy dynamicznej). Patrz przykład minimalnego przepływuample skompilować jakoample AFU. Wygenerowany plik *.sof file znajduje się pod adresem:

• płyta CD $OPAE_PLATFORM_ROOT/hw/samples/ $ OPAE_PLATFORM_ROOT/hw/samples/ build_synth/build/output_files/ afu_*.sof

Musisz zapisać Disable-gpio-input-buffer-intel-pac-arria10-gx.tcl w powyższym katalogu, a następnie uruchomić następujące polecenie

• # quartus_asm -t wyłącz-gpio-input-buffer-intel-pac-arria10-gx.tclafu_*.sof

Sampwyjście pliku

Informacja: ************************************************** ******************** Informacje:
Uruchamianie Quartus Prime Asemblera
Informacja: Wersja 17.1.1 Kompilacja 273 12 Edycja SJ Pro
Informacja: Prawa autorskie (C) 2017 Intel Corporation. Wszelkie prawa zastrzeżone. Informacje: Twój użytek
narzędzi projektowych firmy Intel Corporation, informacji o funkcjach logicznych: oraz innego oprogramowania i narzędzi oraz jego AMPLogika partnera P Informacje: funkcje i dowolne dane wyjściowe files z dowolnej z powyższych informacji: (w tym programowania urządzeń lub symulacji files) oraz wszelkie informacje: powiązana dokumentacja lub informacje podlegają wyraźnie warunkom Informacje o licencji programu Intel: Umowa subskrypcyjna, Umowa licencyjna Intel Quartus Prime, Informacje:

Po pomyślnym wykonaniu skryptu tcl plik afu_*.sof file jest zaktualizowany i gotowy do programowania FPGA.

Wykonaj poniższe kroki, aby zmierzyć rzeczywistą moc statyczną

1. Użyj programatora Intel Quartus® Prime do zaprogramowania pliku *.sof file. Szczegółowe instrukcje można znaleźć w części dotyczącej korzystania z programatora Intel Quartus Prime na stronie 12.
2. Monitoruj temperaturę rdzenia FPGA, objtage i prąd za pomocą narzędzia BWMonitor. Wprowadź te wartości w wierszu Krok 2: Pomiar mocy statycznej rdzenia FPGA w arkuszu szacowania mocy Intel FPGA PAC.

Informacje powiązane

• Przewodnik szybkiego startu Intel Acceleration Stack dla programowalnej karty przyspieszającej Intel z układem Intel Arria 10 GX FPGA
• Monitoruj czujniki pokładowe za pomocą BWMonitor.

Korzystanie z programatora Intel Quartus Prime

Aby wykonać poniższe kroki, musisz podłączyć kabel micro USB pomiędzy procesorem Intel FPGA PAC a serwerem:

1. Znajdź port główny i punkt końcowy karty Intel FPGA PAC: $ ​​lspci -tv | grep 09c4

Exampwyjście le 1 pokazuje, że port główny to d7:0.0, a punkt końcowy to d8:0.0

• ---[0000:d7]-+-00.0-[d8]—-00.0 Urządzenie Intel Corporation 09c4

Exampplik wyjściowy 2 pokazuje, że port główny to 0:1.0, a punkt końcowy to 3:0.0

• +-01.0-[03]—-00.0 Urządzenie Intel Corporation 09c4

ExampDane wyjściowe 3 pokazują, że port główny to 85:2.0, a punkt końcowy to 86:0.0 i

• +-[0000:85]-+-02.0-[86]—-00.0 Urządzenie Intel Corporation 09c4

Notatka: Brak wyjścia oznacza błąd wyliczenia urządzeń PCIe* i brak zaprogramowania pamięci flash.

• #Maskaj błędy niemożliwe do naprawienia i błędy możliwe do naprawienia FPGA
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0xFFFFFFFF
• # Maskuj błędy nie do naprawienia i Maskuj błędy RP, które można naprawić
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0xFFFFFFFF

Uruchom następujące polecenie Intel Quartus Prime Programmer:

• sudo $QUARTUS_HOME/bin/quartus_pgm -m JTAG -o 'pvbi;afu_*.sof'

1. Aby zdemaskować błędy, których nie można naprawić i zamaskować błędy, które można naprawić, uruchom następujące polecenia
   • # Ujawnianie nienaprawialnych błędów i maskowanie możliwych do naprawienia błędów FPGA
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0x00000000
   • # Zdemaskuj błędy nie do naprawienia i zamaskuj błędy RP, które można naprawić:
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0x00000000
2. Ponowne uruchomienie.

Informacje powiązane

Przewodnik szybkiego startu Intel Acceleration Stack dla programowalnej karty przyspieszającej Intel z układem Intel Arria 10 GX FPGA

Szacowanie mocy statycznej rdzenia w najgorszym przypadku

Wykonaj poniższe kroki, aby oszacować moc statyczną w najgorszym przypadku

1. Patrz przykład minimalnego przepływuample skompilować jakoample AFU znajduje się pod adresem:
   • /hw/samples/ /
2. W oprogramowaniu Intel Quartus Prime Pro Edition kliknij File > Otwórz projekt i wybierz plik .qpf file aby otworzyć projekt syntezy AFU z następującej ścieżki:
   • /hw/samples/ /build_synth/build
3. Kliknij opcję Projekt > Generuj EPE File aby utworzyć wymagany plik .csv file.
   • Krok 2 Ilustracja
4. Otwórz narzędzie Early Power Estymator(5) i kliknij ikonę Importuj CSV. Wybierz wygenerowany powyżej plik .csv file.
   • Notatka: Możesz zignorować ostrzeżenie podczas importowania pliku .csv file.
5. Parametry wejść uzupełniane są automatycznie.

• Zmień wartość na Wprowadzoną przez użytkownika w Temp. złącza. Pole T.J. I ustaw temperaturę złącza. Pole TJ (°C) do 95
• Zmień pole Charakterystyka mocy z Typowej na Maksymalną.
• W narzędziu EPE PSTATIC oznacza całkowitą moc statyczną w watach. W zakładce Raport można obliczyć moc statyczną rdzenia w najgorszym przypadku

Narzędzie EPE Sample Wyjście

Zakładka Raport

W byłymampJak pokazano powyżej, całkowity prąd statyczny rdzenia FPGA jest sumą całego prądu statycznego i prądu czuwania przy 0.9 V (VCC, VCCP, VCCERAM). Wprowadź te wartości w wierszu Krok 3: Najgorsza moc statyczna z EPE w arkuszu szacunkowym mocy Intel FPGA PAC. Zwróć uwagę na wiersz Obliczona moc wyjściowa, aby uzyskać informacje o maksymalnym zużyciu energii przez jednostkę AFU.

Historia wersji dokumentu dotycząca wytycznych dotyczących temperatury i zasilania dla Intel PAC z Intel Arria 10 GX FPGA

Wersja dokumentu	Zmiany
2019.08.30	Pierwsze wydanie.

Korporacja intelektualna. Wszelkie prawa zastrzeżone. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej podmiotów zależnych. Firma Intel gwarantuje wydajność swoich produktów FPGA i produktów półprzewodnikowych zgodnie z aktualnymi specyfikacjami zgodnie ze standardową gwarancją firmy Intel, ale zastrzega sobie prawo do wprowadzania zmian we wszelkich produktach i usługach w dowolnym momencie i bez powiadomienia. Firma Intel nie przyjmuje żadnej odpowiedzialności wynikającej z zastosowania lub wykorzystania jakichkolwiek informacji, produktów lub usług opisanych w niniejszym dokumencie, z wyjątkiem przypadków wyraźnie uzgodnionych na piśmie przez firmę Intel. Klientom firmy Intel zaleca się uzyskanie najnowszej wersji specyfikacji urządzenia przed poleganiem na opublikowanych informacjach oraz przed złożeniem zamówienia na produkty lub usługi.

Inne nazwy i marki mogą być własnością osób trzecich.

IZO

• 9001:2015
  Zarejestrowany

ID: 683795
Wersja: 2019.08.30

Dokumenty / Zasoby

Programowalna karta akceleracyjna intel AN 872 z procesorem Intel Arria 10 GX FPGA [plik PDF] Instrukcja użytkownika AN 872 Programowalna karta akceleracyjna z Intel Arria 10 GX FPGA, AN 872, Programowalna karta akceleracyjna z Intel Arria 10 GX FPGA

Odniesienia

• Instrukcja obsługi