Targeta d'acceleració programable AN 872 amb Intel Arria 10 GX FPGA

Introducció

Sobre aquest document

Aquest document ofereix mètodes per estimar i validar la potència i el rendiment tèrmic del vostre disseny d'AFU mitjançant la targeta d'acceleració programable Intel® amb Intel Arria® 10 GX FPGA a la plataforma del servidor objectiu.

Especificació de potència

El controlador de gestió de la placa supervisa i gestiona els esdeveniments tèrmics i d'energia a l'Intel FPGA PAC. Quan la placa o l'FPGA s'escalfa o consumeix un corrent excessiu, el controlador de gestió de la placa tanca l'alimentació de l'FPGA per protegir-se. Posteriorment, també fa caure l'enllaç PCIe que pot provocar un error inesperat del sistema. Consulteu l'Apagat automàtic per obtenir més detalls sobre els criteris que desencadenen l'apagada de la placa. En casos normals, la temperatura i la potència de l'FPGA són, amb diferència, la principal causa d'apagada. Per minimitzar el temps d'inactivitat i garantir l'estabilitat del sistema, Intel recomana que la potència total de la placa no superi els 66 W i que la potència FPGA no superi els 45 W. Els components individuals i els conjunts de la placa tenen variabilitat de potència. Per tant, els valors nominals són inferiors als límits per garantir que la placa no experimenti una parada aleatòria en un sistema amb càrregues de treball i temperatures d'entrada variables.

Especificació de potència

Sistema	Potència total de la placa (watts)	Potència FPGA (watts)
Un sistema amb un gestor d'interfícies FPGA (FIM) i AFU que funciona amb una càrrega de treball d'acceleració en el pitjor dels casos durant un mínim de 15 minuts a una temperatura central de 95 °C.	66	45

La potència total de la placa varia en funció del disseny de la unitat funcional de l'accelerador (AFU) (cant i freqüència de commutació lògica), la temperatura d'entrada, la temperatura del sistema i el flux d'aire de la ranura objectiu per a l'Intel FPGA PAC. Per gestionar aquesta variabilitat, Intel recomana que compliu aquesta especificació d'energia per evitar que el controlador de gestió de la placa s'apagui.

Informació relacionada

Apagat automàtic.

Requisits previs

El fabricant d'equips originals (OEM) del servidor ha de validar que cada FPGA PAC d'Intel que s'interfaça amb una ranura PCIe d'una plataforma de servidor objectiu es pot mantenir dins dels límits tèrmics fins i tot quan la placa consumeix la potència màxima permesa (66 W). Per obtenir més informació, consulteu les directrius de qualificació de la plataforma Intel PAC amb Intel Arria 10 GX FPGA(1).

Requisits d'eines

Cal disposar de les següents eines per estimar i avaluar la potència i el rendiment tèrmic.

• Programari:
  • Intel Acceleration Stack per al desenvolupament
  • BWtoolkit
  • Disseny AFU (2)
  • Script Tcl (descàrrega): Necessari per formatar la programació file per a l'anàlisi
  • Estimador de potència primerenc per a dispositius Intel Arria 10
  • Full d'estimació de potència Intel FPGA PAC (descàrrega)
• Maquinari:
  • Intel FPGA PAC
  • Cable micro-USB (3)
  • Servidor objectiu per a Intel FPGA PAC(4)

Intel us recomana que seguiu la Guia d'inici ràpid d'Intel Acceleration Stack per a la targeta d'acceleració programable Intel amb Intel Arria 10 GX FPGA per a la instal·lació de programari.

Informació relacionada

Guia d'inici ràpid d'Intel Acceleration Stack per a la targeta d'acceleració programable Intel amb Intel Arria 10 GX FPGA.

1. Poseu-vos en contacte amb el vostre representant d'assistència d'Intel per accedir a aquest document.
2. El directori build_synth es crea després de compilar la vostra AFU.
3. A Acceleration Stack 1.2, la supervisió de la placa es realitza a través de PCIe.
4. Assegureu-vos que el vostre OEM hagi validat les ranures PCIe de destinació d'acord amb les directrius de qualificació de la plataforma per al vostre Intel FPGA PAC.

Ús del Controlador de Gestió de la Junta

Apagat automàtic

El controlador de gestió de la placa supervisa i controla els restabliments, diferents carrils d'alimentació, FPGA i temperatures de la placa. Quan el controlador de gestió de la junta detecta condicions que poden danyar la placa, tanca automàticament l'alimentació de la placa per protegir-la.

Nota: Quan l'FPGA perd energia, l'enllaç PCIe entre l'Intel FPGA PAC i l'amfitrió està caigut. En molts sistemes, l'enllaç PCIe pot provocar una fallada del sistema.

Criteris d'apagada automàtica

La taula següent enumera els criteris més enllà dels quals el controlador de gestió de la junta tanca l'alimentació de la placa.

Paràmetre	Límit de llindar
Poder de la Junta	66 W
Corrent de la placa posterior de 12 V	6 A
12v Backplane Voltage	14 V
Corrent de 1.2 V	16 A
1.2 v Voltage	1.4 V
Corrent de 1.8 V	8 A
1.8 v Voltage	2.04 V
Corrent de 3.3 V	8 A
3.3 v Voltage	3.96 V
FPGA Core Voltage	1.08 V
FPGA Core Current	60 A
Temperatura del nucli FPGA	100 °C
Temperatura d'alimentació del nucli	120 °C
Temperatura del tauler	80 °C
Temperatura QSFP	90 °C
QSFP Voltage	3.7 V

Recuperació després de l'apagat automàtic

El controlador de gestió de la junta manté l'alimentació apagada fins al següent cicle d'engegada. Per tant, quan s'apaga l'alimentació d'una targeta Intel FPGA PAC, heu d'encendre el servidor per tornar l'alimentació a l'Intel FPGA PAC.

La causa comuna de l'apagada de l'alimentació és el sobreescalfament de l'FPGA (quan la temperatura central supera els 100 °C) o l'FPGA que treu un corrent excessiu. Això succeeix normalment quan el disseny de l'AFU supera els sobres de potència definits per Intel FPGA PAC o no hi ha prou flux d'aire. En aquest cas, heu de reduir el consum d'energia a la vostra AFU.

Monitoritzar els sensors a bord mitjançant OPAE

Utilitzeu el programa de línia d'ordres fpgainfo per recopilar les dades del sensor de temperatura i potència del controlador de gestió de la junta. Podeu utilitzar aquest programa amb l'Acceleration Stack 1.2 i posteriors. Per a l'Acceleration Stack 1.1 o anterior, utilitzeu l'eina BWMonitor tal com es descriu a la secció següent.

Per recopilar les dades de temperatura:

• bash-4.2$ fpgainfo temp

Sample sortida

Per recollir dades de potència

• bash-4.2$ fpgainfo potència

Sample sortida

Superviseu els sensors a bord amb BWMonitor

• BWMonitor és una eina BittWare que us permet mesurar la temperatura FPGA/placa, voltage, i corrent.

Requisit previ: Heu d'instal·lar un cable micro-USB entre l'Intel FPGA PAC i el servidor.

1. Instal·leu el programari BittWorks II Toolkit-Lite, el microprogramari i el carregador d'arrencada adequats.

Versió BittWorks II ToolkitLite compatible amb el sistema operatiu

Sistema operatiu	Alliberament	BittWorks II Toolkit-Versió Lite	Comandament d'instal·lació
CentOS 7.4/RHEL 7.4	2018.6 Enterprise Linux 7 (64 bits)	bw2tk- lite-2018.6.el7.x86_64.rpm
			sudo yum install bw2tk-\ lite-2018.6.el7.x86_64.rpm
Ubuntu 16.04	2018.6 Ubuntu 16.04 (64 bits)	bw2tk- lite-2018.6.u1604.amd64.deb
			sudo dpkg -i bw2tk-\ 2018.6.u1604.amd64.deb

Consulteu Primers passos webpàgina per descarregar el microprogramari i les eines BMC

• Versió del firmware BMC: 26889
• Versió del carregador d'arrencada BMC: 26879

Guarda el files a una ubicació coneguda a la màquina host. L'script següent demana aquesta ubicació.

Afegiu l'eina Bittware a PATH:

• exportar PATH=/opt/bwtk/2018.6.0L/bin/:$PATH

Podeu iniciar el BWMonitor mitjançant

• /opt/bwtk/2018.6L/bin/bwmonitor-gui&

Sample Mesures

Verificació de potència de disseny de l'AFU

Flux de mesura de potència

Per avaluar la potència del vostre disseny AFU, captureu les mètriques següents:

• Potència total de la placa i temperatura FPGA
  • (després d'executar els patrons de dades del pitjor dels casos al vostre disseny durant 15 minuts)
• Potència estàtica i temperatura
  • (utilitzant un disseny de mesura de potència estàtica)
• El pitjor dels casos de potència estàtica
  • (valors previstos mitjançant l'Early Power Estimator per a dispositius Intel Arria 10)

A continuació, utilitzeu el full d'estimació de potència d'Intel FPGA PAC (descàrrega) amb aquestes mètriques registrades per verificar si el vostre disseny d'AFU compleix les especificacions.

Mesura de la potència total de la placa

Seguiu aquests passos

1. Instal·leu l'Intel PAC amb Intel Arria 10 GX FPGA en una ranura PCIe qualificada del servidor. Si utilitzeu BWMonitor per mesurar, connecteu el cable Micro-USB des de la part posterior de la targeta a qualsevol port USB del servidor.
2. Carregueu la vostra AFU i feu funcionar a la seva màxima potència.
   • Si l'AFU utilitza Ethernet, assegureu-vos que el cable o mòdul de xarxa estigui inserit i connectat al soci d'enllaç i que el trànsit de xarxa estigui activat a l'AFU.
   • Si escau, executeu DMA contínuament per exercir DDR4 a bord.
   • Executeu les vostres aplicacions a l'amfitrió per alimentar l'AFU del pitjor dels casos, així com per exercir plenament l'FPGA. Assegureu-vos d'estressar l'FPGA amb el trànsit de dades més estressant. Executeu aquest pas durant un mínim de 15 minuts per permetre que la temperatura central de l'FPGA s'assenti.
     • Nota: Durant les proves, controleu la potència total de la placa, la potència FPGA i el valor de la temperatura central de l'FPGA per assegurar-vos que es mantenen dins de les especificacions. Si s'arriba als límits de 66 W, 45 W o 100 °C, atureu la prova immediatament.
3. Després que la temperatura del nucli FPGA es torni estable, utilitzeu el programa fpgainfo o l'eina BWMonitor per registrar la potència total de la placa i la temperatura del nucli FPGA. Introduïu aquests valors a la fila Pas 1: mesura de la potència total de la placa del full d'estimació de potència d'Intel FPGA PAC.

Full d'estimació de potència Intel FPGA PAC Sample

Mesura de la potència estàtica real

El corrent de fuga és una de les principals causes de la variació del consum d'energia de placa a placa. Les mesures de potència de la secció anterior inclouen potència deguda al corrent de fuga (potència estàtica) i potència a causa de la lògica AFU (potència dinàmica). En aquesta secció, mesurareu la potència estàtica del tauler sota prova per entendre la potència dinàmica.

Abans de mesurar la potència estàtica de l'FPGA, utilitzeu l'script disable-gpio-input-bufferintelpac-arria10-gx.tcl (descàrrega) per processar la programació de l'FPGA file, (*.sof file) que conté un disseny FIM i AFU. L'script tcl desactiva tots els pins d'entrada de l'FPGA per assegurar-se que no hi ha cap canvi dins de l'FPGA (la qual cosa significa que no hi ha potència dinàmica). Consulteu el cabal mínim Example per compilar comampel AFU. El *.sof generat file es troba a:

• cd $OPAE_PLATFORM_ROOT/hw/samples/ $ OPAE_PLATFORM_ROOT/hw/samples/ build_synth/build/output_files/ afu_*.sof

Heu de desar el disable-gpio-input-buffer-intel-pac-arria10-gx.tcl al directori anterior i, a continuació, executar l'ordre següent

• # quartus_asm -t disable-gpio-input-buffer-intel-pac-arria10-gx.tclafu_*.sof

Sample sortida

Informació: **************************************************** **************** Informació:
Execució de Quartus Prime Assembler
Informació: Versió 17.1.1 Build 273 12/19/2017 SJ Pro Edition
Informació: Copyright (C) 2017 Intel Corporation. Tots els drets reservats. Informació: el vostre ús
de les eines de disseny d'Intel Corporation, funcions lògiques Info: i altres programari i eines, i els seus AMPInformació lògica del soci P: funcions i qualsevol sortida files de qualsevol de les dades anteriors: (inclosa la programació o la simulació del dispositiu files), i qualsevol informació: la documentació o informació associada està subjecta expressament Informació: als termes i condicions de la Informació sobre la llicència del programa Intel: Acord de subscripció, l'Acord de llicència Intel Quartus Prime, Informació:

Després d'executar correctament l'script tcl, el fitxer afu_*.sof file està actualitzat i llest per a la programació FPGA.

Seguiu aquests passos per mesurar la potència estàtica real

1. Utilitzeu el programador Intel Quartus® Prime per programar el fitxer *.sof file. Consulteu l'ús del programador Intel Quartus Prime a la pàgina 12 per obtenir els passos detallats.
2. Controleu la temperatura del nucli de l'FPGA, voltage, i actual utilitzant l'eina BWMonitor. Introduïu aquests valors a la fila Pas 2: mesura de potència estàtica del nucli FPGA del full d'estimació de potència FPGA PAC d'Intel.

Informació relacionada

• Guia d'inici ràpid d'Intel Acceleration Stack per a la targeta d'acceleració programable Intel amb Intel Arria 10 GX FPGA
• Superviseu els sensors a bord amb BWMonitor.

Ús del programador Intel Quartus Prime

Heu de tenir el cable micro USB connectat entre l'Intel FPGA PAC i el servidor per executar aquests passos:

1. Trobeu el port arrel i el punt final de la targeta Intel FPGA PAC: $ ​​lspci -tv | grep 09c4

ExampLa sortida del fitxer 1 mostra que el port arrel és d7:0.0 i el punt final és d8:0.0

• -+-[0000:d7]-+-00.0-[d8]—-00.0 Dispositiu Intel Corporation 09c4

ExampLa sortida del fitxer 2 mostra que el port arrel és 0:1.0 i el punt final és 3:0.0

• +-01.0-[03]—-00.0 Dispositiu Intel Corporation 09c4

ExampLa sortida del fitxer 3 mostra que el port arrel és 85:2.0 i el punt final és 86:0.0 i

• +-[0000:85]-+-02.0-[86]—-00.0 Dispositiu Intel Corporation 09c4

Nota: Cap sortida indica un error d'enumeració del dispositiu PCIe* i que el flaix no està programat.

• #Mascarar errors incorregibles i errors corregibles de FPGA
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0xFFFFFFFF
• # Enmascarar els errors incorregibles i Enmascarar els errors corregibles de RP
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0xFFFFFFFF

Executeu la següent comanda del programador Intel Quartus Prime:

• sudo $QUARTUS_HOME/bin/quartus_pgm -m JTAG -o 'pvbi;afu_*.sof'

1. Per desemmascarar errors incorregibles i emmascarar errors corregibles, executeu les ordres següents
   • # Desemmascareu els errors incorregibles i emmascareu els errors corregibles de FPGA
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0x00000000
   • # Desemmascareu els errors incorregibles i emmascareu els errors corregibles de RP:
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0x00000000
2. Reinicieu.

Informació relacionada

Guia d'inici ràpid d'Intel Acceleration Stack per a la targeta d'acceleració programable Intel amb Intel Arria 10 GX FPGA

Estimar la potència estàtica del nucli en el pitjor cas

Seguiu aquests passos per estimar la potència estàtica del pitjor dels casos

1. Consulteu el cabal mínim Example per compilar comampl'AFU situada a:
   • /hw/samples/ /
2. Al programari Intel Quartus Prime Pro Edition, feu clic a File > Obriu el projecte i seleccioneu el vostre .qpf file per obrir el projecte de síntesi AFU des del camí següent:
   • /hw/samples/ /build_synth/build
3. Feu clic a Projecte > Genera EPE File per crear el fitxer .csv necessari file.
   • Pas 2 Il·lustració
4. Obriu l'eina Early Power Estimator (5) i feu clic a la icona Importa CSV. Seleccioneu el .csv generat anteriorment file.
   • Nota: Podeu ignorar l'avís mentre importeu el fitxer .csv file.
5. Els paràmetres d'entrada s'emplenen automàticament.

• Canvieu el valor a l'usuari introduït a la temperatura d'unió. camp TJ. I configureu la temperatura de la unió. Camp TJ (°C) fins a 95
• Canvieu el camp Característiques de potència de Típica a Màxima.
• A l'eina EPE, el PSTATIC és la potència estàtica total en watts. Podeu calcular la potència estàtica del nucli en el pitjor dels casos des de la pestanya Informe

Eina EPE Sample Sortida

Pestanya Informe

En l'exampEl que es mostra a dalt, el corrent estàtic total del nucli FPGA és la suma de tot el corrent estàtic i el corrent d'espera a 0.9 V (VCC, VCCP, VCCERAM). Introduïu aquests valors a la fila Pas 3: pitjor potència estàtica de l'EPE del full d'estimació de potència d'Intel FPGA PAC. Observeu la fila de sortida calculada per conèixer el consum màxim d'energia de la vostra AFU.

Historial de revisions de documents per a directrius tèrmiques i energètiques per a Intel PAC amb Intel Arria 10 GX FPGA

Versió del document	Canvis
2019.08.30	Alliberament inicial.

Intel Corporation. Tots els drets reservats. Intel, el logotip d'Intel i altres marques d'Intel són marques comercials d'Intel Corporation o de les seves filials. Intel garanteix el rendiment dels seus productes FPGA i semiconductors amb les especificacions actuals d'acord amb la garantia estàndard d'Intel, però es reserva el dret de fer canvis a qualsevol producte i servei en qualsevol moment sense previ avís. Intel no assumeix cap responsabilitat derivada de l'aplicació o l'ús de qualsevol informació, producte o servei descrit aquí, tret que Intel ho acordi expressament per escrit. Es recomana als clients d'Intel que obtinguin la darrera versió de les especificacions del dispositiu abans de confiar en qualsevol informació publicada i abans de fer comandes de productes o serveis.

Altres noms i marques es poden reclamar com a propietat d'altres.

ISO

• 9001:2015
  Registrat

ID: 683795
Versió: 2019.08.30

Documents/Recursos

Targeta d'acceleració programable intel AN 872 amb Intel Arria 10 GX FPGA [pdfGuia de l'usuari Targeta d'acceleració programable AN 872 amb Intel Arria 10 GX FPGA, AN 872, targeta d'acceleració programable amb Intel Arria 10 GX FPGA

Referències

• Manual d'usuari