Tarxeta de aceleración programable AN 872 con Intel Arria 10 GX FPGA

Introdución

Sobre este documento

Este documento proporciona métodos para estimar e validar a potencia e o rendemento térmico do seu deseño AFU mediante a tarxeta de aceleración programable Intel® con Intel Arria® 10 GX FPGA na plataforma do servidor de destino.

Especificación de potencia

O controlador de xestión da tarxeta supervisa e xestiona os eventos térmicos e de enerxía no Intel FPGA PAC. Cando a placa ou a FPGA se sobrequece ou recibe unha corrente excesiva, o controlador de xestión da tarxeta apaga a alimentación da FPGA para protexerse. Posteriormente, tamén desactiva a ligazón PCIe, o que pode causar un fallo inesperado do sistema. Consulte Apagado automático para obter máis detalles sobre os criterios que desencadean o apagado da placa. En casos normais, a temperatura e a potencia da FPGA son, con moito, a principal causa de apagado. Para minimizar o tempo de inactividade e garantir a estabilidade do sistema, Intel recomenda que a potencia total da placa non supere os 66 W e que a potencia da FPGA non supere os 45 W. Os compoñentes individuais e os conxuntos de placas teñen variabilidade de potencia. Polo tanto, os valores nominais son inferiores aos límites para garantir que a tarxeta non experimente unha parada aleatoria nun sistema con cargas de traballo e temperaturas de entrada variables.

Especificación de potencia

Sistema	Potencia total da placa (vatios)	Potencia FPGA (vatios)
Un sistema cun xestor de interfaces FPGA (FIM) e AFU que funciona coa carga de traballo de limitación no peor dos casos durante un mínimo de 15 minutos a unha temperatura central de 95 °C.	66	45

A potencia total da placa varía dependendo do deseño da súa Unidade Funcional do Acelerador (AFU) (cantidade e frecuencia de alternancia lóxica), a temperatura de entrada, a temperatura do sistema e o fluxo de aire da ranura de destino para o Intel FPGA PAC. Para xestionar esta variabilidade, Intel recomenda que cumpra esta especificación de enerxía para evitar que o Controlador de Xestión da Xunta o apague.

Información relacionada

Apagado automático.

Requisitos previos

O fabricante de equipos orixinais do servidor (OEM) debe validar que cada Intel FPGA PAC que se conecta a unha ranura PCIe nunha plataforma de servidor de destino pode manterse dentro dos límites térmicos mesmo cando a placa consume a potencia máxima permitida (66 W). Para obter máis información, consulte Intel PAC with Intel Arria 10 GX FPGA Platform Qualification Guidelines(1).

Requisitos de ferramentas

Debe dispoñer das seguintes ferramentas para estimar e avaliar a potencia e o rendemento térmico.

• Software:
  • Intel Acceleration Stack para o desenvolvemento
  • BWtoolkit
  • Deseño AFU (2)
  • Script Tcl (descarga): é necesario para formatar a programación file para análise
  • Estimador de potencia inicial para dispositivos Intel Arria 10
  • Folla de estimación de potencia Intel FPGA PAC (descarga)
• Hardware:
  • Intel FPGA PAC
  • Cable micro USB (3)
  • Servidor de destino para Intel FPGA PAC(4)

Intel recomenda que siga a Guía de inicio rápido de Intel Acceleration Stack para a tarxeta de aceleración programable Intel con Intel Arria 10 GX FPGA para a instalación do software.

Información relacionada

Guía de inicio rápido de Intel Acceleration Stack para tarjeta de aceleración programable Intel con Intel Arria 10 GX FPGA.

1. Póñase en contacto co seu representante de asistencia técnica de Intel para acceder a este documento.
2. O directorio build_synth créase despois de compilar a túa AFU.
3. En Acceleration Stack 1.2, a monitorización da placa realízase a través de PCIe.
4. Asegúrate de que o teu OEM validou as ranuras PCIe de destino segundo as Directrices de cualificación da plataforma para o teu Intel FPGA PAC.

Utilizando o controlador de xestión da Xunta

Apagado automático

O controlador de xestión da placa monitoriza e controla os reinicios, diferentes raíles de alimentación, FPGA e temperaturas da placa. Cando o controlador de xestión da tarxeta detecta condicións que poden danar a tarxeta, apaga automaticamente a alimentación da tarxeta para protexer.

Nota: Cando a FPGA perde enerxía, a conexión PCIe entre o Intel FPGA PAC e o host está inactiva. En moitos sistemas, a conexión PCIe pode causar un fallo do sistema.

Criterios de apagado automático

A seguinte táboa enumera os criterios máis aló dos cales o Controlador de Xestión da Xunta apaga a alimentación da tarxeta.

Parámetro	Limiar límite
Poder do consello	66 W
Corriente de placa posterior de 12 V	6 A
12v Backplane Voltage	14 V
1.2 V de corrente	16 A
1.2 V Voltage	1.4 V
1.8 V de corrente	8 A
1.8 V Voltage	2.04 V
3.3 V de corrente	8 A
3.3 V Voltage	3.96 V
FPGA Core Voltage	1.08 V
FPGA Core Current	60 A
Temperatura do núcleo FPGA	100°C
Temperatura do núcleo de subministración	120°C
Temperatura da placa	80°C
Temperatura QSFP	90°C
QSFP Voltage	3.7 V

Recuperación despois do apagado automático

O controlador de xestión da tarxeta mantén a alimentación apagada ata o seguinte ciclo de acendido. Polo tanto, cando se apaga unha tarxeta Intel FPGA PAC, debes apagar o servidor para devolver a alimentación ao Intel FPGA PAC.

A causa común do apagado de enerxía é o sobreenriquecido da FPGA (cando a temperatura do núcleo supera os 100 °C) ou a corrente excesiva da FPGA. Normalmente, isto ocorre cando o deseño da AFU supera os sobres de potencia definidos por Intel FPGA PAC ou hai un fluxo de aire insuficiente. Neste caso, debes reducir o consumo de enerxía na túa AFU.

Monitorear sensores a bordo usando OPAE

Use o programa de liña de comandos fpgainfo para recoller os datos do sensor de temperatura e potencia do controlador de xestión da tarxeta. Podes usar este programa con Acceleration Stack 1.2 e posteriores. Para Acceleration Stack 1.1 ou anterior, use a ferramenta BWMonitor como se describe na seguinte sección.

Para recoller os datos de temperatura:

• bash-4.2$ fpgainfo temp

Sample saída

Para recoller os datos de enerxía

• bash-4.2$ fpgainfo potencia

Sample saída

Monitorea os sensores a bordo usando BWMonitor

• BWMonitor é unha ferramenta BittWare que che permite medir a temperatura da placa/FPGA, voltage e actual.

Requisito previo: Debe instalar un cable micro-USB entre o Intel FPGA PAC e o servidor.

1. Instale o software, o firmware e o cargador de arranque adecuados de BittWorks II Toolkit-Lite.

Versión BittWorks II ToolkitLite compatible con SO

Sistema Operativo	Lanzamento	BittWorks II Toolkit-Versión Lite	Comando de instalación
CentOS 7.4/RHEL 7.4	2018.6 Enterprise Linux 7 (64 bits)	bw2tk- lite-2018.6.el7.x86_64.rpm
			sudo yum install bw2tk-\ lite-2018.6.el7.x86_64.rpm
Ubuntu 16.04	2018.6 Ubuntu 16.04 (64 bits)	bw2tk- lite-2018.6.u1604.amd64.deb
			sudo dpkg -i bw2tk-\ 2018.6.u1604.amd64.deb

Consulte o Primeiros pasos webpáxina para descargar o firmware e as ferramentas BMC

• Versión de firmware BMC: 26889
• Versión do cargador de arranque BMC: 26879

Garda o files a unha localización coñecida na máquina host. O seguinte script solicita esta localización.

Engade a ferramenta Bittware a PATH:

• exportar PATH=/opt/bwtk/2018.6.0L/bin/:$PATH

Podes iniciar o BWMonitor usando

• /opt/bwtk/2018.6L/bin/bwmonitor-gui&

Sample Medidas

AFU Design Power Verification

Fluxo de medición de potencia

Para avaliar a potencia do seu deseño AFU, capture as seguintes métricas:

• Potencia total da placa e temperatura FPGA
  • (despois de executar os patróns de datos do peor dos casos no teu deseño durante 15 minutos)
• Potencia estática e temperatura
  • (usando un deseño de medición de potencia estática)
• Potencia estática no peor dos casos
  • (valores previstos mediante o Early Power Estimator para dispositivos Intel Arria 10)

A continuación, use a folla de estimación de potencia Intel FPGA PAC (descarga) con estas métricas rexistradas para verificar se o deseño da súa AFU cumpre coa especificación.

Medición da potencia total da placa

Siga estes pasos

1. Instale o Intel PAC con Intel Arria 10 GX FPGA nunha ranura PCIe cualificada do servidor. Se está a usar BWMonitor para medir, conecte o cable Micro-USB desde a parte posterior da tarxeta a calquera porto USB do servidor.
2. Carga a túa AFU e executa a súa máxima potencia.
   • Se a AFU usa Ethernet, asegúrese de que o cable ou módulo de rede estea inserido e conectado ao socio de enlace e que o tráfico de rede estea activado na AFU.
   • Se é o caso, executa DMA continuamente para exercer DDR4 a bordo.
   • Executa as túas aplicacións no host para alimentar á AFU o tráfico do peor dos casos, así como para exercitar plenamente a FPGA. Asegúrate de enfatizar a FPGA co tráfico de datos máis estresante. Executa este paso durante un mínimo de 15 minutos para permitir que se asente a temperatura do núcleo da FPGA.
     • Nota: Durante a proba, monitoriza a potencia total da placa, a potencia FPGA e o valor da temperatura do núcleo FPGA para asegurarte de que se manteñen dentro das especificacións. Se se alcanzan os límites de 66 W, 45 W ou 100 °C, pare a proba inmediatamente.
3. Despois de que a temperatura do núcleo da FPGA se estableza, use o programa fpgainfo ou a ferramenta BWMonitor para rexistrar a potencia total da placa e a temperatura do núcleo da FPGA. Introduza estes valores na fila Paso 1: medición da potencia total da placa da folla de estimación de potencia Intel FPGA PAC.

Folla de estimación de potencia Intel FPGA PAC Sample

Medición da potencia estática real

A corrente de fuga é a principal causa da variación do consumo de enerxía de placa a placa. As medidas de potencia da sección anterior inclúen potencia debido á corrente de fuga (potencia estática) e potencia debido á lóxica AFU (potencia dinámica). Nesta sección, medirá a potencia estática do taboleiro en proba para comprender a potencia dinámica.

Antes de medir a potencia estática da FPGA, use o script disable-gpio-input-bufferintelpac-arria10-gx.tcl (descarga) para procesar a programación da FPGA file, (*.sof file) que contén un deseño FIM e AFU. O script tcl desactiva todos os pinos de entrada FPGA para garantir que non haxa alternancia dentro da FPGA (o que significa que non hai potencia dinámica). Consulte o fluxo mínimo Example para compilar comoampa AFU. O *.sof xerado file está situado en:

• cd $OPAE_PLATFORM_ROOT/hw/samples/ $ OPAE_PLATFORM_ROOT/hw/samples/ build_synth/build/output_files/ afu_*.sof

Debes gardar o disable-gpio-input-buffer-intel-pac-arria10-gx.tcl no directorio anterior e executar o seguinte comando

• # quartus_asm -t disable-gpio-input-buffer-intel-pac-arria10-gx.tclafu_*.sof

Sample saída

Información: **************************************************** **************** Información:
Execución de Quartus Prime Assembler
Información: Versión 17.1.1 Build 273 12/19/2017 SJ Pro Edition
Información: Copyright (C) 2017 Intel Corporation. Todos os dereitos reservados. Información: o teu uso
das ferramentas de deseño de Intel Corporation, funcións lóxicas Información: e outros software e ferramentas, e as súas AMPP información lóxica do socio: funcións e calquera saída files de calquera das informacións anteriores: (incluída a programación ou simulación de dispositivos files), e calquera información: a documentación ou información asociada está expresamente suxeita Información: aos termos e condicións da información da licenza do programa Intel: contrato de subscrición, o contrato de licenza de Intel Quartus Prime, información:

Tras a execución exitosa do script tcl, o afu_*.sof file está actualizado e listo para a programación FPGA.

Siga estes pasos para medir a potencia estática real

1. Use o programador Intel Quartus® Prime para programar o *.sof file. Consulte o uso do programador Intel Quartus Prime na páxina 12 para obter pasos detallados.
2. Monitoriza a temperatura do núcleo da FPGA, voltage, e actual usando a ferramenta BWMonitor. Introduza estes valores na fila Paso 2: medición da potencia estática do núcleo FPGA da folla de estimación de potencia Intel FPGA PAC.

Información relacionada

• Guía de inicio rápido de Intel Acceleration Stack para tarjeta de aceleración programable Intel con Intel Arria 10 GX FPGA
• Monitoree os sensores a bordo mediante BWMonitor.

Usando o programador Intel Quartus Prime

Debes ter o cable micro USB conectado entre o Intel FPGA PAC e o servidor para executar estes pasos:

1. Atopar o porto raíz e o punto final da tarxeta Intel FPGA PAC: $ ​​lspci -tv | grep 09c4

ExampA saída do ficheiro 1 mostra que o porto raíz é d7:0.0 e o punto final é d8:0.0

• -+-[0000:d7]-+-00.0-[d8]—-00.0 Dispositivo Intel Corporation 09c4

ExampA saída do ficheiro 2 mostra que o porto raíz é 0:1.0 e o punto final é 3:0.0

• +-01.0-[03]—-00.0 Dispositivo Intel Corporation 09c4

ExampA saída do ficheiro 3 mostra que o porto raíz é 85:2.0 e o punto final é 86:0.0 e

• +-[0000:85]-+-02.0-[86]—-00.0 Dispositivo Intel Corporation 09c4

Nota: Ningunha saída indica un erro na enumeración do dispositivo PCIe* e que o flash non está programado.

• #Enmascarar erros incorrexibles e erros corrixibles da FPGA
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0xFFFFFFFF
• # Enmascarar erros non corrixibles e Enmascarar erros corrixibles de RP
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0xFFFFFFFF

Executa o seguinte comando do programador Intel Quartus Prime:

• sudo $QUARTUS_HOME/bin/quartus_pgm -m JTAG -o 'pvbi;afu_*.sof'

1. Para desenmascarar erros non corrixibles e enmascarar erros corrixibles, execute os seguintes comandos
   • # Desenmascarar os erros non corrixibles e enmascarar os erros corrixibles de FPGA
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0x00000000
   • # Desenmascarar os erros non corrixibles e enmascarar os erros corrixibles de RP:
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0x00000000
2. Reinicie.

Información relacionada

Guía de inicio rápido de Intel Acceleration Stack para tarjeta de aceleración programable Intel con Intel Arria 10 GX FPGA

Estimación da potencia estática do núcleo no peor dos casos

Siga estes pasos para estimar a potencia estática no peor dos casos

1. Consulte o fluxo mínimo Example para compilar comoampa AFU situada en:
   • /hw/samples/ /
2. No software Intel Quartus Prime Pro Edition, fai clic File > Abre Proxecto e selecciona o teu .qpf file para abrir o proxecto de síntese AFU dende o seguinte camiño:
   • /hw/samples/ /build_synth/build
3. Fai clic en Proxecto > Xerar EPE File para crear o .csv necesario file.
   • Paso 2 Ilustración
4. Abre a ferramenta Early Power Estimator (5) e fai clic na icona Importar CSV. Seleccione o .csv xerado anteriormente file.
   • Nota: Pode ignorar a advertencia ao importar o .csv file.
5. Os parámetros de entrada enchéranse automaticamente.

• Cambie o valor a Usuario introducido na temperatura de unión. Campo TJ. E configure a temperatura de unión. Campo TJ (°C) ata 95
• Cambie o campo Características de potencia de Típica a Máxima.
• Na ferramenta EPE, o PSTATIC é a potencia estática total en vatios. Podes calcular a potencia estática do núcleo no peor dos casos na pestana Informe

Ferramenta EPE Sample Saída

Ficha Informe

No exampComo se mostra arriba, a corrente estática total do núcleo FPGA é a suma de toda a corrente estática e a corrente de espera a 0.9 V (VCC, VCCP, VCCERAM). Introduza estes valores na fila Paso 3: Peor potencia estática do EPE da folla de estimación de potencia Intel FPGA PAC. Observe a fila de saída calculada para coñecer o consumo de enerxía máximo da súa AFU.

Historial de revisión de documentos para directrices térmicas e de alimentación para Intel PAC con Intel Arria 10 GX FPGA

Versión do documento	Cambios
2019.08.30	Lanzamento inicial.

Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos.

Outros nomes e marcas pódense reclamar como propiedade doutros.

ISO

• 9001:2015
  Rexistrado

ID: 683795
Versión: 2019.08.30

Documentos/Recursos

Tarxeta de aceleración programable intel AN 872 con Intel Arria 10 GX FPGA [pdfGuía do usuario Tarxeta de aceleración programable AN 872 con Intel Arria 10 GX FPGA, AN 872, Tarxeta de aceleración programable con Intel Arria 10 GX FPGA

Referencias

• Manual de usuario