AN 872 Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA

Sava lalana

Momba ity Document ity

Ity tahirin-kevitra ity dia manome fomba hanombanana sy hanamarinana ny herin'ny hafanana sy ny hafanana amin'ny endrika AFU anao amin'ny fampiasana ny Intel® Programmable Acceleration Card miaraka amin'ny Intel Arria® 10 GX FPGA ao amin'ny sehatra mpizara kendrena.

Famaritana herinaratra

Ny mpitantana ny birao dia manara-maso sy mitantana hetsika mafana sy herinaratra amin'ny Intel FPGA PAC. Rehefa mafana be ny solaitrabe na ny FPGA na manao courant be loatra, dia manakatona ny herin'ny FPGA ny mpitantana ny birao mba ho fiarovana. Manaraka izany dia mampidina ihany koa ny rohy PCIe izay mety hiteraka fianjeran'ny rafitra tsy ampoizina. Jereo ny Auto-Shutdown raha mila fanazavana fanampiny momba ny fepetra mahatonga ny fanakatonana ny board. Amin'ny tranga mahazatra, ny mari-pana sy ny herin'ny FPGA no antony voalohany amin'ny fanakatonana. Mba hanamaivanana ny fotoana fitsaharana sy hiantohana ny fahamarinan-toeran'ny rafitra, dia manoro hevitra ny Intel fa tsy mihoatra ny 66 W ny totalin'ny tanjaky ny board ary tsy mihoatra ny 45 W ny herin'ny FPGA. Noho izany, ny soatoavina nominal dia ambany noho ny fetra mba hahazoana antoka fa ny birao dia tsy hiaina ny fanakatonana kisendrasendra amin'ny rafitra misy enta-mavesatra samihafa sy ny mari-pana miditra.

Famaritana herinaratra

RAFITRA	Herin'ny birao manontolo (watts)	Hery FPGA (watts)
Rafitra miaraka amin'ny FPGA Interface Manager (FIM) sy AFU izay mandeha amin'ny enta-mavesatry ny fanerena mafy indrindra mandritra ny 15 minitra farafahakeliny amin'ny mari-pana fototra 95°C.	66	45

Ny totalin'ny tanjaky ny board dia miovaova arakaraka ny endrikao Accelerator Functional Unit (AFU) (habeny sy matetika ny famadihana lojika), ny mari-pana miditra, ny mari-pana sy ny fikorianan'ny rivotra amin'ny slot kendrena ho an'ny Intel FPGA PAC. Mba hitantanana an'io fiovaovana io, i Intel dia manoro hevitra anao hanaraka ity fepetra momba ny herinaratra ity mba hisorohana ny fanakatonana herinaratra ataon'ny Board Management Controller.

Fampahafantarana mifandraika

Auto-Shutdown.

zavatra takiana alohan'ny

Ny mpanamboatra fitaovana voalohany (OEM) mpizara dia tsy maintsy manamarina fa ny Intel FPGA PAC tsirairay mifandray amin'ny slot PCIe amin'ny sehatra mpizara kendrena dia afaka mijanona ao anatin'ny fetra mafana na dia mandany ny herin'aratra ambony indrindra (66 W) aza ny birao. Raha mila fanazavana fanampiny dia jereo ny Intel PAC miaraka amin'ny Intel Arria 10 GX FPGA Platform Qualification Guidelines(1).

Fitaovana ilaina

Tsy maintsy manana ireto fitaovana manaraka ireto ianao hanombantombanana sy hanombanana ny heriny sy ny fahombiazan'ny hafanana.

• Software:
  • Intel Acceleration Stack for Development
  • BWtoolkit
  • AFU Design(2)
  • Tcl script (download) - Ilaina ny format ny fandaharana file ho an'ny fanadihadiana
  • Estimator herinaratra aloha ho an'ny fitaovana Intel Arria 10
  • Intel FPGA PAC Power Estimator Sheet (download)
• Hardware:
  • Intel FPGA PAC
  • Cable micro-USB(3)
  • Target Server ho an'ny Intel FPGA PAC(4)

Intel dia manoro hevitra anao hanaraka ny Intel Acceleration Stack Quick Start Guide ho an'ny Intel Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA ho an'ny fametrahana rindrambaiko.

Fampahafantarana mifandraika

Torolàlana fanombohana haingana Intel Acceleration Stack ho an'ny Intel Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA.

1. Mifandraisa amin'ny solontenan'ny mpanohana Intel anao raha te hiditra amin'ity antontan-taratasy ity.
2. Ny lahatahiry build_synth dia noforonina aorian'ny fanangonanao ny AFU anao.
3. Ao amin'ny Acceleration Stack 1.2, ny fanaraha-maso ny birao dia atao amin'ny PCIe.
4. Ataovy azo antoka fa ny OEM anao dia nanamarina ny slot PCIe kendrena mifanaraka amin'ny Torolàlana momba ny mari-pahaizana momba ny Platform ho an'ny Intel FPGA PAC anao.

Mampiasa ny Board Management Controller

Auto-Shutdown

Ny Board Management Controller dia manara-maso sy manara-maso ny famerenana, ny lalamby herinaratra samihafa, ny FPGA ary ny mari-pana. Rehefa mahatsapa ny toe-javatra mety hanimba ny birao ny Mpanara-maso ny Fitantanana ny Birao, dia manidy ho azy ny herin'ny solaitrabe ho fiarovana.

Fanamarihana: Rehefa very hery ny FPGA dia tapaka ny rohy PCIe eo amin'ny Intel FPGA PAC sy ny mpampiantrano. Amin'ny rafitra maro dia mety hiteraka fianjeran'ny rafitra ny PCIe link-down.

Fepetra fanakatonana mandeha ho azy

Ity tabilao manaraka ity dia mitanisa ireo fepetra izay tsy ahafahan'ny Mpanara-maso ny fitantanana ny Birao manakana ny herin'ny birao.

fikirana	Fetra tokonam-baravarana
Power Board	66 W
12v Backplane Current	6 A
12v Backplane Voltage	14 V
1.2v ankehitriny	16 A
1.2v Voltage	1.4 V
1.8v ankehitriny	8 A
1.8v Voltage	2.04 V
3.3v ankehitriny	8 A
3.3v Voltage	3.96 V
FPGA Core Voltage	1.08 V
FPGA Core Current	60 A
Temperature fototra FPGA	100°C
Temperature famatsiana fototra	120°C
Temperature board	80°C
Temperature QSFP	90°C
QSFP Voltage	3.7 V

Famerenana aorian'ny Auto-Shutdown

Ny Board Management Controller dia mitazona ny herinaratra mandra-pahatongan'ny tsingerin'ny herinaratra manaraka. Noho izany, rehefa mihidy ny herin'ny karatra Intel FPGA PAC, dia tsy maintsy mandeha amin'ny herinaratra ny mpizara ianao mba hamerenana ny herinaratra amin'ny Intel FPGA PAC.

Ny anton'ny fahatapahan-jiro matetika dia ny hafanana be loatra FPGA (rehefa mihoatra ny 100°C ny mari-pana fototra), na ny FPGA manao courant be loatra. Matetika no mitranga izany rehefa mihoatra ny valopy herinaratra voafaritry ny Intel FPGA PAC ny famolavolana AFU na tsy ampy ny fikorianan'ny rivotra. Amin'ity tranga ity dia tsy maintsy mampihena ny fanjifana herinaratra ao amin'ny AFU-nao ianao.

Manara-maso ny on-board sensor mampiasa OPAE

Ampiasao ny programa andalana baiko fpgainfo hanangonana ny angon-drakitra momba ny mari-pana sy ny herinaratra avy amin'ny Board Management Controller. Azonao atao ny mampiasa ity programa ity miaraka amin'ny Acceleration Stack 1.2 sy mihoatra. Ho an'ny Acceleration Stack 1.1 na mihoatra, ampiasao ny fitaovana BWMonitor araka ny voalaza ao amin'ny fizarana manaraka.

Hanangona ny angona mari-pana:

• bash-4.2$ fpgainfo temp

Sampny output

Mba hanangonana ny angon-drakitra

• bash-4.2$ fpgainfo hery

Sampny output

Manara-maso ny on-board sensor mampiasa BWMonitor

• BWMonitor dia fitaovana BittWare ahafahanao mandrefy ny mari-pana FPGA/board, voltage, sy ur.

Fepetra takiana: Tsy maintsy mametraka tariby micro-USB eo anelanelan'ny Intel FPGA PAC sy ny mpizara ianao.

1. Apetraho ny rindrambaiko BittWorks II Toolkit-Lite, firmware ary bootloader mety.

BittWorks II ToolkitLite Version mifanaraka amin'ny OS

Rafitra fikirakirana	NAFAHANA	BittWorks II Toolkit-Lite Version	Mametraka baiko
CentOS 7.4/RHEL 7.4	2018.6 Enterprise Linux 7 (64-bit)	bw2tk- lite-2018.6.el7.x86_64.rpm
			sudo yum install bw2tk-\ lite-2018.6.el7.x86_64.rpm
Ubuntu 16.04	2018.6 Ubuntu 16.04 (64-bit)	bw2tk- lite-2018.6.u1604.amd64.deb
			sudo dpkg -i bw2tk-\ 2018.6.u1604.amd64.deb

Jereo ny fanombohana webpejy hisintonana ny firmware sy fitaovana BMC

• BMC Firmware Version: 26889
• BMC Bootloader Version: 26879

Vonjeo ny files mankany amin'ny toerana fantatra amin'ny milina mpampiantrano. Ity script manaraka ity dia manoro ity toerana ity.

Ampio fitaovana Bittware amin'ny PATH:

• fanondranana PATH=/opt/bwtk/2018.6.0L/bin/:$PATH

Azonao atao ny manomboka ny BWMonitor mampiasa

• /opt/bwtk/2018.6L/bin/bwmonitor-gui&

Sample Measurements

AFU Design Power Verification

Fandrefesana herinaratra

Raha hanombantombana ny herin'ny endrika AFU-nao dia raiso ireto metrika manaraka ireto:

• Herin'ny birao manontolo sy ny mari-pana FPGA
  • (aorian'ny fampandehanana ny lamina angona tranga ratsy indrindra amin'ny famolavolanao mandritra ny 15 minitra)
• Hery sy maripana static
  • (mampiasa endrika fandrefesana hery static)
• Hery static tranga ratsy indrindra
  • (soatoavina voavinavina amin'ny fampiasana ny Estimator Hery Voalohany ho an'ny fitaovana Intel Arria 10)

Avy eo, ampiasao ny Intel FPGA PAC Power Estimator Sheet (download) miaraka amin'ireo metrika voarakitra ireo mba hanamarinana raha mifanaraka amin'ny fepetra ny famolavolana AFU anao.

Fandrefesana ny herin'ny birao manontolo

Araho ireto dingana ireto

1. Mametraka ny Intel PAC miaraka amin'ny Intel Arria 10 GX FPGA ao anaty slot PCIe mahafeno fepetra ao amin'ny mpizara. Raha mampiasa BWMonitor ianao amin'ny fandrefesana, dia ampifandraiso ny tariby Micro-USB avy ao ambadiky ny karatra amin'ny seranan-tsambo USB rehetra an'ny mpizara.
2. Ampidiro ny AFU anao ary mihazakazaka amin'ny heriny faratampony.
   • Raha mampiasa Ethernet ny AFU, dia ataovy izay hahazoana antoka fa ampidirina sy mifandray amin'ny mpiara-miombon'antoka amin'ny rohy ny tariby na mody tambajotra ary alefa ao amin'ny AFU ny fifamoivoizana amin'ny tambajotra.
   • Raha mety dia mandehana tsy tapaka ny DMA mba hampiharana DDR4 an-tsambo.
   • Alefaso amin'ny mpampiantrano ny fampiharanao mba hamahana ny AFU amin'ny fifamoivoizana amin'ny tranga ratsy indrindra ary koa hampiharana tanteraka ny FPGA. Ataovy azo antoka fa manantitrantitra ny FPGA amin'ny fifamoivoizana data mandreraka indrindra ianao. Ataovy ity dingana ity mandritra ny 15 minitra farafahakeliny mba hamela ny mari-pana fototra FPGA hipetraka.
     • Fanamarihana: Mandritra ny fitsapana, manara-maso ny totalin'ny herin'ny birao, ny herin'ny FPGA ary ny sandan'ny mari-pana fototra FPGA mba hahazoana antoka fa mijanona ao anatin'ny fepetra voafaritra izy ireo. Raha tratra ny fetra 66 W, 45 W, na 100°C, atsaharo avy hatrany ny fitsapana.
3. Rehefa lasa milamina ny maripana fototra FPGA dia ampiasao ny programa fpgainfo na fitaovana BWMonitor handrakitra ny totalin'ny tanjaky ny solaitrabe sy ny maripana fototra FPGA. Ampidiro ao amin'ny laharana ireo soatoavina ireo Dingana 1: Ny totalin'ny fandrefesana ny herin'ny board an'ny Intel FPGA PAC Power Estimator Sheet.

Intel FPGA PAC Power Estimator Sheet Sample

Fandrefesana ny tena hery static

Ny leakage ankehitriny no antony voalohany mahatonga ny fiovaovan'ny fanjifana herinaratra amin'ny board-to-board. Ny fandrefesana herinaratra avy amin'ny fizarana etsy ambony dia ahitana ny herin'ny leakage ankehitriny (hery static) sy ny hery noho ny lojika AFU (hery mavitrika). Amin'ity fizarana ity dia handrefesanao ny herin'ny static amin'ny board-under-test mba hahafantaranao ny hery mavitrika.

Alohan'ny handrefesana ny herin'ny static FPGA dia ampiasao ny script disable-gpio-input-bufferintelpac-arria10-gx.tcl (download) mba handrafetana ny fandaharana FPGA file, (*.sof file) izay misy endrika FIM sy AFU. Ny script tcl dia manafoana ny tsipika fampidirana FPGA rehetra mba hahazoana antoka fa tsy misy fikorontanana ao anatin'ny FPGA (izay midika fa tsy misy hery mavitrika). Jereo ny Flow Minimal Example compile asampny AFU. Ny vokarina *.sof file dia ao amin'ny:

• cd $OPAE_PLATFORM_ROOT/hw/samples/ $ OPAE_PLATFORM_ROOT/hw/samples/ build_synth/build/output_files/ afu_*.sof

Tsy maintsy mitahiry ny disable-gpio-input-buffer-intel-pac-arria10-gx.tcl ao amin'ny lahatahiry etsy ambony ianao ary araho ity baiko manaraka ity.

• # quartus_asm -t disable-gpio-input-buffer-intel-pac-arria10-gx.tclafu_*.sof

Sampny output

Info: *************************************************** ***************** Info:
Mihazakazaka Quartus Prime Assembler
Info: Version 17.1.1 Build 273 12/19/2017 SJ Pro Edition
Info: Zon'ny mpamorona (C) 2017 Intel Corporation. Zo rehetra voatokana. Info: Ny fampiasanao
amin'ny fitaovana famolavolana an'ny Intel Corporation, asa lojika Info: ary rindrambaiko sy fitaovana hafa, ary ny AMPInfo lojika P mpiara-miasa: asa, ary ny vokatra rehetra files avy amin'ireo Info voalaza teo aloha: (anisan'izany ny fandaharana fitaovana na simulation files), ary ny fampahalalana rehetra: ny antontan-taratasy na fampahalalana mifandraika dia miankina amin'ny Info: amin'ny fepetra sy fepetra momba ny Intel Program License Info: Fifanarahana famandrihana, ny fifanarahana fahazoan-dàlana Intel Quartus Prime, Info:

Rehefa vita soa aman-tsara ny script tcl, ny afu_*.sof file dia havaozina ary vonona amin'ny fandaharana FPGA.

Araho ireto dingana ireto mba handrefesana ny tena hery static

1. Ampiasao ny programmer Intel Quartus® Prime handrindrana ny *.sof file. Jereo ny fampiasana ny Intel Quartus Prime Programmer ao amin'ny pejy 12 raha mila dingana amin'ny antsipiriany.
2. Araho ny mari-pana fototra FPGA, voltage, ary ankehitriny mampiasa ny fitaovana BWMonitor. Ampidiro ao amin'ny andalana 2 ireto soatoavina ireto: Fandrefesana hery static fototra FPGA an'ny Intel FPGA PAC Power Estimator Sheet.

Fampahafantarana mifandraika

• Torolàlana fanombohana haingana Intel Acceleration Stack ho an'ny Intel Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA
• Manara-maso ny on-board sensor mampiasa BWMonitor.

Mampiasa ny Intel Quartus Prime Programmer

Tsy maintsy manana tariby micro USB mifandray amin'ny Intel FPGA PAC sy ny mpizara ianao mba hanatanterahana ireto dingana ireto:

1. Tadiavo ny seranan-tsambo Root sy ny faran'ny karatra Intel FPGA PAC: $ ​​lspci -tv | grep 09c4

ExampLe output 1 dia mampiseho fa ny Root Port dia d7: 0.0 ary ny Endpoint dia d8: 0.0

• -+-[0000:d7]-+-00.0-[d8]—-00.0 Intel Corporation Device 09c4

ExampLe output 2 dia mampiseho fa ny Root Port dia 0: 1.0 ary ny Endpoint dia 3: 0.0

• +-01.0-[03]—-00.0 Intel Corporation Device 09c4

ExampNy Output 3 dia mampiseho fa ny Root Port dia 85: 2.0 ary ny Endpoint dia 86: 0.0 ary

• +-[0000:85]-+-02.0-[86]—-00.0 Intel Corporation Device 09c4

Fanamarihana: Tsy misy fivoahana manondro ny tsy fahombiazan'ny fanisana fitaovana PCIe* ary tsy voarindra io tselatra io.

• #Sarontava ny lesoka tsy azo ahitsy sy ny lesoka azo ahitsy amin'ny FPGA
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0xFFFFFFFF
• # Mask lesoka tsy azo ahitsy ary Mask lesoka azo ahitsy amin'ny RP
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0xFFFFFFFF

Ampandehano ity baiko Intel Quartus Prime Programmer manaraka ity:

• sudo $QUARTUS_HOME/bin/quartus_pgm -m JTAG -o 'pvbi;afu_*.sof'

1. Mba hanala ireo lesoka tsy azo ahitsy sy hanafina ireo lesoka azo ahitsy, araho ireto baiko manaraka ireto
   • # Sokafy ny lesoka tsy azo ahitsy ary saronana ny lesoka azo ahitsy amin'ny FPGA
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0x00000000
   • # Esory ny lesoka tsy azo ahitsy ary saronana ny lesoka azo ahitsy amin'ny RP:
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0x00000000
2. Avereno indray.

Fampahafantarana mifandraika

Torolàlana fanombohana haingana Intel Acceleration Stack ho an'ny Intel Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA

Tombanana ny herin'ny static fototra amin'ny tranga ratsy indrindra

Araho ireto dingana ireto mba hanombanana ny hery static amin'ny tranga ratsy indrindra

1. Jereo ny Flow Minimal Example compile asample AFU hita ao amin'ny:
   • /hw/samples/ /
2. Ao amin'ny rindrambaiko Intel Quartus Prime Pro Edition, tsindrio File > Sokafy ny tetikasa ary fidio ny .qpf anao file hanokafana ny tetikasa synthesis AFU amin'ity lalana manaraka ity:
   • /hw/samples/ /build_synth/build
3. Kitiho ny tetikasa > Mamorona EPE File hamorona ny .csv ilaina file.
   • Dingana 2 Fanoharana
4. Sokafy ny fitaovana Early Power Estimator (5) ary tsindrio ny kisary Import CSV. Safidio ny .csv vokarina etsy ambony file.
   • Fanamarihana: Azonao atao ny tsy miraharaha ny fampitandremana rehefa manafatra ny .csv file.
5. Feno ho azy ny masontsivana fidirana.

• Hanova ny sanda ho mpampiasa niditra tao amin'ny Junction Temp. TJ saha. Ary apetraho ny Junction Temp. TJ (°C) hatramin'ny 95
• Ovay ny sahan'ny Power Characteristics avy amin'ny mahazatra ho ambony indrindra.
• Ao amin'ny Fitaovana EPE, ny PSTATIC dia ny totalin'ny hery static amin'ny Watts. Azonao atao ny manao kajy ny hery static fototra amin'ny tranga ratsy indrindra avy amin'ny tabilao Report

Fitaovana EPE Sample Output

Tatitra Tab

Ao amin'ny exampLe aseho etsy ambony, ny totalin'ny FPGA core static current dia ny fitambaran'ny static static rehetra sy ny cour standby amin'ny 0.9V (VCC, VCCP, VCCERAM). Ampidiro eo amin'ny laharana 3 ireto sanda ireto: Hery static ratsy indrindra avy amin'ny EPE an'ny Intel FPGA PAC Power Estimator Sheet. Tandremo ny laharana vokarina kajy ho an'ny fanjifana herinaratra ambony indrindra amin'ny AFU-nao.

Tantaran'ny fanavaozana antontan-taratasy momba ny toro-làlana momba ny hafanana sy ny herin'ny Intel PAC miaraka amin'ny Intel Arria 10 GX FPGA

Document Version	FIOVANA
2019.08.30	Famoahana voalohany.

Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.

Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

ISO

• 9001:2015
  voasoratra anarana

ID: 683795
Version: 2019.08.30

Documents / Loharano

Intel AN 872 Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA [pdf] Torolàlana ho an'ny mpampiasa AN 872 Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA, AN 872, Programmable Acceleration Card miaraka amin'ny Intel Arria 10 GX FPGA

References

• User Manual