AN 872 Azelerazio Txartel Programagarria Intel Arria 10 GX FPGArekin

Sarrera

Dokumentu honi buruz

Dokumentu honek zure AFU diseinuaren potentzia eta errendimendu termikoa kalkulatzeko eta baliozkotzeko metodoak eskaintzen ditu xede zerbitzariaren plataforman Intel® Azelerazio Txartel Programagarria erabiliz Intel Arria® 10 GX FPGArekin.

Potentziaren zehaztapena

Taularen kudeaketa kontrolatzaileak Intel FPGA PAC-n gertakari termikoak eta potentzialak kontrolatzen eta kudeatzen ditu. Plaka edo FPGA gainberotzen ari denean edo gehiegizko korrontea ateratzen ari denean, plaka kudeatzeko kontrolatzaileak FPGA potentzia itzaltzen du babesteko. Ondoren, PCIe esteka ere behera egiten du eta horrek ustekabeko sistemaren hutsegite bat eragin dezake. Ikus Itzaltze automatikoa atalera itzaltzea eragiten duten irizpideei buruzko xehetasun gehiago lortzeko. Kasu normaletan, FPGA tenperatura eta potentzia dira, alde handiz, itzaltzearen arrazoi nagusia. Geldialdi-denbora minimizatzeko eta sistemaren egonkortasuna ziurtatzeko, Intelek gomendatzen du plakaren potentzia osoa 66 W-tik gora ez joatea eta FPGA-ko potentzia 45 W-tik gorakoa ez izatea. Banakako osagaiek eta plaka-multzoek potentzia-aldakortasuna dute. Hori dela eta, balio nominalak mugak baino baxuagoak dira, lan-karga eta sarrera-tenperatura desberdinak dituen sistema batean taulak ausazko itzalaldirik ez izan dezan.

Potentziaren zehaztapena

Sistema	Taularen potentzia osoa (watt)	FPGA potentzia (watt)
FPGA Interface Manager (FIM) eta AFU dituen sistema bat, kasurik txarreneko lan-kargarekin exekutatzen duena, gutxienez 15 minutuz 95 °C-ko oinarrizko tenperaturan.	66	45

Taularen potentzia osoa aldatu egiten da zure Azeleragailu Funtzionaleko Unitate (AFU) diseinuaren (aldaketa logikoaren zenbatekoa eta maiztasuna), sarrerako tenperatura, sistemaren tenperatura eta Intel FPGA PAC-rako helburuko zirrikituaren aire-fluxuaren arabera. Aldakortasun hori kudeatzeko, Intelek gomendatzen du potentzia-zehaztapen hau betetzea, Board Management Controller-ek energia itzaltzea saihesteko.

Lotutako informazioa

Itzaltze automatikoa.

Aurrebaldintzak

Zerbitzariaren jatorrizko ekipamenduaren fabrikatzaileak (OEM) balioztatu behar du helburuko zerbitzari-plataforma bateko PCIe zirrikitu batera konektatzen den Intel FPGA PAC bakoitza muga termikoen barruan egon daitekeela, nahiz eta plakak baimendutako potentzia maximoa kontsumitu (66 W). Informazio gehiago lortzeko, ikus Intel Arria 10 GX FPGA plataformaren kualifikazio-jarraibideekin (1) Intel PAC.

Tresnak Baldintzak

Potentzia eta errendimendu termikoa kalkulatzeko eta ebaluatzeko tresna hauek izan behar dituzu.

• Softwarea:
  • Garapenerako Intel Acceleration Stack
  • BWtoolkit
  • AFU diseinua (2)
  • Tcl script (deskargatu) - Beharrezkoa da programazioa formateatzeko file analisirako
  • Intel Arria 10 gailuetarako potentzia estimatzaile goiztiarra
  • Intel FPGA PAC Power Estimator Fitxa (deskargatu)
• Hardwarea:
  • Intel FPGA PAC
  • Mikro-USB kablea (3)
  • Xede zerbitzaria Intel FPGA PAC(4)

Intel-ek gomendatzen dizu Intel Arria 10 GX FPGA duen Intel Azelerazio Txartelaren Intel Acceleration Stack Quick Start Guide jarraitzea softwarea instalatzeko.

Lotutako informazioa

Intel Acceleration Stack Quick Start gida Intel Azelerazio Txartel Programagarrirako Intel Arria 10 GX FPGA-rekin.

1. Jarri harremanetan Intel laguntza-ordezkariarekin dokumentu honetara sartzeko.
2. build_synth direktorioa zure AFU konpilatu ondoren sortzen da.
3. Acceleration Stack 1.2-n, plakaren monitorizazioa PCIe-ren bidez egiten da.
4. Ziurtatu zure OEM-ek helburuko PCIe zirrikituak balioztatu dituela zure Intel FPGA PACrako Plataformaren Kualifikazio Gidalerroen arabera.

Kontseiluko Kudeaketa Kontrolatzailea erabiltzea

Itzaltze automatikoa

Board Management Controller-ek berrezartzeak, potentzia-errail desberdinak, FPGA eta plaken tenperatura kontrolatzen eta kontrolatzen ditu. Kontseiluaren Kudeaketa Kontrolatzaileak plaka kaltetu dezaketen baldintzak hautematen dituenean, automatikoki itzaltzen du plaka babesteko.

Oharra: FPGAk potentzia galtzen duenean, Intel FPGA PAC eta ostalariaren arteko PCIe lotura desagerrarazi egiten da. Sistema askotan, PCIe-ren estekak sistemaren hutsegite bat eragin dezake.

Itzaltze automatikoaren irizpideak

Hurrengo taulan, Kontseiluaren Kudeaketa Kontrolatzaileak taularen boterea ixten duen irizpideak zerrendatzen dira.

Parametroa	Atalasearen muga
Junta boterea	66 W
12v atzeko planoaren korrontea	6 A
12v Backplane Voltage	14 V
1.2v korrontea	16 A
1.2v voltage	1.4 V
1.8v korrontea	8 A
1.8v voltage	2.04 V
3.3v korrontea	8 A
3.3v voltage	3.96 V
FPGA Core Voltage	1.08 V
FPGA Core Korrontea	60 A
FPGA Nukleoaren Tenperatura	100°C
Nukleoaren hornikuntza-tenperatura	120°C
Taularen Tenperatura	80°C
QSFP Tenperatura	90°C
QSFP Voltage	3.7 V

Automatikoki itzali ondoren berreskuratzen

Kontseiluko Kudeaketa Kontrolatzaileak itzalita mantentzen du hurrengo pizteko ziklora arte. Hori dela eta, Intel FPGA PAC txartel bat itzaltzen denean, zerbitzaria itzali behar duzu Intel FPGA PACra energia itzultzeko.

Potentzia itzaltzearen kausa ohikoa FPGA gainberotzea da (nukleoaren tenperatura 100 °C-tik gorakoa denean) edo FPGA gehiegizko korrontea ateratzen duena. Hau normalean gertatzen da AFU diseinuak Intel FPGA PAC definitutako potentzia-estalkiak gainditzen dituenean edo aire-fluxu nahikoa ez dagoenean. Kasu honetan, zure AFUko energia-kontsumoa murriztu behar duzu.

Kontrolatu ontziko sentsoreak OPAE erabiliz

Erabili fpgainfo komando-lerroko programa Board Management Controller-en tenperatura eta potentzia sentsorearen datuak biltzeko. Programa hau Acceleration Stack 1.2 eta aurreragoekin erabil dezakezu. Acceleration Stack 1.1 edo zaharragoetarako, erabili BWMonitor tresna hurrengo atalean azaltzen den moduan.

Tenperatura datuak biltzeko:

• bash-4.2$ fpgainfo temp

Sample irteera

Potentzia datuak biltzeko

• bash-4.2$ fpgainfo potentzia

Sample irteera

Monitoreatu taulako sentsoreak BWMonitor erabiliz

• BWMonitor BittWare tresna bat da, FPGA/taularen tenperatura neurtzeko, voltage, eta egungoa.

Baldintza: Intel FPGA PAC eta zerbitzariaren artean mikro-USB kable bat instalatu behar duzu.

1. Instalatu BittWorks II Toolkit-Lite software egokia, firmwarea eta abio-kargatzailea.

OS-ekin bateragarria BittWorks II ToolkitLite bertsioa

Sistema eragilea	Askatu	BittWorks II Toolkit-Lite bertsioa	Instalatu Komandoa
CentOS 7.4/RHEL 7.4	2018.6 Enterprise Linux 7 (64 biteko)	bw2tk- lite-2018.6.el7.x86_64.rpm
			sudo yum install bw2tk-\ lite-2018.6.el7.x86_64.rpm
Ubuntu 16.04	2018.6 Ubuntu 16.04 (64 biteko)	bw2tk- lite-2018.6.u1604.amd64.deb
			sudo dpkg -i bw2tk-\ 2018.6.u1604.amd64.deb

Ikusi Lehen urratsak weborrialdea BMC firmwarea eta tresnak deskargatzeko

• BMC Firmware bertsioa: 26889
• BMC Bootloader bertsioa: 26879

Gorde files ostalariaren makina kokapen ezagun batera. Hurrengo script-ek kokapen hau eskatzen du.

Gehitu Bittware tresna PATH-era:

• esportatu PATH=/opt/bwtk/2018.6.0L/bin/:$PATH

BWMonitor abiarazi dezakezu

• /opt/bwtk/2018.6L/bin/bwmonitor-gui&

Sample Neurketak

AFU Diseinu Potentziaren Egiaztapena

Potentzia Neurtzeko Fluxua

Zure AFU diseinuaren potentzia ebaluatzeko, hartu neurri hauek:

• Plakako potentzia osoa eta FPGA tenperatura
  • (zure diseinuan kasurik txarreneko datu-ereduak 15 minutuz exekutatu ondoren)
• Potentzia estatikoa eta Tenperatura
  • (potentzia neurtzeko diseinu estatikoa erabiliz)
• Kasurik txarrena Potentzia estatikoa
  • (aurreikusitako balioak Intel Arria 10 gailuetarako Early Power Estimator erabiliz)

Ondoren, erabili Intel FPGA PAC Power Estimator Sheet (deskargatu) grabatutako metrika hauekin zure AFU diseinuak zehaztapena betetzen duen egiaztatzeko.

Taularen potentzia osoa neurtzea

Jarraitu urrats hauek

1. Instalatu Intel PAC Intel Arria 10 GX FPGA-rekin zerbitzariko PCIe zirrikitu kualifikatu batean. BWMonitor erabiltzen ari bazara neurtzeko, konektatu Mikro-USB kablea txartelaren atzealdetik zerbitzariaren edozein USB atakara.
2. Kargatu zure AFU eta exekutatu bere potentzia maximoan.
   • AFU-k Ethernet erabiltzen badu, ziurtatu sareko kablea edo modulua sartuta eta lotura-kidearekin konektatuta dagoela eta sareko trafikoa aktibatuta dagoela AFUan.
   • Egokia bada, exekutatu DMA etengabe DDR4 barnean erabiltzeko.
   • Exekutatu zure aplikazioak ostalarian AFU kasurik txarreneko trafikoa elikatzeko eta FPGA guztiz erabiltzeko. Ziurtatu datu-trafiko estresagarrienarekin FPGA azpimarratzen duzula. Exekutatu urrats hau gutxienez 15 minutuz FPGA nukleoaren tenperatura finkatu dadin.
     • Oharra: Probetan zehar, kontrolatu taularen potentzia osoa, FPGA potentzia eta FPGA nukleoaren tenperaturaren balioa zehaztapenen barruan geratzen direla ziurtatzeko. 66 W, 45 W edo 100 °C-ko mugak lortzen badira, berehala gelditu proba.
3. FPGA nukleoaren tenperatura egonkorra izan ondoren, erabili fpgainfo programa edo BWMonitor tresna plakako potentzia osoa eta FPGA nukleoaren tenperatura erregistratzeko. Sartu balio hauek errenkadan 1. urratsa: Intel FPGA PAC Power Estimator Sheet-aren taula-potentzia guztira neurtzea.

Intel FPGA PAC Power Estimator S. orriaample

Potentzia estatiko erreala neurtzea

Ihes-korrontea plaka batetik bestera energia-kontsumoaren aldakuntzaren arrazoi nagusia da. Goiko ataleko potentzia-neurketen artean, ihes-korrontearen ondoriozko potentzia (potentzia estatikoa) eta AFU logikaren ondoriozko potentzia (potentzia dinamikoa) daude. Atal honetan, probapean dagoen taularen potentzia estatikoa neurtuko duzu potentzia dinamikoa ulertzeko.

FPGA potentzia estatikoa neurtu aurretik, erabili disable-gpio-input-bufferintelpac-arria10-gx.tcl scripta (deskargatu) FPGA programazioa prozesatzeko. file, (*.sof file) FIM eta AFU diseinua dituena. Tcl script-ak FPGA sarrerako pin guztiak desgaitzen ditu FPGAren barruan txandakatzerik ez dagoela ziurtatzeko (horrek botere dinamikorik ez duela esan nahi du). Ikusi Fluxu minimoa Adibample gisa konpilatuample AFU. Sortutako *.sof file helbidean dago:

• cd $OPAE_PLATFORM_ROOT/hw/samples/ $ OPAE_PLATFORM_ROOT/hw/samples/ build_synth/build/output_files/ afu_*.sof

Disable-gpio-input-buffer-intel-pac-arria10-gx.tcl goiko direktorioan gorde behar duzu eta ondoren exekutatu komando hau

• # quartus_asm -t disable-gpio-input-buffer-intel-pac-arria10-gx.tclafu_*.sof

Sample irteera

Informazioa: **************************************************** **************** Informazioa:
Quartus Prime Assembler martxan
Informazioa: 17.1.1 bertsioa 273 eraikitzea 12/19/2017 SJ Pro edizioa
Informazioa: Copyright (C) 2017 Intel Corporation. Eskubide guztiak erreserbatuak. Informazioa: Zure erabilera
Intel Corporation-en diseinu-tresnak, funtzio logikoak Info: eta beste software eta tresna batzuk, eta bere AMPP bazkide logika Informazioa: funtzioak eta edozein irteera fileAurreko informazioetako edozein: (gailuen programazioa edo simulazioa barne files), eta edozein informazio: lotutako dokumentazioa edo informazioa espresuki dago Intel programaren lizentziaren baldintzen baldintzen arabera: Harpidetza-kontratua, Intel Quartus Prime lizentzia-kontratua, informazioa:

Tcl script-a arrakastaz exekutatzen denean, afu_*.sof file eguneratuta dago eta FPGA programaziorako prest dago.

Jarraitu urrats hauek benetako potentzia estatikoa neurtzeko

1. Erabili Intel Quartus® Prime programatzailea *.sof programatzeko file. Ikusi Intel Quartus Prime programatzailea erabiltzea 12. orrialdean urrats zehatzak ikusteko.
2. Kontrolatu FPGA nukleoaren tenperatura, voltage, eta egungo BWMonitor tresna erabiliz. Sartu balio hauek 2. urratsean: Intel FPGA PAC Power Estimator Sheet-aren FPGA core potentzia estatikoa neurtzea.

Lotutako informazioa

• Intel Acceleration Stack abiarazteko gida Intel Azelerazio-txartel programagarrirako Intel Arria 10 GX FPGA-rekin
• Monitoreatu taulako sentsoreak BWMonitor erabiliz.

Intel Quartus Prime programatzailea erabiliz

Micro USB kablea Intel FPGA PAC eta zerbitzariaren artean konektatuta izan behar duzu urrats hauek egiteko:

1. Aurkitu Intel FPGA PAC txartelaren erro-ataka eta amaiera-puntua: $ lspci -tv | grep 09c4

Examp1. fitxategiaren irteerak Root Port d7:0.0 dela eta Endpoint d8:0.0 dela erakusten du.

• -+-[0000:d7]-+-00.0-[d8]—-00.0 Intel Corporation Device 09c4

Examp2. fitxategiaren irteerak Root Port 0:1.0 dela eta Endpoint 3:0.0 dela erakusten du.

• +-01.0-[03]—-00.0 Intel Corporation Device 09c4

Examp3. irteerak Root Port-a 85:2.0 dela eta Endpoint-a 86:0.0 dela erakusten du.

• +-[0000:85]-+-02.0-[86]—-00.0 Intel Corporation Device 09c4

Oharra: Irteerarik ez dago PCIe* gailuen zenbaketaren hutsegite bat adierazten du eta flash hori ez dago programatuta.

• #Mask akats zuzenezinak eta FPGAren akats zuzengarriak
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0xFFFFFFFF
• # Ezkutatu zuzenezinak diren akatsak eta Maskoratu RPren akats zuzengarriak
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0xFFFFFFFF
  • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0xFFFFFFFF

Exekutatu Intel Quartus Prime Programmer komando hau:

• sudo $QUARTUS_HOME/bin/quartus_pgm -m JTAG -o 'pvbi;afu_*.sof'

1. Zuzen daitezkeen erroreak ezkutatzeko eta zuzen daitezkeen erroreak ezkutatzeko, exekutatu komando hauek
   • # Ezkutatu zuzenezinak diren akatsak eta ezkutatu FPGAren akats zuzengarriak
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d8:0.0 ECAP_AER+0x14.L=0x00000000
   • # Ezkutatu zuzendu ezin diren akatsak eta ezkutatu RPren akats zuzengarriak:
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x08.L=0x00000000
     • $ sudo setpci -s d7:0.0 ECAP_AER+0x14.L=0x00000000
2. Berrabiarazi.

Lotutako informazioa

Intel Acceleration Stack abiarazteko gida Intel Azelerazio-txartel programagarrirako Intel Arria 10 GX FPGA-rekin

Kasurik txarreneko Nukleoaren Potentzia Estatikoa kalkulatzea

Jarraitu urrats hauek potentzia estatikoa kasurik txarrena kalkulatzeko

1. Ikusi Fluxu minimoa Adibample gisa konpilatuample AFU helbidean dago:
   • /hw/samples/ /
2. Intel Quartus Prime Pro Edition softwarean, egin klik File > Ireki Proiektua eta hautatu zure .qpf file AFU sintesi proiektua irekitzeko bide honetatik:
   • /hw/samples/ /build_synth/build
3. Sakatu Proiektua > Sortu EPE File beharrezko .csv sortzeko file.
   • 2. urratsa Ilustrazioa
4. Ireki Goiz Potentzia Estimator tresna(5) eta egin klik Inportatu CSV ikonoa. Hautatu goiko sortutako .csv file.
   • Oharra: Abisuari ez ikusi egin dezakezu .csv inportatzean file.
5. Sarrera-parametroak automatikoki betetzen dira.

• Aldatu balioa Junction Temp-ean sartutako erabiltzailea. TJ eremua. Eta ezarri Junction Temp. TJ (°C) eremua 95era
• Aldatu Potentzia Ezaugarriak eremua Tipikotik Gehienezkora.
• EPE tresnan, PSTATIC Watt-en potentzia estatiko osoa da. Kasurik txarreneko potentzia estatikoa kalkula dezakezu Txostena fitxatik

EPE tresna Sample Irteera

Txostenaren fitxa

AdibampGoian agertzen den, FPGA nukleoaren korronte estatiko osoa korronte estatiko guztien eta egonean dagoen korronteen batura da 0.9V-tan (VCC, VCCP, VCCERAM). Sartu balio hauek 3. urratsa errenkadan: Intel FPGA PAC Power Estimator Sheet-eko EPEren potentzia estatikorik txarrena. Behatu Kalkulatutako irteera errenkadan zure AFUren energia-kontsumo maximorako.

Intel Arria 10 GX FPGA-rekin Intel PACrako gidalerro termiko eta potentzialetarako dokumentuen berrikuspenaren historia

Dokumentuaren bertsioa	Aldaketak
2019.08.30	Hasierako kaleratzea.

Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa eta beste Intel marka Intel Corporation edo bere filialen marka komertzialak dira. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik.

Beste izen eta marka batzuk beste batzuen jabetza direla erreklamatu daitezke.

ISO

• 9001:2015
  Erregistratua

ID: 683795
Bertsioa: 2019.08.30

Dokumentuak / Baliabideak

intel AN 872 Azelerazio Txartel Programagarria Intel Arria 10 GX FPGArekin [pdfErabiltzailearen gida AN 872 Azelerazio Txartel Programagarria Intel Arria 10 GX FPGArekin, AN 872, Azelerazio Txartel Programagarria Intel Arria 10 GX FPGArekin

Erreferentziak

• Erabiltzailearen eskuliburua