Decodificador MICROCHIP Viterbi
Especificacións
- Algoritmo: Decodificador Viterbi
- Entrada: Entrada suave ou dura de 3 ou 4 bits
- Método de decodificación: Máxima verosimilitud
- Implementación: Serial e Paralelo
- Aplicacións: Teléfonos móbiles, comunicacións por satélite, televisión dixital
Instrucións de uso do produto
O decodificador de serie Viterbi procesa os bits de entrada individualmente de forma secuencial. Siga estes pasos para usar o descodificador en serie:
- Proporcione os bits de entrada secuencialmente ao decodificador.
- O decodificador actualizará as métricas da ruta e tomará decisións para cada bit.
- Comprenda que o descodificador en serie pode ser máis lento pero ofrece unha complexidade reducida e un menor uso de recursos.
- Use o decodificador en serie para aplicacións que priorizan o tamaño, o consumo de enerxía e o custo sobre a velocidade.
- O decodificador Viterbi paralelo procesa varios bits simultáneamente. Aquí tes como utilizar o decodificador paralelo:
- Proporcione simultáneamente varios bits como entrada ao decodificador para o procesamento paralelo.
- O decodificador actualiza varias métricas de ruta en paralelo, o que resulta nun procesamento máis rápido.
- Teña en conta que o decodificador paralelo ofrece un alto rendemento a costa dunha maior complexidade e uso de recursos.
- Escolla o decodificador paralelo para aplicacións que requiren un procesamento rápido e un alto rendemento, como sistemas de comunicación en tempo real.
FAQ
P: Que son os códigos convolucionais?
R: Os códigos convolucionais son códigos de corrección de erros moi utilizados nos sistemas de comunicación para protexer contra erros de transmisión.
P: Como funciona o decodificador de Viterbi?
R: O decodificador de Viterbi utiliza o algoritmo de Viterbi para identificar a secuencia máis probable de bits transmitidos en función do sinal recibido, minimizando os erros de decodificación.
P: Cando debo escoller un decodificador serie Viterbi en lugar dun paralelo?
R: Opta por un descodificador en serie ao priorizar unha complexidade reducida, un menor uso de recursos e unha eficiencia de custos. É axeitado para aplicacións nas que a velocidade non é a principal preocupación.
P: En que aplicacións se usa habitualmente o decodificador de Viterbi?
R: O decodificador de Viterbi úsase amplamente en sistemas de comunicación modernos, como teléfonos móbiles, comunicacións por satélite e televisión dixital.
Introdución
O decodificador de Viterbi é un algoritmo utilizado nos sistemas de comunicación dixital para decodificar códigos convolucionais. Os códigos convolucionais son códigos de corrección de erros que se usan amplamente nos sistemas de comunicación para protexer contra os erros introducidos durante a transmisión.
O decodificador de Viterbi identifica a secuencia máis probable de bits transmitidos baseándose no sinal recibido mediante o algoritmo de Viterbi, un enfoque de programación dinámica. Este algoritmo considera todas as rutas de código potenciais para calcular a secuencia de bits máis probable en función do sinal recibido. Despois selecciona o camiño con maior probabilidade.
O decodificador de Viterbi é un descodificador de máxima verosimilitud, que minimiza a probabilidade de erro na decodificación do sinal recibido e está implementado en serie, ocupando unha pequena área, e en paralelo para un maior rendemento. É moi utilizado nos sistemas de comunicación modernos, incluíndo teléfonos móbiles, comunicacións por satélite e televisión dixital. Esta IP acepta entradas suaves ou duras de 3 ou 4 bits.
O algoritmo de Viterbi pódese implementar usando dous enfoques principais: en serie e en paralelo. Cada enfoque ten características e aplicacións distintas, que se describen a continuación.
Decodificador serie Viterbi
Serial Viterbi Decoder procesa os bits de entrada individualmente, actualizando secuencialmente as métricas de ruta e tomando decisións para cada bit. Non obstante, debido ao seu procesamento en serie, adoita ser máis lento en comparación co seu homólogo paralelo. Serial Decoder require 69 ciclos de reloxo para xerar unha saída debido á súa actualización secuencial de todas as métricas de estado posibles e á necesidade de rastrexar a través do enreixado para cada bit, o que resulta nun tempo de procesamento prolongado.
O adiantotagO uso dun decodificador en serie reside na súa complexidade xeralmente reducida e o menor uso de recursos de hardware, en comparación cun decodificador paralelo. Isto fai que sexa un advantaga opción ideal para aplicacións nas que o tamaño, o consumo de enerxía e o custo son máis importantes que a velocidade.
Decodificador Viterbi paralelo
Parallel Viterbi Decoder está deseñado para procesar simultaneamente varios bits. Isto conséguese empregando metodoloxías de procesamento paralelo para actualizar simultaneamente varias métricas de ruta. Tal paralelismo ten como resultado unha redución significativa do número de ciclos de reloxo necesarios para xerar unha saída, que é de 8 ciclos de reloxo.
A velocidade do descodificador paralelo ten o custo dun aumento da complexidade e do uso de recursos, o que require máis hardware para implementar os elementos de procesamento paralelo, o que pode aumentar o tamaño e o consumo de enerxía do decodificador. Para aplicacións que requiren un alto rendemento e procesamento rápido, como os sistemas de comunicación en tempo real, a miúdo prefírese o decodificador paralelo de Viterbi.
En resumo, a decisión entre usar un decodificador Viterbi en serie e paralelo depende dos requisitos específicos da aplicación. En aplicacións que requiren un mínimo de potencia, custo e velocidade, un decodificador en serie é normalmente apropiado. Non obstante, para aplicacións que demandan alta velocidade e alto rendemento, onde o rendemento é fundamental, un decodificador paralelo é a opción preferida, aínda que é máis complexo e require máis recursos.
Resumo
A seguinte táboa mostra un resumo das características IP do decodificador de Viterbi.
Táboa 1. Características do decodificador de Viterbi
| Versión básica | Este documento aplícase ao Viterbi Decoder v1.1. |
| Familias de dispositivos compatibles | • SoC PolarFire®
• PolarFire |
| Fluxo de ferramentas compatibles | Require Libero® SoC v12.0 ou versións posteriores. |
| Licenzas | O Viterbi Decoder cifrado RTL está dispoñible gratuitamente con calquera licenza Libero.
RTL cifrado: Ofrécese un código RTL cifrado completo para o núcleo, o que permite instanciar o núcleo con SmartDesign. A simulación, a síntese e o deseño realízanse co software Libero. |
Características
Viterbi Decoder IP ten as seguintes características:
- Admite anchos de entrada suaves de 3 ou 4 bits
- Soporta arquitecturas en serie e paralelas
- Admite lonxitudes de rastrexo definidas polo usuario e o valor predeterminado é 20
- Admite tipos de datos unipolares e bipolares
- Admite taxa de código de 1/2
- Admite unha lonxitude de restrición que é 7
Instrucións de instalación
O núcleo IP debe instalarse no Catálogo IP do software Libero® SoC automaticamente mediante a función de actualización do Catálogo IP no software Libero SoC, ou descárgase manualmente do catálogo. Unha vez que o núcleo IP está instalado no Catálogo IP do software Libero SoC, confírmase, xérase e instátase en SmartDesign para a súa inclusión no proxecto Libero.
Utilización e rendemento do dispositivo (Fai unha pregunta)
A utilización de recursos para o Viterbi Decoder mídese mediante a ferramenta Synopsys Synplify Pro e os resultados resúmense na seguinte táboa.
Táboa 2. Utilización de dispositivos e recursos
| Detalles do dispositivo | Tipo de datos | Arquitectura | Recursos | Rendemento (MHz) | memorias RAM | Bloques matemáticos | Chip Globals | |||
| Familia | Dispositivo | LUTs | DFF | LSRAM | uSRAM | |||||
| SoC PolarFire® | MPFS250T | polo único | Serial | 416 | 354 | 200 | 3 | 0 | 0 | 0 |
| Bipolar | Serial | 416 | 354 | 200 | 3 | 0 | 0 | 0 | ||
| polo único | Paralelo | 13784 | 4642 | 200 | 0 | 0 | 0 | 0 | ||
| Bipolar | Paralelo | 13768 | 4642 | 200 | 0 | 0 | 0 | 1 | ||
| PolarFire | MPF300T | polo único | Serial | 416 | 354 | 200 | 3 | 0 | 0 | 0 |
| Bipolar | Serial | 416 | 354 | 200 | 3 | 0 | 0 | 0 | ||
| polo único | Paralelo | 13784 | 4642 | 200 | 0 | 0 | 0 | 0 | ||
| Bipolar | Paralelo | 13768 | 4642 | 200 | 0 | 0 | 0 | 1 | ||
Importante: O deseño realízase mediante o Viterbi Decoder configurando os seguintes parámetros da GUI:
- Ancho de datos suaves = 4
- Lonxitude K = 7
- Taxa de código = ½
- Lonxitude do rastrexo = 20
Viterbi Decoder IP Configurator
Viterbi Decoder IP Configurator (Fai unha pregunta)
Esta sección ofrece un sobreview da interface Viterbi Decoder Configurator e os seus distintos compoñentes.
O Viterbi Decoder Configurator ofrece unha interface gráfica para configurar os parámetros e axustes para un núcleo IP de Viterbi Decoder. Permite ao usuario seleccionar parámetros como Ancho de datos suaves, Lonxitude K, Taxa de código, Lonxitude de rastrexo, Tipo de datos, Arquitectura, Banco de probas e Licenza. As configuracións clave descríbense na Táboa 3-1.
A seguinte figura ofrece un detalle view da interface Viterbi Decoder Configurator.
Figura 1-1. Viterbi Decoder IP Configurator
A interface tamén inclúe os botóns Aceptar e Cancelar para confirmar ou descartar as configuracións realizadas.
Descrición funcional
A seguinte figura mostra a implementación de hardware do decodificador de Viterbi.
Figura 2-1. Implementación de hardware de decodificador Viterbi
Este módulo funciona en DVALID_I. Cando se afirma DVALID_I, os datos respectivos tómanse como entrada e comeza o proceso. Esta IP ten un búfer de historial e, en función desa selección, a IP toma o número de búfer seleccionado de DVALID_Is + Algúns ciclos de reloxo para xerar a primeira saída. Por defecto, o búfer de historial é 20. A latencia entre a entrada e a saída do decodificador Viterbi paralelo é de 20 DVALID_Is + 14 ciclos de reloxo. A latencia entre a entrada e a saída do decodificador serie Viterbi é de 20 DVALID_Is + 72 ciclos de reloxo.
Arquitectura (Fai unha pregunta)
O decodificador de Viterbi recupera os datos inicialmente proporcionados ao codificador convolucional atopando o mellor camiño a través de todos os estados posibles do codificador. Para unha lonxitude de restrición de 7, hai 64 estados. A arquitectura consta dos seguintes bloques principais:
- Unidade métrica de rama (BMU)
- Unidade métrica de ruta (PMU)
- Unidade de rastrexo (TBU)
- Engadir unidade de selección de comparación (ACSU)
A seguinte figura mostra a arquitectura do decodificador de Viterbi.
Figura 2-2. Arquitectura de decodificador de Viterbi
O decodificador de Viterbi consta de tres bloques internos que se explican como segue:
- Unidade métrica de rama (BMU): O BMU calcula a discrepancia entre o sinal recibido e todos os posibles sinais transmitidos, utilizando métricas como a distancia de Hamming para datos binarios ou a distancia euclidiana para esquemas de modulación avanzados. Este cálculo avalía a semellanza entre os sinais recibidos e os posibles transmitidos. A BMU procesa estas métricas para cada símbolo ou bit recibido e envía os resultados á Unidade de Métrica de Ruta.
- Unidade métrica de ruta (PMU): A PMU, que tamén se coñece como a unidade Add-Compare-Select (ACS), actualiza as métricas da ruta procesando as métricas das ramas da BMU. Fai un seguimento da métrica acumulada do mellor camiño para cada estado no diagrama enreixado (unha representación gráfica das posibles transicións de estado). O PMU engade a nova métrica de rama á métrica de ruta actual para cada estado, compara todas as rutas que conducen a ese estado e selecciona a que ten a métrica máis baixa, indicando a ruta máis probable. Este proceso de selección realízase en cada stage do enreixado, resultando nunha colección dos camiños máis probables, coñecidos como camiños de supervivencia, para cada estado.
- Unidade de rastrexo (TBU): A TBU encárgase de identificar a secuencia de estados máis probable, seguindo o procesamento dos símbolos recibidos pola PMU. Conséguese retrazando o enreixado desde o estado final coa métrica de camiño máis baixa. A TBU iníciase desde o final da estrutura do enreixado e rastrexa os camiños dos superviventes usando punteiros ou referencias, para determinar a secuencia transmitida máis probable. A lonxitude do rastrexo está determinada pola lonxitude da restrición do código convolucional, afectando tanto á latencia como á complexidade da decodificación. Ao completar o proceso de rastrexo, os datos descodificados preséntanse como saída, normalmente cos bits de cola anexados eliminados, que se incluíron inicialmente para borrar o codificador convolucional.
O decodificador de Viterbi utiliza estas tres unidades para decodificar con precisión o sinal recibido nos datos orixinais transmitidos, corrixindo os erros que puideran ocorrer durante a transmisión.
Recoñecido pola súa eficiencia, o algoritmo de Viterbi é o método estándar para decodificar códigos convolucionais dentro dos sistemas de comunicación.
Hai dous formatos de datos dispoñibles para a codificación suave: unipolar e bipolar. A seguinte táboa enumera os valores e as descricións correspondentes para a entrada suave de 3 bits.
Táboa 2-1. Entradas suaves de 3 bits
| Descrición | polo único | Bipolar |
| Máis forte 0 | 000 | 100 |
| Relativamente forte 0 | 001 | 101 |
| Relativamente débil 0 | 010 | 110 |
| Máis débil 0 | 011 | 111 |
| Máis débil 1 | 100 | 000 |
| Relativamente débil 1 | 101 | 001 |
| Relativamente forte 1 | 110 | 010 |
| Máis forte 1 | 111 | 100 |
A seguinte táboa enumera o código de convolución estándar.
Táboa 2-2. Código de convolución estándar
| Lonxitude de restrición | Taxa de saída = 2 | |
| Binario | Octal | |
| 7 | 1111001 | 171 |
| 1011011 | 133 | |
Parámetros do decodificador de Viterbi e sinais de interface (Fai unha pregunta)
Esta sección analiza os parámetros do configurador GUI do decodificador de Viterbi e os sinais de E/S.
Configuración de configuración (Fai unha pregunta)
A seguinte táboa enumera os parámetros de configuración utilizados na implementación de hardware do Viterbi Decoder. Estes son parámetros xenéricos e varían segundo o requisito da aplicación.
Táboa 3-1. Parámetros de configuración
| Nome do parámetro | Descrición | Valor |
| Ancho de datos suaves | Especifica o número de bits utilizados para representar o ancho de datos de entrada suave | Seleccionable polo usuario que admite 3 e 4 bits |
| K Lonxitude | K é a lonxitude da restrición do código convolucional | Fixado en 7 |
| Tarifa do código | Indica a relación entre bits de entrada e bits de saída | 1/2 |
| Lonxitude de rastrexo | Determina a profundidade do enreixado utilizado no algoritmo de Viterbi | O valor definido polo usuario e, por defecto, é 20 |
| Tipo de datos | Permite aos usuarios seleccionar o tipo de datos de entrada | Seleccionable polo usuario e admite as seguintes opcións:
• Unipolar • Bipolar |
| Arquitectura | Especifica o tipo de arquitectura de implementación | Admite os seguintes tipos de implementación:
• Paralelo • Serial |
Sinais de entrada e saída (Fai unha pregunta)
A seguinte táboa enumera os portos de entrada e saída do IP decodificador de Viterbi.
Táboa 3-2. Portos de entrada e saída
| Nome do sinal | Dirección | Anchura | Descrición |
| SYS_CLK_I | Entrada | 1 | Sinal de reloxo de entrada |
| ARSTN_I | Entrada | 1 | Sinal de reinicio de entrada (reset activo asíncrono-baixo) |
| DATOS_I | Entrada | 6 | Sinal de entrada de datos (MSB IDATA de 3 bits, LSB QDATA de 3 bits) |
| DVALID_I | Entrada | 1 | Sinal de entrada de datos válido |
| DATOS_O | Saída | 1 | Saída de datos do decodificador de Viterbi |
| DVALID_O | Saída | 1 | Sinal de saída de datos válido |
Diagramas de temporización
Esta sección trata os diagramas de tempo do decodificador de Viterbi.
A seguinte figura mostra o diagrama de tempo do decodificador de Viterbi que se aplica á configuración do modo Serial e Paralelo.
Figura 4-1. Diagrama de temporización
- Serial Viterbi Decoder require un mínimo de 69 ciclos de reloxo (Throughput) para xerar a saída.
- Para calcular a latencia do decodificador serie Viterbi, use a seguinte ecuación:
- Número de veces que o búfer do historial DVALIDs + 72 ciclos de reloxo
- Para Example, Se a lonxitude do búfer de historial está definida en 20, entón
- Latencia = 20 válidos + 72 ciclos de reloxo
- Parallel Viterbi Decoder require un mínimo de 8 ciclos de reloxo (Throughput) para xerar a saída.
- Para calcular a latencia do decodificador de Viterbi paralelo, use a seguinte ecuación:
- Número de veces que o búfer do historial DVALIDs + 14 ciclos de reloxo
- Para Example, Se a lonxitude do búfer de historial está definida en 20, entón
- Latencia = 20 válidos + 14 ciclos de reloxo
Importante: O diagrama de tempo para o decodificador Viterbi en serie e en paralelo é idéntico, coa excepción do número de ciclos de reloxo necesarios para cada decodificador.
Simulación de banco de probas
A sampLe testbench ofrécese para comprobar a funcionalidade do decodificador de Viterbi. Para simular o núcleo usando o banco de probas, siga os seguintes pasos:
- Abre a aplicación Libero® SoC, fai clic en Catálogo > View > Windows > Catálogo e, a continuación, expanda Solutions-Wireless. Fai dobre clic en Viterbi_Decoder e, a continuación, fai clic en Aceptar. A documentación asociada a IP aparece en Documentación.
Importante: Se non ves a pestana Catálogo, vai ata o View menú de Windows e, a continuación, prema en Catálogo para facelo visible. - Configure a IP segundo o requisito, como se mostra na Figura 1-1.
- O codificador FEC debe estar configurado para probar o decodificador de Viterbi. Abra o Catálogo e configure a IP do codificador FEC.
- Navega ata a pestana Xerarquía de estímulos e fai clic en Crear xerarquía.
- Na pestana Xerarquía de estímulos, fai clic co botón dereito do rato en banco de probas (vit_decoder_tb(vit_decoder_tb.v [traballo])) e, a continuación, fai clic en Simular deseño previo ao sintetizador > Abrir de forma interactiva.
Importante: Se non ves a pestana Xerarquía de estímulos, vai a View > Menú Windows e prema en Xerarquía de estímulos para facelo visible.
A ferramenta ModelSim® ábrese co banco de probas, como se mostra na seguinte figura.
Figura 5-1. Ventá de simulación da ferramenta ModelSim
Importante
- Se a simulación se interrompe debido ao límite de tempo de execución especificado no ficheiro.do file, use o comando run -all para completar a simulación.
- Despois de executar a simulación, o banco de probas xera dous files (fec_input.txt, vit_output.txt) e podes comparar os dous files para unha simulación exitosa.
Historial de revisións (Fai unha pregunta)
O historial de revisións describe os cambios que se implementaron no documento. Os cambios están listados por revisión, comezando pola publicación máis recente.
Táboa 6-1. Historial de revisións
| Revisión | Data | Descrición |
| B | 06/2024 | A seguinte é a lista de modificacións realizadas na revisión B do documento:
• Actualizouse o contido da sección Introdución • Engadida a táboa 2 na sección Utilización e rendemento do dispositivo • Engadida 1. Sección Configurador IP do decodificador de Viterbi • Engadiu o contido sobre os bloques internos, actualizouse a Táboa 2-1 e engadiu a Táboa 2-2 en 2.1. Sección de arquitectura • Actualizouse a Táboa 3-1 en 3.1. Sección Configuración de configuración • Engadida a Figura 4-1 e unha Nota na sección 4. Diagramas de temporización • Actualizouse a Figura 5-1 na sección 5. Testbench Simulation |
| A | 05/2023 | Lanzamento inicial |
Soporte de microchip FPGA
O grupo de produtos Microchip FPGA respalda os seus produtos con varios servizos de soporte, incluíndo o servizo de atención ao cliente, o centro de asistencia técnica ao cliente, un websitio e oficinas de vendas en todo o mundo. Recoméndase aos clientes que visiten os recursos en liña de Microchip antes de poñerse en contacto co servizo de asistencia, xa que é moi probable que as súas consultas xa fosen respondidas.
Contacte con el Centro de Soporte Técnico a través de websitio en www.microchip.com/support. Mencione o número de peza do dispositivo FPGA, seleccione a categoría de caso adecuada e cargue o deseño files ao crear un caso de soporte técnico.
Póñase en contacto co servizo de atención ao cliente para obter asistencia técnica sobre o produto, como prezos dos produtos, actualizacións de produtos, información de actualización, estado do pedido e autorización.
- Desde América do Norte, chame ao 800.262.1060
- Desde o resto do mundo, chame ao 650.318.4460
- Fax, dende calquera parte do mundo, 650.318.8044
Información do microchip
O Microchip Websitio
Microchip ofrece soporte en liña a través do noso websitio en www.microchip.com/. Isto websitio úsase para facer files e información facilmente dispoñible para os clientes. Algúns dos contidos dispoñibles inclúen:
- Apoio ao produto – Fichas técnicas e erratas, notas de aplicación e sample programas, recursos de deseño, guías de usuario e documentos de soporte de hardware, últimas versións de software e software arquivado
- Soporte técnico xeral - Preguntas frecuentes (FAQ), solicitudes de soporte técnico, grupos de discusión en liña, lista de membros do programa de socios de deseño de Microchip
- Negocio de Microchip – Selector de produtos e guías de pedidos, últimos comunicados de prensa de Microchip, listado de seminarios e eventos, listados de oficinas de vendas, distribuidores e representantes de fábrica de Microchip.
Servizo de notificación de cambios de produto
O servizo de notificación de cambios de produtos de Microchip axuda a manter os clientes ao día dos produtos de Microchip. Os subscritores recibirán unha notificación por correo electrónico sempre que haxa cambios, actualizacións, revisións ou erratas relacionadas cunha familia de produtos especificada ou ferramenta de desenvolvemento de interese.
Para rexistrarte, vai a www.microchip.com/pcn e siga as instrucións de rexistro.
Atención ao cliente
Os usuarios de produtos Microchip poden recibir asistencia a través de varias canles:
- Distribuidor ou Representante
- Oficina local de vendas
- Enxeñeiro de solucións integradas (ESE)
- Soporte técnico
Os clientes deben contactar co seu distribuidor, representante ou ESE para obter asistencia. As oficinas de vendas locais tamén están dispoñibles para axudar aos clientes. Neste documento inclúese unha lista de oficinas de vendas e locais.
O soporte técnico está dispoñible a través de websitio en: www.microchip.com/support
Función de protección de código de dispositivos de microchip
Teña en conta os seguintes detalles da función de protección de código nos produtos Microchip:
- Os produtos de microchip cumpren as especificacións contidas na súa ficha de datos de microchip.
- Microchip considera que a súa familia de produtos é segura cando se usa da forma prevista, dentro das especificacións de funcionamento e en condicións normais.
- Microchip valora e protexe agresivamente os seus dereitos de propiedade intelectual. Os intentos de incumprir as funcións de protección do código do produto Microchip están estrictamente prohibidos e poden infrinxir a Digital Millennium Copyright Act.
- Nin Microchip nin ningún outro fabricante de semicondutores poden garantir a seguridade do seu código. A protección do código non significa que esteamos garantindo que o produto sexa "irrompible". A protección do código está en constante evolución. Microchip comprométese a mellorar continuamente as funcións de protección do código dos nosos produtos.
Aviso Legal
Esta publicación e a súa información só poden usarse con produtos Microchip, incluíndo para deseñar, probar e integrar produtos Microchip coa súa aplicación. Uso desta información
de calquera outra forma infrinxe estes termos. A información relativa ás aplicacións do dispositivo ofrécese só para a súa comodidade e pode ser substituída por actualizacións. É a súa responsabilidade asegurarse de que a súa aplicación cumpre coas súas especificacións. Póñase en contacto coa súa oficina local de vendas de Microchip para obter asistencia adicional ou obtén soporte adicional en www.microchip.com/en-us/support/design-help/client-support-services.
ESTA INFORMACIÓN ESTÁ PROPORCIONADA POR MICROCHIP "TAL CUAL". MICROCHIP NON OFRECE REPRESENTACIÓNS OU GARANTÍAS DE NINGÚN TIPO, XA EXPRESA OU IMPLÍCITA, ESCRITA OU ORAL, LEGAL OU DE OUTRO MODO, RELACIONADA COA INFORMACIÓN, INCLUÍENDO PERO NON LIMITADO A NINGÚN TIPO DE GARANTÍAS IMPLÍCITAS DE NON INFRACCIÓN, COMERCIABILIDADE, COMERCIABILIDADE E COMERCIALIZACIÓN. GARANTÍAS RELACIONADAS CO SEU ESTADO, CALIDADE OU RENDEMENTO.
EN NINGÚN CASO MICROCHIP SERÁ RESPONSABLE DE NINGÚN TIPO DE PERDA, DANO, CUSTO OU GASTO INDIRECTO, ESPECIAL, PUNITIVO, INCIDENTAL OU CONSECUENCIAL DE NINGÚN TIPO RELACIONADO COA INFORMACIÓN OU O SEU USO, AÍNDA QUE SE SEXA O CAUSADO QUE SEXA O SEU ADVERTENCIA. A POSIBILIDADE OU OS DANOS SON PREVISIBLES. NA MÁXIMA MEDIDA PERMITIDA POLA LEI, A RESPONSABILIDADE TOTAL DE MICROCHIP SOBRE TODAS LAS RECLAMACIONS DE CALQUERA FORMA RELACIONADAS COA INFORMACIÓN OU O SEU USO NON SUPERARÁ O NÚMERO DE TAXAS, SE HOXE, QUE PAGOU DIRECTAMENTE A MICROCHIP POLA INFORMACIÓN.
O uso de dispositivos Microchip en aplicacións de soporte vital e/ou de seguridade corre totalmente a risco do comprador, e o comprador comprométese a defender, indemnizar e eximir a Microchip de calquera e todos os danos, reclamacións, demandas ou gastos derivados de tal uso. Non se transmite ningunha licenza, implícita ou doutra forma, baixo ningún dereito de propiedade intelectual de Microchip a menos que se indique o contrario.
Marcas comerciais
O nome e o logotipo de Microchip, o logotipo de Microchip, Adaptec, AVR, logotipo de AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron e XMEGA son marcas rexistradas de Microchip Technology Incorporated nos EUA e noutros países.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider e ZL son marcas rexistradas de Microchip Technology Incorporated nos EUA.
Supresión de teclas adxacentes, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM Averagenet, Dynamic Matching. , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge,
IGaT, programación en serie en circuito, ICSP, INICnet, paralelismo intelixente, IntelliMOS, conectividade entre chips, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect e ZENA son marcas comerciais de Microchip Technology Incorporated nos EUA e noutros países.
SQTP é unha marca de servizo de Microchip Technology Incorporated nos EUA
O logotipo de Adaptec, Frequency on Demand, Silicon Storage Technology e Symmcom son marcas rexistradas de Microchip Technology Inc. noutros países.
GestIC é unha marca rexistrada de Microchip Technology Germany II GmbH & Co. KG, unha subsidiaria de Microchip Technology Inc., noutros países.
Todas as outras marcas rexistradas aquí mencionadas son propiedade das súas respectivas compañías.
© 2024, Microchip Technology Incorporated e as súas filiais. Todos os dereitos reservados.
ISBN: 978-1-6683-4696-9
Sistema de Xestión da Calidade
Para obter información sobre os sistemas de xestión da calidade de Microchip, visite www.microchip.com/quality.
Vendas e servizo no mundo
| AMÉRICAS | ASIA/PACÍFICO | ASIA/PACÍFICO | EUROPA |
| Corporativo Oficina | Australia - Sidney
Teléfono: 61-2-9868-6733 China - Pequín Teléfono: 86-10-8569-7000 China - Chengdu Teléfono: 86-28-8665-5511 China - Chongqing Teléfono: 86-23-8980-9588 China - Dongguan Teléfono: 86-769-8702-9880 China - Guangzhou Teléfono: 86-20-8755-8029 China - Hangzhou Teléfono: 86-571-8792-8115 China - Hong Kong RAE Teléfono: 852-2943-5100 China - Nanjing Teléfono: 86-25-8473-2460 China - Qingdao Teléfono: 86-532-8502-7355 China - Shanghai Teléfono: 86-21-3326-8000 China - Shenyang Teléfono: 86-24-2334-2829 China - Shenzhen Teléfono: 86-755-8864-2200 China - Suzhou Teléfono: 86-186-6233-1526 China - Wuhan Teléfono: 86-27-5980-5300 China - Xian Teléfono: 86-29-8833-7252 China - Xiamen Teléfono: 86-592-2388138 China - Zhuhai Teléfono: 86-756-3210040 |
India - Bangalore
Teléfono: 91-80-3090-4444 India - Nova Deli Teléfono: 91-11-4160-8631 India - Pune Teléfono: 91-20-4121-0141 Xapón - Osaka Teléfono: 81-6-6152-7160 Xapón - Tokio Teléfono: 81-3-6880- 3770 Corea - Daegu Teléfono: 82-53-744-4301 Corea - Seúl Teléfono: 82-2-554-7200 Malaisia – Kuala Lumpur Teléfono: 60-3-7651-7906 Malaisia - Penang Teléfono: 60-4-227-8870 Filipinas - Manila Teléfono: 63-2-634-9065 Singapur Teléfono: 65-6334-8870 Taiwán – Hsin Chu Teléfono: 886-3-577-8366 Taiwán – Kaohsiung Teléfono: 886-7-213-7830 Taiwán – Taipei Teléfono: 886-2-2508-8600 Tailandia - Bangkok Teléfono: 66-2-694-1351 Vietnam - Ho Chi Minh Teléfono: 84-28-5448-2100 |
Austria - Wels
Teléfono: 43-7242-2244-39 Fax: 43-7242-2244-393 Dinamarca - Copenhague Teléfono: 45-4485-5910 Fax: 45-4485-2829 Finlandia – Espoo Teléfono: 358-9-4520-820 Francia - París Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Alemaña - Garching Teléfono: 49-8931-9700 Alemaña - Haan Teléfono: 49-2129-3766400 Alemaña - Heilbronn Teléfono: 49-7131-72400 Alemaña - Karlsruhe Teléfono: 49-721-625370 Alemaña - Múnic Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Alemaña - Rosenheim Teléfono: 49-8031-354-560 Israel – Hod Hasharon Teléfono: 972-9-775-5100 Italia - Milán Teléfono: 39-0331-742611 Fax: 39-0331-466781 Italia - Padua Teléfono: 39-049-7625286 Países Baixos - Drunen Teléfono: 31-416-690399 Fax: 31-416-690340 Noruega - Trondheim Teléfono: 47-72884388 Polonia - Varsovia Teléfono: 48-22-3325737 Romanía - Bucarest Tel: 40-21-407-87-50 España – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Suecia - Gotemburgo Tel: 46-31-704-60-40 Suecia - Estocolmo Teléfono: 46-8-5090-4654 Reino Unido - Wokingham Teléfono: 44-118-921-5800 Fax: 44-118-921-5820 |
| 2355 West Chandler Blvd. | |||
| Chandler, AZ 85224-6199 | |||
| Tel: 480-792-7200 | |||
| Fax: 480-792-7277 | |||
| Soporte técnico: | |||
| www.microchip.com/support | |||
| Web Enderezo: | |||
| www.microchip.com | |||
| Atlanta | |||
| Duluth, GA | |||
| Tel: 678-957-9614 | |||
| Fax: 678-957-1455 | |||
| Austin, TX | |||
| Tel: 512-257-3370 | |||
| Boston | |||
| Westborough, MA | |||
| Tel: 774-760-0087 | |||
| Fax: 774-760-0088 | |||
| Chicago | |||
| Itasca, IL | |||
| Tel: 630-285-0071 | |||
| Fax: 630-285-0075 | |||
| Dallas | |||
| Addison, TX | |||
| Tel: 972-818-7423 | |||
| Fax: 972-818-2924 | |||
| Detroit | |||
| Novi, MI | |||
| Tel: 248-848-4000 | |||
| Houston, TX | |||
| Tel: 281-894-5983 | |||
| Indianápolis | |||
| Noblesville, IN | |||
| Tel: 317-773-8323 | |||
| Fax: 317-773-5453 | |||
| Tel: 317-536-2380 | |||
| Os Ánxeles | |||
| Mission Viejo, CA | |||
| Tel: 949-462-9523 | |||
| Fax: 949-462-9608 | |||
| Tel: 951-273-7800 | |||
| Raleigh, NC | |||
| Tel: 919-844-7510 | |||
| Nova York, NY | |||
| Tel: 631-435-6000 | |||
| San Jose, CA | |||
| Tel: 408-735-9110 | |||
| Tel: 408-436-4270 | |||
| Canadá - Toronto | |||
| Tel: 905-695-1980 | |||
| Fax: 905-695-2078 |
Documentos/Recursos
 |
Decodificador MICROCHIP Viterbi [pdfGuía do usuario Decodificador Viterbi, Decodificador |