Guia d'usuari del descodificador MICROCHIP Viterbi

El descodificador sèrie Viterbi processa els bits d'entrada individualment de manera seqüencial. Seguiu aquests passos per utilitzar el descodificador sèrie:

Proporcioneu els bits d'entrada seqüencialment al descodificador.
El descodificador actualitzarà les mètriques del camí i prendrà decisions per a cada bit.

Entengueu que el descodificador en sèrie pot ser més lent, però ofereix una complexitat reduïda i un menor ús de recursos.
Utilitzeu el descodificador sèrie per a aplicacions que prioritzin la mida, el consum d'energia i el cost per sobre de la velocitat.

El descodificador de Viterbi paral·lel processa diversos bits simultàniament. A continuació s'explica com utilitzar el descodificador paral·lel:
Proporcioneu simultàniament diversos bits com a entrada al descodificador per al processament paral·lel.

El descodificador actualitza diverses mètriques de camí en paral·lel, donant com a resultat un processament més ràpid.
Tingueu en compte que el descodificador paral·lel ofereix un alt rendiment a costa d'una major complexitat i ús de recursos.

Trieu el descodificador paral·lel per a aplicacions que requereixen un processament ràpid i un alt rendiment, com ara sistemes de comunicació en temps real.

Preguntes freqüents

P: Què són els codis convolucionals?

R: Els codis convolucionals són codis de correcció d'errors àmpliament utilitzats en sistemes de comunicació per protegir-se dels errors de transmissió.

P: Com funciona el descodificador de Viterbi?

R: El descodificador de Viterbi utilitza l'algorisme de Viterbi per identificar la seqüència més probable de bits transmesos en funció del senyal rebut, minimitzant els errors de descodificació.

P: Quan he de triar un descodificador Viterbi sèrie en lloc d'un de paral·lel?

R: Opteu per un descodificador en sèrie quan prioritzeu la complexitat reduïda, l'ús de recursos més baix i l'eficiència de costos. És adequat per a aplicacions on la velocitat no és la principal preocupació.

P: En quines aplicacions s'utilitza habitualment el descodificador de Viterbi?

R: El descodificador de Viterbi s'utilitza àmpliament en sistemes de comunicació moderns com ara telèfons mòbils, comunicacions per satèl·lit i televisió digital.

Introducció

El descodificador de Viterbi és un algorisme utilitzat en sistemes de comunicació digital per descodificar codis convolucionals. Els codis convolucionals són codis de correcció d'errors que s'utilitzen àmpliament en els sistemes de comunicació per protegir-se dels errors introduïts durant la transmissió.
El descodificador de Viterbi identifica la seqüència més probable de bits transmesos en funció del senyal rebut mitjançant l'algorisme de Viterbi, un enfocament de programació dinàmica. Aquest algorisme considera tots els possibles camins de codi per calcular la seqüència de bits més probable en funció del senyal rebut. A continuació, selecciona el camí amb més probabilitat.
El descodificador de Viterbi és un descodificador de màxima probabilitat, que minimitza la probabilitat d'error en la descodificació del senyal rebut i s'implementa en sèrie, ocupant una àrea petita, i en paral·lel per a un major rendiment. S'utilitza àmpliament en sistemes de comunicació moderns, inclosos els telèfons mòbils, les comunicacions per satèl·lit i la televisió digital. Aquesta IP accepta entrada suau o dura de 3 o 4 bits.
L'algorisme de Viterbi es pot implementar mitjançant dos enfocaments principals: en sèrie i en paral·lel. Cada enfocament té característiques i aplicacions diferents, que es descriuen a continuació.
Decodificador Viterbi sèrie
El descodificador sèrie Viterbi processa els bits d'entrada individualment, actualitza seqüencialment les mètriques del camí i pren decisions per a cada bit. Tanmateix, a causa del seu processament en sèrie, tendeix a ser més lent en comparació amb el seu homòleg paral·lel. El descodificador en sèrie requereix 69 cicles de rellotge per generar una sortida a causa de la seva actualització seqüencial de totes les mètriques d'estat possibles i la necessitat de rastrejar a través de l'enreixat per a cada bit, donant lloc a un temps de processament allargat.
L'avançtagL'ús d'un descodificador en sèrie rau en la seva complexitat habitualment reduïda i en un menor ús de recursos de maquinari, en comparació amb un descodificador paral·lel. Això fa que sigui un avantatgetagUna bona opció per a aplicacions en què la mida, el consum d'energia i el cost són més crítics que la velocitat.
Decodificador Viterbi paral·lel
El descodificador de Viterbi paral·lel està dissenyat per processar simultàniament diversos bits. Això s'aconsegueix mitjançant l'ús de metodologies de processament paral·lel per actualitzar simultàniament diverses mètriques de ruta. Aquest paral·lelisme es tradueix en una reducció significativa del nombre de cicles de rellotge necessaris per generar una sortida, que és de 8 cicles de rellotge.
La velocitat del descodificador paral·lel suposa una major complexitat i ús de recursos, que requereix més maquinari per implementar els elements de processament paral·lel, cosa que pot augmentar la mida i el consum d'energia del descodificador. Per a aplicacions que requereixen un alt rendiment i un processament ràpid, com ara sistemes de comunicació en temps real, sovint es prefereix el descodificador paral·lel de Viterbi.
En resum, la decisió entre utilitzar un descodificador Viterbi en sèrie i en paral·lel depèn dels requisits específics de l'aplicació. En aplicacions que requereixen una potència, un cost i una velocitat mínims, normalment és adequat un descodificador sèrie. Tanmateix, per a aplicacions que exigeixen alta velocitat i alt rendiment, on el rendiment és crític, un descodificador paral·lel és l'opció preferida, tot i que és més complex i requereix més recursos.

Resum
La taula següent mostra un resum de les característiques IP del descodificador de Viterbi.
Taula 1. Característiques del descodificador de Viterbi

Versió bàsica	Aquest document s'aplica a Viterbi Decoder v1.1.
Famílies de dispositius compatibles	• SoC PolarFire® • PolarFire
Flux d'eines compatibles	Requereix Libero® SoC v12.0 o versions posteriors.
Llicència	El Viterbi Decoder encriptat RTL està disponible gratuïtament amb qualsevol llicència Libero. RTL xifrat: Es proporciona un codi RTL encriptat complet per al nucli, que permet que el nucli s'instanciï amb SmartDesign. La simulació, la síntesi i el disseny es realitzen amb el programari Libero.

Característiques
Viterbi Decoder IP té les següents característiques:

Admet amplades d'entrada suaus de 3 o 4 bits
Admet arquitectura sèrie i paral·lel

Admet longituds de traça definides per l'usuari i el valor predeterminat és 20
Admet tipus de dades unipolars i bipolars

Admet una taxa de codi d'1/2
Admet la longitud de restricció que és de 7

Instruccions d'instal·lació

El nucli IP s'ha d'instal·lar automàticament al catàleg IP del programari Libero SoC mitjançant la funció d'actualització del catàleg IP al programari Libero SoC, o bé es descarrega manualment del catàleg. Un cop instal·lat el nucli IP al catàleg IP del programari Libero SoC, es configura, es genera i s'instancia a SmartDesign per incloure'l al projecte Libero.

Ús i rendiment del dispositiu (Fes una pregunta)
La utilització dels recursos per al descodificador de Viterbi es mesura mitjançant l'eina Synopsys Synplify Pro i els resultats es resumeixen a la taula següent.
Taula 2. Ús de dispositius i recursos

Detalls del dispositiu		Tipus de dades	Arquitectura	Recursos		Rendiment (MHz)	RAMs		Blocs matemàtics	Chip Globals
Família	Dispositiu	Tipus de dades	Arquitectura	LUTs	DFF	Rendiment (MHz)	LSRAM	uSRAM	Blocs matemàtics	Chip Globals
SoC PolarFire®	MPFS250T	Unipolar	Serial	416	354	200	3	0	0	0
		Bipolar	Serial	416	354	200	3	0	0	0
		Unipolar	Paral·lel	13784	4642	200	0	0	0	0
		Bipolar	Paral·lel	13768	4642	200	0	0	0	1
PolarFire	MPF300T	Unipolar	Serial	416	354	200	3	0	0	0
		Bipolar	Serial	416	354	200	3	0	0	0
		Unipolar	Paral·lel	13784	4642	200	0	0	0	0
		Bipolar	Paral·lel	13768	4642	200	0	0	0	1

Important: El disseny s'implementa amb Viterbi Decoder mitjançant la configuració dels següents paràmetres de la GUI:

Amplada de dades suaus = 4
K Longitud = 7
Taxa de codi = ½
Longitud de traçat = 20

Viterbi Decoder IP Configurator

Viterbi Decoder IP Configurator (Fes una pregunta)
Aquesta secció ofereix un finalview de la interfície Viterbi Decoder Configurator i els seus diferents components.
El Viterbi Decoder Configurator proporciona una interfície gràfica per configurar paràmetres i paràmetres per a un nucli IP de Viterbi Decoder. Permet a l'usuari seleccionar paràmetres com ara Soft Data Width, K Length, Code Rate, Traceback Length, Datatype, Architecture, Testbench i License. Les configuracions clau es descriuen a la Taula 3-1.
La figura següent en proporciona un detall view de la interfície Viterbi Decoder Configurator.
Figura 1-1. Viterbi Decoder IP Configurator

La interfície també inclou els botons D'acord i Cancel·la per confirmar o descartar les configuracions realitzades.

Descripció funcional

La figura següent mostra la implementació de maquinari del descodificador de Viterbi.
Figura 2-1. Implementació de maquinari del descodificador Viterbi

Aquest mòdul funciona a DVALID_I. Quan s'afirma DVALID_I, les dades respectives es prenen com a entrada i el procés comença. Aquesta IP té una memòria intermèdia d'historial i, en funció d'aquesta selecció, la IP pren el nombre de memòria intermèdia seleccionada de DVALID_Is + Alguns cicles de rellotge per generar la primera sortida. Per defecte, el buffer d'historial és 20. La latència entre l'entrada i la sortida del descodificador Viterbi paral·lel és de 20 DVALID_Is + 14 cicles de rellotge. La latència entre l'entrada i la sortida del descodificador sèrie Viterbi és de 20 DVALID_Is + 72 cicles de rellotge.

Arquitectura (Fes una pregunta)
El descodificador de Viterbi recupera les dades inicialment donades al codificador convolucional trobant el millor camí a través de tots els estats possibles del codificador. Per a una longitud de restricció de 7, hi ha 64 estats. L'arquitectura consta dels següents blocs principals:

Unitat mètrica de branca (BMU)

Unitat mètrica del camí (PMU)
Unitat de rastreig (TBU)
Afegeix una unitat de selecció de comparació (ACSU)

La figura següent mostra l'arquitectura del descodificador de Viterbi.
Figura 2-2. Arquitectura del descodificador de Viterbi

El descodificador de Viterbi consta de tres blocs interns que s'expliquen de la següent manera:

Unitat mètrica de branca (BMU): La BMU calcula la discrepància entre el senyal rebut i tots els possibles senyals transmesos, utilitzant mètriques com ara la distància de Hamming per a dades binàries o la distància euclidiana per als esquemes de modulació avançats. Aquest càlcul avalua la similitud entre els senyals rebuts i els possibles transmesos. La BMU processa aquestes mètriques per a cada símbol o bit rebut i reenvia els resultats a la unitat de mètrica del camí.
Unitat mètrica del camí (PMU): La PMU, que també es coneix com a unitat Add-Compare-Select (ACS), actualitza les mètriques de ruta processant les mètriques de branca de la BMU. Fa un seguiment de la mètrica acumulada del millor camí per a cada estat del diagrama enreixat (una representació gràfica de les possibles transicions d'estat). La PMU afegeix la nova mètrica de branca a la mètrica de camí actual per a cada estat, compara totes les rutes que condueixen a aquest estat i selecciona la que té la mètrica més baixa, indicant la ruta més probable. Aquest procés de selecció es realitza a cada stage de l'enreixat, donant lloc a una col·lecció dels camins més probables, coneguts com a camins de supervivent, per a cada estat.
Unitat de seguiment (TBU): La TBU s'encarrega d'identificar la seqüència d'estats més probable, després del processament dels símbols rebuts per part de la PMU. Aconsegueix això recuperant l'enreixat des de l'estat final amb la mètrica de camí més baixa. La TBU s'inicia des del final de l'estructura de l'enreixat i recorre els camins dels supervivents mitjançant punters o referències, per determinar la seqüència transmesa més probable. La longitud del rastreig ve determinada per la longitud de la restricció del codi convolucional, afectant tant la latència com la complexitat de la descodificació. Un cop finalitzat el procés de rastreig, les dades descodificades es presenten com a sortida, normalment amb els bits de cua afegits eliminats, que es van incloure inicialment per esborrar el codificador convolucional.

El descodificador de Viterbi utilitza aquestes tres unitats per descodificar amb precisió el senyal rebut en les dades originals transmeses, corregint els errors que s'hagin pogut produir durant la transmissió.
Conegut per la seva eficiència, l'algoritme de Viterbi és el mètode estàndard per descodificar codis convolucionals dins dels sistemes de comunicació.
Hi ha dos formats de dades disponibles per a la codificació suau: unipolar i bipolar. La taula següent enumera els valors i les descripcions corresponents per a l'entrada programada de 3 bits.
Taula 2-1. Entrades suaus de 3 bits

Descripció	Unipolar	Bipolar
El més fort 0	000	100
Relativament fort 0	001	101
Relativament feble 0	010	110
El més feble 0	011	111
El més feble 1	100	000
Relativament feble 1	101	001
Relativament fort 1	110	010
El més fort 1	111	100

La taula següent mostra el codi de convolució estàndard.
Taula 2-2. Codi de convolució estàndard

Longitud de restricció	Taxa de sortida = 2
	Binari	Octal
7	1111001	171
	1011011	133

Paràmetres del descodificador de Viterbi i senyals d'interfície (Fer una pregunta)
Aquesta secció tracta els paràmetres del configurador de la GUI del descodificador de Viterbi i els senyals d'E/S.

Paràmetres de configuració (Fer una pregunta)
La taula següent enumera els paràmetres de configuració utilitzats en la implementació de maquinari de Viterbi Decoder. Aquests són paràmetres genèrics i varien segons el requisit de l'aplicació.
Taula 3-1. Paràmetres de configuració

Nom del paràmetre	Descripció	Valor
Amplada de dades suaus	Especifica el nombre de bits utilitzats per representar l'amplada de dades d'entrada suau	Seleccionable per l'usuari que admet 3 i 4 bits
K Longitud	K és la longitud de la restricció del codi convolucional	Fixat a 7
Tarifa del codi	Indica la relació entre bits d'entrada i bits de sortida	1/2
Longitud de traçat	Determina la profunditat de l'enreixat utilitzat en l'algorisme de Viterbi	El valor definit per l'usuari i, per defecte, és 20
Tipus de dades	Permet als usuaris seleccionar el tipus de dades d'entrada	Seleccionable per l'usuari i admet les opcions següents: • Unipolar • Bipolar
Arquitectura	Especifica el tipus d'arquitectura d'implementació	Admet els següents tipus d'implementació: • Paral·lel • Serial

Senyals d'Entrades i Sortides (Fer una pregunta)
La taula següent enumera els ports d'entrada i sortida de la IP del descodificador de Viterbi.
Taula 3-2. Ports d'entrada i sortida

Nom del senyal	Direcció	Amplada	Descripció
SYS_CLK_I	Entrada	1	Senyal de rellotge d'entrada
ARSTN_I	Entrada	1	Senyal de restabliment d'entrada (restabliment asíncron actiu-baix)
DADES_I	Entrada	6	Senyal d'entrada de dades (MSB 3-bit IDATA, LSB 3-bit QDATA)
DVALID_I	Entrada	1	Senyal d'entrada de dades vàlides
DATA_O	Sortida	1	Sortida de dades del descodificador Viterbi
DVALID_O	Sortida	1	Senyal de sortida de dades vàlides

Diagrames de temps

Aquesta secció tracta els diagrames de temps del descodificador de Viterbi.
La figura següent mostra el diagrama de temps del descodificador de Viterbi que s'aplica tant a la configuració en mode sèrie com en paral·lel.
Figura 4-1. Diagrama de temps

El descodificador sèrie de Viterbi requereix un mínim de 69 cicles de rellotge (Rendiment) per generar la sortida.
Per calcular la latència del descodificador de Viterbi sèrie, utilitzeu l'equació següent:

Nombre de temps de memòria intermèdia d'historial DVALIDs + 72 cicles de rellotge
Per Example, Si la longitud de la memòria intermèdia d'historial s'estableix en 20, aleshores
Latència = 20 vàlids + 72 cicles de rellotge

El descodificador de Viterbi paral·lel requereix un mínim de 8 cicles de rellotge (Rendiment) per generar la sortida.
Per calcular la latència del descodificador de Viterbi paral·lel, utilitzeu l'equació següent:
Nombre de temps de memòria intermèdia d'historial DVALIDs + 14 cicles de rellotge

Per Example, Si la longitud de la memòria intermèdia d'historial s'estableix en 20, aleshores
Latència = 20 vàlids + 14 cicles de rellotge

Important: El diagrama de temps per al descodificador Viterbi en sèrie i en paral·lel és idèntic, amb l'excepció del nombre de cicles de rellotge necessaris per a cada descodificador.

Simulació de banc de proves

A sampEl banc de proves es proporciona per comprovar la funcionalitat del descodificador de Viterbi. Per simular el nucli amb el banc de proves, seguiu els passos següents:

Obriu l'aplicació Libero® SoC, feu clic a Catàleg > View > Windows > Catàleg i, a continuació, expandiu Solutions-Wireless. Feu doble clic a Viterbi_Decoder i, a continuació, feu clic a D'acord. La documentació associada a IP es mostra a Documentació.
Important: Si no veieu la pestanya Catàleg, aneu a View menú de Windows i, a continuació, feu clic a Catàleg per fer-lo visible.
Configureu l'IP segons el requisit, tal com es mostra a la figura 1-1.

El codificador FEC s'ha de configurar per provar el descodificador de Viterbi. Obriu el catàleg i configureu la IP del codificador FEC.
Aneu a la pestanya Jerarquia d'estímul i feu clic a Crea jerarquia.
A la pestanya Jerarquia d'estímul, feu clic amb el botó dret al banc de proves (vit_decoder_tb(vit_decoder_tb.v [work])) i, a continuació, feu clic a Simula el disseny previ al sintetitzador > Obre de manera interactiva.

Important: Si no veieu la pestanya Jerarquia d'estímuls, aneu a View > Menú Windows i feu clic a Jerarquia d'estímuls per fer-lo visible.
L'eina ModelSim® s'obre amb el banc de proves, tal com es mostra a la figura següent.
Figura 5-1. Finestra de simulació de l'eina ModelSim

Important

Si la simulació s'interromp a causa del límit de temps d'execució especificat al fitxer.do file, utilitzeu l'ordre run -all per completar la simulació.
Després d'executar la simulació, el banc de proves en genera dos files (fec_input.txt, vit_output.txt) i podeu comparar els dos files per a una simulació reeixida.

Historial de revisions (Fes una pregunta)
L'historial de revisions descriu els canvis que es van implementar al document. Els canvis s'enumeren per revisió, començant per la publicació més actual.

Taula 6-1. Historial de versions

Revisió

Data

Descripció

06/2024

A continuació es mostra la llista de canvis fets a la revisió B del document:

• S'ha actualitzat el contingut de l'apartat Introducció

• S'ha afegit la Taula 2 a la secció Ús i rendiment del dispositiu

• S'ha afegit 1. Secció Configurador IP del descodificador de Viterbi

• S'ha afegit el contingut sobre els blocs interns, s'ha actualitzat la taula 2-1 i s'ha afegit la taula 2-2 a

2.1. Secció d'Arquitectura

• Taula actualitzada 3-1 a 3.1. Secció Configuració

• S'ha afegit la figura 4-1 i una nota a la secció 4. Diagrames de temps

• S'ha actualitzat la figura 5-1 a la secció 5. Testbench Simulation

05/2023

Alliberament inicial

Suport de microxip FPGA

El grup de productes Microchip FPGA avala els seus productes amb diversos serveis d'assistència, inclòs el servei d'atenció al client, el centre de suport tècnic al client, un weblloc web i oficines de vendes a tot el món. Es recomana als clients que visitin els recursos en línia de Microxip abans de contactar amb el servei d'assistència, ja que és molt probable que les seves consultes ja hagin estat respostes.
Poseu-vos en contacte amb el centre d'assistència tècnica a través de weblloc a www.microchip.com/support. Esmenteu el número de peça del dispositiu FPGA, seleccioneu la categoria de cas adequada i pengeu el disseny files mentre es crea un cas de suport tècnic.
Poseu-vos en contacte amb el servei d'atenció al client per obtenir assistència no tècnica del producte, com ara preus del producte, actualitzacions del producte, informació d'actualització, estat de la comanda i autorització.

Des d'Amèrica del Nord, truqueu al 800.262.1060
Des de la resta del món, truqueu al 650.318.4460
Fax, des de qualsevol part del món, 650.318.8044

Informació del microxip

El Microxip Weblloc
Microxip ofereix suport en línia a través del nostre weblloc a www.microchip.com/. Això weblloc s'utilitza per fer filei informació fàcilment disponible per als clients. Alguns dels continguts disponibles inclouen:

Suport al producte – Fitxes i errates, notes d'aplicació i sampprogrames, recursos de disseny, guies d'usuari i documents de suport de maquinari, últimes versions de programari i programari arxivat
Suport tècnic general - Preguntes freqüents (FAQ), sol·licituds d'assistència tècnica, grups de discussió en línia, llista de membres del programa de socis de disseny de Microchip

Negoci de Microxip – Selector de productes i guies de comandes, les darreres notes de premsa de Microxip, la llista de seminaris i esdeveniments, llistats d'oficines de vendes de Microxip, distribuïdors i representants de fàbrica

Servei de notificació de canvis de producte
El servei de notificació de canvis de producte de Microchip ajuda a mantenir els clients al dia dels productes de Microchip. Els subscriptors rebran una notificació per correu electrònic sempre que hi hagi canvis, actualitzacions, revisions o errates relacionades amb una família de productes o una eina de desenvolupament especificada d'interès.
Per registrar-se, aneu a www.microchip.com/pcn i seguiu les instruccions de registre.
Atenció al client
Els usuaris dels productes Microxip poden rebre assistència a través de diversos canals:

Distribuïdor o representant

Oficina local de vendes
Enginyer de solucions integrades (ESE)
Suport tècnic

Els clients han de contactar amb el seu distribuïdor, representant o ESE per obtenir assistència. Les oficines de vendes locals també estan disponibles per ajudar els clients. En aquest document s'inclou una llista d'oficines de vendes i ubicacions.
El suport tècnic està disponible a través de weblloc a: www.microchip.com/support
Funció de protecció de codi de dispositius de microxip
Tingueu en compte els detalls següents de la funció de protecció del codi als productes Microxip:

Els productes de microxip compleixen les especificacions contingudes a la seva fitxa de dades particular de microxip.
Microxip creu que la seva família de productes és segura quan s'utilitza de la manera prevista, dins de les especificacions de funcionament i en condicions normals.

Microxip valora i protegeix de manera agressiva els seus drets de propietat intel·lectual. Els intents d'infringir les funcions de protecció del codi del producte Microxip estan estrictament prohibits i poden infringir la Llei de drets d'autor de Digital Millennium.
Ni Microchip ni cap altre fabricant de semiconductors poden garantir la seguretat del seu codi. La protecció del codi no vol dir que estem garantint que el producte sigui "irrompible". La protecció del codi està en constant evolució. Microxip es compromet a millorar contínuament les funcions de protecció del codi dels nostres productes.

Avís Legal
Aquesta publicació i la informació que s'hi inclou només es poden utilitzar amb productes Microchip, inclòs per dissenyar, provar i integrar productes Microchip amb la vostra aplicació. Ús d'aquesta informació
de qualsevol altra manera incompleix aquests termes. La informació sobre les aplicacions del dispositiu només es proporciona per a la vostra comoditat i pot ser substituïda per actualitzacions. És la vostra responsabilitat assegurar-vos que la vostra aplicació compleix les vostres especificacions. Poseu-vos en contacte amb l'oficina local de vendes de Microxip per obtenir assistència addicional o, per obtenir-ne assistència addicional a www.microchip.com/en-us/support/design-help/client-support-services.
AQUESTA INFORMACIÓ ÉS PROPORCIONADA PER MICROCHIP "TAL CUAL". MICROCHIP NO FA REPRESENTACIONS NI GARANTIES DE CAP TIPUS, JA SIGUI EXPRESSES O IMPLÍCITES, ESCRITS O ORALS, LEGALS O D'ALTRE ALTRE, RELACIONATS AMB LA INFORMACIÓ INCLOSA, PERÒ NO LIMITADA A CAP GARANTIA IMPLÍCITA DE NO INFRACCIÓ, COMERCIABILITAT I COMERCIALITZACIÓ, COMERCIALITZACIÓ I COMERCIALITZACIÓ. GARANTIES RELACIONATS AMB EL SEU ESTAT, QUALITAT O RENDIMENT.
EN CAP CAS, MICROCHIP SERÀ RESPONSABLE DE CAP PÈRDUA INDIRECTA, ESPECIAL, PUNITIVA, INCIDENTAL O CONSEQUENTAL, DANNY, COST O DESPESA DE QUALSEVOL TIPUS RELACIONATS AMB LA INFORMACIÓ O EL SEU ÚS, SEGUI QUE SIEMPRE CAUSAT, FINS I TOT QUÈ SIGUI AIXÒ. LA POSSIBILITAT O ELS DANYS SÓN PREVISIBLES. EN LA MÀXIMA MESURA PERMETIDA PER LA LLEI, LA RESPONSABILITAT TOTAL DE MICROCHIP EN TOTES LES RECLAMACIONS RELACIONATS DE QUALSEVOL MANERA AMB LA INFORMACIÓ O EL SEU ÚS NO SUPERARÀ EL NOMBRE DE TARIFES, SI ENS HA, QUE HEU PAGAT DIRECTAMENT A MICROCHIP PER LA INFORMACIÓ.
L'ús de dispositius Microxip en aplicacions de suport vital i/o seguretat és totalment a risc del comprador, i el comprador es compromet a defensar, indemnitzar i excloure Microxip de qualsevol dany, reclamació, demanda o despeses derivades d'aquest ús. No es transmet cap llicència, implícita o d'una altra manera, sota cap dret de propietat intel·lectual de Microxip tret que s'indiqui el contrari.
Marques comercials
El nom i el logotip de Microxip, el logotip de Microxip, Adaptec, AVR, logotip d'AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, logotip de Microsemi, MOST, logotip MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logotip PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron i XMEGA són marques registrades de Microchip Technology Incorporated als EUA i altres països.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logotip de ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider i ZL són marques registrades de Microchip Technology Incorporated als EUA
Supressió de claus adjacents, AKS, Analog-for-the-Digital Age, Qualsevol condensador, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM Average Net. , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge,
IGaT, programació en sèrie en circuit, ICSP, INICnet, paral·lelització intel·ligent, IntelliMOS, connectivitat entre xips, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, logotip de MPLAB Certified, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Temps de confiança, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect i ZENA són marques comercials de Microchip Technology Incorporated als EUA i altres països.
SQTP és una marca de servei de Microchip Technology Incorporated als EUA
El logotip d'Adaptec, Frequency on Demand, Silicon Storage Technology i Symmcom són marques registrades de Microchip Technology Inc. a altres països.
GestIC és una marca comercial registrada de Microchip Technology Germany II GmbH & Co. KG, una filial de Microchip Technology Inc., a altres països.
Totes les altres marques comercials esmentades aquí són propietat de les seves respectives empreses.
© 2024, Microchip Technology Incorporated i les seves filials. Tots els drets reservats.
ISBN: 978-1-6683-4696-9
Sistema de gestió de la qualitat
Per obtenir informació sobre els sistemes de gestió de la qualitat de Microchip, visiteu www.microchip.com/quality.

Vendes i servei a tot el món

AMÈRICES	ASIA/PACÍFIC	ASIA/PACÍFIC	EUROPA
Corporativa Oficina	Austràlia - Sydney Tel: 61-2-9868-6733 Xina - Pequín Tel: 86-10-8569-7000 Xina - Chengdu Tel: 86-28-8665-5511 Xina - Chongqing Tel: 86-23-8980-9588 Xina - Dongguan Tel: 86-769-8702-9880 Xina - Guangzhou Tel: 86-20-8755-8029 Xina - Hangzhou Tel: 86-571-8792-8115 Xina - Hong Kong SAR Tel: 852-2943-5100 Xina - Nanjing Tel: 86-25-8473-2460 Xina - Qingdao Tel: 86-532-8502-7355 Xina - Xangai Tel: 86-21-3326-8000 Xina - Shenyang Tel: 86-24-2334-2829 Xina - Shenzhen Tel: 86-755-8864-2200 Xina - Suzhou Tel: 86-186-6233-1526 Xina - Wuhan Tel: 86-27-5980-5300 Xina - Xian Tel: 86-29-8833-7252 Xina - Xiamen Tel: 86-592-2388138 Xina - Zhuhai Tel: 86-756-3210040	Índia - Bangalore Tel: 91-80-3090-4444 Índia - Nova Delhi Tel: 91-11-4160-8631 Índia - Pune Tel: 91-20-4121-0141 Japó – Osaka Tel: 81-6-6152-7160 Japó – Tòquio Tel: 81-3-6880-3770 Corea - Daegu Tel: 82-53-744-4301 Corea - Seül Tel: 82-2-554-7200 Malàisia – Kuala Lumpur Tel: 60-3-7651-7906 Malàisia - Penang Tel: 60-4-227-8870 Filipines - Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Tailàndia - Bangkok Tel: 66-2-694-1351 Vietnam - Ho Chi Minh Tel: 84-28-5448-2100	Àustria – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Dinamarca – Copenhaguen Tel: 45-4485-5910 Fax: 45-4485-2829 Finlàndia – Espoo Tel: 358-9-4520-820 França – París Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Alemanya – Garching Tel: 49-8931-9700 Alemanya - Haan Tel: 49-2129-3766400 Alemanya - Heilbronn Tel: 49-7131-72400 Alemanya – Karlsruhe Tel: 49-721-625370 Alemanya - Munic Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Alemanya – Rosenheim Tel: 49-8031-354-560 Israel – Hod Hasharon Tel: 972-9-775-5100 Itàlia - Milà Tel: 39-0331-742611 Fax: 39-0331-466781 Itàlia - Pàdua Tel: 39-049-7625286 Països Baixos – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Noruega - Trondheim Tel: 47-72884388 Polònia - Varsòvia Tel: 48-22-3325737 Romania – Bucarest Tel: 40-21-407-87-50 Espanya – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Suècia – Göteborg Tel: 46-31-704-60-40 Suècia - Estocolm Tel: 46-8-5090-4654 Regne Unit - Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 480-792-7200
Fax: 480-792-7277
Suport tècnic:
www.microchip.com/support
Web Adreça:
www.microchip.com
Atlanta
Duluth, GA
Tel: 678-957-9614
Fax: 678-957-1455
Austin, TX
Tel: 512-257-3370
Boston
Westborough, MA
Tel: 774-760-0087
Fax: 774-760-0088
Chicago
Itasca, IL
Tel: 630-285-0071
Fax: 630-285-0075
Dallas
Addison, TX
Tel: 972-818-7423
Fax: 972-818-2924
Detroit
Novi, MI
Tel: 248-848-4000
Houston, TX
Tel: 281-894-5983
Indianàpolis
Noblesville, IN
Tel: 317-773-8323
Fax: 317-773-5453
Tel: 317-536-2380
Los Angeles
Mission Viejo, CA
Tel: 949-462-9523
Fax: 949-462-9608
Tel: 951-273-7800
Raleigh, NC
Tel: 919-844-7510
Nova York, NY
Tel: 631-435-6000
San Jose, CA
Tel: 408-735-9110
Tel: 408-436-4270
Canadà - Toronto
Tel: 905-695-1980
Fax: 905-695-2078

Documents/Recursos

Decodificador MICROCHIP Viterbi [pdfGuia de l'usuari
Viterbi Decoder, Decoder

Referències

Manual d'usuari

Decodificador MICROCHIP Viterbi

Especificacions

Instruccions d'ús del producte