MICROCHIP Synopsys Synplify Pro ME

مشخصات

• د محصول نوم: Synopsys Synplify
• د محصول ډول: د منطق ترکیب وسیله
• ملاتړ شوي وسایل: FPGA او CPLD
• ملاتړ شوي ژبې: ویریلوګ او VHDL
• اضافي ځانګړتیاوې: FSM سپړونکی، FSM viewer، د بیا وخت ثبتول، د ګیټ شوي ساعت تبادله

د محصول کارولو لارښوونې

اوورview
Synopsys Synplify د منطق ترکیب وسیله ده چې د FPGA او CPLD وسیلو لپاره ډیزاین شوې. دا په ویریلوګ او VHDL ژبو کې د لوړې کچې آخذه مني او ډیزاینونه په کوچني او لوړ فعالیت جال لیستونو بدلوي

ډیزاین ان پټ
خپل ډیزاین په ویریلوګ یا VHDL کې د صنعت معیاري ترکیب په کارولو سره ولیکئ.

د ترکیب پروسه
ستاسو په ډیزاین کې د ترکیب پروسې پرمخ وړلو لپاره Synplify یا Synplify Pro وکاروئ. وسیله به د هدف FPGA یا CPLD وسیلې لپاره ډیزاین غوره کړي.

د محصول تصدیق
د ترکیب وروسته، وسیله د VHDL او ویریلوګ جال لیستونه تولیدوي.
تاسو کولی شئ دا جال لیستونه سم کړئ ترڅو ستاسو د ډیزاین فعالیت تصدیق کړئ.

FAQ

Synplify څه کوي؟
Synplify او Synplify Pro د FPGA او CPLD وسیلو لپاره د منطق ترکیب وسیلې دي. Synplify Pro د پیچلي FPGAs اداره کولو او اصلاح کولو لپاره پرمختللي ب featuresې وړاندې کوي.

د Synopsys Synplify پیژندنه (یوه پوښتنه وکړئ)

دا سند د Synopsys® Synplify® وسیلې پورې اړوند ډیری پوښتل شوي پوښتنو (FAQs) ته ځوابونه چمتو کوي ، او د مایکروچپ Libero® SoC ډیزاین سویټ سره د هغې ادغام. دا سند موضوعات لکه جواز ورکول، د خطا پیغامونه او د ترکیب اصلاح کول پوښي. دا سند د دې لپاره دی چې کاروونکو سره مرسته وکړي چې د FPGA ډیزاینونو لپاره Synplify په مؤثره توګه وکاروي. دا د ملاتړ شوي HDL ژبې، د جواز ورکولو اړتیاوې او د عام مسلو د حل کولو څرنګوالی تشریح کوي. برسیره پردې، سند د ډیزاین ساحې او د پایلو کیفیت ښه کولو لپاره د RAM انفرنس، ځانګړتیاوو، لارښوونو او تخنیکونو په اړه ځانګړي پوښتنې په ګوته کوي.

• Synplify څه کوي؟ (یوه پوښتنه وکړئ)
  Synplify او Synplify Pro محصولات د ساحې د پروګرام وړ ګیټ اری (FPGA) او پیچلي پروګرام وړ منطق وسیله (CPLD) لپاره د منطق ترکیب وسیلې دي. د Synplify پرو وسیله د Synplify وسیلې پرمختللې نسخه ده ، د پیچلي FPGAs اداره کولو او اصلاح کولو لپاره ډیری اضافي ب featuresو سره. په Synplify Pro کې ځینې اضافي ځانګړتیاوې شتون لري د Finite State Machine (FSM) سپړونکی، FSM viewer، د بیا وخت ثبتول او د ګیټ شوي ساعت تبادله.
  دا وسیلې د لوړې کچې آخذه مني چې د صنعت معیاري هارډویر توضیحي ژبو کې لیکل شوي (Verilog او VHDL) ، او د Synplicity Behavior Extracting Synthesis Technology (BEST) الګوریتمونو په کارولو سره. دوی ډیزاینونه د مشهور ټیکنالوژۍ پلورونکو لپاره کوچني او لوړ فعالیت ډیزاین جال لیستونو کې بدلوي. وسیلې د ترکیب وروسته VHDL او ویریلوګ جال لیستونه لیکي ، کوم چې د فعالیت تصدیق کولو لپاره سمول کیدی شي.
• کوم HDL ژبه Synplify ملاتړ کوي؟ (یوه پوښتنه وکړئ)
  Verilog 95، Verilog 2001، System Verilog IEEE® (P1800) معیاري، VHDL 2008، او VHDL 93 په Synplify کې ملاتړ کیږي. د مختلفو ژبو جوړښتونو په اړه د معلوماتو لپاره، د مایکروچپ ژبې د ملاتړ حواله لارښود لپاره Synplify Pro وګورئ.
• ایا Synplify به د مایکروچپ میکرو لاسي انسټیټیوټ ومني؟ (یوه پوښتنه وکړئ)
  هو، Synplify د مایکروچپ د ټولو سخت میکرو لپاره جوړ شوي میکرو کتابتونونه لري پشمول د منطق دروازې، کاونټرونه، فلیپ فلاپ او I/Os. تاسو کولی شئ دا میکرو په لاسي ډول په خپل ویریلوګ او VHDL ډیزاینونو کې انسټینیټ کړئ ، او Synplify دوی د محصول جال لیست ته لیږدوي.
• Synplify څنګه د مایکروچپ وسیلو سره کار کوي؟ (یوه پوښتنه وکړئ)
  د Synopsys Synplify Pro® Microchip Edition (ME) ترکیب وسیله په لیبرو کې مدغم شوې، کوم چې تاسو ته وړتیا درکوي د هر مایکروچپ وسیلې لپاره د HDL ډیزاین په نښه او په بشپړ ډول اصلاح کړئ. د نورو ټولو لیبرو وسیلو په څیر ، تاسو کولی شئ د لیبرو پروژې مدیر څخه مستقیم Synplify Pro ME پیل کړئ.
  Synplify Pro ME په لیبرو نسخو کې معیاري وړاندیز دی. Synplify Pro ME په لیبرو وسیلې پرو کې د اجرا وړ ځانګړي غوښتنه کولو سره پیل شویfile.

د جواز ورکولو ډاونلوډ نصب کول (یوه پوښتنه وکړئ)

دا برخه په لیبرو کې د Synplify د جواز نصبولو او ډاونلوډ پروسې پورې اړوند پوښتنو ته ځواب ورکوي.

1. زه د Synplify وروستی ریلیز چیرته ډاونلوډ کولی شم؟ (یوه پوښتنه وکړئ)
   Synplify د لیبرو ډاونلوډ یوه برخه ده او د سټایلون نصب کولو لینک د مایکروچپ مستقیم دی.
2. د Synplify کومه نسخه د وروستي لیبیرو سره خپره شوې؟ (یوه پوښتنه وکړئ)
   د لیبرو سره خپور شوي Synplify نسخو لیست لپاره، Synplify Pro® ME وګورئ.
3. زه څنګه د Synplify وروستي نسخې ته لوړ کړم او په لیبرو کې یې وکاروم
   د پروژې مدیر؟ (یوه پوښتنه وکړئ)
   د مایکروچپ یا Synopsys څخه د Synplify وروستۍ نسخه ډاونلوډ او نصب کړئ webسایټ، او د لیبرو پروژې مدیر وسیلې پرو کې د ترکیب تنظیمات بدل کړئfile د Libero پروژې څخه > پروfiles مینو.
4. ایا زه په لیبرو کې د Synplify چلولو لپاره جلا جواز ته اړتیا لرم؟ (یوه پوښتنه وکړئ)
   نه، د Libero-Standalone جواز پرته د لیبرو ټول جوازونه د Synplify سافټویر لپاره جواز لري.
5. چیرته او څنګه د Synplify لپاره جواز ترلاسه کړم؟ (یوه پوښتنه وکړئ)
   د وړیا جواز لپاره غوښتنه کولو لپاره، د جواز ورکولو پاڼه وګورئ او د سافټویر جوازونو او راجستریشن سیسټم لینک باندې کلیک وکړئ. اړین معلومات دننه کړئ، په شمول ستاسو د C ډرایو حجم ID. ډاډ ترلاسه کړئ چې د خپل C ډرایو سره غوښتنه وکړئ ، حتی که دا هغه ډرایو نه وي چې تاسو یې د سافټویر نصبولو اراده لرئ. د تادیه شوي جوازونو لپاره ، د ځایی مایکروچپ پلور دفتر سره اړیکه ونیسئ.
6. ولې زه نشم کولی Synplify په بیچ حالت کې پرمخ وړم؟ کوم جواز ته اړتیا لري؟ (یوه پوښتنه وکړئ)
   د کمانډ پرامپټ څخه، لارښود ته لاړ شئ چیرې چې پروژه files موقعیت لري او لاندې ټایپ کړئ.
   • د لیبرو IDE لپاره: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
   • د Libero SoC لپاره: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
     یادونه: تاسو باید په بیچ حالت کې د Synplify چلولو لپاره د سپینو زرو جواز ولرئ. خپل وړیا د سپینو زرو جواز په مایکروچپ پورټل کې رامینځته کړئ.

ولې زما د Synplify جواز کار نه کوي؟ (یوه پوښتنه وکړئ)

د جواز فعالیت چک کولو مرحلې په لاندې ډول دي:

1. وګورئ چې ایا جواز پای ته رسیدلی.
2. وګورئ که LM_LICENSE_FILE د وینډوز کارن چاپیریال متغیر په توګه په سمه توګه تنظیم شوی، کوم چې د Libero License.dat ځای په ګوته کوي file.
3. وګورئ چې ایا د لیبرو IDE وسیله پروfile Synplify Pro ته ټاکل شوی او د Synplify جواز خصوصیت ستاسو په جواز کې فعال شوی file.
4. په جواز ډیټ کې د "synplifypro_actel" فیچر لاین وګورئ file:
   INCREMENT synplifypro_actel snpslmd 2016.09 21-nov-2017 بې شمېره \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
   HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. 5. د فیچر لاین د موندلو وروسته، ډاډ ترلاسه کړئ چې HostID د هغه کمپیوټر لپاره سم دی چې تاسو یې کاروئ.

ایا زه کولی شم د مایکروچپ څخه ترلاسه شوي Synplify جواز وکاروم (یوه پوښتنه وکړئ)
نه، که تاسو د مایکروچپ څخه د Synplify جواز ترلاسه کړی، تاسو به یوازې د Synplify ME چلولو توان ولرئ.

• ایا د Synplify Pro Synthesis وسیله په ټولو لیبرو جوازونو کې ملاتړ کیږي؟ (یوه پوښتنه وکړئ)
  د Synplify پرو ترکیب وسیله د جواز په ټولو ډولونو کې نه ملاتړ کیږي. د ‏‎Licensing‎‏ پاڼې اړوند نور معلومات په فسبوک کې اوګورئ

اخطارونه / د خطا پیغامونه (یوه پوښتنه وکړئ)

دا برخه د مختلف خطا پیغامونو په اړه معلومات چمتو کوي چې د نصب کولو پروسې په جریان کې څرګندیږي.

1. خبرداری: غوره اداره لا نه ده ټاکل شوې! (یوه پوښتنه وکړئ)
   د دې خبرتیا پیغام پدې معنی دی چې Synplify نشي کولی ستاسو په ډیزاین کې ترټولو غوره اداره وپیژني، د ډیزاین پیچلتیا له امله. تاسو اړتیا لرئ په لاسي ډول د Synplify پلي کولو اختیارونو کې د پورتنۍ ادارې نوم مشخص کړئ. لاندې انځور یو پخوانی ښیيample. شکل 2-1. Exampد پورتنۍ ادارې نوم مشخص کول
   
2. د راجستر شاخه کولو په اړه خبرداری (پوښتنه وپوښتئ) Synplify د غیر استعمال شوي، نقل شوي راجسترونو، جالونو یا بلاکونو د پرې کولو له لارې ډیزاین غوره کوي. تاسو کولی شئ په لاسي ډول د لاندې لارښوونو پلي کولو سره د اتوماتیک اصلاح اندازه کنټرول کړئ:
   • *syn_keep — دا یقیني کوي چې که یو تار د ترکیب او خولۍ په جریان کې وساتل شي په تار کې هیڅ اصلاح شتون نلري. دا لارښود معمولا د ناغوښتل شوي اصلاح کولو ماتولو او په لاسي ډول رامینځته شوي نقلونو ډاډ ترلاسه کولو لپاره کارول کیږي. دا یوازې په جالونو او ګډ منطق کار کوي.
   • *syn_preserve — دا یقیني کوي چې راجسترونه له منځه نه ځي.
   • *syn_noprune — دا یقیني کوي چې یو تور بکس هغه وخت نه اصلاح کیږي کله چې د هغې پایلې غیر کارول شوي وي (یعنې کله چې د هغې پایلې هیڅ منطق نه چلوي).
   د اصلاح کولو کنټرول او Synplify اسنادو په اړه د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
3. @W: FP101|ډیزاین اته انسټیټیوټ شوي نړیوال بفرونه لري مګر اجازه یې یوازې شپږ ده (پوښتنه وکړئ) @W: FP103— کارن کولی شي syn_global_buffers وکاروي ترڅو اجازه ورکړل شوي نړیوال ساعت بفرونه اعظمي 18 ته لوړ کړي.
   اخطارونه رامینځته شوي ځکه چې Synplify په ډیزاین کې له شپږ څخه ډیر نړیوال میکرو پیژندل شوي. په Synplify کې د اجازه ورکړل شوي نړیوال جال ډیفالټ اعظمي شمیر اوس مهال شپږ ته ټاکل شوی.
   نو کله چې وسیله د دې ډیزاین لپاره له شپږو څخه ډیر کارولو هڅه کوي، دا یوه تېروتنه رامنځته کوي. تاسو کولی شئ په لاسي ډول د ډیفالټ حد اتو ته لوړ کړئ (تر 18 پورې په IGLOO/e، ProASIC3/E او فیوژن کې، او تر اتو او 16 پورې د SmartFusion 2 او IGLOO 2 وسیلې پورې اړه لري) د syn_global_buffers په نوم د ترکیب ځانګړتیا اضافه کولو سره.
   د مثال لپارهampLe:
   د ماډل ټاپ (clk1, clk2, d1, d2, q1, q2, reset) /* synthesis syn_global_buffers = 8 */; ……یا د معمارۍ سرته رسول د ځانګړتیا syn_global_buffers: integer; attribute syn_global_buffers of behave : جوړښت 8 دی ; ……
   د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
4. تېروتنه: پروfile د وسیلې لپاره Synplify متقابل عمل دی او تاسو په بیچ حالت کې روان یاست: دا وسیله نشي کارول کیدی (یوه پوښتنه وکړئ)
   تاسو باید په بیچ حالت کې د Synplify چلولو لپاره د سپینو زرو جواز ولرئ. د سپینو زرو جواز اخیستلو لپاره د ځایی مایکروچپ پلور نماینده سره اړیکه ونیسئ. تاسو باید ډاډ ترلاسه کړئ چې د لیبرو ترکیب وسیله پروfile په بیچ حالت کې د Synplify پیل کولو لپاره ترتیب شوی، که تاسو د کمانډ پرامپټ څخه مستقیم پر ځای د لیبرو دننه څخه Synplify غوښتنه کوئ. لاندې شمیره ښیې چې څنګه د لیبرو دننه څخه Synplify غوښتنه وکړئ.
   شکل 2-2. Exampد لیبرو دننه څخه Synplify غوښتنه وکړئ
   
5. @E: CG103: "C:\PATH\code.vhd":12:13:12:13|د اظهار تمه کول (یوه پوښتنه وکړئ)
   @E: CD488: "C:\PATH\code.vhd": 14:11:14:11—EOF په توری کې
   په VHDL کې د سیمیکولون یا نوې کرښې پرته بل څه تعقیب کولو نظر اجازه نلري. دوه هایفنز د تبصرې پیل په نښه کوي، کوم چې د VHDL کمپیلر لخوا له پامه غورځول کیږي. تبصره په جلا کرښه یا د کرښې په پای کې کیدی شي. تېروتنه د VHDL کوډ په ځینو نورو برخو کې د تبصرو له امله ده.
6. @E: په m_proasic.exe کې داخلي تېروتنه (یوه پوښتنه وکړئ)
   دا د متوقع وسیله چلند ندی. د نورو معلوماتو لپاره، د Synopsys Synplify ملاتړ ټیم، یا د مایکروچپ تخنیکي ملاتړ ټیم سره اړیکه ونیسئ که تاسو د Synopsys ملاتړ حساب نلرئ.
7. ولې زما منطق بلاک له ترکیب وروسته ورک شوی؟ (یوه پوښتنه وکړئ) Synplify هر منطقي بلاک غوره کوي چې هیڅ بهرني محصول بندر نلري.

صفتونه/لارښوونې (یوه پوښتنه وکړئ)

دا برخه د ځانګړتیاوو او لارښوونو اړوند پوښتنو ته ځواب ورکوي.

1. زه څنګه په Synplify کې د اتوماتیک ساعت بفر کارول بند کړم؟ (یوه پوښتنه وکړئ)
   د نیټ یا ځانګړي ان پټ پورټونو لپاره د اتوماتیک ساعت بفرینګ بندولو لپاره ، د syn_noclockbuf خاصیت وکاروئ. د بولین ارزښت یو یا ریښتیا ته تنظیم کړئ ترڅو د اتوماتیک ساعت بفرینګ بند کړي.
   تاسو کولی شئ دا خاصیت په سخت معمارۍ یا ماډل کې ضمیمه کړئ چې درجه بندي به د پورټ ، یا جال د اصلاح کولو پرمهال تحلیل نشي.
   د خاصیت کارولو په اړه د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
2. کوم صفت د راجسترونو د ساتلو لپاره کارول کیږي؟ (یوه پوښتنه وکړئ)
   syn_preserve لارښود د راجسترونو ساتلو لپاره کارول کیږي. د دې خاصیت په اړه د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
3. ایا syn_radhardlevel ځانګړنه د IGLOO او فیوژن کورنیو ملاتړ کوي؟ (یوه پوښتنه وکړئ)
   نه، په IGLOO® او فیوژن کورنیو کې د syn_radhardlevel صفت نه ملاتړ کیږي.
4. زه څنګه په Synplify کې د سریال اصلاح کول غیر فعال کړم؟ (یوه پوښتنه وکړئ)
   په Synplify کې د سیریل اصلاح کولو غیر فعالولو لپاره syn_preserve لارښود وکاروئ.
5. زه څنګه کولی شم په Synplify کې یو خاصیت اضافه کړم؟ (یوه پوښتنه وکړئ)

په Synplify کې د ځانګړتیا اضافه کولو لپاره لاندې مرحلې ترسره کړئ:

1. د لیبرو پروژې مدیر څخه Synplify پیل کړئ.
2. کلیک وکړئ File > نوی > د FPGA ډیزاین محدودیتونه.
3. د سپریډ شیټ په پای کې د ځانګړتیاو ټب باندې کلیک وکړئ.
4. په سپریډ شیټ کې د هر یو خاص حجرو باندې دوه ځله کلیک وکړئ. تاسو باید د ډیری ځانګړتیاو سره یو ډراپ-ډاون مینو وګورئ. هر یو یې وټاکئ، او د اړتیا وړ ساحې ډک کړئ، لکه څنګه چې په لاندې شکل کې ښودل شوي.
5. خوندي کړئ files او د دندې بشپړولو وروسته د Scope Editor بند کړئ.

• زه څنګه په خپل ډیزاین کې د ساعت بفر داخل کړم؟ (یوه پوښتنه وکړئ)
  د ساعت بفر داخلولو لپاره syn_insert_buffer صفت وکاروئ. د ترکیب وسیله د پلورونکي ځانګړي ارزښتونو سره سم چې تاسو یې مشخص کوئ د ساعت بفر داخلوي. صفت په مثالونو کې پلي کیدی شي.
  د ځانګړتیاوو د کارولو په اړه د نورو معلوماتو لپاره، د مایکروچپ کاروونکي لارښود لپاره Synplify Pro وګورئ.
• زه څنګه کولی شم د نړیوال ساعت بفرونو شمیر زیات کړم چې زما په ډیزاین کې کارول کیږي؟ (یوه پوښتنه وکړئ)
  په SCOPE کې د syn_global_buffers خاصیت وکاروئ ترڅو د نړیوال بفر شمیر مشخص کړئ چې په ډیزاین کې کارول کیږي. دا د 0 او 18 ترمنځ یو عدد دی. د دې ځانګړتیا په اړه د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
• ایا زما د منطق ساتلو لپاره کومه لاره شتون لري که چیرې زما په ډیزاین کې د محصول بندرونه نه کارول کیږي؟ (یوه پوښتنه وکړئ)
  د منطق ساتلو لپاره syn_noprune خاصیت وکاروئ که چیرې د محصول بندرونه په ډیزاین کې نه کارول کیږي. د مثال لپارهample: ماډل syn_noprune (a,b,c,d,x,y); /* ترکیب syn_noprune=1 */;
  د دې خاصیت په اړه د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
• ولې ترکیب زما لوړ فینوټ جال بفر شوي ساعت ته غوره کوي؟ (یوه پوښتنه وکړئ)
  د انفرادي ان پټ پورټ، جال، یا راجستر محصول لپاره د ډیفالټ (نړیوال) فین آوټ لارښود څخه د پورته کولو لپاره syn_maxfan وکاروئ. د پلي کولو اختیارونو ډیالوګ بکس کې د وسیلې پینل له لارې ډیزاین لپاره د ډیفالټ فین آؤٹ لارښود تنظیم کړئ ، یا د set_option -fanout_limit کمانډ سره
  پروژه file. د انفرادي I/Os لپاره د مختلف (محلي) ارزښت مشخص کولو لپاره syn_maxfan صفت وکاروئ.
  د دې خاصیت په اړه د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
• زه څنګه د FSM ډیزاین لپاره د syn_encoding خاصیت وکاروم؟ (یوه پوښتنه وکړئ)
  د syn_encoding خاصیت د دولتي ماشین لپاره د ډیفالټ FSM کمپیلر کوډ کولو ته مخه کوي.
  دا خاصیت یوازې هغه وخت اغیزمن کیږي کله چې د FSM کمپیلر فعال شوی وي. syn_encoding وکاروئ کله چې تاسو غواړئ په نړیواله کچه د FSM کمپیلر غیر فعال کړئ ، مګر ستاسو په ډیزاین کې د دولت راجسترونو غوره شمیر شتون لري چې تاسو یې غواړئ استخراج کړئ. په دې حالت کې، دا خاصیت د syn_state_machine لارښود سره یوازې د دې ځانګړو راجسترونو لپاره وکاروئ.
  د دې خاصیت په اړه د نورو معلوماتو لپاره، د مایکروچپ کارونکي لارښود لپاره Synplify Pro وګورئ.
• ولې Synplify یو نیټ لیست رامینځته کوي چې د وسیلې اعظمي فین آوټ څخه ډیر وي ، د دې لامل کیږي چې د نټ لیست تالیف ناکام شي؟ (یوه پوښتنه وکړئ)
  A CC میکرو، د انټي فیوز کورنیو لپاره شتون لري، یو فلیپ فلاپ عنصر دی چې د دوه C-حجرو په کارولو سره جوړ شوی. د CC میکرو CLK یا CLR پورټ خالص چلول دوه حجرې چلوي. په ځینو جالونو کې د سخت فین آوټ حد مطلوب پایلې نه ترلاسه کوي ځکه چې دا د خالص دوه چنده کولو اغیز په پام کې نیولو کې پاتې راځي.
  په RTL کوډ کې د Syn_maxfan خاصیت شامل کړئ ترڅو Synplify مجبور کړي چې یو باوري جال لیست رامینځته کړي.
  د هر CC میکرو لپاره چې د جال لخوا پرمخ وړل کیږي د اعظمي فینوټ حد ارزښت یو له مخې کم کړئ. د مثال لپارهample، د یو جال لپاره د Syn_maxfan حد 12 ته وټاکئ چې CC میکرو چلوي ترڅو فینوټ 24 یا لږ وساتي.

د رام انفرنس (یوه پوښتنه وکړئ)

دا برخه د مایکروچپ محصول کورنیو لپاره د RAM inference Synplify ملاتړ پورې اړوند پوښتنو ته ځواب ورکوي.

1. کوم مایکروچپ کورنۍ د RAM انفرنس لپاره Synplify ملاتړ کوي؟ (یوه پوښتنه وکړئ) Synplify د مایکروچپ ProASIC®، ProASIC PLUS®، ProASIC3®، SmartFusion® 2، IGLOO® 2 او ملاتړ کوي
   RTG4 ™ کورنۍ د دواړو واحد او دوه ګوني پورټ رامونو تولید کې.
2. ایا د RAM انډول په ډیفالټ ډول دی؟ (یوه پوښتنه وکړئ)
   هو، د ترکیب وسیله په اتوماتيک ډول RAM ته اشاره کوي.
3. زه څنګه کولی شم په Synplify کې د RAM تحلیل بند کړم؟ (یوه پوښتنه وکړئ)
   د syn_ramstyle خاصیت وکاروئ او خپل ارزښت یې راجستر کړئ.
   د نورو معلوماتو لپاره، د مایکروچپ حوالې لارښود لپاره Synopsys Synplify Pro وګورئ.
4. زه څنګه کولی شم Synplify infer RAM/ROM جوړ کړم؟ (یوه پوښتنه وکړئ)
   Syn_ramstyle خاصیت وکاروئ او د دې ارزښت د SmartFusion 2 او IGLOO 2 وسیلو لپاره block_ram یا LSRAM او USRAM ته وټاکئ.
   د نورو معلوماتو لپاره، د مایکروچپ حوالې لارښود لپاره Synopsys Synplify Pro وګورئ.
5. زه نشم کولی د ډیزاینر په نوې نسخه کې موجوده ډیزاین تالیف کړم. (یوه پوښتنه وکړئ)
   ممکن د RAM/PLL تشکیلاتو بدلون ممکن وي. د لیبرو پروژې مدیر کې د کتلاګ څخه د اصلي ترتیب کولو اختیارونو په خلاصولو سره خپل RAM/PLL بیا تولید کړئ ، او بیا ترکیب ، تالیف یا ترتیب کړئ.

د پایلو ساحه یا کیفیت (یوه پوښتنه وکړئ)

دا برخه د Synplify لپاره د ساحې یا کیفیت کارولو پورې اړوند پوښتنو ته ځواب ورکوي.

1. ولې د Synplify په نوې نسخه کې د ساحې کارول زیاتیږي؟ (یوه پوښتنه وکړئ)
   Synplify په هره نوې نسخه کې د غوره وخت پایلې ترلاسه کولو لپاره ډیزاین شوی. له بده مرغه، تجارت اکثرا د ساحې زیاتوالی دی.

که چیرې د ډیزاین لپاره د وخت اړتیا پوره شي، او پاتې دنده دا ده چې ډیزاین په یو ځانګړي مرحلې کې فټ کړئ، لاندې طریقې دي:

1. د بفر نقل کمولو لپاره د Fanout حد زیات کړئ.
2. د وخت اړتیا آرامولو لپاره د نړیوال فریکوینسي تنظیمات بدل کړئ.
3. د ډیزاین مطلوب کولو لپاره د سرچینو شریکول (د ډیزاین مشخص) فعال کړئ.

په Synplify کې د ساحې د ښه کولو کوم ډول تخنیک شتون لري؟  (یوه پوښتنه وکړئ) په Synplify کې د ساحې د ښه کولو لپاره لاندې تخنیکونه ترسره کړئ:

1. کله چې تاسو د پلي کولو اختیارونه تنظیم کړئ د فینوټ حد زیات کړئ. یو لوړ حد پدې معنی دی چې لږ نقل شوي منطق او لږ بفرونه چې د ترکیب په جریان کې داخل شوي، او په پایله کې کوچنۍ ساحه. برسېره پردې، لکه څنګه چې د ځای او لارې وسیلې معمولا د لوړ فینوټ جال بفر کوي، د ترکیب په جریان کې د ډیرو بفرینګ اړتیا نشته.
2. کله چې تاسو د پلي کولو اختیارونه تنظیم کړئ د سرچینو شریکولو اختیار چیک کړئ. د دې اختیار په چک کولو سره، سافټویر د هارډویر سرچینې شریکوي لکه اضافه کونکي، ضرب کونکي او کاونټرونه چیرې چې امکان ولري، او ساحه کمه کړي.
3. د لوی FSMs سره ډیزاینونو لپاره ، خړ یا ترتیب کوډ کولو سټایلونه وکاروئ ، ځکه چې دوی عموما ترټولو کوچنۍ ساحه کاروي.
4. که تاسو په CPLD کې نقشه کوئ او د ساحې اړتیاوې نه پوره کوئ، د FSMs لپاره د ډیفالټ کوډ کولو سټایل د یو ګرم پرځای ترتیب ته ترتیب کړئ.

زه څنګه د ساحې اصلاح کول غیر فعال کړم؟ (یوه پوښتنه وکړئ)
د وخت لپاره اصلاح اکثرا د ساحې د لګښت لاندې وي. د ساحې د اصلاح کولو غیر فعالولو لپاره کومه ځانګړې لاره نشته. د وخت ښه کولو لپاره لاندې کارونه ترسره کړئ او په دې توګه د ساحې کارول زیات کړئ:

1. د بیا وخت کولو اختیار فعال کړئ.
2. د پایپ لاین کولو اختیار فعال کړئ.
3. د حقیقي ډیزاین محدودیتونو څخه کار واخلئ، د اصلي هدف شاوخوا 10 څخه تر 15 سلنې پورې.
4. یو متوازن فینوټ محدودیت غوره کړئ.
   د وخت لپاره د اصلاح کولو په اړه د نورو معلوماتو لپاره، د مایکروچپ کارن لارښود لپاره Synplify Pro وګورئ.

زه څنګه د ترتیب اصلاح غیر فعال کړم؟ (یوه پوښتنه وکړئ)
د ترتیبي اصلاح کولو غیر فعالولو لپاره هیڅ روښانه تڼۍ یا چیک باکس شتون نلري. دا ځکه چې د ترتیب کولو مختلف ډولونه شتون لري چې د Synplify لخوا ترسره کیږي.
د اصلاح کولو غیر فعال کولو اختیارونو په اړه د نورو معلوماتو لپاره، د مایکروچپ حوالې لارښود لپاره Synplify Pro وګورئ.
د مثال لپارهampاو، لاندې د اصلاح کولو غیر فعالولو لپاره ځینې اختیارونه دي.

• د FSM کمپیلر غیر فعال کړئ.
• په ځینو مواردو کې د راجسترونو ساتلو لپاره د syn_preserve لارښود وکاروئ.

مهم: د پروژې مدیر د ترکیب PRJ له سره لیکي file هرکله چې تاسو ترکیب غوښتنه کوئ کله چې دا اختیار غوره کړئ.

• کومه کورنۍ د Synplify له لارې د TMR ملاتړ کوي؟ (یوه پوښتنه وکړئ)
  • دا په مایکروچپ ProASIC3/E، SmartFusion 2، او IGLOO 2 وسیلو او همدارنګه د مایکروچپ په اړه ملاتړ کیږي
  • د وړانګو زغمونکي (RT) او د وړانګو سخت شوي (RH) وسایل. تاسو کولی شئ درې اړخیز ماډل هم ترلاسه کړئ
  • د مایکروچپ د زړو انټي فیوز وسیلو کورنیو لپاره کار کولو لپاره بې ځایه (TMR) ترتیب. په هرصورت، دا د سوداګریز AX وسیلې کورنۍ کې نه ملاتړ کیږي.
  • یادونه: د مایکروچپ د RTAX وسیلې کورنۍ کې ، د TMR غوره ملاتړ پخپله د هارډویر له لارې شتون لري.
  • د Axcelerator RT وسیلو لپاره، TMR په سیلیکون کې جوړ شوی چې د ترکیبي وسیلې له لارې نرم TMR جوړوي چې د ترتیب منطق لپاره غیر ضروري دی.
• ولې TMR میکرو په SX کې کار کوي، مګر په AX کورنۍ کې نه؟ (یوه پوښتنه وکړئ)
  • د تجارتي اکسلریټر کورنۍ لپاره د Synplify ترکیب کې د سافټویر TMR ملاتړ شتون نلري، مګر دا د SX کورنۍ لپاره شتون لري. که تاسو د RTAXS وسایل کاروئ، TMR د ترتیب شوي فلیپ فلاپونو لپاره په هارډویر/آلې کې جوړ شوی.
• زه څنګه کولی شم د SX-A وسیلې لپاره TMR فعال کړم؟ (یوه پوښتنه وکړئ)
  • د SX-A وسیلې کورنۍ لپاره ، په Synplify سافټویر کې ، تاسو اړتیا لرئ په لاسي ډول وارد کړئ file د Libero IDE نصبولو فولډر کې موندل شوي، لکه:
  • C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
  • نوټ: د حکم files په Synplify پروژه کې مهم او لوړ پوړ دی file باید په ښکته کې وي.
  • تاسو کولی شئ د لوړې کچې کلیک وکړئ او ونیسئ file په Synplify پروژه کې او د tmr.vhd لاندې یې کش کړئ file.
• د Synplify کومه نسخه د نانو محصولاتو ملاتړ کوي؟ (یوه پوښتنه وکړئ)
  • د Synplify v9.6 وروسته د Synplify ټولې نسخې د نانو محصولاتو ملاتړ کوي.
• د Synplify کومه نسخه د RTAX-DSP ملاتړ چمتو کوي؟ (یوه پوښتنه وکړئ)
  • ټولې نسخې د Libero IDE v8.6 سره شاملې دي او وروسته د RTAX-DSP ملاتړ چمتو کوي.
• زه څنګه کولی شم د HDL سره IP کور جوړ کړم fileزه لرم؟ (یوه پوښتنه وکړئ)
  • د I/O بفر داخلولو پرته د EDIF شبکې لیست جوړ کړئ. دا EDIF netlist کارونکي ته د IP په توګه لیږل کیږي. کاروونکي باید دا د تور بکس په څیر چلند وکړي او په ډیزاین کې یې شامل کړي.
  • نانو وسیلې یوازې څلور نړیوال ساعت شبکې لري. زه دا محدودیت څنګه تنظیم کړم؟ (یوه پوښتنه وکړئ)
  • د محدودیت ټاکلو لپاره /* synthesis syn_global_buffers = 4*/ خاصیت وکاروئ.
• ولې زه د خپل نوي پورټ لیست نه ګورم حتی وروسته له دې چې ما د جال لیست تازه کړ؟
  (یوه پوښتنه وکړئ) که څه هم نوی بندر په ډیزاین کې اضافه شوی و، د شبکې لیست په بندر کې بفر ندی اضافه کړی ځکه چې په ډیزاین کې هیڅ منطق شتون نلري چې بندر پکې شامل وي. هغه بندرونه چې په ډیزاین کې د کوم منطق سره تړاو نلري نه ښودل شوي.
• ولې Synplify د سیټ/ری سیٹ سیګنالونو لپاره ګلوبل نه کاروي؟ (یوه پوښتنه وکړئ)
  • Synplify د ساعتونو څخه په مختلف ډول سیګنالونه تنظیم او بیا تنظیموي. Synplify نړیوال ترویج تل د ساعت سیګنالونو ته لومړیتوب ورکوي ، حتی که ځینې سیګنالونه / ری سیٹ سیګنالونه د ساعت جال په پرتله لوړ فینوټ ولري.
  • په لاسي ډول یو clkbuf انسټیټیوټ کړئ ترڅو ډاډ ترلاسه کړئ چې سیټ/ری سیٹ سیګنال نړیوال دی ، که تاسو غواړئ د دې سیګنالونو لپاره نړیواله شبکه وکاروئ.
• ولې Synplify د SDC ساعت محدودیتونه حتی د اتوماتیک محدودیتونو لپاره لیکي؟ (یوه پوښتنه وکړئ)
  دا په Synplify کې ډیفالټ چلند دی او نشي بدلیدلی. په هرصورت، تاسو کولی شئ د SDC اتوماتیک محدودیتونه په لاسي ډول د ناغوښتل شوي خنډونو ترمیم یا لرې کولو سره کنټرول کړئ.
• ولې زما داخلي ټریسټیټ منطق په سمه توګه نه ترکیب شوی؟ (یوه پوښتنه وکړئ)
  د مایکروچپ وسایل د داخلي ټریسټیټ بفرونو ملاتړ نه کوي. که Synplify په سمه توګه د داخلي ټریسټیټ سیګنالونو له سره نقشه ونه کړي، ټول داخلي ټریسټیټونه باید په لاسي ډول یو MUX ته نقشه شي.

د بیاکتنې تاریخ (یوه پوښتنه وکړئ)

د بیاکتنې تاریخ هغه بدلونونه بیانوي چې په سند کې پلي شوي. بدلونونه د بیاکتنې لخوا لیست شوي، د خورا اوسني خپرونې سره پیل کیږي.

بیاکتنه	نیټه	تفصیل
A	۹/۹۷	لاندې د دې سند A بیاکتنې کې د بدلونونو لنډیز دی. سند د مایکروچپ ټیمپلیټ ته لیږدول شوی. د سند شمیره له 60001871 څخه DS55800015A ته تازه کړه. د مایکروسمي ټول مثالونه مایکروچپ ته تازه شوي. تازه شوي برخې ولې زه نشم کولی په بیچ حالت کې Synplify پرمخ وړم؟ کوم جواز ته اړتیا لري؟ او تېروتنه: پروfile د وسیلې لپاره Synplify متقابل عمل دی او تاسو په بیچ حالت کې روان یاست: دا وسیله نشي کارول کیدی ترڅو وښیې چې په بیچ حالت کې د Synplify چلولو لپاره د سپینو زرو جواز ته اړتیا ده. د پلاټینیم جواز د سپینو زرو جواز ته بدل شو.
2.0		لاندې د دې سند د بیاکتنې 2.0 کې د بدلونونو لنډیز دی. د اکټیل ټولې اړیکې د مایکروسمي لینکونو سره تازه شوي. ټول    د IDE مثالونه د جواز ورکولو برخې څخه لیرې شوي. د لا زیاتو معلوماتو لپاره، د لایسنس ډاونلوډ نصب کول وګورئ. FAQ 3.9 اضافه شو. د لا زیاتو معلوماتو لپاره، وګورئ ایا د Synplify Pro Synthesis وسیله په ټولو لیبرو جوازونو کې ملاتړ کیږي؟ FAQ 4.1 تازه شو. د نورو معلوماتو لپاره، خبرداری وګورئ: غوره اداره لا نه ده ټاکل شوې. FAQ 4.4 تازه شو. د نورو معلوماتو لپاره، تېروتنه وګورئ: پروfile د وسیلې لپاره Synplify متقابل عمل دی او تاسو په بیچ حالت کې روان یاست: دا وسیله نشي کارول کیدی. FAQ 5.5 تازه شو. د نورو معلوماتو لپاره، وګورئ چې څنګه کولی شم په Synplify کې یو خاصیت اضافه کړم؟
1.0		دا د سند لومړۍ خپرونه وه.

د مایکروچپ FPGA ملاتړ

د مایکروچپ FPGA محصولاتو ګروپ خپل محصولات د مختلف ملاتړ خدماتو سره ملاتړ کوي ، پشمول د پیرودونکي خدمت ، د پیرودونکي تخنیکي ملاتړ مرکز ، a webسایټ، او په ټوله نړۍ کې د پلور دفترونه. پیرودونکو ته وړاندیز کیږي چې د ملاتړ سره تماس نیولو دمخه د مایکروچپ آنلاین سرچینو څخه لیدنه وکړي ځکه چې دا خورا احتمال لري چې د دوی پوښتنې لا دمخه ځواب شوي وي.
له لارې د تخنیکي ملاتړ مرکز سره اړیکه ونیسئ webپه سایټ کې www.microchip.com/support  د FPGA وسیلې برخې شمیره په ګوته کړئ ، د مناسب قضیې کټګورۍ غوره کړئ ، او ډیزاین اپلوډ کړئ fileد تخنیکي مالتړ قضیه رامینځته کولو پرمهال.
د غیر تخنیکي محصول مالتړ لپاره د پیرودونکي خدماتو سره اړیکه ونیسئ، لکه د محصول قیمت، د محصول لوړول، تازه معلومات، د امر حالت، او واک ورکول.

• د شمالي امریکا څخه، 800.262.1060 ته زنګ ووهئ
• د نورې نړۍ څخه، 650.318.4460 ته زنګ ووهئ
• فکس، د نړۍ له هر ځای څخه، 650.318.8044

د مایکروچپ معلومات

سوداګریزې نښې
د "Microchip" نوم او لوګو، د "M" لوگو، او نور نومونه، لوګو، او برانډونه د مایکروچپ ټیکنالوژۍ شرکت یا د هغې تړلو او / یا په متحده ایالاتو او / یا نورو هیوادونو کې د فرعي شرکتونو راجستر شوي او غیر راجستر شوي سوداګریزې نښې دي ("Microchip) سوداګریزې نښې"). د مایکروچپ سوداګریزې نښې په اړه معلومات موندل کیدی شي https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

قانوني خبرتیا

• دا خپرونه او معلومات دلته یوازې د مایکروچپ محصولاتو سره کارول کیدی شي، پشمول ستاسو د غوښتنلیک سره د مایکروچپ محصولاتو ډیزاین، ازموینه او یوځای کول. د دې معلوماتو کارول
  په بل ډول د دې شرایطو څخه سرغړونه کوي. د وسیلې غوښتنلیکونو په اړه معلومات یوازې ستاسو د اسانتیا لپاره چمتو شوي او ممکن د تازه معلوماتو لخوا ځای په ځای شي. دا ستاسو مسؤلیت دی چې ډاډ ترلاسه کړئ چې ستاسو غوښتنلیک ستاسو د ځانګړتیاو سره سمون لري. د اضافي ملاتړ لپاره د خپل ځایي مایکروچپ پلور دفتر سره اړیکه ونیسئ یا اضافي ملاتړ ترلاسه کړئ www.microchip.com/en-us/support/design-help/client-support-services
• دا معلومات د مایکروچپ لخوا چمتو شوي "لکه څنګه چې دي". مایکروچپ هیڅ ډول استازیتوب یا تضمین نه کوي که څرګند یا ضمیمه وي، لیکل شوي یا شفاهي، قانوني یا بل ډول، د معلوماتو پورې اړه لري په شمول مګر محدود نه وي غیر سرغړونې، د سوداګرۍ وړتیا، او د یو ځانګړي هدف لپاره فټنس، یا د دې حالت، کیفیت، یا فعالیت پورې اړوند تضمینونه.
• په هیڅ صورت کې به مایکروچپ د هر ډول غیر مستقیم، ځانګړي، مجازاتو، تصادفي، یا په پایله کې د زیان، زیان، لګښت، یا هر ډول لګښت لپاره مسؤل نه وي چې د امریکا د متحده ایالاتو لپاره، د امریکا د متحده ایالاتو لپاره اړونده وي. حتی که مایکروچیپ ته د امکان په اړه مشوره ورکړل شوې وي یا زیانونه د وړاندوینې وړ وي. د قانون لخوا په بشپړه توګه اجازه ورکړل شوې، د معلوماتو یا د هغې کارول به د ټولو ادعاګانو په اړه د مایکروچپ بشپړ مسؤلیت په هره طریقه کې د فیسونو له مقدار څخه زیات نه وي، که تاسو په هر صورت کې وي، د معلوماتو لپاره مایکروچپ.
  د ژوند مالتړ او / یا خوندیتوب غوښتنلیکونو کې د مایکروچپ وسیلو کارول په بشپړ ډول د پیرودونکي په خطر کې دي ، او پیرودونکي موافق دي چې د دې ډول کارونې په پایله کې د هر ډول زیانونو ، ادعاګانو ، سوټونو یا لګښتونو څخه بې ضرر مایکروچپ دفاع ، جبران او ساتي. هیڅ جوازونه، په ښکاره یا بل ډول، د مایکروچپ د فکري ملکیت حقونو الندې، پرته لدې چې بل ډول ویل شوي وي.

د مایکروچپ وسیلو کوډ محافظت ځانګړتیا
په مایکروچپ محصولاتو کې د کوډ محافظت ځانګړتیا لاندې توضیحات یاد کړئ:

• د مایکروچپ محصولات د دوی ځانګړي مایکروچپ ډیټا شیټ کې موجود مشخصات پوره کوي.
• مایکروچپ باور لري چې د محصولاتو کورنۍ خوندي ده کله چې په مطلوب ډول کارول کیږي، په عملیاتي ځانګړتیاو کې، او په نورمال شرایطو کې.
• مایکروچپ ارزښتونه لري او په کلکه د خپل فکري ملکیت حقونه ساتي. د مایکروچپ محصولاتو د کوډ محافظت ځانګړتیاو څخه د سرغړونې هڅې په کلکه منع دي او ممکن د ډیجیټل ملیونیم کاپي حق قانون څخه سرغړونه وکړي.
• نه مایکروچپ او نه کوم بل سیمیکمډکټر جوړونکی کولی شي د دې کوډ امنیت تضمین کړي. د کوډ محافظت پدې معنی ندي چې موږ تضمین کوو چې محصول "نه ماتیدونکی" دی. د کوډ محافظت په دوامداره توګه وده کوي. مایکروچپ ژمن دی چې په دوامداره توګه زموږ د محصولاتو د کوډ محافظت ځانګړتیاو ته وده ورکړي.

اسناد / سرچینې

MICROCHIP Synopsys Synplify Pro ME [pdf] د کارونکي لارښود Synopsys Synplify Pro ME، Synplify Pro ME، Pro ME

حوالې

• د کارن لارښود