MICROCHIP Synopsys Synplify Pro ME User Manual

Swaraview
Synopsys Synplify minangka alat sintesis logika sing dirancang kanggo piranti FPGA lan CPLD. Iki nampa input tingkat dhuwur ing basa Verilog lan VHDL lan ngowahi desain dadi netlist cilik lan kinerja dhuwur.

Input Desain
Tulis desain sampeyan ing Verilog utawa VHDL nggunakake sintaks standar industri.

Proses Sintesis
Gunakake Synplify utawa Synplify Pro kanggo mbukak proses sintesis ing desain sampeyan. Alat kasebut bakal ngoptimalake desain kanggo piranti target FPGA utawa CPLD.

Verifikasi Output
Sawise sintesis, alat kasebut ngasilake netlist VHDL lan Verilog.
Sampeyan bisa simulasi netlist iki kanggo verifikasi fungsi desain.

FAQ

Apa sing ditindakake Synplify?
Synplify lan Synplify Pro minangka alat sintesis logika kanggo piranti FPGA lan CPLD. Synplify Pro nawakake fitur canggih kanggo ngatur lan ngoptimalake FPGA kompleks.

Pambuka kanggo Synopsys Synplify (Ask a Question)

Dokumen iki menehi jawaban kanggo pitakonan sing kerep ditakoni (FAQ) sing ana gandhengane karo alat Synopsys® Synplify®, lan integrasi karo Microchip's Libero® SoC Design Suite. Dokumen iki nyakup topik kayata lisensi, pesen kesalahan lan optimasi sintesis. Dokumen iki dimaksudake kanggo mbantu pangguna nggunakake Synplify kanggo desain FPGA kanthi efektif. Iki nerangake basa HDL sing didhukung, syarat lisensi lan cara ngatasi masalah umum. Kajaba iku, dokumen alamat pitakon khusus babagan inferensi RAM, atribut, arahan lan teknik kanggo nambah area desain lan kualitas asil.

Apa sing ditindakake Synplify? (Njaluk Pitakonan)
Produk Synplify lan Synplify Pro minangka alat sintesis logika kanggo Field Programmable Gate Array (FPGA) lan Complex Programmable Logic Device (CPLD). Alat Synplify Pro minangka versi canggih saka alat Synplify, kanthi akeh fitur tambahan kanggo ngatur lan ngoptimalake FPGA kompleks. Sawetara fitur tambahan sing kasedhiya ing Synplify Pro yaiku panjelajah Finite State Machine (FSM), FSM viewer, Register re-wektu lan konversi jam gated.
Piranti kasebut nampa input tingkat dhuwur, ditulis ing basa deskripsi hardware standar industri (Verilog lan VHDL), lan nggunakake algoritma Synplicity Behavior Extracting Synthesis Technology (BEST). Dheweke ngowahi desain kasebut dadi netlist desain cilik lan kinerja dhuwur kanggo vendor teknologi populer. Piranti kasebut nulis netlist VHDL lan Verilog sawise sintesis, sing bisa disimulasi kanggo verifikasi fungsionalitas.

Basa HDL endi sing didhukung Synplify? (Njaluk Pitakonan)
Verilog 95, Verilog 2001, System Verilog IEEE® (P1800) standar, VHDL 2008, lan VHDL 93 didhukung ing Synplify. Kanggo informasi babagan konstruksi basa sing beda, deleng Synplify Pro kanggo Manual Referensi Dhukungan Basa Microchip.
Bakal Synplify nampa instantiations manual Microchip macro? (Njaluk Pitakonan)
Ya, Synplify ngemot perpustakaan makro sing dibangun kanggo kabeh macro hard Microchip kalebu gerbang logika, counter, flip-flops lan I / Os. Sampeyan bisa kanthi manual instantiate macro iki ing Verilog lan VHDL designs, lan Synplify liwat menyang netlist output.

Kepiye cara Synplify nganggo alat Microchip? (Njaluk Pitakonan)
Alat sintesis Synopsys Synplify Pro® Microchip Edition (ME) digabungake menyang Libero, sing ngidini sampeyan target lan ngoptimalake desain HDL kanthi lengkap kanggo piranti Microchip apa wae. Kaya kabeh alat Libero liyane, sampeyan bisa miwiti Synplify Pro ME langsung saka Manajer Proyek Libero.
Synplify Pro ME minangka penawaran standar ing edisi Libero. Synplify Pro ME diluncurake kanthi nggunakake eksekusi khusus ing Libero tool profile.

Instalasi Ngundhuh Lisensi (Takon Pitakonan)

Bagean iki njawab pitakon sing ana gandhengane karo prosedur instalasi lan download lisensi Synplify ing Libero.

Ing endi bisa ndownload release Synplify paling anyar? (Njaluk Pitakonan)
Synplify minangka bagean saka download Libero lan link instalasi mandiri yaiku Microchip Direct.
Versi Synplify kang dirilis karo Libero paling anyar? (Njaluk Pitakonan)
Kanggo dhaptar versi Synplify sing dirilis karo Libero, deleng Synplify Pro® ME.

Carane nganyarke kanggo versi paling anyar saka Synplify lan nggunakake ing Libero
Manajer Proyek? (Njaluk Pitakonan)
Ngundhuh lan nginstal Synplify versi paling anyar saka Microchip utawa Synopsys websitus, lan ngganti setelan sintesis ing Libero Project Manager alat profile saka Proyek Libero> Profilemenu s.
Apa aku butuh lisensi sing kapisah kanggo mbukak Synplify ing Libero? (Njaluk Pitakonan)
Ora, kabeh lisensi Libero kajaba lisensi Libero-Standalone kalebu lisensi kanggo piranti lunak Synplify.

Ing endi lan kepiye entuk lisensi kanggo Synplify? (Njaluk Pitakonan)
Kanggo njaluk lisensi gratis, deleng Kaca Lisensi banjur klik link Lisensi Piranti Lunak lan Sistem Registrasi. Ketik informasi sing dibutuhake, kalebu ID volume drive C sampeyan. Priksa manawa aplikasi nganggo drive C, sanajan iku dudu drive sing sampeyan pengin nginstal piranti lunak kasebut. Kanggo lisensi mbayar, hubungi Kantor Penjualan Microchip lokal.
Napa aku ora bisa mbukak Synplify ing mode kumpulan? Lisensi apa sing dibutuhake? (Njaluk Pitakonan)
Saka command prompt, pindhah menyang direktori ngendi project files dumunung lan ketik ing ngisor iki.
- Kanggo Libero IDE: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
- Kanggo Libero SoC: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
  Cathetan: Sampeyan kudu duwe lisensi perak kanggo mbukak Synplify ing mode kumpulan. Gawe lisensi perak gratis ing portal Microchip.

Napa lisensi Synplify ora bisa digunakake? (Njaluk Pitakonan)

Langkah-langkah kanggo mriksa fungsi lisensi kasebut yaiku:

Priksa manawa lisensi wis kadaluwarsa.
Priksa manawa LM_LICENSE_FILE disetel kanthi bener minangka variabel lingkungan pangguna windows, sing nuduhake lokasi Libero License.dat file.

Priksa manawa Libero IDE alat profile disetel menyang Synplify Pro lan fitur lisensi Synplify ora aktif ing lisensi sampeyan file.
Mangga madosi baris fitur "synplifypro_actel" ing license.dat file:
INCREMENT synplifypro_actel snpslmd 2016.09 21-November 2017 ora diitung \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. Sawise nemokake baris fitur, priksa manawa HostID bener kanggo komputer sing sampeyan gunakake.

Apa aku bisa nggunakake lisensi Synplify sing dipikolehi saka Microchip (Ask a Question)
Ora, yen sampeyan nampa lisensi Synplify saka Microchip, sampeyan mung bisa mbukak Synplify ME.

Apa alat Synplify Pro Synthesis didhukung ing kabeh lisensi Libero? (Njaluk Pitakonan)
Alat Synplify Pro Synthesis ora didhukung ing kabeh jinis Lisensi. Kanggo informasi luwih lengkap babagan lisènsi, waca Licensing Page.

Pesen Peringatan/Kesalahan (Takon Pitakonan)

Bagean iki nyedhiyakake informasi babagan macem-macem pesen kesalahan sing katon sajrone prosedur instalasi.

Pènget: Entitas paling dhuwur durung disetel! (Njaluk Pitakonan)
Pesen peringatan iki tegese Synplify ora bisa ngenali entitas paling dhuwur ing desain sampeyan, amarga kerumitan desain. Sampeyan kudu kanthi manual nemtokake jeneng entitas ndhuwur ing opsi implementasi Synplify. Gambar ing ngisor iki nuduhake mantanample. Gambar 2-1. Example Kanggo Nemtokake Jeneng Entitas Top
Bebaya babagan Register Pruning (Takon Pitakonan) Synplify ngoptimalake desain kanthi pruning sing ora digunakake, ndhaptar duplikat, jaring utawa blok. Sampeyan bisa ngontrol jumlah optimasi otomatis kanthi manual kanthi ngetrapake arahan ing ngisor iki:
• *syn_keep-njamin yen kabel disimpen sak sintesis lan kupluk ora ana optimizations tengen kabel. Arahan iki biasane digunakake kanggo ngilangi optimasi sing ora dikarepake lan kanggo njamin replikasi sing digawe kanthi manual. Kerjane mung ing jaring lan logika kombinasional.
• *syn_preserve-njamin sing ndhaftar ora optimized adoh.
• *syn_noprune-njamin sing kothak ireng ora optimized adoh nalika sawijining output ora digunakake (yaiku, nalika sawijining output ora drive logika sembarang).
Kanggo informasi luwih lengkap babagan kontrol optimasi lan dokumen Synplify, ndeleng Synplify Pro kanggo Microchip Pandhuan pangguna.
@W: FP101 |Desain duwe wolung buffer global instantiated nanging diijini mung enem (Tanya Pitakonan) @W: FP103— Pangguna bisa nggunakake syn_global_buffers kanggo nambah buffer jam global sing diidini nganti maksimal 18.
Bebaya kasebut digawe amarga Synplify ngidentifikasi luwih saka enem makro global sing instantiated ing desain kasebut. Jumlah maksimum standar jaring global sing diidinake ing Synplify saiki disetel dadi enem.
Dadi nalika alat nyoba nggunakake luwih saka enem kanggo desain iki, iku njedulake kesalahan. Sampeyan bisa nambah watesan standar kanthi manual dadi wolung (nganti 18 ing IGLOO/e, ProASIC3/E lan Fusion, lan nganti wolung lan 16 gumantung saka piranti SmartFusion 2 lan IGLOO 2) kanthi nambahake atribut sintesis sing diarani syn_global_buffers.
Kanggo example:
modul ndhuwur (clk1, clk2, d1, d2, q1, q2, reset) /* sintesis syn_global_buffers = 8 */; ……utawa arsitektur tumindak ndhuwur iku atribut syn_global_buffers : integer; atribut syn_global_buffers of behave : arsitektur punika 8; ……
Kanggo informasi luwih lengkap, ndeleng Synplify Pro kanggo Microchip Pandhuan pangguna.
Kesalahan: Profile kanggo alat Synplify interaktif lan sampeyan lagi mlaku ing mode kumpulan: alat iki ora bisa dijaluk (Takon Pitakonan)
Sampeyan kudu duwe lisensi perak kanggo mbukak Synplify ing mode kumpulan. Hubungi wakil sales Microchip lokal kanggo tuku lisensi perak. Sampeyan kudu mesthekake yen Libero Synthesis tool profile wis diatur kanggo miwiti Synplify ing mode kumpulan, yen sampeyan invoking Synplify saka ing Libero tinimbang langsung saka command prompt. Tokoh ing ngisor iki nuduhake carane njaluk Synplify saka ing Libero.
Gambar 2-2. Example kanggo Invoke Synplify saka Ing Libero
@E: CG103: "C:\PATH\code.vhd":12:13:12:13|Ekspresi ngarep-arep (Aja takon)
@E: CD488: "C:\PATH\code.vhd":14:11:14:11—EOF ing string literal
Komentar ing ngisor apa wae kajaba titik koma utawa baris anyar ora diidini ing VHDL. Loro hyphens menehi tandha wiwitan komentar, sing ora digatekake dening compiler VHDL. Komentar bisa ing baris kapisah utawa ing mburi baris. Kesalahan amarga komentar ing sawetara bagean liyane saka kode VHDL.
@E: Kesalahan Internal ing m_proasic.exe (Aja Pitakonan)
Iki dudu prilaku alat sing dikarepake. Kanggo informasi luwih lengkap, hubungi tim dhukungan Synopsys Synplify, utawa tim Dhukungan Teknis Microchip yen sampeyan ora duwe Akun Dhukungan Synopsys.
Napa pemblokiran logika saya ilang sawise sintesis? (Takon Pitakonan) Synplify ngoptimalake blok logika sing ora duwe port output eksternal.

Atribut/Direktif (Aja Pitakonan)

Bagean iki mangsuli pitakon sing ana gandhengane karo atribut lan arahan.

Kepiye carane mateni panggunaan buffer jam otomatis ing Synplify? (Njaluk Pitakonan)
Kanggo mateni buffering jam otomatis kanggo jaring utawa port input tartamtu, gunakake atribut syn_noclockbuf. Setel nilai Boolean dadi siji utawa bener kanggo mateni buffering jam otomatis.
Sampeyan bisa masang atribut iki menyang arsitektur hard utawa modul sing hirarki ora bakal dissolved sak Optimization saka port, utawa net.
Kanggo informasi luwih lengkap babagan panggunaan atribut kasebut, deleng Pandhuan pangguna Synplify Pro kanggo Microchip.
Atribut endi sing digunakake kanggo njaga registrasi? (Njaluk Pitakonan)
syn_preserve direktif digunakake kanggo ngreksa ndhaftar. Kanggo informasi luwih lengkap babagan atribut iki, deleng Pandhuan pangguna Synplify Pro kanggo Microchip.
Apa atribut syn_radhardlevel ndhukung kulawarga IGLOO lan Fusion? (Njaluk Pitakonan)
Ora, atribut syn_radhardlevel ora didhukung ing kulawarga IGLOO® lan Fusion.

Pripun mateni optimasi serial ing Synplify? (Njaluk Pitakonan)
Gunakake arahan syn_preserve kanggo mateni optimasi serial ing Synplify.
Kepiye carane bisa nambah atribut ing Synplify? (Njaluk Pitakonan)

Tindakake langkah-langkah ing ngisor iki kanggo nambah atribut ing Synplify:

Bukak Synplify saka Manajer Proyek Libero.
Klik ing File > Anyar > Watesan Desain FPGA.
Klik tab Atribut ing sisih ngisor spreadsheet.

Klik kaping pindho ing sembarang sel atribut ing spreadsheet. Sampeyan kudu ndeleng menu gulung mudhun kanthi akeh atribut sing kadhaptar. Pilih salah siji saka wong-wong mau, lan isi ing kothak sing dibutuhake, minangka ditampilake ing gambar ing ngisor iki.
Simpen ing files lan nutup Editor Scope sawise ngrampungake tugas.

Carane masang buffer jam ing desain sandi? (Njaluk Pitakonan)
Gunakake atribut syn_insert_buffer kanggo nglebokake buffer jam. Alat sintesis nglebokake buffer jam miturut nilai khusus vendor sing sampeyan nemtokake. Atribut bisa ditrapake ing conto.
Kanggo informasi luwih lengkap babagan panggunaan atribut kasebut, deleng Synplify Pro kanggo Pandhuan pangguna Microchip.

Pripun nambah jumlah buffer jam global digunakake ing desain sandi? (Njaluk Pitakonan)
Gunakake atribut syn_global_buffers ing SCOPE kanggo nemtokake jumlah buffer global sing bakal digunakake ing desain. Iki minangka integer antarane 0 lan 18. Kanggo informasi luwih lengkap babagan atribut iki, deleng Synplify Pro kanggo Pandhuan pangguna Microchip.
Apa ana cara kanggo njaga logika yen port output ora digunakake ing desainku? (Njaluk Pitakonan)
Gunakake atribut syn_noprune kanggo njaga logika yen port output ora digunakake ing desain. Kanggo example: modul syn_noprune (a,b,c,d,x,y); /* sintesis syn_noprune=1 */;
Kanggo informasi luwih lengkap babagan atribut iki, deleng Pandhuan pangguna Synplify Pro kanggo Microchip.
Napa sintesis ngoptimalake net fanout dhuwur kanggo jam buffered? (Njaluk Pitakonan)
Gunakake syn_maxfan kanggo ngilangi pandhuan fanout standar (global) kanggo port input individu, net, utawa output register. Setel panuntun fanout standar kanggo desain liwat panel piranti ing kothak dialog Opsi Implementasi, utawa nganggo perintah set_option -fanout_limit ing
proyek file. Gunakake atribut syn_maxfan kanggo nemtokake nilai (lokal) beda kanggo I / Os individu.
Kanggo informasi luwih lengkap babagan atribut iki, deleng Pandhuan pangguna Synplify Pro kanggo Microchip.

Kepiye cara nggunakake atribut syn_encoding kanggo desain FSM? (Njaluk Pitakonan)
Atribut syn_encoding ngatasi enkoding kompiler FSM standar kanggo mesin negara.
Atribut iki mung ditrapake nalika kompiler FSM diaktifake. Gunakake syn_encoding nalika sampeyan pengin mateni kompiler FSM sacara global, nanging ana sawetara dhaptar negara sing dipilih ing desain sampeyan sing pengin diekstrak. Ing kasus iki, gunakake atribut iki kanthi arahan syn_state_machine mung kanggo registrasi tartamtu.
Kanggo informasi luwih lengkap babagan atribut iki, deleng Pandhuan pangguna Synplify Pro kanggo Microchip.
Napa Synplify ngasilake netlist sing ngluwihi fanout maksimum piranti, nyebabake netlist gagal kompilasi? (Njaluk Pitakonan)
Makro CC, kasedhiya kanggo kulawarga Antifuse, minangka unsur flip-flop sing dibangun nggunakake rong sel C. Jaring sing nyopir port CLK utawa CLR saka makro CC nyopir rong sel. Watesan hard fan-metu ing jaring tartamtu ora entuk asil sing dipengini amarga gagal njupuk efek dobel net iki.
Kalebu atribut syn_maxfan ing kode RTL kanggo meksa Synplify ngasilake netlist sing bener.
Ngurangi nilai watesan fanout max siji kanggo saben CC macro mimpin dening net. Kanggo example, nyetel watesan syn_maxfan kanggo 12 kanggo net sing nyopir CC macro supaya fanout ing 24 utawa kurang.

Inferensi RAM (Ask a Question)

Bagian iki njawab pitakon sing ana gandhengane karo inferensi RAM dhukungan Synplify kanggo kulawarga produk Microchip.

Kulawarga Microchip sing ndhukung Synplify kanggo inferensi RAM? (Tanya Pitakonan) Synplify ndhukung Microchip ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 lan
Kulawarga RTG4™ ngasilake RAM siji lan loro-port.
Apa RAM inferensi ON minangka standar? (Njaluk Pitakonan)
Ya, alat sintesis kanthi otomatis nyimpulake RAM.
Kepiye carane bisa mateni inferensi RAM ing Synplify? (Njaluk Pitakonan)
Gunakake atribut syn_ramstyle lan setel nilai kanggo ndhaftar.
Kanggo informasi luwih lengkap, ndeleng Synopsys Synplify Pro kanggo Microchip Reference Manual.

Kepiye carane nggawe Synplify nyimpulake RAM / ROM? (Njaluk Pitakonan)
Gunakake atribut syn_ramstyle lan setel nilai menyang block_ram utawa LSRAM lan USRAM kanggo piranti SmartFusion 2 lan IGLOO 2.
Kanggo informasi luwih lengkap, ndeleng Synopsys Synplify Pro kanggo Microchip Reference Manual.
Aku ora bisa ngumpulake desain sing wis ana ing versi desainer sing luwih anyar. (Njaluk Pitakonan)
Bisa uga ana owah-owahan konfigurasi RAM / PLL. Gawe maneh RAM / PLL kanthi mbukak opsi konfigurasi inti saka Katalog ing Manajer Proyek Libero, lan resynthesize, kompilasi, utawa tata letak.

Area utawa Kualitas Asil (Takon Pitakonan)

Bagean iki njawab pitakon sing ana gandhengane karo wilayah utawa panggunaan kualitas kanggo Synplify.

Napa panggunaan wilayah mundhak ing versi anyar Synplify? (Njaluk Pitakonan)
Synplify dirancang kanggo entuk asil wektu sing luwih apik ing saben versi anyar. Sayange, tradeoff asring nambah wilayah.

Yen requirement wektu wis ngrambah kanggo desain, lan tugas isih kanggo pas desain ing die tartamtu, ing ngisor iki cara:

Tambah watesan Fanout kanggo nyuda replikasi buffer.

Ngganti setelan frekuensi global kanggo ngendhokke syarat wektu.
Aktifake enggo bareng sumber daya (khusus desain) kanggo ngoptimalake desain.

Teknik perbaikan area apa sing kasedhiya ing Synplify? (Anyar Pitakonan) Tindakake teknik ing ngisor iki kanggo nambah area ing Synplify:

Tambah watesan fanout nalika sampeyan nyetel opsi implementasine. Watesan sing luwih dhuwur tegese logika sing kurang direplikasi lan luwih sithik buffer sing dilebokake sajrone sintesis, lan area sing luwih cilik. Kajaba iku, minangka alat panggonan-lan-rute biasane buffer jaring fanout dhuwur, ora perlu kanggo buffering gedhe banget sak sintesis.
Priksa pilihan Nuduhake Sumber Daya nalika sampeyan nyetel opsi implementasine. Kanthi pilihan iki dicenthang, piranti lunak nuduhake sumber daya hardware kaya adders, multipliers lan counters ngendi wae bisa, lan nyilikake area.
Kanggo desain kanthi FSM gedhe, gunakake gaya enkoding abu-abu utawa sekuensial, amarga biasane nggunakake area sing paling cilik.

Yen sampeyan nggawe peta menyang CPLD lan ora nyukupi syarat wilayah, atur gaya enkoding standar kanggo FSM dadi sekuensial tinimbang siji panas.

Kepiye carane mateni optimasi area? (Njaluk Pitakonan)
Optimization kanggo wektu asring ing biaya wilayah. Ora ana cara khusus kanggo mateni optimasi area. Tindakake ing ngisor iki kanggo nambah wektu lan kanthi mangkono nambah panggunaan area:

Aktifake pilihan wektu maneh.

Aktifake pilihan Pipelining.
Gunakake kendala desain sing nyata, kira-kira 10 nganti 15 persen saka tujuan nyata.
Pilih watesan fanout imbang.
Kanggo informasi luwih lengkap babagan Optimization kanggo wektu, ndeleng Synplify Pro kanggo Microchip Pandhuan pangguna.

Kepiye carane mateni optimasi urutan? (Njaluk Pitakonan)
Ora ana tombol utawa kothak centhang sing jelas kanggo mateni optimasi sekuensial. Iki amarga ana macem-macem jinis optimasi sekuensial sing ditindakake dening Synplify.
Kanggo informasi luwih lengkap babagan opsi kanggo mateni optimasi, ndeleng Synplify Pro kanggo Microchip Reference Manual.
Kanggo example, ing ngisor iki sawetara opsi kanggo mateni optimasi.

Pateni kompiler FSM.
Gunakake arahan syn_preserve kanggo njaga ndhaptar ing kasus tartamtu.

Penting: Manajer Proyek nimpa PRJ Sintesis file saben-saben sampeyan njaluk sintesis nalika milih pilihan iki.

Kulawarga endi sing didhukung TMR liwat Synplify? (Njaluk Pitakonan)
- Didhukung ing piranti Microchip ProASIC3/E, SmartFusion 2, lan IGLOO 2 uga piranti Microchip
- Piranti Radiation Tolerant (RT) lan Radiation Hardened (RH). Sampeyan uga bisa njaluk Modul Triple
- Redundansi (TMR) setelan kanggo bisa kanggo kulawarga piranti Antifuse lawas Microchip. Nanging, ora didhukung ing kulawarga piranti AX komersial.
- Cathetan: Ing kulawarga piranti RTAX Microchip, dhukungan TMR sing luwih apik kasedhiya liwat hardware dhewe.
- Kanggo piranti Axcelerator RT, TMR dibangun ing silikon nggawe TMR alus liwat alat Sintesis sing ora perlu kanggo logika urutan.
Napa TMR macro bisa digunakake ing SX, nanging ora ing kulawarga AX? (Njaluk Pitakonan)
- Ora ana dhukungan TMR piranti lunak ing sintesis Synplify kanggo kulawarga Axcelerator komersial, nanging kasedhiya kanggo kulawarga SX. Yen sampeyan nggunakake piranti RTAXS, TMR wis dibangun ing hardware / piranti kanggo sandal jepit urutan.

Kepiye carane bisa ngaktifake TMR kanggo piranti SX-A? (Njaluk Pitakonan)
- Kanggo kulawarga piranti SX-A, ing piranti lunak Synplify, sampeyan kudu ngimpor kanthi manual file ditemokake ing folder Instalasi Libero IDE, kayata:
- C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
- Cathetan: Urutan saka files ing project Synplify penting lan ndhuwur-tingkat file kudu ing ngisor.
- Sampeyan bisa ngeklik terus tingkat ndhuwur file ing project Synplify lan seret ing ngisor tmr.vhd file.
Versi Synplify endi sing ndhukung produk nano? (Njaluk Pitakonan)
- Kabeh versi Synplify sawise Synplify v9.6 A ndhukung produk nano.
Versi Synplify sing menehi dhukungan RTAX-DSP? (Njaluk Pitakonan)
- Kabeh versi klebu karo Libero IDE v8.6 lan mengko menehi dhukungan RTAX-DSP.

Carane nggawe inti IP karo HDL fileaku duwe? (Njaluk Pitakonan)
- Nggawe netlist EDIF tanpa sisipan buffer I/O. Netlist EDIF iki dikirim menyang pangguna minangka IP. Pangguna kudu nganggep iki minangka kothak ireng lan kalebu ing desain.
- Piranti nano mung duwe papat jaringan jam global. Kepiye carane nyetel watesan iki? (Njaluk Pitakonan)
- Gunakake atribut /* synthesis syn_global_buffers = 4*/ kanggo nyetel kendala.
Napa aku ora ndeleng dhaptar port anyar sanajan aku nganyari netlist?
(Tanya Pitakonan) Sanajan port anyar ditambahake ing desain, netlist ora nambah buffer menyang port amarga ora ana logika ing desain sing kalebu port. Port sing ora ana gandhengane karo logika ing desain ora ditampilake.
Napa Synplify ora nggunakake sinyal Global kanggo Set / Reset? (Njaluk Pitakonan)
- Synplify nambani nyetel / ngreset sinyal beda saka jam. Synplify promosi global tansah menehi prioritas kanggo sinyal jam, sanajan sawetara sinyal pesawat / reset duwe fanout luwih saka jam nets.
- Kanthi manual instantiate clkbuf kanggo mesthekake yen pesawat / reset sinyal global, yen sampeyan pengin nggunakake jaringan global kanggo sinyal iki.
Napa Synplify nulis watesan jam SDC sanajan kanggo watesan otomatis? (Njaluk Pitakonan)
Iki minangka prilaku standar ing Synplify lan ora bisa diganti. Nanging, sampeyan bisa ngontrol watesan otomatis SDC kanthi ngowahi utawa mbusak watesan sing ora dikarepake kanthi manual.

Napa logika tristat internalku ora disintesis kanthi bener? (Njaluk Pitakonan)
Piranti microchip ora ndhukung buffer tristate internal. Yen Synplify ora bener remap sinyal tristate internal, kabeh tristate internal kudu dipetakan kanthi manual menyang MUX.

Riwayat Revisi (Ask a Question)

Riwayat revisi nggambarake owah-owahan sing ditindakake ing dokumen kasebut. Owah-owahan kasebut didhaptar kanthi revisi, diwiwiti saka publikasi paling anyar.

Revisi	Tanggal	Katrangan
A	12/2024	Ing ngisor iki ringkesan owah-owahan ing revisi A dokumen iki. Migrasi dokumen menyang cithakan Microchip. Nganyari nomer dokumen dadi DS60001871A saka 55800015. Kabeh Instance Microsemi dianyari menyang Microchip. Dianyari bagean Apa aku ora bisa mbukak Synplify ing mode kumpulan? Lisensi apa sing dibutuhake? lan Error: The profile kanggo alat Synplify interaktif lan sampeyan lagi mlaku ing mode kumpulan: alat iki ora bisa invoked kanggo nunjukaké sing lisènsi perak dibutuhake kanggo mbukak Synplify ing mode kumpulan. Lisensi platinium diganti dadi lisensi perak.
2.0		Ing ngisor iki ringkesan owah-owahan ing revisi 2.0 dokumen iki. Kabeh pranala Actel dianyari karo pranala Microsemi. Kabeh kedadean saka IDE dibusak saka bagean lisensi. Kanggo informasi luwih lengkap, ndeleng Licensing Download Instalasi. FAQ 3.9 ditambahake. Kanggo informasi luwih lengkap, waca Apa alat Synplify Pro Synthesis didhukung ing kabeh lisensi Libero? FAQ 4.1 dianyari. Kanggo informasi luwih lengkap, deleng Pènget: Entitas paling dhuwur durung disetel. FAQ 4.4 dianyari. Kanggo informasi luwih lengkap, waca Error: The profile kanggo alat Synplify interaktif lan sampeyan lagi mlaku ing mode kumpulan: alat iki ora bisa dijaluk. FAQ 5.5 dianyari. Kanggo informasi luwih lengkap, waca Kepiye carane nambah atribut ing Synplify?
1.0		Iki minangka publikasi pisanan saka dokumen kasebut.

Dhukungan FPGA Microchip

Klompok produk Microchip FPGA ndhukung produk karo macem-macem layanan dhukungan, kalebu Layanan Pelanggan, Pusat Dhukungan Teknis Pelanggan, a websitus, lan kantor sales donya. Pelanggan disaranake ngunjungi sumber online Microchip sadurunge ngubungi dhukungan amarga kemungkinan pitakone wis dijawab.
Hubungi Pusat Dhukungan Teknis liwat websitus ing www.microchip.com/support Sebutake nomer Komponen Piranti FPGA, pilih kategori kasus sing cocog, lan upload desain files nalika nggawe cilik support technical.
Hubungi Layanan Pelanggan kanggo dhukungan produk non-teknis, kayata rega produk, upgrade produk, informasi nganyari, status pesenan, lan wewenang.

Saka Amerika Utara, telpon 800.262.1060
Saka negara liya, hubungi 650.318.4460

Fax, saka ngendi wae ing donya, 650.318.8044

Informasi Microchip

merek dagang
Jeneng lan logo "Microchip", logo "M", lan jeneng, logo, lan merek liyane minangka merek dagang kadhaptar lan ora kadhaptar saka Microchip Technology Incorporated utawa afiliasi lan/utawa anak perusahaan ing Amerika Serikat lan/utawa negara liya ("Microchip merek dagang"). Informasi babagan Microchip Trademarks bisa ditemokake ing https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

Kabar Legal

Publikasi iki lan informasi ing kene mung bisa digunakake karo produk Microchip, kalebu kanggo ngrancang, nguji, lan nggabungake produk Microchip karo aplikasi sampeyan. Gunakake informasi iki
kanthi cara liya nglanggar syarat kasebut. Informasi babagan aplikasi piranti diwenehake mung kanggo penak lan bisa diganti karo nganyari. Sampeyan tanggung jawab kanggo mesthekake yen aplikasi sampeyan cocog karo spesifikasi sampeyan. Hubungi kantor sales Microchip lokal kanggo dhukungan tambahan utawa, entuk dhukungan tambahan ing www.microchip.com/en-us/support/design-help/client-support-services
INFORMASI IKI DISEDIAKAN BY MICROCHIP "AS IS". MICROCHIP TANPA REPRESENTASI UTAWA JAMINAN APA SAJA APA SAJA UTAWA TERSURAT, TERTULIS UTAWA LISAN, STATUTORY UTAWA LAIN, sing ana hubungane karo informasi kasebut kalebu nanging ora winates karo JAMINAN NON-INFLARITY, NON-INFRINGEMENT. TUJUAN, Utawa JAMINAN sing ana gandhengane karo KONDISI, KUALITAS, UTAWA KINERJA.

MICROCHIP ORA TANGGUH TANGGUNG JAWAB ANGGAP, KHUSUS, PUNITIF, INSIDENTAL, UTAWA KONSEQUENTIAL RUGI, RUSAK, BIAYA, UTAWA BAYARAN APA SAJA KANGGO ING INFORMASI UTAWA PENGGUNAAN, NANGUN SING DIBUAT, SANAYAN ANA KEMUNGKINAN UTAWA KERUSAKAN SING BISA DIPIKIR. TO THE FULLEST EXTENT diijini dening hukum, TANGGUNG JAWAB TOTAL MICROCHIP ING ALL CLAIMS ing sembarang cara sing ana hubungane karo informasi utawa panggunaan ora ngluwihi jumlah biaya, yen ana, sing sampeyan wis mbayar langsung menyang microchip kanggo informasi.
Panggunaan piranti Microchip ing support urip lan / utawa aplikasi safety tanggung ing resiko panuku, lan panuku setuju kanggo defend, indemnify lan terus Microchip mbebayani saka samubarang lan kabeh karusakan, claims, cocog, utawa expenses asil saka nggunakake kuwi. Ora ana lisensi sing diwenehake, kanthi implisit utawa liya, miturut hak properti intelektual Microchip kajaba kasebut.

Fitur Proteksi Kode Piranti Microchip
Elinga rincian ing ngisor iki babagan fitur perlindungan kode ing produk Microchip:

Produk Microchip cocog karo spesifikasi sing ana ing Lembar Data Microchip tartamtu.

Microchip percaya yen kulawarga produk kasebut aman nalika digunakake kanthi cara sing dikarepake, ing spesifikasi operasi, lan ing kahanan normal.
Nilai Microchip lan agresif nglindhungi hak properti intelektual sawijining. Usaha kanggo nglanggar fitur perlindungan kode produk Microchip dilarang banget lan bisa uga nglanggar Digital Millennium Copyright Act.
Microchip utawa pabrikan semikonduktor liyane ora bisa njamin keamanan kode kasebut. Proteksi kode ora ateges manawa produk kasebut "ora bisa dipecah". Proteksi kode terus berkembang. Microchip nduweni komitmen kanggo terus ningkatake fitur perlindungan kode produk kita.

Dokumen / Sumber Daya

MICROCHIP Synopsys Synplify Pro ME [pdf] Manual pangguna
Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME

Referensi

Manual pangguna

MICROCHIP Synopsys Synplify Pro ME

Pandhuan Panggunaan Produk