MICROCHIP Synopsys Synplify Pro ME

निर्दिष्टीकरणहरू

• उत्पादन नाम: Synopsys Synplify
• उत्पादन प्रकार: तर्क संश्लेषण उपकरण
• समर्थित यन्त्रहरू: FPGA र CPLD
• समर्थित भाषाहरू: Verilog र VHDL
• अतिरिक्त सुविधाहरू: FSM अन्वेषक, FSM viewएर, पुन: समय दर्ता गर्नुहोस्, गेट गरिएको घडी रूपान्तरण

उत्पादन उपयोग निर्देशन

माथिview
Synopsys Synplify FPGA र CPLD उपकरणहरूको लागि डिजाइन गरिएको तर्क संश्लेषण उपकरण हो। यसले Verilog र VHDL भाषाहरूमा उच्च-स्तरको इनपुट स्वीकार गर्दछ र डिजाइनहरूलाई सानो र उच्च-प्रदर्शन नेटलिस्टहरूमा रूपान्तरण गर्दछ।

डिजाइन इनपुट
उद्योग-मानक सिन्ट्याक्स प्रयोग गरेर Verilog वा VHDL मा आफ्नो डिजाइन लेख्नुहोस्।

संश्लेषण प्रक्रिया
तपाईंको डिजाइनमा संश्लेषण प्रक्रिया चलाउन Synplify वा Synplify Pro प्रयोग गर्नुहोस्। उपकरणले लक्ष्य FPGA वा CPLD उपकरणको लागि डिजाइनलाई अनुकूलन गर्नेछ।

आउटपुट प्रमाणिकरण
संश्लेषण पछि, उपकरणले VHDL र Verilog नेटलिस्टहरू उत्पन्न गर्दछ।
तपाईंले आफ्नो डिजाइनको कार्यक्षमता प्रमाणित गर्न यी नेटलिस्टहरू अनुकरण गर्न सक्नुहुन्छ।

FAQ

Synplify ले के गर्छ?
Synplify र Synplify Pro FPGA र CPLD उपकरणहरूको लागि तर्क संश्लेषण उपकरणहरू हुन्। Synplify Pro ले जटिल FPGA हरू प्रबन्ध गर्न र अनुकूलन गर्न उन्नत सुविधाहरू प्रदान गर्दछ।

Synopsys Synplify को परिचय (एक प्रश्न सोध्नुहोस्)

यस कागजातले Synopsys® Synplify® उपकरणसँग सम्बन्धित बारम्बार सोधिने प्रश्नहरू (FAQs) को उत्तरहरू र Microchip Libero® SoC डिजाइन सुइटसँग यसको एकीकरण प्रदान गर्दछ। यस कागजातले इजाजतपत्र, त्रुटि सन्देशहरू र संश्लेषण अनुकूलन जस्ता विषयहरू समावेश गर्दछ। यो कागजात FPGA डिजाइनहरूको लागि प्रभावकारी रूपमा Synplify प्रयोग गर्न प्रयोगकर्ताहरूलाई मद्दत गर्नको लागि हो। यसले समर्थित HDL भाषाहरू, इजाजतपत्र आवश्यकताहरू र सामान्य समस्याहरू कसरी समाधान गर्ने भनेर व्याख्या गर्दछ। थप रूपमा, कागजातले डिजाइन क्षेत्र र परिणामहरूको गुणस्तर सुधार गर्न RAM अनुमान, विशेषताहरू, निर्देशनहरू र प्रविधिहरू सम्बन्धी विशिष्ट प्रश्नहरूलाई सम्बोधन गर्दछ।

• Synplify ले के गर्छ? (एक प्रश्न सोध्नुहोस्)
  Synplify र Synplify Pro उत्पादनहरू फिल्ड प्रोग्रामेबल गेट एरे (FPGA) र कम्प्लेक्स प्रोग्रामेबल लॉजिक डिभाइस (CPLD) का लागि तर्क संश्लेषण उपकरणहरू हुन्। Synplify Pro उपकरण Synplify उपकरणको एक उन्नत संस्करण हो, जटिल FPGA हरू व्यवस्थापन र अनुकूलन गर्नका लागि धेरै अतिरिक्त सुविधाहरू सहित। Synplify Pro मा उपलब्ध केही अतिरिक्त सुविधाहरू Finite State Machine (FSM) एक्सप्लोरर, FSM हुन्। viewएर, पुन: समय र गेट गरिएको घडी रूपान्तरण दर्ता गर्नुहोस्।
  यी उपकरणहरूले उद्योग-मानक हार्डवेयर विवरण भाषाहरू (भेरिलोग र VHDL) मा लेखिएका उच्च-स्तरको इनपुट स्वीकार गर्छन्, र Synplicity Behavior Extracting Synthesis Technology (BEST) एल्गोरिदमहरू प्रयोग गर्छन्। तिनीहरू डिजाइनहरूलाई लोकप्रिय टेक्नोलोजी विक्रेताहरूको लागि सानो र उच्च-प्रदर्शन डिजाइन नेटलिस्टहरूमा रूपान्तरण गर्छन्। उपकरणहरूले संश्लेषण पछि VHDL र Verilog नेटलिस्टहरू लेख्छन्, जसलाई कार्यक्षमता प्रमाणित गर्न सिमुलेट गर्न सकिन्छ।
• कुन HDL भाषा Synplify समर्थन गर्दछ? (प्रश्न सोध्नुहोस्)
  Verilog 95, Verilog 2001, System Verilog IEEE® (P1800) मानक, VHDL 2008, र VHDL 93 Synplify मा समर्थित छन्। विभिन्न भाषा निर्माणहरूमा जानकारीको लागि, माइक्रोचिप भाषा समर्थन सन्दर्भ पुस्तिकाको लागि Synplify Pro हेर्नुहोस्।
• के Synplify माइक्रोचिप म्याक्रोको म्यानुअल इन्स्ट्यान्टियसन स्वीकार गर्नेछ? (प्रश्न सोध्नुहोस्)
  हो, Synplify मा माइक्रोचिपका सबै हार्ड म्याक्रोहरूका लागि लजिक गेट्स, काउन्टरहरू, फ्लिप-फ्लपहरू र I/Os सहित निर्मित म्याक्रो पुस्तकालयहरू समावेश छन्। तपाईंले आफ्नो Verilog र VHDL डिजाइनहरूमा यी म्याक्रोहरूलाई म्यानुअल रूपमा इन्स्ट्यान्टिएट गर्न सक्नुहुन्छ, र Synplify ले तिनीहरूलाई आउटपुट नेटलिस्टमा पठाउँछ।
• माइक्रोचिप उपकरणहरूसँग Synplify कसरी काम गर्छ? (एक प्रश्न सोध्नुहोस्)
  Synopsys Synplify Pro® Microchip Edition (ME) संश्लेषण उपकरणलाई Libero मा एकीकृत गरिएको छ, जसले तपाईंलाई कुनै पनि माइक्रोचिप उपकरणको लागि HDL डिजाइनलाई लक्षित र पूर्ण रूपमा अनुकूलन गर्न सक्षम बनाउँछ। अन्य सबै Libero उपकरणहरू जस्तै, तपाईंले Libero परियोजना प्रबन्धकबाट सिधै Synplify Pro ME सुरु गर्न सक्नुहुन्छ।
  Synplify Pro ME Libero संस्करणहरूमा मानक प्रस्ताव हो। Synplify Pro ME लाई Libero उपकरण प्रो मा एक्जिक्युटेबल स्पेसिफिकेशन बोलाएर सुरु गरिएको होfile.

लाइसेन्स डाउनलोड स्थापना (एक प्रश्न सोध्नुहोस्)

यस खण्डले Libero मा Synplify को लाइसेन्स स्थापना र डाउनलोड प्रक्रियासँग सम्बन्धित प्रश्नहरूको जवाफ दिन्छ।

1. मैले नवीनतम Synplify रिलीज कहाँ डाउनलोड गर्न सक्छु? (प्रश्न सोध्नुहोस्)
   Synplify Libero डाउनलोड को एक भाग हो र स्ट्यान्डअलोन स्थापना लिङ्क माइक्रोचिप प्रत्यक्ष हो।
2. नवीनतम Libero संग Synplify को कुन संस्करण जारी गरिएको छ? (एक प्रश्न सोध्नुहोस्)
   Libero सँग जारी गरिएको Synplify संस्करणहरूको सूचीको लागि, Synplify Pro® ME हेर्नुहोस्।
3. म कसरी Synplify को नवीनतम संस्करण मा अपग्रेड गर्न र Libero मा प्रयोग गर्न सक्छु
   परियोजना प्रबन्धक? (प्रश्न सोध्नुहोस्)
   माइक्रोचिप वा Synopsys बाट Synplify को नवीनतम संस्करण डाउनलोड र स्थापना गर्नुहोस् webसाइट, र Libero परियोजना प्रबन्धक उपकरण प्रो मा संश्लेषण सेटिङहरू परिवर्तन गर्नुहोस्file Libero परियोजना बाट > प्रोfiles मेनु।
4. के मलाई Libero मा Synplify चलाउनको लागि छुट्टै इजाजतपत्र चाहिन्छ? (प्रश्न सोध्नुहोस्)
   होइन, Libero-Standalone लाइसेन्स बाहेक सबै Libero इजाजतपत्रहरूमा Synplify सफ्टवेयरको लागि इजाजतपत्र समावेश छ।
5. म कहाँ र कसरी Synplify को लागी इजाजतपत्र प्राप्त गर्न सक्छु? (प्रश्न सोध्नुहोस्)
   नि:शुल्क लाइसेन्सको लागि आवेदन दिन, लाइसेन्सिङ पृष्ठ हेर्नुहोस् र सफ्टवेयर इजाजतपत्र र दर्ता प्रणाली लिङ्कमा क्लिक गर्नुहोस्। तपाईंको C ड्राइभको भोल्युम ID सहित आवश्यक जानकारी प्रविष्ट गर्नुहोस्। तपाइँले सफ्टवेयर स्थापना गर्न चाहनुभएको ड्राइभ नभए पनि तपाइँको C ड्राइभको साथ आवेदन गर्न निश्चित गर्नुहोस्। सशुल्क इजाजतपत्रहरूको लागि, स्थानीय माइक्रोचिप बिक्री कार्यालयमा सम्पर्क गर्नुहोस्।
6. म किन ब्याच मोडमा Synplify चलाउन सक्दिन? के लाइसेन्स चाहिन्छ? (एक प्रश्न सोध्नुहोस्)
   आदेश प्रम्प्टबाट, डाइरेक्टरीमा जानुहोस् जहाँ परियोजना files अवस्थित छन् र निम्न टाइप गर्नुहोस्।
   • Libero IDE को लागि: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
   • Libero SoC को लागि: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
     नोट: ब्याच मोडमा Synplify चलाउनको लागि तपाईंसँग सिल्वर इजाजतपत्र हुनुपर्छ। माइक्रोचिप पोर्टलमा तपाइँको नि: शुल्क चाँदी लाइसेन्स उत्पन्न गर्नुहोस्।

मेरो Synplify इजाजतपत्र किन काम गरिरहेको छैन? (एक प्रश्न सोध्नुहोस्)

इजाजतपत्रको कार्यप्रणाली जाँच गर्ने चरणहरू निम्नानुसार छन्:

1. इजाजतपत्रको म्याद सकिएको छ कि छैन जाँच गर्नुहोस्।
2. जाँच गर्नुहोस् कि LM_LICENSE_FILE विन्डोज प्रयोगकर्ता वातावरण चरको रूपमा सही रूपमा सेट गरिएको छ, जसले Libero License.dat को स्थानलाई संकेत गर्दछ। file.
3. जाँच गर्नुहोस् कि Libero IDE उपकरण प्रोfile Synplify Pro मा सेट गरिएको छ र तपाईंको इजाजतपत्रमा Synplify लाइसेन्स सुविधा सक्षम गरिएको छ file.
4. licence.dat मा "synplifypro_actel" सुविधा लाइन खोज्नुहोस् file:
   INCREMENT synplifypro_actel snpslmd 2016.09 21-nov-2017 अगणित \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
   HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. 5. सुविधा रेखा पत्ता लगाएपछि, तपाईंले प्रयोग गरिरहनुभएको कम्प्युटरको लागि HostID सही छ भनी सुनिश्चित गर्नुहोस्।

के म माइक्रोचिपबाट प्राप्त Synplify लाइसेन्स प्रयोग गर्न सक्छु (प्रश्न सोध्नुहोस्)
होइन, यदि तपाईंले माइक्रोचिपबाट Synplify लाइसेन्स प्राप्त गर्नुभयो भने, तपाईंले Synplify ME मात्र चलाउन सक्षम हुनुहुनेछ।

• के Synplify प्रो सिन्थेसिस उपकरण सबै Libero इजाजतपत्रहरूमा समर्थित छ? (एक प्रश्न सोध्नुहोस्)
  Synplify Pro Synthesis उपकरण सबै इजाजतपत्र प्रकारहरूमा समर्थित छैन। इजाजतपत्र बारे थप जानकारीको लागि, इजाजतपत्र पृष्ठ हेर्नुहोस्।

चेतावनी/त्रुटि सन्देशहरू (एक प्रश्न सोध्नुहोस्)

यो खण्डले स्थापना प्रक्रियाको क्रममा देखा पर्ने विभिन्न त्रुटि सन्देशहरूको बारेमा जानकारी प्रदान गर्दछ।

1. चेतावनी: शीर्ष इकाई अझै सेट गरिएको छैन! (प्रश्न सोध्नुहोस्)
   यो चेतावनी सन्देशको अर्थ हो कि डिजाइन जटिलताका कारण Synplify ले तपाइँको डिजाइनमा शीर्ष इकाई पहिचान गर्न सकेन। तपाईंले Synplify कार्यान्वयन विकल्पहरूमा म्यानुअल रूपमा शीर्ष इकाई नाम निर्दिष्ट गर्न आवश्यक छ। निम्न चित्रले पूर्व देखाउँछample। चित्र २-१। उदाहरणample शीर्ष निकाय नाम निर्दिष्ट गर्न
   
2. दर्ता छाँट्ने बारे चेतावनीहरू (एउटा प्रश्न सोध्नुहोस्) सिन्प्लिफाईले प्रयोग नगरिएका, नक्कल दर्ताहरू, नेट वा ब्लकहरू छाँट गरेर डिजाइनलाई अनुकूलन गर्दछ। निम्न निर्देशनहरू लागू गरेर तपाईं म्यानुअल रूपमा स्वत: अनुकूलनको मात्रा नियन्त्रण गर्न सक्नुहुन्छ:
   • *syn_keep—यदि संश्लेषण र टोपीको समयमा तार राखिएको छ भने तारमा कुनै अप्टिमाइजेसनहरू छैनन् भनी सुनिश्चित गर्दछ। यो निर्देशन सामान्यतया अनावश्यक अप्टिमाइजेसनहरू तोड्न र म्यानुअल रूपमा सिर्जना गरिएका प्रतिकृतिहरू सुनिश्चित गर्न प्रयोग गरिन्छ। यसले नेट र संयोजन तर्कमा मात्र काम गर्छ।
   • *syn_preserve — सुनिश्चित गर्दछ कि दर्ताहरू टाढा अनुकूलित छैनन्।
   • *syn_noprune—यसका आउटपुटहरू प्रयोग नगरिएको बेलामा ब्ल्याक बक्सलाई अप्टिमाइज गरिएको छैन भनेर सुनिश्चित गर्दछ (अर्थात, जब यसको आउटपुटहरूले कुनै तर्क चलाउँदैन)।
   अनुकूलन नियन्त्रण र Synplify कागजातहरूको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify प्रो हेर्नुहोस्।
3. @W: FP101 | डिजाइनमा आठ इन्स्ट्यान्टिएटेड ग्लोबल बफरहरू छन् तर अनुमति छ मात्र छ (एउटा प्रश्न सोध्नुहोस्) @W: FP103— प्रयोगकर्ताले अनुमति दिईएको विश्वव्यापी घडी बफरहरूलाई अधिकतम 18 सम्म बढाउन syn_global_buffers प्रयोग गर्न सक्छन्।
   चेतावनीहरू सिर्जना गरिएका छन् किनभने Synplify ले डिजाइनमा इन्स्ट्यान्टिएट गरिएका छ भन्दा बढी ग्लोबल म्याक्रोहरू पहिचान गरेको छ। Synplify मा अनुमति दिइएको ग्लोबल नेटको पूर्वनिर्धारित अधिकतम संख्या हाल छ मा सेट गरिएको छ।
   त्यसोभए जब उपकरणले यस डिजाइनको लागि छ भन्दा बढी प्रयोग गर्ने प्रयास गर्दछ, यसले त्रुटि उत्पन्न गर्दछ। तपाईंले म्यानुअल रूपमा पूर्वनिर्धारित सीमा आठ (IGLOO/e, ProASIC18/E र फ्युजनमा 3 सम्म, र SmartFusion 16 र IGLOO 2 यन्त्रमा आधारित आठ र 2 सम्म) syn_global_buffers भनिने संश्लेषण विशेषता थपेर बढाउन सक्नुहुन्छ।
   पूर्वका लागिampLe:
   मोड्युल शीर्ष (clk1, clk2, d1, d2, q1, q2, रिसेट) /* synthesis syn_global_buffers = 8 */; ……वा शीर्षको वास्तुकला व्यवहार भनेको syn_global_buffers : integer; व्यवहारको syn_global_buffers विशेषता : वास्तुकला 8 हो; ……
   थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
4. त्रुटि: प्रोfile उपकरणको लागि Synplify अन्तरक्रियात्मक छ र तपाइँ ब्याच मोडमा चल्दै हुनुहुन्छ: यो उपकरण बोलाउन सकिँदैन (प्रश्न सोध्नुहोस्)
   ब्याच मोडमा Synplify चलाउनको लागि तपाईंसँग चाँदीको इजाजतपत्र हुनुपर्छ। चाँदीको इजाजतपत्र खरिद गर्न स्थानीय माइक्रोचिप बिक्री प्रतिनिधिलाई सम्पर्क गर्नुहोस्। तपाईंले Libero संश्लेषण उपकरण प्रो सुनिश्चित गर्नुपर्छfile ब्याच मोडमा Synplify सुरु गर्न कन्फिगर गरिएको छ, यदि तपाइँ सिधै कमाण्ड प्रम्प्टको सट्टा Libero भित्रबाट Synplify आह्वान गर्दै हुनुहुन्छ। निम्न चित्रले Libero भित्रबाट Synplify कसरी बोलाउने भनेर देखाउँछ।
   चित्र ५-५। उदाहरणampलिबेरो भित्रबाट सिन्प्लिफाई इनभोक गर्न
   
5. @E: CG103: “C:\PATH\code.vhd”:12:13:12:13|अभिव्यक्तिको अपेक्षा गर्दै (एक प्रश्न सोध्नुहोस्)
   @E: CD488: “C:\PATH\code.vhd”:14:11:14:11—EOF स्ट्रिङ शाब्दिकमा
   VHDL मा सेमीकोलन वा नयाँ लाइन बाहेक अरू केही पछ्याउने टिप्पणीलाई अनुमति छैन। दुई हाइफनहरूले टिप्पणीको सुरुवात चिन्ह लगाउँछन्, जुन VHDL कम्पाइलरद्वारा बेवास्ता गरिएको छ। टिप्पणी छुट्टै लाइनमा वा लाइनको अन्त्यमा हुन सक्छ। त्रुटि VHDL कोड को केहि अन्य भाग मा टिप्पणी को कारण हो।
6. @E: m_proasic.exe मा आन्तरिक त्रुटि (प्रश्न सोध्नुहोस्)
   यो अपेक्षित उपकरण व्यवहार होइन। थप जानकारीको लागि, यदि तपाईंसँग Synopsys समर्थन खाता छैन भने Synopsys Synplify समर्थन टोली, वा Microchip प्राविधिक समर्थन टोलीलाई सम्पर्क गर्नुहोस्।
7. किन मेरो तर्क ब्लक संश्लेषण पछि गायब भएको छ? (एउटा प्रश्न सोध्नुहोस्) Synplify ले कुनै पनि बाहिरी आउटपुट पोर्ट नभएको कुनै पनि तर्क ब्लकलाई अप्टिमाइज गर्दछ।

विशेषताहरू/निर्देशनहरू (एक प्रश्न सोध्नुहोस्)

यस खण्डले विशेषताहरू र निर्देशनहरूसँग सम्बन्धित प्रश्नहरूको जवाफ दिन्छ।

1. म Synplify मा स्वचालित घडी बफर उपयोग कसरी बन्द गर्छु? (प्रश्न सोध्नुहोस्)
   नेट वा विशिष्ट इनपुट पोर्टहरूको लागि स्वचालित घडी बफरिङ बन्द गर्न, syn_noclockbuf विशेषता प्रयोग गर्नुहोस्। स्वचालित घडी बफरिङ बन्द गर्न बुलियन मानलाई एक वा सत्यमा सेट गर्नुहोस्।
   तपाईंले यो विशेषतालाई कडा वास्तुकला वा मोड्युलमा संलग्न गर्न सक्नुहुन्छ जसको पदानुक्रम पोर्ट, वा नेटको अप्टिमाइजेसनको क्रममा भंग हुने छैन।
   विशेषताको प्रयोगको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
2. दर्ताहरू सुरक्षित गर्न कुन विशेषता प्रयोग गरिन्छ? (एक प्रश्न सोध्नुहोस्)
   syn_preserve directive लाई दर्ता सुरक्षित गर्न प्रयोग गरिन्छ। यस विशेषताको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
3. के syn_radhardlevel विशेषताले IGLOO र फ्युजन परिवारहरूलाई समर्थन गर्छ? (प्रश्न सोध्नुहोस्)
   होइन, IGLOO® र फ्युजन परिवारहरूमा syn_radhhardlevel विशेषता समर्थित छैन।
4. म कसरी Synplify मा क्रमिक अप्टिमाइजेसन असक्षम गर्ने? (प्रश्न सोध्नुहोस्)
   Synplify मा क्रमिक अप्टिमाइजेसन असक्षम गर्न syn_preserve निर्देशन प्रयोग गर्नुहोस्।
5. म कसरी Synplify मा एक विशेषता थप्न सक्छु? (प्रश्न सोध्नुहोस्)

Synplify मा विशेषता थप्न निम्न चरणहरू प्रदर्शन गर्नुहोस्:

1. Libero परियोजना प्रबन्धकबाट Synplify सुरु गर्नुहोस्।
2. मा क्लिक गर्नुहोस् File > नयाँ > FPGA डिजाइन बाधाहरू।
3. स्प्रिेडसिटको तल रहेको विशेषताहरू ट्याबमा क्लिक गर्नुहोस्।
4. स्प्रेडसिटमा कुनै पनि विशेषता कक्षहरूमा डबल-क्लिक गर्नुहोस्। तपाईंले सूचीबद्ध धेरै विशेषताहरूसँग ड्रप-डाउन मेनु देख्नुपर्छ। ती मध्ये कुनै पनि चयन गर्नुहोस्, र तलको चित्रमा देखाइए अनुसार आवश्यक फिल्डहरू भर्नुहोस्।
5. बचत गर्नुहोस् files र कार्य पूरा गरेपछि स्कोप सम्पादक बन्द गर्नुहोस्।

• म मेरो डिजाइनमा घडी बफर कसरी घुसाउन सक्छु? (प्रश्न सोध्नुहोस्)
  घडी बफर सम्मिलित गर्न syn_insert_buffer विशेषता प्रयोग गर्नुहोस्। संश्लेषण उपकरणले तपाईंले निर्दिष्ट गर्नुभएका विक्रेता-विशिष्ट मानहरू अनुसार घडी बफर सम्मिलित गर्दछ। विशेषता उदाहरणहरूमा लागू गर्न सकिन्छ।
  विशेषताको प्रयोगको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
• म कसरी मेरो डिजाइनमा प्रयोग गरिएको ग्लोबल घडी बफरहरूको संख्या बढाउन सक्छु? (एक प्रश्न सोध्नुहोस्)
  डिजाइनमा प्रयोग गरिने विश्वव्यापी बफरहरूको संख्या निर्दिष्ट गर्न SCOPE मा syn_global_buffers विशेषता प्रयोग गर्नुहोस्। यो 0 र 18 बीचको पूर्णांक हो। यस विशेषताको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
• यदि मेरो डिजाइनमा आउटपुट पोर्टहरू प्रयोग गरिएन भने मेरो तर्क सुरक्षित गर्ने कुनै तरिका छ? (प्रश्न सोध्नुहोस्)
  यदि डिजाइनमा आउटपुट पोर्टहरू प्रयोग गरिएन भने तर्क सुरक्षित गर्न syn_noprune विशेषता प्रयोग गर्नुहोस्। पूर्वका लागिample: मोड्युल syn_noprune (a,b,c,d,x,y); /* संश्लेषण syn_noprune = 1 */;
  यस विशेषताको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
• किन संश्लेषणले मेरो उच्च फ्यानआउट नेटलाई बफर गरिएको घडीमा अनुकूलन गरिरहेको छ? (प्रश्न सोध्नुहोस्)
  व्यक्तिगत इनपुट पोर्ट, नेट, वा दर्ता आउटपुटको लागि पूर्वनिर्धारित (ग्लोबल) फ्यानआउट गाइड ओभरराइड गर्न syn_maxfan प्रयोग गर्नुहोस्। कार्यान्वयन विकल्प संवाद बाकसमा यन्त्र प्यानल मार्फत डिजाइनको लागि पूर्वनिर्धारित fanout गाइड सेट गर्नुहोस्, वा सेट_option -fanout_limit आदेशको साथ
  परियोजना file। व्यक्तिगत I/Os को लागि फरक (स्थानीय) मान निर्दिष्ट गर्न syn_maxfan विशेषता प्रयोग गर्नुहोस्।
  यस विशेषताको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
• मैले FSM डिजाइनको लागि syn_encoding विशेषता कसरी प्रयोग गर्ने? (प्रश्न सोध्नुहोस्)
  syn_encoding विशेषताले राज्य मेसिनको लागि पूर्वनिर्धारित FSM कम्पाइलर इन्कोडिङलाई ओभरराइड गर्छ।
  FSM कम्पाइलर सक्षम हुँदा मात्र यो विशेषता प्रभावकारी हुन्छ। जब तपाइँ विश्वव्यापी रूपमा FSM कम्पाइलर असक्षम गर्न चाहानुहुन्छ syn_encoding प्रयोग गर्नुहोस्, तर तपाइँको डिजाइनमा राज्य दर्ताहरूको चयन संख्या हो जुन तपाइँ निकाल्न चाहानुहुन्छ। यस अवस्थामा, ती विशिष्ट दर्ताहरूको लागि मात्र syn_state_machine निर्देशनमा यो विशेषता प्रयोग गर्नुहोस्।
  यस विशेषताको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।
• किन Synplify ले नेटलिस्ट उत्पन्न गर्छ जुन उपकरणको अधिकतम फ्यानआउट भन्दा बढी हुन्छ, जसले गर्दा नेटलिस्ट कम्पाइल गर्न असफल हुन्छ? (एक प्रश्न सोध्नुहोस्)
  CC म्याक्रो, एन्टिफ्यूज परिवारहरूका लागि उपलब्ध, दुईवटा सी-सेलहरू प्रयोग गरेर निर्मित फ्लिप-फ्लप तत्व हो। CC म्याक्रोको CLK वा CLR पोर्ट चलाउने नेटले दुईवटा कक्षहरू चलाउँदैछ। निश्चित नेटहरूमा कडा फ्यान-आउट सीमाले वांछित परिणामहरू प्राप्त गर्दैन किनभने यसले यो शुद्ध दोब्बर प्रभावलाई ध्यानमा राख्न असफल हुन्छ।
  RTL कोडमा Syn_maxfan विशेषता समावेश गर्नुहोस् Synplify लाई वैध नेटलिस्ट उत्पन्न गर्न बाध्य पार्न।
  नेटद्वारा सञ्चालित प्रत्येक CC म्याक्रोको लागि अधिकतम फ्यानआउट सीमा मान एकले घटाउनुहोस्। पूर्वका लागिample, 12 वा कममा फ्यानआउट राख्न CC म्याक्रो चलाउने नेटको लागि syn_maxfan सीमा 24 मा सेट गर्नुहोस्।

RAM अनुमान (प्रश्न सोध्नुहोस्)

यो खण्डले माइक्रोचिप उत्पादन परिवारहरूको लागि RAM inference Synplify समर्थनसँग सम्बन्धित प्रश्नहरूको जवाफ दिन्छ।

1. कुन माइक्रोचिप परिवारहरूले RAM अनुमानको लागि Synplify समर्थन गर्छन्? (प्रश्न सोध्नुहोस्) Synplify ले माइक्रोचिप ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 र समर्थन गर्दछ।
   RTG4™ परिवारहरू दुवै एकल र दोहोरो-पोर्ट RAM हरू उत्पन्न गर्नमा।
2. के पूर्वनिर्धारित रूपमा RAM अनुमान सक्रिय छ? (प्रश्न सोध्नुहोस्)
   हो, संश्लेषण उपकरणले स्वचालित रूपमा RAM को अनुमान गर्दछ।
3. म कसरी Synplify मा RAM अनुमान बन्द गर्न सक्छु? (प्रश्न सोध्नुहोस्)
   syn_ramstyle विशेषता प्रयोग गर्नुहोस् र दर्ताहरूमा यसको मान सेट गर्नुहोस्।
   थप जानकारीको लागि, माइक्रोचिप सन्दर्भ पुस्तिकाको लागि Synopsys Synplify Pro हेर्नुहोस्।
4. म कसरी Synplify infer सम्मिलित RAM/ROM बनाउन सक्छु? (प्रश्न सोध्नुहोस्)
   syn_ramstyle विशेषता प्रयोग गर्नुहोस् र SmartFusion 2 र IGLOO 2 उपकरणहरूको लागि block_ram वा LSRAM र USRAM मा यसको मान सेट गर्नुहोस्।
   थप जानकारीको लागि, माइक्रोचिप सन्दर्भ पुस्तिकाको लागि Synopsys Synplify Pro हेर्नुहोस्।
5. म डिजाइनरको नयाँ संस्करणमा अवस्थित डिजाइन कम्पाइल गर्न सक्दिन। (प्रश्न सोध्नुहोस्)
   त्यहाँ सम्भावित RAM/PLL कन्फिगरेसन परिवर्तन हुन सक्छ। Libero परियोजना प्रबन्धकको क्याटलगबाट कोर कन्फिगरेसन विकल्पहरू खोलेर आफ्नो RAM/PLL पुन: उत्पन्न गर्नुहोस्, र पुन: संश्लेषण, कम्पाइल, वा लेआउट गर्नुहोस्।

नतिजाको क्षेत्र वा गुणस्तर (एक प्रश्न सोध्नुहोस्)

यो खण्डले Synplify को लागि क्षेत्र वा गुणस्तर प्रयोग सम्बन्धित प्रश्नहरूको जवाफ दिन्छ।

1. किन Synplify को नयाँ संस्करणमा क्षेत्र उपयोग बढ्छ? (प्रश्न सोध्नुहोस्)
   Synplify हरेक नयाँ संस्करणमा राम्रो समय परिणामहरू प्राप्त गर्न डिजाइन गरिएको हो। दुर्भाग्यवश, ट्रेडअफ प्रायः क्षेत्र वृद्धि हो।

यदि समयको आवश्यकता डिजाइनको लागि प्राप्त भयो भने, र बाँकी कार्य एक विशिष्ट डाइमा डिजाइन फिट गर्न हो, निम्न विधिहरू छन्:

1. बफर प्रतिकृति कम गर्न Fanout सीमा बढाउनुहोस्।
2. समयको आवश्यकतालाई आराम गर्न ग्लोबल फ्रिक्वेन्सी सेटिङहरू परिवर्तन गर्नुहोस्।
3. डिजाइन अप्टिमाइज गर्न संसाधन साझेदारी (डिजाइन विशिष्ट) खोल्नुहोस्।

Synplify मा कुन प्रकारको क्षेत्र सुधार प्रविधि उपलब्ध छ?  (एउटा प्रश्न सोध्नुहोस्) Synplify मा क्षेत्र सुधार गर्न निम्न प्रविधिहरू प्रदर्शन गर्नुहोस्:

1. तपाईंले कार्यान्वयन विकल्पहरू सेट गर्दा फ्यानआउट सीमा बढाउनुहोस्। उच्च सीमा भनेको कम प्रतिकृत तर्क र संश्लेषणको समयमा सम्मिलित कम बफरहरू, र फलस्वरूप सानो क्षेत्र हो। थप रूपमा, स्थान-र-रूट उपकरणहरूले सामान्यतया उच्च फ्यानआउट जालहरू बफर गर्ने रूपमा, संश्लेषणको क्रममा अत्यधिक बफरिङको आवश्यकता पर्दैन।
2. तपाईंले कार्यान्वयन विकल्पहरू सेट गर्दा संसाधन साझेदारी विकल्प जाँच गर्नुहोस्। यो विकल्प जाँच गरिएपछि, सफ्टवेयरले जहाँ सम्भव भएसम्म एडडर, मल्टिप्लायर र काउन्टरहरू जस्ता हार्डवेयर स्रोतहरू साझेदारी गर्दछ, र क्षेत्रलाई न्यूनतम गर्दछ।
3. ठूला FSM हरू भएका डिजाइनहरूका लागि, खरानी वा क्रमिक इन्कोडिङ शैलीहरू प्रयोग गर्नुहोस्, किनभने तिनीहरू सामान्यतया सबैभन्दा सानो क्षेत्र प्रयोग गर्छन्।
4. यदि तपाइँ CPLD मा म्याप गर्दै हुनुहुन्छ र क्षेत्र आवश्यकताहरू पूरा गर्नुहुन्न भने, FSM को लागि पूर्वनिर्धारित एन्कोडिङ शैली एक तातोको सट्टा अनुक्रमिकमा सेट गर्नुहोस्।

म कसरी क्षेत्र अनुकूलन असक्षम गर्ने? (प्रश्न सोध्नुहोस्)
समयको लागि अनुकूलन प्रायः क्षेत्रको खर्च अन्तर्गत हुन्छ। क्षेत्र अनुकूलन असक्षम गर्ने कुनै विशेष तरिका छैन। समय सुधार गर्न र यसरी क्षेत्रको उपयोग बढाउन निम्न कार्यहरू गर्नुहोस्:

1. पुन: समय विकल्प सक्षम गर्नुहोस्।
2. पाइपलाइनिङ विकल्प सक्षम गर्नुहोस्।
3. यथार्थवादी डिजाइन बाधाहरू प्रयोग गर्नुहोस्, वास्तविक लक्ष्यको लगभग 10 देखि 15 प्रतिशत।
4. सन्तुलित फ्यानआउट बाधा चयन गर्नुहोस्।
   समयको लागि अप्टिमाइजेसनको बारेमा थप जानकारीको लागि, माइक्रोचिप प्रयोगकर्ता गाइडको लागि Synplify Pro हेर्नुहोस्।

म कसरी क्रमिक अप्टिमाइजेसन असक्षम पार्न सक्छु? (एक प्रश्न सोध्नुहोस्)
अनुक्रमिक अप्टिमाइजेसन असक्षम गर्न कुनै स्पष्ट बटन वा चेकबक्स छैन। यो किनभने त्यहाँ विभिन्न प्रकारका अनुक्रमिक अनुकूलनहरू छन् जुन Synplify द्वारा प्रदर्शन गरिन्छ।
अप्टिमाइजेसन असक्षम गर्ने विकल्पहरूको बारेमा थप जानकारीको लागि, माइक्रोचिप सन्दर्भ म्यानुअलको लागि Synplify Pro हेर्नुहोस्।
पूर्वका लागिample, निम्न अनुकूलन असक्षम गर्न केहि विकल्पहरू छन्।

• FSM कम्पाइलर असक्षम गर्नुहोस्।
• केहि केसहरूमा दर्ताहरू राख्नको लागि syn_preserve निर्देशन प्रयोग गर्नुहोस्।

महत्त्वपूर्ण: परियोजना प्रबन्धकले सिन्थेसिस PRJ लाई ओभरराइट गर्छ file यो विकल्प छनोट गर्दा प्रत्येक पटक तपाईंले संश्लेषण आह्वान गर्नुहुन्छ।

• कुन परिवार TMR Synplify मार्फत समर्थित छ? (एक प्रश्न सोध्नुहोस्)
  • यो माइक्रोचिप ProASIC3/E, SmartFusion 2, र IGLOO 2 यन्त्रहरू साथै माइक्रोचिपमा समर्थित छ।
  • विकिरण सहनशील (RT) र विकिरण कठोर (RH) उपकरणहरू। तपाइँ ट्रिपल मोड्युल पनि प्राप्त गर्न सक्नुहुन्छ
  • माइक्रोचिपको पुरानो एन्टिफ्यूज उपकरण परिवारहरूको लागि काम गर्ने रिडन्डन्सी (TMR) सेटिङ। यद्यपि, यो व्यावसायिक AX उपकरण परिवारमा समर्थित छैन।
  • नोट: माइक्रोचिपको RTAX उपकरण परिवारमा, राम्रो TMR समर्थन हार्डवेयर मार्फत उपलब्ध छ।
  • Axcelerator RT यन्त्रहरूका लागि, TMR लाई सिलिकनमा बनाइएको छ जसलाई सिन्थेसिस उपकरण मार्फत नरम TMR बनाउने क्रमिक तर्कको लागि अनावश्यक छ।
• किन TMR म्याक्रो SX मा काम गरिरहेको छ, तर AX परिवारमा छैन? (प्रश्न सोध्नुहोस्)
  • व्यावसायिक एक्सेलेरेटर परिवारको लागि Synplify संश्लेषणमा कुनै सफ्टवेयर TMR समर्थन छैन, तर यो SX परिवारको लागि उपलब्ध छ। यदि तपाइँ RTAXS यन्त्रहरू प्रयोग गर्दै हुनुहुन्छ भने, TMR लाई अनुक्रमिक फ्लिप-फ्लपहरूको लागि हार्डवेयर/उपकरणमा निर्मित गरिएको छ।
• म कसरी SX-A उपकरणको लागि TMR सक्षम गर्न सक्छु? (प्रश्न सोध्नुहोस्)
  • SX-A उपकरण परिवारको लागि, Synplify सफ्टवेयरमा, तपाईंले म्यानुअल रूपमा आयात गर्न आवश्यक छ file Libero IDE स्थापना फोल्डरमा फेला पर्यो, जस्तै:
  • C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd।
  • नोट: को आदेश fileSynplify परियोजना मा s महत्त्वपूर्ण र शीर्ष-स्तर छ file तल हुनुपर्छ।
  • तपाईं शीर्ष-स्तर क्लिक गरेर होल्ड गर्न सक्नुहुन्छ file Synplify परियोजनामा ​​र tmr.vhd तल तान्नुहोस् file.
• Synplify को कुन संस्करणले नैनो उत्पादनहरूलाई समर्थन गर्छ? (प्रश्न सोध्नुहोस्)
  • Synplify v9.6 पछि Synplify को सबै संस्करणहरूले नैनो उत्पादनहरूलाई समर्थन गर्दछ।
• Synplify को कुन संस्करणले RTAX-DSP समर्थन प्रदान गर्दछ? (प्रश्न सोध्नुहोस्)
  • Libero IDE v8.6 सँग समावेश गरिएका सबै संस्करणहरू र पछि RTAX-DSP समर्थन प्रदान गर्दछ।
• म कसरी HDL को साथ आईपी कोर सिर्जना गर्छु fileके मसँग छ? (प्रश्न सोध्नुहोस्)
  • I/O बफर सम्मिलन बिना EDIF नेटलिस्ट सिर्जना गर्नुहोस्। यो EDIF नेटलिस्ट प्रयोगकर्तालाई IP को रूपमा पठाइन्छ। प्रयोगकर्ताले यसलाई ब्ल्याक बक्सको रूपमा व्यवहार गर्नुपर्छ र यसलाई डिजाइनमा समावेश गर्नुपर्छ।
  • न्यानो उपकरणहरूमा केवल चार ग्लोबल घडी नेटवर्कहरू छन्। म यो बाधा कसरी सेट गर्न सक्छु? (प्रश्न सोध्नुहोस्)
  • प्रतिबन्ध सेट गर्न /* synthesis syn_global_buffers = 4*/ विशेषता प्रयोग गर्नुहोस्।
• मैले नेटलिस्ट अपडेट गरेपछि पनि किन मैले मेरो नयाँ पोर्ट सूची देखिरहेको छैन?
  (एउटा प्रश्न सोध्नुहोस्) यद्यपि नयाँ पोर्ट डिजाइनमा थपिएको थियो, नेटलिस्टले पोर्टमा बफर थपेको छैन किनभने त्यहाँ पोर्ट समावेश गर्ने डिजाइनमा कुनै तर्क थिएन। डिजाइनमा कुनै पनि तर्कसँग सम्बन्धित नभएका पोर्टहरू देखाइएको छैन।
• Synplify किन सेट/रिसेट संकेतहरूको लागि ग्लोबल प्रयोग गरिरहेको छैन? (एक प्रश्न सोध्नुहोस्)
  • Synplify घडीहरू भन्दा फरक रूपमा संकेतहरू सेट/रिसेट व्यवहार गर्दछ। Synplify ग्लोबल प्रमोशनले सधैं घडी संकेतहरूलाई प्राथमिकता दिन्छ, केही सेट/रिसेट संकेतहरूमा घडी नेटहरू भन्दा उच्च फ्यानआउट भए पनि।
  • यदि तपाइँ यी संकेतहरूको लागि ग्लोबल नेटवर्क प्रयोग गर्न चाहनुहुन्छ भने सेट/रिसेट सिग्नल विश्वव्यापी छ भनी सुनिश्चित गर्न म्यानुअल रूपमा क्ल्कबफ इन्स्ट्यान्ट गर्नुहोस्।
• किन Synplify ले स्वत: अवरोधका लागि पनि SDC घडी अवरोधहरू लेख्छ? (प्रश्न सोध्नुहोस्)
  यो Synplify मा पूर्वनिर्धारित व्यवहार हो र परिवर्तन गर्न सकिँदैन। यद्यपि, तपाईले SDC स्वत: अवरोधहरू म्यानुअल रूपमा परिमार्जन गरेर वा अनावश्यक अवरोधहरू हटाएर नियन्त्रण गर्न सक्नुहुन्छ।
• मेरो आन्तरिक ट्रिस्टेट तर्क किन सही रूपमा संश्लेषित गरिएको छैन? (प्रश्न सोध्नुहोस्)
  माइक्रोचिप उपकरणहरूले आन्तरिक ट्रिस्टेट बफरहरूलाई समर्थन गर्दैन। यदि Synplify ले आन्तरिक ट्रिस्टेट संकेतहरू सही रूपमा पुन: म्याप गर्दैन भने, सबै आन्तरिक ट्रिस्टेटहरू म्यानुअल रूपमा MUX मा म्याप गरिनुपर्छ।

संशोधन इतिहास (एउटा प्रश्न सोध्नुहोस्)

संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू संशोधनद्वारा सूचीबद्ध गरिएका छन्, सबैभन्दा हालको प्रकाशनबाट सुरु हुँदै।

संशोधन	मिति	विवरण
A	१/४	यस कागजातको संशोधन A मा परिवर्तनहरूको सारांश निम्न छ। कागजातलाई माइक्रोचिप टेम्प्लेटमा स्थानान्तरण गरियो। कागजात नम्बर 60001871 बाट DS55800015A मा अद्यावधिक गरियो। Microsemi को सबै उदाहरणहरू Microchip मा अद्यावधिक गरियो। अपडेट गरिएका खण्डहरू किन म ब्याच मोडमा Synplify चलाउन सक्दिन? के लाइसेन्स चाहिन्छ? र त्रुटि: प्रोfile उपकरणको लागि Synplify अन्तरक्रियात्मक छ र तपाइँ ब्याच मोडमा चल्दै हुनुहुन्छ: यो उपकरणलाई ब्याच मोडमा Synplify चलाउनको लागि सिल्वर इजाजतपत्र आवश्यक छ भनेर संकेत गर्न आह्वान गर्न सकिँदैन। प्लैटिनियम लाइसेन्सलाई चाँदीको लाइसेन्समा परिवर्तन गरियो।
2.0		निम्न यस कागजातको संशोधन 2.0 मा परिवर्तनहरूको सारांश हो। सबै Actel लिङ्कहरू Microsemi लिङ्कहरूसँग अद्यावधिक गरिएको थियो। सबै    IDE को उदाहरणहरू इजाजतपत्र खण्डबाट हटाइएका छन्। थप जानकारीको लागि, लाइसेन्स डाउनलोड स्थापना हेर्नुहोस्। FAQ 3.9 थपियो। थप जानकारीको लागि, सबै Libero इजाजतपत्रहरूमा Synplify Pro Synthesis उपकरण समर्थित छ? FAQ 4.1 अद्यावधिक गरिएको थियो। थप जानकारीको लागि, चेतावनी हेर्नुहोस्: शीर्ष निकाय अझै सेट गरिएको छैन। FAQ 4.4 अद्यावधिक गरिएको थियो। थप जानकारीको लागि, त्रुटि हेर्नुहोस्: प्रोfile उपकरणको लागि Synplify अन्तरक्रियात्मक छ र तपाइँ ब्याच मोडमा चल्दै हुनुहुन्छ: यो उपकरण बोलाउन सकिँदैन। FAQ 5.5 अद्यावधिक गरिएको थियो। थप जानकारीको लागि, हेर्नुहोस् म कसरी Synplify मा एक विशेषता थप्न सक्छु?
1.0		यो कागजातको पहिलो प्रकाशन थियो।

माइक्रोचिप FPGA समर्थन

माइक्रोचिप एफपीजीए उत्पादन समूहले ग्राहक सेवा, ग्राहक प्राविधिक समर्थन केन्द्र, ए सहित विभिन्न समर्थन सेवाहरूसँग आफ्ना उत्पादनहरूलाई समर्थन गर्दछ। webसाइट, र विश्वव्यापी बिक्री कार्यालयहरू। ग्राहकहरूलाई समर्थनलाई सम्पर्क गर्नु अघि माइक्रोचिप अनलाइन स्रोतहरू भ्रमण गर्न सुझाव दिइएको छ किनभने यो धेरै सम्भावना छ कि तिनीहरूका प्रश्नहरूको जवाफ पहिले नै दिइसकिएको छ।
मार्फत प्राविधिक सहयोग केन्द्रलाई सम्पर्क गर्नुहोस् webसाइट मा www.microchip.com/support  FPGA यन्त्र भाग नम्बर उल्लेख गर्नुहोस्, उपयुक्त केस कोटी चयन गर्नुहोस्, र डिजाइन अपलोड गर्नुहोस् fileप्राविधिक सहयोग केस सिर्जना गर्दा।
गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।

• उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस्
• बाँकी संसारबाट, 650.318.4460 मा कल गर्नुहोस्
• फ्याक्स, संसारको कुनै पनि ठाउँबाट, 650.318.8044

माइक्रोचिप जानकारी

ट्रेडमार्कहरू
"माइक्रोचिप" नाम र लोगो, "M" लोगो, र अन्य नामहरू, लोगोहरू, र ब्रान्डहरू माइक्रोचिप टेक्नोलोजी इन्कर्पोरेटेड वा यसका सम्बद्ध कम्पनीहरू र/वा संयुक्त राज्य अमेरिका र/वा अन्य देशहरूमा ("माइक्रोचिप) का दर्ता र दर्ता नगरिएका ट्रेडमार्कहरू हुन्। ट्रेडमार्क")। माइक्रोचिप ट्रेडमार्क सम्बन्धी जानकारी यहाँ पाउन सकिन्छ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

कानूनी सूचना

• यो प्रकाशन र यहाँको जानकारी माइक्रोचिप उत्पादनहरूसँग मात्र प्रयोग गर्न सकिन्छ, डिजाइन, परीक्षण, र तपाईंको अनुप्रयोगसँग माइक्रोचिप उत्पादनहरू एकीकृत गर्न सहित। यस जानकारी को उपयोग
  कुनै पनि अन्य तरिकाले यी सर्तहरू उल्लङ्घन गर्दछ। यन्त्र अनुप्रयोगहरू सम्बन्धी जानकारी तपाईंको सुविधाको लागि मात्र प्रदान गरिएको छ र अद्यावधिकहरूद्वारा हटाइएको हुन सक्छ। यो सुनिश्चित गर्न को लागी तपाइँको जिम्मेवारी हो कि तपाइँको आवेदन तपाइँको विशिष्टताहरु संग मिल्छ। अतिरिक्त समर्थनको लागि आफ्नो स्थानीय माइक्रोचिप बिक्री कार्यालयमा सम्पर्क गर्नुहोस् वा, मा अतिरिक्त समर्थन प्राप्त गर्नुहोस् www.microchip.com/en-us/support/design-help/client-support-services
• यो जानकारी माइक्रोचिप "जस्तो छ" द्वारा प्रदान गरिएको हो। MICROCHIP ले कुनै पनि प्रकारको कुनै प्रतिनिधित्व वा वारेन्टी गर्दैन, चाहे अभिव्यक्त वा निहित, लिखित वा मौखिक, वैधानिक वा अन्यथा, जानकारीसँग सम्बन्धित तर सीमित रूपमा सीमित छैन। गैर-उल्लंघन, व्यापारिकता, र एक विशेष उद्देश्यको लागि फिटनेस, वा यसको अवस्था, गुणस्तर, वा कार्यसम्पादनसँग सम्बन्धित वारेन्टीहरू।
• कुनै पनि हालतमा माइक्रोसिप कुनै पनि अप्रत्यक्ष, विशेष, दण्डात्मक, आकस्मिक, वा परिणामात्मक हानि, क्षति, लागत, वा कुनै पनि प्रकारको खर्चको लागि उत्तरदायी हुनेछैन जुन पनि USMEWETUS सम्बन्धी, MICROCHIP लाई सम्भाव्यताको बारेमा सल्लाह दिइएको भए पनि वा क्षतिहरू अनुमानित छन्। कानूनद्वारा अनुमति दिइएको पूर्ण हदसम्म, जानकारी वा यसको प्रयोगसँग सम्बन्धित कुनै पनि हिसाबले सबै दावीहरूमा माइक्रोचिपको पूर्ण दायित्वले शुल्कको रकम भन्दा बढि हुने छैन, यदि कुनै पनि भएमा, जानकारीको लागि माइक्रोचिप।
  जीवन समर्थन र/वा सुरक्षा अनुप्रयोगहरूमा माइक्रोचिप यन्त्रहरूको प्रयोग पूर्ण रूपमा क्रेताको जोखिममा हुन्छ, र क्रेता कुनै पनि र सबै क्षतिहरू, दावीहरू, सूटहरू, वा त्यस्ता प्रयोगको परिणामस्वरूप खर्चहरूबाट हानिरहित माइक्रोचिपलाई रक्षा गर्न, क्षतिपूर्ति गर्न र होल्ड गर्न सहमत हुन्छन्। कुनै पनि माइक्रोचिप बौद्धिक सम्पदा अधिकार अन्तर्गत कुनै पनि इजाजतपत्र, अस्पष्ट वा अन्यथा, अन्यथा भनिएको छैन।

माइक्रोचिप उपकरण कोड सुरक्षा सुविधा
माइक्रोचिप उत्पादनहरूमा कोड सुरक्षा सुविधाको निम्न विवरणहरू नोट गर्नुहोस्:

• माइक्रोचिप उत्पादनहरूले तिनीहरूको विशेष माइक्रोचिप डेटा पानामा समावेश विशिष्टताहरू पूरा गर्दछ।
• Microchip ले विश्वास गर्छ कि यसको उत्पादनहरु को परिवार सुरक्षित छ जब अभिप्रेत तरिकामा प्रयोग गरिन्छ, सञ्चालन विनिर्देशहरु भित्र, र सामान्य अवस्थामा।
• माइक्रोचिप मान र आक्रामक रूपमा यसको बौद्धिक सम्पत्ति अधिकारहरूको रक्षा गर्दछ। माइक्रोचिप उत्पादनहरूको कोड सुरक्षा सुविधाहरू उल्लङ्घन गर्ने प्रयासहरू कडा रूपमा निषेधित छन् र डिजिटल मिलेनियम प्रतिलिपि अधिकार ऐन उल्लङ्घन हुन सक्छ।
• न त माइक्रोचिप वा कुनै अन्य अर्धचालक निर्माताले यसको कोडको सुरक्षाको ग्यारेन्टी गर्न सक्छ। कोड सुरक्षाको मतलब यो होइन कि हामीले उत्पादन "अनब्रेक्बल" छ भनेर ग्यारेन्टी गरिरहेका छौं। कोड सुरक्षा निरन्तर विकसित हुँदैछ। Microchip हाम्रा उत्पादनहरूको कोड सुरक्षा सुविधाहरू निरन्तर सुधार गर्न प्रतिबद्ध छ।

कागजातहरू / स्रोतहरू

MICROCHIP Synopsys Synplify Pro ME [pdf] प्रयोगकर्ता पुस्तिका Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका