MICROCHIP Synopsys Synplify Pro ME

ຂໍ້ມູນຈໍາເພາະ

• ຊື່ຜະລິດຕະພັນ: Synopsys Synplify
• ປະເພດຜະລິດຕະພັນ: ເຄື່ອງມືການສັງເຄາະຕາມເຫດຜົນ
• ອຸປະກອນທີ່ຮອງຮັບ: FPGA ແລະ CPLD
• ພາສາທີ່ຮອງຮັບ: Verilog ແລະ VHDL
• ຄຸນສົມບັດເພີ່ມເຕີມ: FSM explorer, FSM viewer, ລົງທະບຽນເວລາໃຫມ່, ການປ່ຽນໂມງຜ່ານປະຕູ

ຄໍາແນະນໍາການນໍາໃຊ້ຜະລິດຕະພັນ

ເກີນview
Synopsys Synplify ເປັນ​ເຄື່ອງ​ມື​ສັງ​ເຄາະ​ຕາມ​ເຫດ​ຜົນ​ທີ່​ອອກ​ແບບ​ສໍາ​ລັບ​ອຸ​ປະ​ກອນ FPGA ແລະ CPLD​. ມັນຍອມຮັບການປ້ອນຂໍ້ມູນລະດັບສູງໃນພາສາ Verilog ແລະ VHDL ແລະປ່ຽນການອອກແບບເປັນ netlists ຂະຫນາດນ້ອຍແລະປະສິດທິພາບສູງ.

ການອອກແບບວັດສະດຸປ້ອນ
ຂຽນການອອກແບບຂອງທ່ານໃນ Verilog ຫຼື VHDL ໂດຍໃຊ້ syntax ມາດຕະຖານອຸດສາຫະກໍາ.

ຂະບວນການສັງເຄາະ
ໃຊ້ Synplify ຫຼື Synplify Pro ເພື່ອດໍາເນີນຂະບວນການສັງເຄາະໃນການອອກແບບຂອງທ່ານ. ເຄື່ອງມືຈະເພີ່ມປະສິດທິພາບການອອກແບບສໍາລັບອຸປະກອນ FPGA ຫຼື CPLD ເປົ້າຫມາຍ.

ການຢັ້ງຢືນຜົນຜະລິດ
ຫຼັງຈາກການສັງເຄາະ, ເຄື່ອງມືສ້າງ VHDL ແລະ Verilog netlists.
ທ່ານສາມາດຈໍາລອງ netlists ເຫຼົ່ານີ້ເພື່ອກວດສອບການເຮັດວຽກຂອງການອອກແບບຂອງທ່ານ.

FAQ

Synplify ເຮັດຫຍັງ?
Synplify ແລະ Synplify Pro ແມ່ນເຄື່ອງມືສັງເຄາະຕາມເຫດຜົນສຳລັບອຸປະກອນ FPGA ແລະ CPLD. Synplify Pro ສະເຫນີຄຸນສົມບັດຂັ້ນສູງສໍາລັບການຄຸ້ມຄອງແລະການເພີ່ມປະສິດທິພາບ FPGAs ສະລັບສັບຊ້ອນ.

ການແນະນໍາ Synopsys Synplify (ຖາມຄໍາຖາມ)

ເອກະສານນີ້ໃຫ້ຄໍາຕອບຕໍ່ຄໍາຖາມທີ່ຖືກຖາມເລື້ອຍໆ (FAQs) ທີ່ກ່ຽວຂ້ອງກັບເຄື່ອງມື Synopsys® Synplify®, ແລະການເຊື່ອມໂຍງກັບ Microchip's Libero® SoC Design Suite. ເອກະສານນີ້ກວມເອົາຫົວຂໍ້ເຊັ່ນ: ໃບອະນຸຍາດ, ຂໍ້ຄວາມສະແດງຂໍ້ຜິດພາດແລະການເພີ່ມປະສິດທິພາບການສັງເຄາະ. ເອກະສານນີ້ມີຈຸດປະສົງເພື່ອຊ່ວຍໃຫ້ຜູ້ໃຊ້ສາມາດນຳໃຊ້ Synplify ສໍາລັບການອອກແບບ FPGA ໄດ້ຢ່າງມີປະສິດທິພາບ. ມັນອະທິບາຍພາສາ HDL ທີ່ສະຫນັບສະຫນູນ, ຄວາມຕ້ອງການໃບອະນຸຍາດແລະວິທີການແກ້ໄຂບັນຫາທົ່ວໄປ. ນອກຈາກນັ້ນ, ເອກະສານດັ່ງກ່າວໄດ້ແກ້ໄຂຄໍາຖາມສະເພາະກ່ຽວກັບ RAM inference, ຄຸນລັກສະນະ, ຄໍາແນະນໍາແລະເຕັກນິກເພື່ອປັບປຸງພື້ນທີ່ການອອກແບບແລະຄຸນນະພາບຂອງຜົນໄດ້ຮັບ.

• Synplify ເຮັດຫຍັງ? (ຖາມຄຳຖາມ)
  ຜະລິດຕະພັນ Synplify ແລະ Synplify Pro ແມ່ນເຄື່ອງມືສັງເຄາະຕາມເຫດຜົນສຳລັບ Field Programmable Gate Array (FPGA) ແລະ Complex Programmable Logic Device (CPLD). ເຄື່ອງມື Synplify Pro ເປັນເວີຊັນຂັ້ນສູງຂອງເຄື່ອງມື Synplify, ມີຄຸນສົມບັດເພີ່ມເຕີມຫຼາຍຢ່າງເພື່ອຈັດການ ແລະເພີ່ມປະສິດທິພາບ FPGAs ທີ່ສັບສົນ. ບາງຄຸນສົມບັດເພີ່ມເຕີມທີ່ມີຢູ່ໃນ Synplify Pro ແມ່ນ Finite State Machine (FSM) explorer, FSM viewer, ລົງທະບຽນເວລາ re-time ແລະ gated ໂມງປ່ຽນ.
  ເຄື່ອງມືເຫຼົ່ານີ້ຍອມຮັບການປ້ອນຂໍ້ມູນລະດັບສູງ, ຂຽນໃນພາສາຄໍາອະທິບາຍຮາດແວມາດຕະຖານອຸດສາຫະກໍາ (Verilog ແລະ VHDL), ແລະນໍາໃຊ້ລະບົບການສະກັດເອົາພຶດຕິກໍາ Synplicity Behavior Synthesis Technology (BEST) algorithms. ພວກເຂົາເຈົ້າປ່ຽນການອອກແບບເຂົ້າໄປໃນບັນຊີລາຍຊື່ການອອກແບບຂະຫນາດນ້ອຍແລະປະສິດທິພາບສູງສໍາລັບຜູ້ຂາຍເຕັກໂນໂລຢີທີ່ນິຍົມ. ເຄື່ອງມືຂຽນ VHDL ແລະ Verilog netlists ຫຼັງຈາກການສັງເຄາະ, ເຊິ່ງສາມາດຖືກຈໍາລອງເພື່ອກວດສອບການເຮັດວຽກ.
• ພາສາ HDL ໃດ Synplify ຮອງຮັບ? (ຖາມຄຳຖາມ)
  Verilog 95, Verilog 2001, ມາດຕະຖານລະບົບ Verilog IEEE® (P1800), VHDL 2008, ແລະ VHDL 93 ໄດ້ຮັບການສະຫນັບສະຫນູນໃນ Synplify. ສໍາລັບຂໍ້ມູນກ່ຽວກັບໂຄງສ້າງພາສາທີ່ແຕກຕ່າງກັນ, ເບິ່ງ Synplify Pro for Microchip Language Reference Manual.
• Synplify ຈະຍອມຮັບການ instantiations ຄູ່ມືຂອງ microchip macro? (ຖາມຄຳຖາມ)
  ແມ່ນແລ້ວ, Synplify ປະກອບມີຫ້ອງສະໝຸດມະຫາພາກທີ່ສ້າງຂຶ້ນໃນຕົວສຳລັບມາໂຄຣແຂງທັງໝົດຂອງ Microchip ຮວມເຖິງ logic gates, counters, flip-flops ແລະ I/Os. ທ່ານສາມາດເຮັດໃຫ້ macro ເຫຼົ່ານີ້ທັນທີດ້ວຍຕົນເອງໃນການອອກແບບ Verilog ແລະ VHDL ຂອງທ່ານ, ແລະ Synplify ຈະສົ່ງພວກມັນຜ່ານໄປຫາບັນຊີລາຍຊື່ຜົນຜະລິດ.
• Synplify ເຮັດວຽກກັບເຄື່ອງມື Microchip ແນວໃດ? (ຖາມຄຳຖາມ)
  ເຄື່ອງມືສັງເຄາະ Synopsys Synplify Pro® Microchip Edition (ME) ໄດ້ຖືກລວມເຂົ້າກັບ Libero, ເຊິ່ງຊ່ວຍໃຫ້ທ່ານສາມາດຕັ້ງເປົ້າໝາຍ ແລະປັບແຕ່ງການອອກແບບ HDL ຢ່າງສົມບູນແບບສໍາລັບອຸປະກອນ Microchip ໃດກໍໄດ້. ເຊັ່ນດຽວກັນກັບເຄື່ອງມື Libero ອື່ນໆທັງຫມົດ, ທ່ານສາມາດເປີດຕົວ Synplify Pro ME ໂດຍກົງຈາກ Libero Project Manager.
  Synplify Pro ME ແມ່ນການສະເຫນີມາດຕະຖານໃນສະບັບ Libero. Synplify Pro ME ຖືກເປີດຕົວໂດຍການຮຽກຮ້ອງສະເພາະທີ່ສາມາດປະຕິບັດໄດ້ໃນ Libero tool profile.

ການ​ຕິດ​ຕັ້ງ​ດາວ​ໂຫຼດ​ໃບ​ອະ​ນຸ​ຍາດ (ຖາມ​ຄໍາ​ຖາມ​)

ພາກນີ້ຕອບຄໍາຖາມທີ່ກ່ຽວຂ້ອງກັບການຕິດຕັ້ງໃບອະນຸຍາດແລະຂັ້ນຕອນການດາວໂຫຼດຂອງ Synplify ໃນ Libero.

1. ຂ້ອຍສາມາດດາວໂຫລດເວີຊັນຫຼ້າສຸດຂອງ Synplify ໄດ້ຢູ່ໃສ? (ຖາມຄຳຖາມ)
   Synplify ແມ່ນສ່ວນຫນຶ່ງຂອງການດາວໂຫຼດ Libero ແລະການເຊື່ອມຕໍ່ການຕິດຕັ້ງແບບດ່ຽວແມ່ນ Microchip Direct.
2. ສະບັບໃດຂອງ Synplify ຖືກປ່ອຍອອກມາກັບ Libero ຫຼ້າສຸດ? (ຖາມຄຳຖາມ)
   ສໍາລັບບັນຊີລາຍຊື່ຂອງສະບັບ Synplify ທີ່ປ່ອຍອອກມາດ້ວຍ Libero, ເບິ່ງ Synplify Pro® ME.
3. ຂ້ອຍຈະອັບເກຣດເປັນ Synplify ເວີຊັນຫຼ້າສຸດໄດ້ແນວໃດ ແລະໃຊ້ມັນຢູ່ໃນ Libero
   ຜູ້ຈັດການໂຄງການ? (ຖາມຄຳຖາມ)
   ດາວໂຫຼດ ແລະຕິດຕັ້ງ Synplify ເວີຊັນຫຼ້າສຸດຈາກ Microchip ຫຼື Synopsys website, ແລະປ່ຽນການຕັ້ງຄ່າການສັງເຄາະໃນ Libero Project Manager profile ຈາກໂຄງການ Libero > Profiles ເມ​ນູ.
4. ຂ້ອຍຕ້ອງການໃບອະນຸຍາດແຍກຕ່າງຫາກເພື່ອດໍາເນີນການ Synplify ໃນ Libero ບໍ? (ຖາມຄຳຖາມ)
   ບໍ່, ໃບອະນຸຍາດ Libero ທັງໝົດຍົກເວັ້ນໃບອະນຸຍາດ Libero-Standalone ລວມມີໃບອະນຸຍາດສໍາລັບຊອບແວ Synplify.
5. ຂ້ອຍຈະໄດ້ຮັບໃບອະນຸຍາດ Synplify ຢູ່ໃສແລະແນວໃດ? (ຖາມຄຳຖາມ)
   ເພື່ອສະຫມັກຂໍໃບອະນຸຍາດຟຣີ, ເບິ່ງຫນ້າໃບອະນຸຍາດແລະຄລິກໃສ່ການເຊື່ອມຕໍ່ຊອບແວແລະລະບົບການລົງທະບຽນ. ໃສ່ຂໍ້ມູນທີ່ຕ້ອງການ, ລວມທັງປະລິມານ ID ຂອງໄດ C ຂອງທ່ານ. ໃຫ້ແນ່ໃຈວ່າໃຊ້ກັບໄດ C ຂອງທ່ານ, ເຖິງແມ່ນວ່າມັນບໍ່ແມ່ນໄດທີ່ທ່ານຕັ້ງໃຈຈະຕິດຕັ້ງຊອບແວ. ສຳ​ລັບ​ໃບ​ອະ​ນຸ​ຍາດ​ທີ່​ເສຍ​ເງິນ, ຕິດ​ຕໍ່​ຫາ​ຫ້ອງ​ການ​ຂາຍ Microchip ທ້ອງ​ຖິ່ນ.
6. ເປັນຫຍັງຂ້ອຍບໍ່ສາມາດເອີ້ນໃຊ້ Synplify ໃນຮູບແບບ batch? ມັນຕ້ອງການໃບອະນຸຍາດອັນໃດ? (ຖາມຄຳຖາມ)
   ຈາກຄໍາສັ່ງຄໍາສັ່ງ, ໄປຫາໄດເລກະທໍລີທີ່ໂຄງການ files ຕັ້ງຢູ່ແລະພິມດັ່ງຕໍ່ໄປນີ້.
   • ສໍາລັບ Libero IDE: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
   • ສໍາລັບ Libero SoC: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
     ຫມາຍ​ເຫດ​: ທ່ານ​ຈະ​ຕ້ອງ​ມີ​ໃບ​ອະ​ນຸ​ຍາດ​ເງິນ​ເພື່ອ​ດໍາ​ເນີນ​ການ Synplify ໃນ​ຮູບ​ແບບ batch​. ສ້າງໃບອະນຸຍາດເງິນຟຣີຂອງເຈົ້າຢູ່ Microchip portal.

ເປັນຫຍັງໃບອະນຸຍາດ Synplify ຂອງຂ້ອຍຈຶ່ງບໍ່ເຮັດວຽກ? (ຖາມຄຳຖາມ)

ຂັ້ນຕອນການກວດສອບການທໍາງານຂອງໃບອະນຸຍາດມີດັ່ງນີ້:

1. ກວດເບິ່ງວ່າໃບອະນຸຍາດຫມົດອາຍຸແລ້ວ.
2. ກວດເບິ່ງວ່າ LM_LICENSE_FILE ຖືກຕັ້ງຢ່າງຖືກຕ້ອງເປັນຕົວແປສະພາບແວດລ້ອມຂອງຜູ້ໃຊ້ windows, ເຊິ່ງຊີ້ໄປຫາສະຖານທີ່ຂອງ Libero License.dat file.
3. ກວດເບິ່ງວ່າເຄື່ອງມື Libero IDE profile ຖືກຕັ້ງເປັນ Synplify Pro ແລະຄຸນສົມບັດໃບອະນຸຍາດ Synplify ຖືກເປີດໃຊ້ໃນໃບອະນຸຍາດຂອງທ່ານ file.
4. ຊອກຫາເສັ້ນຄຸນສົມບັດ “synplifypro_actel” ໃນ license.dat file:
   INCREMENT synplifypro_actel snpslmd 2016.09 21-nov-2017 uncounted \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
   HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. 5. ຫຼັງຈາກຊອກຫາເສັ້ນຄຸນສົມບັດ, ໃຫ້ແນ່ໃຈວ່າ HostID ຖືກຕ້ອງສໍາລັບຄອມພິວເຕີທີ່ທ່ານກໍາລັງໃຊ້.

ຂ້ອຍສາມາດໃຊ້ໃບອະນຸຍາດ Synplify ທີ່ໄດ້ຮັບຈາກ Microchip (ຖາມຄໍາຖາມ)
ບໍ່, ຖ້າທ່ານໄດ້ຮັບໃບອະນຸຍາດ Synplify ຈາກ Microchip, ທ່ານພຽງແຕ່ສາມາດດໍາເນີນການ Synplify ME ເທົ່ານັ້ນ.

• ເຄື່ອງມື Synplify Pro Synthesis ຮອງຮັບຢູ່ໃນທຸກໃບອະນຸຍາດ Libero ບໍ? (ຖາມຄຳຖາມ)
  ເຄື່ອງມື Synplify Pro Synthesis ບໍ່ຮອງຮັບໃນທຸກປະເພດໃບອະນຸຍາດ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການອອກໃບອະນຸຍາດ, ເບິ່ງຫນ້າໃບອະນຸຍາດ.

ຄຳເຕືອນ/ຂໍ້ຄວາມຜິດພາດ (ຖາມຄຳຖາມ)

ພາກນີ້ໃຫ້ຂໍ້ມູນກ່ຽວກັບຂໍ້ຄວາມຄວາມຜິດພາດຕ່າງໆທີ່ປາກົດໃນລະຫວ່າງຂັ້ນຕອນການຕິດຕັ້ງ.

1. ຄຳເຕືອນ: ຍັງບໍ່ທັນໄດ້ຕັ້ງຄ່າເທື່ອ! (ຖາມຄຳຖາມ)
   ຂໍ້ຄວາມເຕືອນນີ້ຫມາຍຄວາມວ່າ Synplify ບໍ່ສາມາດລະບຸຕົວຕົນອັນດັບຕົ້ນໆໃນການອອກແບບຂອງທ່ານ, ເນື່ອງຈາກຄວາມຊັບຊ້ອນໃນການອອກແບບ. ທ່ານຈໍາເປັນຕ້ອງລະບຸຊື່ຫນ່ວຍງານສູງສຸດດ້ວຍຕົນເອງໃນຕົວເລືອກການປະຕິບັດ Synplify. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນ exampເລ. ຮູບທີ 2-1. ຕົວຢ່າງample ເພື່ອລະບຸຊື່ຫົວໜ່ວຍສູງສຸດ
   
2. ຄໍາເຕືອນກ່ຽວກັບການລົງທະບຽນ Pruning (ຖາມຄໍາຖາມ) Synplify optimizes ການອອກແບບໂດຍການ pruning ບໍ່ໄດ້ນໍາໃຊ້, ຊ້ໍາກັນ, nets ຫຼືຕັນ. ທ່ານ​ສາ​ມາດ​ຄວບ​ຄຸມ​ປະ​ລິ​ມານ​ການ​ປັບ​ອັດ​ຕະ​ໂນ​ມັດ​ດ້ວຍ​ຕົນ​ເອງ​ໂດຍ​ການ​ນໍາ​ໃຊ້​ຄໍາ​ແນະ​ນໍາ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​:
   • *syn_keep—ຮັບປະກັນວ່າຖ້າມີສາຍໄຟຖືກເກັບຮັກສາໄວ້ໃນລະຫວ່າງການສັງເຄາະ ແລະ ໝວກຈະບໍ່ມີການເພີ່ມປະສິດທິພາບໃນທົ່ວສາຍ. ຄໍາສັ່ງນີ້ປົກກະຕິແລ້ວຖືກນໍາໃຊ້ເພື່ອທໍາລາຍການເພີ່ມປະສິດທິພາບທີ່ບໍ່ຕ້ອງການແລະເພື່ອຮັບປະກັນການຈໍາລອງທີ່ສ້າງດ້ວຍຕົນເອງ. ມັນເຮັດວຽກພຽງແຕ່ຢູ່ໃນຕາຫນ່າງແລະເຫດຜົນປະສົມປະສານ.
   • *syn_preserve—ຮັບປະກັນວ່າການລົງທະບຽນບໍ່ຖືກປັບປຸງໃຫ້ເໝາະສົມ.
   • *syn_noprune—ຮັບປະກັນວ່າກ່ອງດຳຈະບໍ່ຖືກປັບໃຫ້ເໝາະສົມເມື່ອຜົນຜະລິດຂອງມັນບໍ່ໄດ້ໃຊ້ (ນັ້ນກໍຄື ເມື່ອຜົນຜະລິດຂອງມັນບໍ່ໄດ້ຂັບໄລ່ຕາມເຫດຜົນ).
   ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການຄວບຄຸມການເພີ່ມປະສິດທິພາບ ແລະ Synplify ເອກະສານ, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
3. @W: FP101 |ການອອກແບບມີແປດ buffers ທົ່ວໂລກທັນທີແຕ່ອະນຸຍາດໃຫ້ມີພຽງແຕ່ຫົກ (ຖາມຄໍາຖາມ) @W: FP103— ຜູ້ໃຊ້ສາມາດໃຊ້ syn_global_buffers ເພື່ອເພີ່ມ buffers ໂມງທົ່ວໂລກທີ່ອະນຸຍາດເປັນສູງສຸດ 18.
   ການເຕືອນໄພຖືກສ້າງຂື້ນເພາະວ່າ Synplify ໄດ້ລະບຸຫຼາຍກວ່າຫົກມະຫາພາກທົ່ວໂລກທັນທີໃນການອອກແບບ. ຈໍານວນສູງສຸດມາດຕະຖານຂອງໂລກທີ່ອະນຸຍາດໃຫ້ຢູ່ໃນ Synplify ໃນປັດຈຸບັນຖືກຕັ້ງເປັນຫົກ.
   ດັ່ງນັ້ນເມື່ອເຄື່ອງມືພະຍາຍາມໃຊ້ຫຼາຍກວ່າຫົກສໍາລັບການອອກແບບນີ້, ມັນເຮັດໃຫ້ເກີດຄວາມຜິດພາດ. ທ່ານສາມາດເພີ່ມຂີດຈຳກັດເລີ່ມຕົ້ນເປັນແປດໄດ້ດ້ວຍຕົນເອງ (ສູງສຸດ 18 ໃນ IGLOO/e, ProASIC3/E ແລະ Fusion, ແລະສູງສຸດແປດ ແລະ 16 ຂຶ້ນກັບອຸປະກອນ SmartFusion 2 ແລະ IGLOO 2) ໂດຍການເພີ່ມຄຸນສົມບັດການສັງເຄາະທີ່ເອີ້ນວ່າ syn_global_buffers.
   ຕົວຢ່າງample:
   module top (clk1, clk2, d1, d2, q1, q2, reset) /* synthesis syn_global_buffers = 8 */; ……ຫຼືສະຖາປັດຕະຍະກໍາ behave of top ແມ່ນ attribute syn_global_buffers : integer; attribute syn_global_buffers of behave : ສະຖາປັດຕະຍະກຳແມ່ນ 8; ……
   ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
4. ຜິດພາດ: ມືອາຊີບfile ສໍາ​ລັບ​ເຄື່ອງ​ມື Synplify ແມ່ນ​ໂຕ້​ຕອບ​ແລະ​ທ່ານ​ກໍາ​ລັງ​ແລ່ນ​ໃນ​ຮູບ​ແບບ batch​: ເຄື່ອງ​ມື​ນີ້​ບໍ່​ສາ​ມາດ​ໄດ້​ຮັບ​ການ​ຮຽກ​ຮ້ອງ​ໃຫ້​ມີ (ຖາມ​ຄໍາ​ຖາມ​)
   ທ່ານຕ້ອງມີໃບອະນຸຍາດເງິນເພື່ອດໍາເນີນການ Synplify ໃນຮູບແບບ batch. ຕິດຕໍ່ຕົວແທນຂາຍ Microchip ທ້ອງຖິ່ນເພື່ອຊື້ໃບອະນຸຍາດເງິນ. ທ່ານຕ້ອງຮັບປະກັນວ່າເຄື່ອງມື Libero Synthesis profile ຖືກຕັ້ງຄ່າໃຫ້ເປີດ Synplify ໃນຮູບແບບ batch, ຖ້າທ່ານກໍາລັງເອີ້ນ Synplify ຈາກພາຍໃນ Libero ແທນທີ່ຈະໂດຍກົງຈາກຄໍາສັ່ງ. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນວິທີການເອີ້ນ Synplify ຈາກພາຍໃນ Libero.
   ຮູບ 2-2. ຕົວຢ່າງample ກັບ Invoke Synplify ຈາກພາຍໃນ Libero
   
5. @E: CG103: “C:\PATH\code.vhd”:12:13:12:13|Expecting expression (ຖາມຄຳຖາມ)
   @E: CD488: “C:\PATH\code.vhd”:14:11:14:11—EOF ໃນຕົວໜັງສື
   ຄຳເຫັນທີ່ຕິດຕາມອັນອື່ນນອກເໜືອໄປຈາກເຄື່ອງໝາຍຈຸດ ຫຼືແຖວໃໝ່ແມ່ນບໍ່ອະນຸຍາດໃຫ້ໃຊ້ໃນ VHDL. ສອງຂີດໝາຍໝາຍຈຸດເລີ່ມຕົ້ນຂອງຄຳເຫັນ, ເຊິ່ງຖືກລະເລີຍໂດຍ VHDL compiler. ຄໍາເຫັນສາມາດຢູ່ໃນເສັ້ນແຍກຕ່າງຫາກຫຼືໃນຕອນທ້າຍຂອງແຖວ. ຂໍ້ຜິດພາດແມ່ນເນື່ອງມາຈາກຄໍາເຫັນໃນບາງສ່ວນອື່ນຂອງລະຫັດ VHDL.
6. @E: ຜິດພາດພາຍໃນໃນ m_proasic.exe (ຖາມຄຳຖາມ)
   ນີ້ບໍ່ແມ່ນພຶດຕິກໍາເຄື່ອງມືທີ່ຄາດໄວ້. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ຕິດຕໍ່ທີມງານສະຫນັບສະຫນູນ Synopsys Synplify, ຫຼືທີມງານສະຫນັບສະຫນູນດ້ານວິຊາການຂອງ Microchip ຖ້າທ່ານບໍ່ມີບັນຊີສະຫນັບສະຫນູນ Synopsys.
7. ເປັນຫຍັງຕັນເຫດຜົນຂອງຂ້ອຍຈຶ່ງຫາຍໄປຫຼັງຈາກການສັງເຄາະ? (ຖາມຄໍາຖາມ) Synplify optimizes ຫ່າງຕັນຕາມເຫດຜົນໃດໆທີ່ບໍ່ມີພອດຜົນຜະລິດພາຍນອກ.

ຄຸນ​ລັກ​ສະ​ນະ / ຄໍາ​ແນະ​ນໍາ (ຖາມ​ຄໍາ​ຖາມ​)

ພາກນີ້ຕອບຄໍາຖາມທີ່ກ່ຽວຂ້ອງກັບຄຸນລັກສະນະແລະຄໍາແນະນໍາ.

1. ຂ້ອຍຈະປິດການນຳໃຊ້ buffer ໂມງອັດຕະໂນມັດໃນ Synplify ໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
   ເພື່ອປິດ buffering ໂມງອັດຕະໂນມັດສໍາລັບ nets ຫຼື input ports ສະເພາະ, ໃຊ້ຄຸນສົມບັດ syn_noclockbuf. ຕັ້ງຄ່າ Boolean ເປັນໜຶ່ງ ຫຼື true ເພື່ອປິດການໂຫຼດໂມງອັດຕະໂນມັດ.
   ທ່ານສາມາດຄັດຕິດຄຸນລັກສະນະນີ້ໃສ່ກັບສະຖາປັດຕະຍະກໍາຍາກຫຼືໂມດູນທີ່ລໍາດັບຊັ້ນຈະບໍ່ຖືກລະລາຍໃນລະຫວ່າງການເພີ່ມປະສິດທິພາບຂອງພອດ, ຫຼືສຸດທິ.
   ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການນໍາໃຊ້ຄຸນສົມບັດ, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
2. ຄຸນລັກສະນະໃດທີ່ໃຊ້ສໍາລັບການຮັກສາທະບຽນ? (ຖາມຄຳຖາມ)
   ຄໍາສັ່ງ syn_preserve ແມ່ນໃຊ້ສໍາລັບການຮັກສາການລົງທະບຽນ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຄຸນລັກສະນະນີ້, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
3. ຄຸນລັກສະນະ syn_radhardlevel ຮອງຮັບຄອບຄົວ IGLOO ແລະ Fusion ບໍ? (ຖາມຄຳຖາມ)
   ບໍ່, ຄຸນສົມບັດ syn_radhardlevel ບໍ່ຮອງຮັບໃນຄອບຄົວ IGLOO® ແລະ Fusion.
4. ຂ້ອຍຈະປິດການເພີ່ມປະສິດທິພາບ serial ໃນ Synplify ໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
   ໃຊ້ຄໍາສັ່ງ syn_preserve ເພື່ອປິດການເພີ່ມປະສິດທິພາບ serial ໃນ Synplify.
5. ຂ້ອຍສາມາດເພີ່ມຄຸນລັກສະນະໃນ Synplify ໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)

ດໍາເນີນຂັ້ນຕອນຕໍ່ໄປນີ້ເພື່ອເພີ່ມຄຸນສົມບັດໃນ Synplify:

1. ເປີດຕົວ Synplify ຈາກຜູ້ຈັດການໂຄງການ Libero.
2. ໃຫ້ຄລິກໃສ່ File > ໃຫມ່ > ຂໍ້ຈໍາກັດການອອກແບບ FPGA.
3. ຄລິກແຖບຄຸນສົມບັດຢູ່ລຸ່ມສຸດຂອງສະເປຣດຊີດ.
4. ຄລິກສອງເທື່ອໃສ່ຕາລາງຄຸນສົມບັດໃດນຶ່ງໃນສະເປຣດຊີດ. ທ່ານຄວນເຫັນເມນູແບບເລື່ອນລົງທີ່ມີຄຸນລັກສະນະຫຼາຍລາຍການ. ເລືອກອັນໃດກໍໄດ້, ແລະຕື່ມຂໍ້ມູນໃສ່ໃນຊ່ອງທີ່ຕ້ອງການຕາມຄວາມເໝາະສົມ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.
5. ບັນທຶກ files ແລະປິດ Scope Editor ຫຼັງຈາກສໍາເລັດວຽກງານ.

• ຂ້ອຍຈະໃສ່ buffer ໂມງໃນການອອກແບບຂອງຂ້ອຍໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
  ໃຊ້ຄຸນສົມບັດ syn_insert_buffer ເພື່ອແຊກ buffer ໂມງ. ເຄື່ອງມືສັງເຄາະໃສ່ buffer ໂມງຕາມຄ່າສະເພາະຂອງຜູ້ຂາຍທີ່ທ່ານລະບຸ. ຄຸນລັກສະນະສາມາດຖືກນໍາໃຊ້ໃນຕົວຢ່າງຕ່າງໆ.
  ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການນໍາໃຊ້ຄຸນສົມບັດ, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
• ຂ້ອຍຈະເພີ່ມຈໍານວນ buffers ໂມງທົ່ວໂລກທີ່ໃຊ້ໃນການອອກແບບຂອງຂ້ອຍໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
  ໃຊ້ຄຸນສົມບັດ syn_global_buffers ໃນ SCOPE ເພື່ອລະບຸຈໍານວນ buffers ທົ່ວໂລກທີ່ຈະໃຊ້ໃນການອອກແບບ. ມັນເປັນຈໍານວນເຕັມລະຫວ່າງ 0 ແລະ 18. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຄຸນລັກສະນະນີ້, ເບິ່ງທີ່ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
• ມີວິທີໃດແດ່ທີ່ຈະຮັກສາເຫດຜົນຂອງຂ້ອຍຖ້າພອດຜົນຜະລິດບໍ່ໄດ້ຖືກນໍາໃຊ້ໃນການອອກແບບຂອງຂ້ອຍ? (ຖາມຄຳຖາມ)
  ໃຊ້ຄຸນສົມບັດ syn_noprune ເພື່ອຮັກສາເຫດຜົນຖ້າຜອດຜົນຜະລິດບໍ່ໄດ້ໃຊ້ໃນການອອກແບບ. ຕົວຢ່າງample: module syn_noprune (a,b,c,d,x,y); /* ການສັງເຄາະ syn_noprune=1 */;
  ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຄຸນລັກສະນະນີ້, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
• ເປັນຫຍັງການສັງເຄາະຈຶ່ງເຮັດໃຫ້ຍອດ fanout ສູງຂອງຂ້ອຍເປັນຕາໜ່າງທີ່ເໝາະສົມ? (ຖາມຄຳຖາມ)
  ໃຊ້ syn_maxfan ເພື່ອ override ຄູ່ມື fanout ເລີ່ມຕົ້ນ (ທົ່ວໂລກ) ສໍາລັບຜອດປ້ອນຂໍ້ມູນສ່ວນບຸກຄົນ, ສຸດທິ, ຫຼືການລົງທະບຽນຜົນຜະລິດ. ຕັ້ງຄ່າຄູ່ມື fanout ເລີ່ມຕົ້ນສໍາລັບການອອກແບບຜ່ານແຜງອຸປະກອນຢູ່ໃນກ່ອງໂຕ້ຕອບທາງເລືອກການຈັດຕັ້ງປະຕິບັດ, ຫຼືດ້ວຍຄໍາສັ່ງ set_option -fanout_limit ໃນແຖບ
  ໂຄງການ file. ໃຊ້ຄຸນສົມບັດ syn_maxfan ເພື່ອລະບຸຄ່າທີ່ແຕກຕ່າງກັນ (ທ້ອງຖິ່ນ) ສໍາລັບ I/Os ສ່ວນບຸກຄົນ.
  ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຄຸນລັກສະນະນີ້, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
• ຂ້ອຍຈະໃຊ້ຄຸນສົມບັດ syn_encoding ສໍາລັບການອອກແບບ FSM ແນວໃດ? (ຖາມຄຳຖາມ)
  ຄຸນລັກສະນະ syn_encoding overrides ການເຂົ້າລະຫັດ FSM compiler ເລີ່ມຕົ້ນສໍາລັບເຄື່ອງຂອງລັດ.
  ຄຸນລັກສະນະນີ້ມີຜົນພຽງແຕ່ເມື່ອການລວບລວມຂໍ້ມູນ FSM ຖືກເປີດໃຊ້. ໃຊ້ syn_encoding ເມື່ອທ່ານຕ້ອງການປິດການໃຊ້ງານ FSM compiler ທົ່ວໂລກ, ແຕ່ມີຈໍານວນການລົງທະບຽນຂອງລັດໃນການອອກແບບທີ່ທ່ານຕ້ອງການສະກັດ. ໃນກໍລະນີນີ້, ໃຊ້ຄຸນລັກສະນະນີ້ກັບຄໍາສັ່ງ syn_state_machine ສໍາລັບການລົງທະບຽນສະເພາະເຫຼົ່ານັ້ນ.
  ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຄຸນລັກສະນະນີ້, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.
• ເປັນຫຍັງ Synplify ຈຶ່ງສ້າງ netlist ທີ່ເກີນ fanout ສູງສຸດຂອງອຸປະກອນ, ເຮັດໃຫ້ netlist ລົ້ມເຫລວໃນການລວບລວມ? (ຖາມຄຳຖາມ)
  A CC macro, ສາມາດໃຊ້ໄດ້ສໍາລັບຄອບຄົວ Antifuse, ແມ່ນອົງປະກອບ flip-flop ທີ່ສ້າງຂຶ້ນໂດຍໃຊ້ C-cell ສອງ. ຕາໜ່າງທີ່ຂັບລົດພອດ CLK ຫຼື CLR ຂອງມະຫາພາກ CC ແມ່ນການຂັບລົດສອງເຊລ. ຂອບເຂດຈໍາກັດ fan-out ຍາກໃນຕາຫນ່າງສະເພາະໃດຫນຶ່ງບໍ່ບັນລຸຜົນໄດ້ຮັບທີ່ຕ້ອງການເນື່ອງຈາກວ່າມັນບໍ່ໃຊ້ເວລາສອງເທົ່າສຸດທິນີ້ເຂົ້າໄປໃນບັນຊີ.
  ຮວມເອົາຄຸນລັກສະນະ syn_maxfan ໃນລະຫັດ RTL ເພື່ອບັງຄັບໃຫ້ Synplify ສ້າງລາຍຊື່ສຸດທິທີ່ຖືກຕ້ອງ.
  ຫຼຸດຄ່າຈຳກັດ fanout ສູງສຸດໜຶ່ງອັນສຳລັບທຸກໆ CC macro ທີ່ຂັບເຄື່ອນໂດຍສຸດທິ. ຕົວຢ່າງampດັ່ງນັ້ນ, ກໍານົດຂອບເຂດຈໍາກັດ syn_maxfan ເປັນ 12 ສໍາລັບສຸດທິທີ່ກໍາລັງຂັບລົດ CC macro ເພື່ອຮັກສາ fanout ຢູ່ທີ່ 24 ຫຼືຫນ້ອຍກວ່າ.

RAM Inference (ຖາມຄໍາຖາມ)

ພາກນີ້ຕອບຄໍາຖາມທີ່ກ່ຽວຂ້ອງກັບ RAM inference Synplify ສະຫນັບສະຫນູນສໍາລັບຄອບຄົວຜະລິດຕະພັນ Microchip.

1. ຄອບຄົວ Microchip ໃດທີ່ເຮັດ Synplify ສະຫນັບສະຫນູນ RAM inference? (ຖາມຄຳຖາມ) Synplify ຮອງຮັບ Microchip ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 ແລະ
   ຄອບຄົວ RTG4™ ໃນການຜະລິດທັງ RAMs ດຽວແລະສອງພອດ.
2. RAM ແມ່ນການອ້າງອີງໂດຍຄ່າເລີ່ມຕົ້ນບໍ? (ຖາມຄຳຖາມ)
   ແມ່ນແລ້ວ, ເຄື່ອງມືສັງເຄາະອັດຕະໂນມັດ infers RAM.
3. ຂ້ອຍຈະປິດ RAM inference ໃນ Synplify ໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
   ໃຊ້ຄຸນສົມບັດ syn_ramstyle ແລະຕັ້ງຄ່າຂອງມັນເພື່ອລົງທະບຽນ.
   ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງ Synopsys Synplify Pro for Microchip Reference Manual.
4. ຂ້ອຍຈະສ້າງ Synplify infer ຝັງ RAM/ROM ແນວໃດ? (ຖາມຄຳຖາມ)
   ໃຊ້ຄຸນສົມບັດ syn_ramstyle ແລະຕັ້ງຄ່າຂອງມັນເປັນ block_ram ຫຼື LSRAM ແລະ USRAM ສໍາລັບອຸປະກອນ SmartFusion 2 ແລະ IGLOO 2.
   ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງ Synopsys Synplify Pro for Microchip Reference Manual.
5. ຂ້ອຍບໍ່ສາມາດລວບລວມການອອກແບບທີ່ມີຢູ່ແລ້ວໃນຜູ້ອອກແບບຮຸ່ນໃຫມ່. (ຖາມຄຳຖາມ)
   ອາດຈະມີການປ່ຽນແປງການຕັ້ງຄ່າ RAM/PLL. ສ້າງ RAM/PLL ຂອງທ່ານຄືນໃໝ່ໂດຍການເປີດຕົວເລືອກການຕັ້ງຄ່າຫຼັກຈາກ Catalog ໃນຕົວຈັດການໂຄງການ Libero, ແລະ ສັງລວມ, ລວບລວມ ຫຼືໂຄງຮ່າງຄືນໃໝ່.

ພື້ນທີ່ຫຼືຄຸນນະພາບຂອງຜົນໄດ້ຮັບ (ຖາມຄໍາຖາມ)

ພາກສ່ວນນີ້ຕອບຄໍາຖາມທີ່ກ່ຽວຂ້ອງກັບພື້ນທີ່ຫຼືການນໍາໃຊ້ຄຸນນະພາບສໍາລັບ Synplify.

1. ເປັນຫຍັງການໃຊ້ພື້ນທີ່ເພີ່ມຂຶ້ນໃນ Synplify ເວີຊັນໃໝ່? (ຖາມຄຳຖາມ)
   Synplify ຖືກອອກແບບມາເພື່ອໃຫ້ໄດ້ຜົນຕາມເວລາທີ່ດີຂຶ້ນໃນທຸກລຸ້ນໃໝ່. ແຕ່ຫນ້າເສຍດາຍ, ການແລກປ່ຽນມັກຈະເປັນພື້ນທີ່ເພີ່ມຂຶ້ນ.

ຖ້າ​ຫາກ​ວ່າ​ກໍາ​ນົດ​ເວ​ລາ​ໄດ້​ຮັບ​ການ​ບັນ​ລຸ​ໄດ້​ສໍາ​ລັບ​ການ​ອອກ​ແບບ​, ແລະ​ວຽກ​ງານ​ທີ່​ຍັງ​ເຫຼືອ​ແມ່ນ​ເພື່ອ​ໃຫ້​ເຫມາະ​ກັບ​ການ​ອອກ​ແບບ​ໃນ​ການ​ຕາຍ​ສະ​ເພາະ​, ວິ​ທີ​ການ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​:

1. ເພີ່ມຂີດຈຳກັດ Fanout ເພື່ອຫຼຸດການຈຳລອງແບບບັບເຟີ.
2. ປ່ຽນການຕັ້ງຄ່າຄວາມຖີ່ທົ່ວໂລກເພື່ອຜ່ອນຄາຍຄວາມຕ້ອງການຂອງເວລາ.
3. ເປີດການແບ່ງປັນຊັບພະຍາກອນ (ສະເພາະການອອກແບບ) ເພື່ອເພີ່ມປະສິດທິພາບການອອກແບບ.

ເຕັກນິກການປັບປຸງພື້ນທີ່ປະເພດໃດທີ່ມີຢູ່ໃນ Synplify?  (ຖາມຄໍາຖາມ) ປະຕິບັດເຕັກນິກຕໍ່ໄປນີ້ເພື່ອປັບປຸງພື້ນທີ່ໃນ Synplify:

1. ເພີ່ມຂອບເຂດຈໍາກັດ fanout ເມື່ອທ່ານກໍານົດທາງເລືອກໃນການປະຕິບັດ. ຂີດຈຳກັດທີ່ສູງກວ່ານັ້ນໝາຍເຖິງເຫດຜົນທີ່ເຮັດຊ້ຳກັນໜ້ອຍລົງ ແລະ ມີການໃສ່ buffers ໜ້ອຍລົງໃນລະຫວ່າງການສັງເຄາະ, ແລະດັ່ງນັ້ນຈຶ່ງມີພື້ນທີ່ນ້ອຍລົງ. ນອກຈາກນັ້ນ, ຍ້ອນວ່າເຄື່ອງມືສະຖານທີ່ແລະເສັ້ນທາງໂດຍປົກກະຕິ buffer net fanout ສູງ, ບໍ່ຈໍາເປັນຕ້ອງມີ buffering ຫຼາຍເກີນໄປໃນລະຫວ່າງການສັງເຄາະ.
2. ກວດເບິ່ງຕົວເລືອກການແບ່ງປັນຊັບພະຍາກອນເມື່ອທ່ານຕັ້ງຕົວເລືອກການປະຕິບັດ. ດ້ວຍການເລືອກຕົວເລືອກນີ້, ຊອບແວຈະແບ່ງປັນຊັບພະຍາກອນຂອງຮາດແວເຊັ່ນ: ຕົວເພີ່ມ, ຕົວຄູນ ແລະຕົວນັບໃນບ່ອນທີ່ເປັນໄປໄດ້, ແລະຫຼຸດພື້ນທີ່ລົງ.
3. ສໍາລັບການອອກແບບທີ່ມີ FSMs ຂະຫນາດໃຫຍ່, ໃຫ້ໃຊ້ຮູບແບບການເຂົ້າລະຫັດສີຂີ້ເຖົ່າຫຼືຕາມລໍາດັບ, ເພາະວ່າພວກມັນມັກຈະໃຊ້ພື້ນທີ່ນ້ອຍທີ່ສຸດ.
4. ຖ້າທ່ານກໍາລັງສ້າງແຜນທີ່ເຂົ້າໄປໃນ CPLD ແລະບໍ່ຕອບສະຫນອງຄວາມຕ້ອງການພື້ນທີ່, ກໍານົດຮູບແບບການເຂົ້າລະຫັດໄວ້ໃນຕອນຕົ້ນສໍາລັບ FSMs ເປັນລໍາດັບແທນທີ່ຈະເປັນຫນຶ່ງຮ້ອນ.

ຂ້ອຍຈະປິດການເພີ່ມປະສິດທິພາບພື້ນທີ່ໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
ການເພີ່ມປະສິດທິພາບສໍາລັບເວລາແມ່ນມັກຈະຢູ່ພາຍໃຕ້ຄ່າໃຊ້ຈ່າຍຂອງພື້ນທີ່. ບໍ່ມີວິທີສະເພາະທີ່ຈະປິດການເພີ່ມປະສິດທິພາບພື້ນທີ່. ປະ​ຕິ​ບັດ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​ເພື່ອ​ປັບ​ປຸງ​ເວ​ລາ​ແລະ​ເຮັດ​ໃຫ້​ການ​ເພີ່ມ​ທະ​ວີ​ການ​ນໍາ​ໃຊ້​ພື້ນ​ທີ່​:

1. ເປີດໃຊ້ຕົວເລືອກການກຳນົດເວລາຄືນໃໝ່.
2. ເປີດໃຊ້ທາງເລືອກການວາງທໍ່.
3. ໃຊ້ຂໍ້ຈໍາກັດໃນການອອກແບບຕົວຈິງ, ປະມານ 10 ຫາ 15 ສ່ວນຮ້ອຍຂອງເປົ້າຫມາຍທີ່ແທ້ຈິງ.
4. ເລືອກຂໍ້ຈໍາກັດຂອງ fanout ທີ່ສົມດູນ.
   ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການເພີ່ມປະສິດທິພາບສໍາລັບເວລາ, ເບິ່ງ Synplify Pro ສໍາລັບຄູ່ມືຜູ້ໃຊ້ Microchip.

ຂ້ອຍຈະປິດການເພີ່ມປະສິດທິພາບຕາມລໍາດັບໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
ບໍ່ມີປຸ່ມ ຫຼືກ່ອງໝາຍທີ່ຊັດເຈນເພື່ອປິດການເພີ່ມປະສິດທິພາບຕາມລໍາດັບ. ນີ້ແມ່ນຍ້ອນວ່າມີປະເພດທີ່ແຕກຕ່າງກັນຂອງການເພີ່ມປະສິດທິພາບຕາມລໍາດັບທີ່ປະຕິບັດໂດຍ Synplify.
ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບທາງເລືອກສໍາລັບການປິດການເພີ່ມປະສິດທິພາບ, ເບິ່ງ Synplify Pro for Microchip Reference Manual .
ຕົວຢ່າງampດັ່ງນັ້ນ, ຕໍ່ໄປນີ້ແມ່ນບາງທາງເລືອກທີ່ຈະປິດການເພີ່ມປະສິດທິພາບ.

• ປິດໃຊ້ງານຄອມພີວເຕີ FSM.
• ໃຊ້ຄໍາສັ່ງ syn_preserve ເພື່ອຮັກສາການລົງທະບຽນໃນບາງກໍລະນີ.

ສິ່ງສໍາຄັນ: ຜູ້ຈັດການໂຄງການຂຽນທັບ Synthesis PRJ file ທຸກໆຄັ້ງທີ່ທ່ານຮຽກຮ້ອງການສັງເຄາະ ເມື່ອເລືອກຕົວເລືອກນີ້.

• ຄອບຄົວໃດທີ່ໄດ້ຮັບການສະຫນັບສະຫນູນ TMR ຜ່ານ Synplify? (ຖາມຄຳຖາມ)
  • ມັນຮອງຮັບໃນອຸປະກອນ Microchip ProASIC3/E, SmartFusion 2, ແລະ IGLOO 2 ເຊັ່ນດຽວກັນກັບ Microchip's
  • ອຸປະກອນທີ່ທົນທານຕໍ່ລັງສີ (RT) ແລະອຸປະກອນແຂງດ້ວຍລັງສີ (RH). ທ່ານຍັງສາມາດໄດ້ຮັບ Triple Module
  • ການຕັ້ງຄ່າ Redundancy (TMR) ເຮັດວຽກສໍາລັບຄອບຄົວອຸປະກອນ Antifuse ເກົ່າຂອງ Microchip. ຢ່າງໃດກໍ່ຕາມ, ມັນບໍ່ໄດ້ຖືກສະຫນັບສະຫນູນໃນຄອບຄົວອຸປະກອນ AX ການຄ້າ.
  • ຫມາຍເຫດ: ໃນຄອບຄົວອຸປະກອນ RTAX ຂອງ Microchip, ການສະຫນັບສະຫນູນ TMR ທີ່ດີກວ່າແມ່ນມີຢູ່ຜ່ານຮາດແວຂອງມັນເອງ.
  • ສໍາລັບອຸປະກອນ Axcelerator RT, TMR ຖືກສ້າງຂຶ້ນໃນຊິລິຄອນເຮັດໃຫ້ TMR ອ່ອນໆໂດຍຜ່ານເຄື່ອງມືສັງເຄາະທີ່ບໍ່ຈໍາເປັນສໍາລັບເຫດຜົນຕາມລໍາດັບ.
• ເປັນຫຍັງ TMR macro ເຮັດວຽກຢູ່ໃນ SX, ແຕ່ບໍ່ແມ່ນຢູ່ໃນຄອບຄົວ AX? (ຖາມຄຳຖາມ)
  • ບໍ່ມີຊອບແວ TMR ສະຫນັບສະຫນູນໃນການສັງເຄາະ Synplify ສໍາລັບຄອບຄົວ Axcelerator ການຄ້າ, ແຕ່ມັນມີໃຫ້ສໍາລັບຄອບຄົວ SX. ຖ້າ​ຫາກ​ວ່າ​ທ່ານ​ກໍາ​ລັງ​ໃຊ້​ອຸ​ປະ​ກອນ RTAXS​, TMR ໄດ້​ຖືກ​ສ້າງ​ຂຶ້ນ​ຢູ່​ໃນ​ອຸ​ປະ​ກອນ / ອຸ​ປະ​ກອນ​ສໍາ​ລັບ​ການ flip-flops ຕາມ​ລໍາ​ດັບ​.
• ຂ້ອຍສາມາດເປີດໃຊ້ TMR ສໍາລັບອຸປະກອນ SX-A ໄດ້ແນວໃດ? (ຖາມຄຳຖາມ)
  • ສໍາລັບຄອບຄົວອຸປະກອນ SX-A, ໃນຊອບແວ Synplify, ທ່ານຈໍາເປັນຕ້ອງນໍາເຂົ້າອຸປະກອນດ້ວຍຕົນເອງ file ພົບເຫັນຢູ່ໃນໂຟນເດີ Libero IDE ການຕິດຕັ້ງ, ເຊັ່ນ:
  • C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
  • ຫມາຍເຫດ: ຄໍາສັ່ງຂອງ files ໃນໂຄງການ Synplify ແມ່ນມີຄວາມສໍາຄັນແລະລະດັບສູງສຸດ file ຕ້ອງຢູ່ລຸ່ມສຸດ.
  • ທ່ານສາມາດກົດຄ້າງໄວ້ໃນລະດັບສູງສຸດ file ໃນໂຄງການ Synplify ແລະລາກມັນຢູ່ລຸ່ມ tmr.vhd file.
• Synplify ລຸ້ນໃດທີ່ຮອງຮັບຜະລິດຕະພັນ nano? (ຖາມຄຳຖາມ)
  • ທຸກລຸ້ນຂອງ Synplify ຫຼັງຈາກ Synplify v9.6 A ຮອງຮັບຜະລິດຕະພັນ nano.
• ສະບັບໃດຂອງ Synplify ສະຫນອງການສະຫນັບສະຫນູນ RTAX-DSP? (ຖາມຄຳຖາມ)
  • ທຸກລຸ້ນທີ່ມາພ້ອມກັບ Libero IDE v8.6 ແລະຕໍ່ມາໃຫ້ຮອງຮັບ RTAX-DSP.
• ຂ້ອຍຈະສ້າງຫຼັກ IP ກັບ HDL ໄດ້ແນວໃດ fileຂ້ອຍມີບໍ? (ຖາມຄຳຖາມ)
  • ສ້າງ EDIF netlist ໂດຍບໍ່ມີການແຊກ buffer I/O. ບັນຊີລາຍຊື່ສຸດທິ EDIF ນີ້ຖືກສົ່ງໄປຫາຜູ້ໃຊ້ເປັນ IP. ຜູ້ໃຊ້ຕ້ອງປະຕິບັດນີ້ເປັນກ່ອງສີດໍາແລະລວມຢູ່ໃນການອອກແບບ.
  • ອຸປະກອນ Nano ມີພຽງແຕ່ສີ່ເຄືອຂ່າຍໂມງທົ່ວໂລກ. ຂ້ອຍຈະຕັ້ງຂໍ້ຈໍາກັດນີ້ແນວໃດ? (ຖາມຄຳຖາມ)
  • ໃຊ້ຄຸນລັກສະນະ /* synthesis syn_global_buffers = 4*/ ເພື່ອກໍານົດຂໍ້ຈໍາກັດ.
• ເປັນຫຍັງຂ້ອຍຈຶ່ງບໍ່ເຫັນລາຍຊື່ພອດໃຫມ່ຂອງຂ້ອຍເຖິງແມ່ນວ່າຂ້ອຍໄດ້ປັບປຸງບັນຊີລາຍຊື່ສຸດທິແລ້ວ?
  (ຖາມຄໍາຖາມ) ເຖິງແມ່ນວ່າພອດໃຫມ່ໄດ້ຖືກເພີ່ມເຂົ້າໃນການອອກແບບ, netlist ບໍ່ໄດ້ເພີ່ມ buffer ກັບພອດເນື່ອງຈາກວ່າບໍ່ມີເຫດຜົນໃນການອອກແບບທີ່ກ່ຽວຂ້ອງກັບພອດ. ພອດທີ່ບໍ່ກ່ຽວຂ້ອງກັບເຫດຜົນໃດໆໃນການອອກແບບແມ່ນບໍ່ສະແດງ.
• ເປັນຫຍັງ Synplify ຈຶ່ງບໍ່ໃຊ້ Global ສໍາລັບສັນຍານ Set/Reset? (ຖາມຄຳຖາມ)
  • Synplify ປະຕິບັດຕໍ່ສັນຍານທີ່ຕັ້ງ / ຣີເຊັດທີ່ແຕກຕ່າງຈາກໂມງ. Synplify global promotion ສະເຫມີໃຫ້ຄວາມສໍາຄັນກັບສັນຍານໂມງ, ເຖິງແມ່ນວ່າບາງສັນຍານທີ່ຕັ້ງ / ຣີເຊັດຈະມີ fanout ສູງກວ່າຕາຫນ່າງໂມງ.
  • ອັດ​ຕະ​ໂນ​ມັດ clkbuf ຄູ່​ມື​ເພື່ອ​ຮັບ​ປະ​ກັນ​ວ່າ​ສັນ​ຍານ​ທີ່​ກໍາ​ນົດ​ໄວ້ / reset ເປັນ​ທົ່ວ​ໂລກ​, ຖ້າ​ຫາກ​ວ່າ​ທ່ານ​ຕ້ອງ​ການ​ນໍາ​ໃຊ້​ເຄືອ​ຂ່າຍ​ທົ່ວ​ໂລກ​ສໍາ​ລັບ​ສັນ​ຍານ​ເຫຼົ່າ​ນີ້​.
• ເປັນຫຍັງ Synplify ຈຶ່ງຂຽນຂໍ້ຈໍາກັດໂມງ SDC ເຖິງແມ່ນວ່າສໍາລັບຂໍ້ຈໍາກັດອັດຕະໂນມັດ? (ຖາມຄຳຖາມ)
  ນີ້ແມ່ນພຶດຕິກໍາເລີ່ມຕົ້ນໃນ Synplify ແລະບໍ່ສາມາດປ່ຽນແປງໄດ້. ຢ່າງໃດກໍຕາມ, ທ່ານສາມາດຄວບຄຸມຂໍ້ຈໍາກັດອັດຕະໂນມັດ SDC ໄດ້ໂດຍການດັດແປງດ້ວຍຕົນເອງຫຼືເອົາຂໍ້ຈໍາກັດທີ່ບໍ່ຕ້ອງການອອກ.
• ເປັນຫຍັງເຫດຜົນ tristate ພາຍໃນຂອງຂ້ອຍຈຶ່ງບໍ່ຖືກສັງເຄາະຢ່າງຖືກຕ້ອງ? (ຖາມຄຳຖາມ)
  ອຸປະກອນໄມໂຄຊິບບໍ່ຮອງຮັບ buffers tristate ພາຍໃນ. ຖ້າ Synplify ບໍ່ remap ສັນຍານ tristate ພາຍໃນຢ່າງຖືກຕ້ອງ, tristate ພາຍໃນທັງຫມົດຈະຕ້ອງຖືກແຜນທີ່ດ້ວຍຕົນເອງກັບ MUX.

ປະຫວັດການດັດແກ້ (ຖາມຄຳຖາມ)

ປະຫວັດການດັດແກ້ອະທິບາຍການປ່ຽນແປງທີ່ໄດ້ປະຕິບັດໃນເອກະສານ. ການ​ປ່ຽນ​ແປງ​ແມ່ນ​ໄດ້​ລະ​ບຸ​ໄວ້​ໂດຍ​ການ​ປັບ​ປຸງ​, ເລີ່ມ​ຕົ້ນ​ຈາກ​ການ​ພິມ​ເຜີຍ​ແຜ່​ໃນ​ປັດ​ຈຸ​ບັນ​ຫຼາຍ​ທີ່​ສຸດ​.

ການທົບທວນ	ວັນທີ	ລາຍລະອຽດ
A	12/2024	ຕໍ່​ໄປ​ນີ້​ແມ່ນ​ສະ​ຫຼຸບ​ສັງ​ລວມ​ການ​ປ່ຽນ​ແປງ​ໃນ​ການ​ແກ້​ໄຂ A ຂອງ​ເອ​ກະ​ສານ​ນີ້​. ຍ້າຍເອກະສານໄປໃສ່ແມ່ແບບ Microchip. ອັບເດດໝາຍເລກເອກະສານເປັນ DS60001871A ຈາກ 55800015. ທຸກໆຕົວຢ່າງຂອງ Microsemi ໄດ້ຖືກປັບປຸງເປັນ Microchip. ພາກສ່ວນທີ່ອັບເດດແລ້ວ ເປັນຫຍັງຂ້ອຍຈຶ່ງບໍ່ສາມາດເອີ້ນໃຊ້ Synplify ໃນຮູບແບບ batch? ມັນຕ້ອງການໃບອະນຸຍາດອັນໃດ? ແລະຄວາມຜິດພາດ: ມືອາຊີບfile ສໍາ​ລັບ​ເຄື່ອງ​ມື Synplify ແມ່ນ​ໂຕ້​ຕອບ​ແລະ​ທ່ານ​ກໍາ​ລັງ​ແລ່ນ​ໃນ​ຮູບ​ແບບ batch​: ເຄື່ອງ​ມື​ນີ້​ບໍ່​ສາ​ມາດ​ໄດ້​ຮັບ​ການ​ຮຽກ​ຮ້ອງ​ເພື່ອ​ຊີ້​ບອກ​ວ່າ​ໃບ​ອະ​ນຸ​ຍາດ​ເງິນ​ແມ່ນ​ຈໍາ​ເປັນ​ເພື່ອ​ດໍາ​ເນີນ​ການ Synplify ໃນ​ຮູບ​ແບບ batch​. ໃບອະນຸຍາດ platinium ໄດ້ຖືກປ່ຽນເປັນໃບອະນຸຍາດເງິນ.
2.0		ຕໍ່ໄປນີ້ແມ່ນບົດສະຫຼຸບຂອງການປ່ຽນແປງໃນການແກ້ໄຂ 2.0 ຂອງເອກະສານນີ້. ການເຊື່ອມຕໍ່ Actel ທັງຫມົດໄດ້ຖືກປັບປຸງດ້ວຍການເຊື່ອມຕໍ່ Microsemi. ທັງໝົດ    ຕົວຢ່າງຂອງ IDE ຖືກລຶບອອກຈາກພາກສ່ວນການອະນຸຍາດ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງໃບອະນຸຍາດດາວໂຫຼດການຕິດຕັ້ງ. FAQ 3.9 ຖືກເພີ່ມ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງແມ່ນເຄື່ອງມື Synplify Pro Synthesis ຮອງຮັບຢູ່ໃນທຸກໃບອະນຸຍາດ Libero ບໍ? FAQ 4.1 ໄດ້ຖືກປັບປຸງ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງຄໍາເຕືອນ: ຫນ່ວຍງານສູງສຸດຍັງບໍ່ໄດ້ຕັ້ງເທື່ອ. FAQ 4.4 ໄດ້ຖືກປັບປຸງ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງ Error: The profile ສໍາ​ລັບ​ເຄື່ອງ​ມື Synplify ແມ່ນ​ໂຕ້​ຕອບ​ແລະ​ທ່ານ​ກໍາ​ລັງ​ແລ່ນ​ໃນ​ຮູບ​ແບບ batch​: ເຄື່ອງ​ມື​ນີ້​ບໍ່​ສາ​ມາດ​ໄດ້​ຮັບ​ການ​ເອີ້ນ​. FAQ 5.5 ໄດ້ຖືກປັບປຸງ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງ ຂ້ອຍຈະເພີ່ມຄຸນລັກສະນະໃນ Synplify ໄດ້ແນວໃດ?
1.0		ນີ້​ແມ່ນ​ການ​ພິມ​ເຜີຍ​ແຜ່​ຄັ້ງ​ທໍາ​ອິດ​ຂອງ​ເອ​ກະ​ສານ​.

ຮອງຮັບ Microchip FPGA

ກຸ່ມຜະລິດຕະພັນ Microchip FPGA ສະຫນັບສະຫນູນຜະລິດຕະພັນຂອງຕົນດ້ວຍການບໍລິການສະຫນັບສະຫນູນຕ່າງໆ, ລວມທັງການບໍລິການລູກຄ້າ, ສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າ, a webສະຖານທີ່, ແລະຫ້ອງການຂາຍທົ່ວໂລກ. ລູກຄ້າຖືກແນະນຳໃຫ້ເຂົ້າໄປເບິ່ງຊັບພະຍາກອນອອນໄລນ໌ຂອງ Microchip ກ່ອນທີ່ຈະຕິດຕໍ່ກັບຝ່າຍຊ່ວຍເຫຼືອ ເພາະມັນເປັນໄປໄດ້ຫຼາຍທີ່ຄຳຖາມຂອງເຂົາເຈົ້າໄດ້ຮັບຄຳຕອບແລ້ວ.
ຕິດຕໍ່ສູນສະຫນັບສະຫນູນດ້ານວິຊາການໂດຍຜ່ານ webສະຖານທີ່ຢູ່ www.microchip.com/support  ກ່າວເຖິງໝາຍເລກອຸປະກອນ FPGA, ເລືອກໝວດໝູ່ກໍລະນີທີ່ເໝາະສົມ, ແລະອອກແບບການອັບໂຫລດ files ໃນຂະນະທີ່ສ້າງກໍລະນີສະຫນັບສະຫນູນດ້ານວິຊາການ.
ຕິດຕໍ່ຝ່າຍບໍລິການລູກຄ້າສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ, ເຊັ່ນ: ລາຄາຜະລິດຕະພັນ, ການຍົກລະດັບຜະລິດຕະພັນ, ອັບເດດຂໍ້ມູນ, ສະຖານະການສັ່ງຊື້, ແລະການອະນຸຍາດ.

• ຈາກອາເມລິກາເໜືອ, ໂທ 800.262.1060
• ຈາກສ່ວນທີ່ເຫຼືອຂອງໂລກ, ໂທຫາ 650.318.4460
• ແຟັກ, ຈາກທຸກບ່ອນໃນໂລກ, 650.318.8044

ຂໍ້ມູນໄມໂຄຊິບ

ເຄື່ອງໝາຍການຄ້າ
ຊື່ ແລະໂລໂກ້ “Microchip”, ໂລໂກ້ “M”, ແລະຊື່, ໂລໂກ້, ແລະຍີ່ຫໍ້ອື່ນໆແມ່ນໄດ້ລົງທະບຽນ ແລະບໍ່ໄດ້ລົງທະບຽນເຄື່ອງໝາຍການຄ້າຂອງ Microchip Technology Incorporated ຫຼືບໍລິສັດສາຂາ ແລະ/ຫຼືບໍລິສັດຍ່ອຍຢູ່ໃນສະຫະລັດ ແລະ/ຫຼືປະເທດອື່ນໆ (“Microchip ເຄື່ອງໝາຍການຄ້າ”). ຂໍ້ມູນກ່ຽວກັບເຄື່ອງຫມາຍການຄ້າ Microchip ສາມາດພົບໄດ້ທີ່ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

ປະກາດກົດໝາຍ

• ສິ່ງພິມນີ້ ແລະຂໍ້ມູນໃນນີ້ອາດຈະຖືກໃຊ້ກັບຜະລິດຕະພັນໄມໂຄຊິບເທົ່ານັ້ນ, ລວມທັງການອອກແບບ, ທົດສອບ ແລະລວມຜະລິດຕະພັນໄມໂຄຊິບກັບແອັບພລິເຄຊັນຂອງເຈົ້າ. ການນໍາໃຊ້ຂໍ້ມູນນີ້
  ໃນລັກສະນະອື່ນໆທີ່ລະເມີດຂໍ້ກໍານົດເຫຼົ່ານີ້. ຂໍ້​ມູນ​ກ່ຽວ​ກັບ​ການ​ນໍາ​ໃຊ້​ອຸ​ປະ​ກອນ​ແມ່ນ​ສະ​ຫນອງ​ໃຫ້​ພຽງ​ແຕ່​ເພື່ອ​ຄວາມ​ສະ​ດວກ​ຂອງ​ທ່ານ​ແລະ​ອາດ​ຈະ​ຖືກ​ແທນ​ທີ່​ໂດຍ​ການ​ປັບ​ປຸງ​. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງທ່ານເພື່ອຮັບປະກັນວ່າຄໍາຮ້ອງສະຫມັກຂອງທ່ານຕອບສະຫນອງກັບສະເພາະຂອງທ່ານ. ຕິດຕໍ່ຫ້ອງການຂາຍ Microchip ທ້ອງຖິ່ນຂອງທ່ານສໍາລັບການສະຫນັບສະຫນູນເພີ່ມເຕີມຫຼື, ໄດ້ຮັບການສະຫນັບສະຫນູນເພີ່ມເຕີມທີ່ www.microchip.com/en-us/support/design-help/client-support-services
• ຂໍ້ມູນນີ້ແມ່ນສະໜອງໃຫ້ໂດຍໄມໂຄຣຊິບ “ຄື”. ໄມໂຄຣຊິບບໍ່ໄດ້ເປັນຕົວແທນ ຫຼືການຮັບປະກັນໃດໆ ​​ບໍ່ວ່າຈະເປັນການສະແດງອອກ ຫຼືໂດຍຫຍໍ້, ເປັນລາຍລັກອັກສອນ ຫຼືທາງປາກປາກ, ຕາມກົດໝາຍ ຫຼືໃນອີກອັນໜຶ່ງ, ກ່ຽວຂ້ອງກັບຂໍ້ມູນຮວມເຖິງຂໍ້ມູນແຕ່ບໍ່ຈຳກັດການກຳນົດໄວ້. ການບໍ່ລະເມີດ, ການຄ້າ, ແລະຄວາມສອດຄ່ອງເພື່ອຈຸດປະສົງສະເພາະ, ຫຼືການຮັບປະກັນທີ່ກ່ຽວຂ້ອງກັບເງື່ອນໄຂ, ຄຸນນະພາບ, ຫຼືການປະຕິບັດຂອງມັນ.
• ໃນກໍລະນີໃດກໍ່ຕາມ, ໄມໂຄຣຊິບຈະຮັບຜິດຊອບຕໍ່ຄວາມຜິດທາງອ້ອມ, ພິເສດ, ລົງໂທດ, ບັງເອີນ, ຫຼືຜົນສະທ້ອນຕໍ່ການສູນເສຍ, ຄວາມເສຍຫາຍ, ຄ່າໃຊ້ຈ່າຍ, ຫຼືຄ່າໃຊ້ຈ່າຍໃດໆກໍຕາມທີ່ກ່ຽວຂ້ອງກັບສະພາບການປ່ຽນແປງ, ຫຼືໃນກໍລະນີໃດກໍ່ຕາມ. ໄມໂຄຣຊິບໄດ້ຮັບຄໍາແນະນໍາວ່າມີຄວາມເປັນໄປໄດ້ ຫຼືຄວາມເສຍຫາຍແມ່ນເປັນໄປໄດ້. ໃນຂອບເຂດທີ່ກົດໝາຍອະນຸຍາດສູງສຸດ, ຄວາມຮັບຜິດ ຊອບທັງໝົດຂອງໄມໂຄຣຊິບ ຕໍ່ກັບການຮຽກຮ້ອງທັງໝົດ ໃນທາງໃດກໍຕາມ ທີ່ກ່ຽວຂ້ອງກັບຂໍ້ມູນ ຫຼື ການໃຊ້ຂອງມັນຈະບໍ່ເກີນຈຳນວນຂອງຄ່າທຳນຽມ, ຖ້າມີ, ທັງໝົດທີ່ເຈົ້າມີຢູ່. ຂໍ້ມູນ.
  ການນໍາໃຊ້ອຸປະກອນ Microchip ໃນການຊ່ວຍເຫຼືອຊີວິດແລະ / ຫຼືຄໍາຮ້ອງສະຫມັກຄວາມປອດໄພແມ່ນມີຄວາມສ່ຽງຂອງຜູ້ຊື້ທັງຫມົດ, ແລະຜູ້ຊື້ຕົກລົງທີ່ຈະປົກປ້ອງ, ຊົດເຊີຍແລະຖື Microchip ທີ່ບໍ່ມີອັນຕະລາຍຈາກຄວາມເສຍຫາຍ, ການຮຽກຮ້ອງ, ຟ້ອງ, ຫຼືຄ່າໃຊ້ຈ່າຍທີ່ເກີດຈາກການນໍາໃຊ້ດັ່ງກ່າວ. ບໍ່ມີໃບອະນຸຍາດຖືກຖ່າຍທອດ, ໂດຍທາງອ້ອມ ຫຼື ອື່ນໆ, ພາຍໃຕ້ສິດຊັບສິນທາງປັນຍາຂອງ Microchip ເວັ້ນເສຍແຕ່ໄດ້ລະບຸໄວ້ເປັນຢ່າງອື່ນ.

ຄຸນສົມບັດການປົກປ້ອງລະຫັດອຸປະກອນໄມໂຄຊິບ
ໃຫ້ສັງເກດລາຍລະອຽດຕໍ່ໄປນີ້ຂອງຄຸນສົມບັດປ້ອງກັນລະຫັດໃນຜະລິດຕະພັນໄມໂຄຊິບ:

• ຜະລິດຕະພັນ Microchip ຕອບສະໜອງໄດ້ສະເພາະໃນເອກະສານຂໍ້ມູນ Microchip ໂດຍສະເພາະ.
• ໄມໂຄຣຊິບເຊື່ອວ່າຜະລິດຕະພັນໃນຄອບຄົວຂອງມັນມີຄວາມປອດໄພເມື່ອໃຊ້ໃນລັກສະນະທີ່ຕັ້ງໃຈ, ພາຍໃນສະເພາະການໃຊ້ງານ ແລະພາຍໃຕ້ເງື່ອນໄຂປົກກະຕິ.
• ຄຸນຄ່າຂອງ Microchip ແລະປົກປ້ອງສິດທິຊັບສິນທາງປັນຍາຂອງມັນຢ່າງຮຸກຮານ. ຄວາມພະຍາຍາມທີ່ຈະລະເມີດລັກສະນະການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນ Microchip ແມ່ນຖືກຫ້າມຢ່າງເຂັ້ມງວດແລະອາດຈະລະເມີດກົດຫມາຍວ່າດ້ວຍ Digital Millennium Copyright Act.
• ທັງ Microchip ຫຼືຜູ້ຜະລິດ semiconductor ອື່ນໆສາມາດຮັບປະກັນຄວາມປອດໄພຂອງລະຫັດຂອງມັນ. ການປົກປ້ອງລະຫັດບໍ່ໄດ້ຫມາຍຄວາມວ່າພວກເຮົາກໍາລັງຮັບປະກັນວ່າຜະລິດຕະພັນແມ່ນ "ບໍ່ສາມາດທໍາລາຍໄດ້". ການປົກປ້ອງລະຫັດແມ່ນພັດທະນາຢ່າງຕໍ່ເນື່ອງ. Microchip ມຸ່ງຫມັ້ນທີ່ຈະປັບປຸງຄຸນສົມບັດການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນຂອງພວກເຮົາຢ່າງຕໍ່ເນື່ອງ.

ເອກະສານ / ຊັບພະຍາກອນ

MICROCHIP Synopsys Synplify Pro ME [pdf] ຄູ່ມືຜູ້ໃຊ້ Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້