ਸਮੱਗਰੀ ਓਹਲੇ
1 intel ALTERA_CORDIC IP ਕੋਰ
2 ALTERA_CORDIC IP ਕੋਰ ਉਪਭੋਗਤਾ ਗਾਈਡ
2.1 ALTERA_CORDIC IP ਕੋਰ ਪੈਰਾਮੀਟਰ
2.2 ALTERA_CORDIC IP ਕੋਰ ਸਿਗਨਲ
3 ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ
3.1 ਹਵਾਲੇ
4 ਸੰਬੰਧਿਤ ਪੋਸਟਾਂ

intel-ਲੋਗੋ

intel ALTERA_CORDIC IP ਕੋਰ

intel-ALTERA-CORDIC-IP-ਕੋਰ-ਉਤਪਾਦ

ALTERA_CORDIC IP ਕੋਰ ਉਪਭੋਗਤਾ ਗਾਈਡ

  • CORDIC ਐਲਗੋਰਿਦਮ ਦੇ ਨਾਲ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਫੰਕਸ਼ਨਾਂ ਦੇ ਇੱਕ ਸੈੱਟ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ALTERA_CORDIC IP ਕੋਰ ਦੀ ਵਰਤੋਂ ਕਰੋ।
  • ਪੰਨਾ 3 'ਤੇ ALTERA_CORDIC IP ਕੋਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ
  • ਪੰਨਾ 3 'ਤੇ DSP IP ਕੋਰ ਡਿਵਾਈਸ ਫੈਮਿਲੀ ਸਪੋਰਟ
  • ਪੰਨਾ 4 'ਤੇ ALTERA_CORDIC IP ਕੋਰ ਫੰਕਸ਼ਨਲ ਵਰਣਨ
  • ਪੰਨਾ 7 'ਤੇ ALTERA_CORDIC IP ਕੋਰ ਪੈਰਾਮੀਟਰ
  • ਪੰਨਾ 9 'ਤੇ ALTERA_CORDIC IP ਕੋਰ ਸਿਗਨਲ

ALTERA_CORDIC IP ਕੋਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

  • ਫਿਕਸਡ-ਪੁਆਇੰਟ ਲਾਗੂਕਰਨ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
  • ਲੇਟੈਂਸੀ ਅਤੇ ਬਾਰੰਬਾਰਤਾ ਸੰਚਾਲਿਤ IP ਕੋਰ ਦੋਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
  • VHDL ਅਤੇ Verilog HDL ਕੋਡ ਜਨਰੇਸ਼ਨ ਦੋਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
  • ਪੂਰੀ ਤਰ੍ਹਾਂ ਅਨਰੋਲ ਕੀਤੇ ਲਾਗੂਕਰਨ ਪੈਦਾ ਕਰਦਾ ਹੈ।
  • ਆਉਟਪੁੱਟ ਵਿੱਚ ਦੋ ਸਭ ਤੋਂ ਨਜ਼ਦੀਕੀ ਪ੍ਰਤੀਨਿਧਤਾਯੋਗ ਸੰਖਿਆਵਾਂ ਵਿੱਚੋਂ ਕਿਸੇ ਇੱਕ ਲਈ ਵਫ਼ਾਦਾਰੀ ਨਾਲ ਗੋਲ ਨਤੀਜੇ ਪੈਦਾ ਕਰਦਾ ਹੈ।

ਡੀਐਸਪੀ ਆਈਪੀ ਕੋਰ ਡਿਵਾਈਸ ਪਰਿਵਾਰਕ ਸਹਾਇਤਾ
Intel, Intel FPGA IP ਕੋਰਾਂ ਲਈ ਹੇਠਲੇ ਡਿਵਾਈਸ ਸਮਰਥਨ ਪੱਧਰਾਂ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈ:

  • ਐਡਵਾਂਸ ਸਪੋਰਟ—ਇਸ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਆਈਪੀ ਕੋਰ ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਸੰਕਲਨ ਲਈ ਉਪਲਬਧ ਹੈ। FPGA ਪ੍ਰੋਗਰਾਮਿੰਗ file Quartus Prime Pro Stratix 10 ਐਡੀਸ਼ਨ ਬੀਟਾ ਸੌਫਟਵੇਅਰ ਲਈ (.pof) ਸਮਰਥਨ ਉਪਲਬਧ ਨਹੀਂ ਹੈ ਅਤੇ ਅਜਿਹੇ IP ਟਾਈਮਿੰਗ ਬੰਦ ਹੋਣ ਦੀ ਗਰੰਟੀ ਨਹੀਂ ਦਿੱਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਟਾਈਮਿੰਗ ਮਾਡਲਾਂ ਵਿੱਚ ਸ਼ੁਰੂਆਤੀ ਪੋਸਟ-ਲੇਆਉਟ ਜਾਣਕਾਰੀ ਦੇ ਅਧਾਰ ਤੇ ਦੇਰੀ ਦੇ ਸ਼ੁਰੂਆਤੀ ਇੰਜੀਨੀਅਰਿੰਗ ਅਨੁਮਾਨ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। ਟਾਈਮਿੰਗ ਮਾੱਡਲ ਬਦਲਣ ਦੇ ਅਧੀਨ ਹਨ ਕਿਉਂਕਿ ਸਿਲੀਕਾਨ ਟੈਸਟਿੰਗ ਅਸਲ ਸਿਲੀਕਾਨ ਅਤੇ ਟਾਈਮਿੰਗ ਮਾਡਲਾਂ ਦੇ ਵਿਚਕਾਰ ਸਬੰਧ ਨੂੰ ਸੁਧਾਰਦੀ ਹੈ। ਤੁਸੀਂ ਸਿਸਟਮ ਆਰਕੀਟੈਕਚਰ ਅਤੇ ਸਰੋਤ ਉਪਯੋਗਤਾ ਅਧਿਐਨਾਂ, ਸਿਮੂਲੇਸ਼ਨ, ਪਿਨਆਉਟ, ਸਿਸਟਮ ਲੇਟੈਂਸੀ ਮੁਲਾਂਕਣ, ਬੁਨਿਆਦੀ ਸਮੇਂ ਦੇ ਮੁਲਾਂਕਣਾਂ (ਪਾਈਪਲਾਈਨ ਬਜਟਿੰਗ), ਅਤੇ I/O ਟ੍ਰਾਂਸਫਰ ਰਣਨੀਤੀ (ਡੇਟਾ-ਪਾਥ ਚੌੜਾਈ, ਬਰਸਟ ਡੂੰਘਾਈ, I/O ਸਟੈਂਡਰਡ ਟ੍ਰੇਡਆਫਸ) ਲਈ ਇਸ IP ਕੋਰ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ। ).
  • ਸ਼ੁਰੂਆਤੀ ਸਹਾਇਤਾ—Intel ਇਸ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਸ਼ੁਰੂਆਤੀ ਟਾਈਮਿੰਗ ਮਾਡਲਾਂ ਦੇ ਨਾਲ IP ਕੋਰ ਦੀ ਪੁਸ਼ਟੀ ਕਰਦਾ ਹੈ। IP ਕੋਰ ਸਾਰੀਆਂ ਕਾਰਜਸ਼ੀਲ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ, ਪਰ ਹੋ ਸਕਦਾ ਹੈ ਕਿ ਅਜੇ ਵੀ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਸਮੇਂ ਦੇ ਵਿਸ਼ਲੇਸ਼ਣ ਤੋਂ ਗੁਜ਼ਰ ਰਿਹਾ ਹੋਵੇ। ਤੁਸੀਂ ਇਸਨੂੰ ਸਾਵਧਾਨੀ ਨਾਲ ਉਤਪਾਦਨ ਦੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਵਰਤ ਸਕਦੇ ਹੋ।
  • ਅੰਤਮ ਸਹਾਇਤਾ—ਇਸ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਅੰਤਮ ਸਮੇਂ ਦੇ ਮਾਡਲਾਂ ਦੇ ਨਾਲ IP ਕੋਰ ਦੀ ਇੰਟੈਲੀਫਾਈ ਕਰਦਾ ਹੈ। IP ਕੋਰ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਸਾਰੀਆਂ ਕਾਰਜਸ਼ੀਲ ਅਤੇ ਸਮੇਂ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ। ਤੁਸੀਂ ਇਸਨੂੰ ਉਤਪਾਦਨ ਦੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਵਰਤ ਸਕਦੇ ਹੋ.

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ਡੀਐਸਪੀ ਆਈਪੀ ਕੋਰ ਡਿਵਾਈਸ ਪਰਿਵਾਰਕ ਸਹਾਇਤਾ

ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਸਪੋਰਟ
Arria® II GX ਫਾਈਨਲ
ਅਰਰੀਆ II GZ ਫਾਈਨਲ
ਅਰਰੀਆ ਵੀ ਫਾਈਨਲ
Intel® Arria 10 ਫਾਈਨਲ
ਚੱਕਰਵਾਤ® IV ਫਾਈਨਲ
ਚੱਕਰਵਾਤ ਵੀ ਫਾਈਨਲ
Intel MAX® 10 FPGA ਫਾਈਨਲ
Stratix® IV GT ਫਾਈਨਲ
ਸਟ੍ਰੈਟਿਕਸ IV GX/E ਫਾਈਨਲ
ਸਟ੍ਰੈਟਿਕਸ ਵੀ ਫਾਈਨਲ
Intel Stratix 10 ਐਡਵਾਂਸ
ਹੋਰ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਕੋਈ ਸਹਾਰਾ ਨਹੀਂ

ALTERA_CORDIC IP ਕੋਰ ਫੰਕਸ਼ਨਲ ਵਰਣਨ

  • ਪੰਨਾ 4 'ਤੇ SinCos ਫੰਕਸ਼ਨ
  • ਸਫ਼ਾ 2 'ਤੇ Atan5 ਫੰਕਸ਼ਨ
  • ਪੰਨਾ 5 'ਤੇ ਵੈਕਟਰ ਟ੍ਰਾਂਸਲੇਟ ਫੰਕਸ਼ਨ
  • ਪੰਨਾ 6 'ਤੇ ਵੈਕਟਰ ਰੋਟੇਟ ਫੰਕਸ਼ਨ

SinCos ਫੰਕਸ਼ਨ
ਕੋਣ a ਦੇ ਸਾਇਨ ਅਤੇ ਕੋਸਾਈਨ ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ।

SinCos ਫੰਕਸ਼ਨ

intel-ALTERA-CORDIC-IP-Core-fig-1

ALTERA_CORDIC IP ਕੋਰ ਉਪਭੋਗਤਾ ਗਾਈਡ 683808 | 2017.05.08
ਫੰਕਸ਼ਨ ਦੋ ਸੰਰਚਨਾਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, a ਦੇ ਚਿੰਨ੍ਹ ਗੁਣ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ:

  • ਜੇਕਰ a ਸਾਈਨ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਮਨਜ਼ੂਰ ਇਨਪੁਟ ਰੇਂਜ [-π,+π] ਹੈ ਅਤੇ ਸਾਈਨ ਅਤੇ ਕੋਸਾਈਨ ਲਈ ਆਉਟਪੁੱਟ ਰੇਂਜ ∈[−1,1] ਹੈ।
  • ਜੇਕਰ a ਹਸਤਾਖਰਿਤ ਨਹੀਂ ਹੈ, ਤਾਂ IP ਕੋਰ ਇਨਪੁਟ ਨੂੰ [0,+π/2] ਤੱਕ ਸੀਮਤ ਕਰਦਾ ਹੈ ਅਤੇ ਆਉਟਪੁੱਟ ਰੇਂਜ ਨੂੰ [0,1] ਤੱਕ ਸੀਮਤ ਕਰਦਾ ਹੈ।

Atan2 ਫੰਕਸ਼ਨ
ਇਨਪੁਟਸ y ਅਤੇ x ਤੋਂ ਫੰਕਸ਼ਨ atan2(y, x) ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ।

Atan2 ਫੰਕਸ਼ਨ

intel-ALTERA-CORDIC-IP-Core-fig-2

  • ਜੇਕਰ x ਅਤੇ y ਸਾਈਨ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ IP ਕੋਰ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਫਾਰਮੈਟਾਂ ਤੋਂ ਇਨਪੁਟ ਰੇਂਜ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ।
  • ਆਉਟਪੁੱਟ ਰੇਂਜ [-π,+π] ਹੈ।

ਵੈਕਟਰ ਅਨੁਵਾਦ ਫੰਕਸ਼ਨ
ਵੈਕਟਰ ਟ੍ਰਾਂਸਲੇਟ ਫੰਕਸ਼ਨ atan2 ਫੰਕਸ਼ਨ ਦਾ ਇੱਕ ਐਕਸਟੈਂਸ਼ਨ ਹੈ। ਇਹ ਇਨਪੁਟ ਵੈਕਟਰ ਦੀ ਤੀਬਰਤਾ ਅਤੇ ਕੋਣ a=atan2(y,x) ਨੂੰ ਆਊਟਪੁੱਟ ਕਰਦਾ ਹੈ।

ਵੈਕਟਰ ਅਨੁਵਾਦ ਫੰਕਸ਼ਨ

intel-ALTERA-CORDIC-IP-Core-fig-3

ਫੰਕਸ਼ਨ x ਅਤੇ y ਇਨਪੁੱਟ ਲੈਂਦਾ ਹੈ ਅਤੇ a=atan2(y, x) ਅਤੇ M = K(x2+y2) 0.5 ਆਊਟਪੁੱਟ ਲੈਂਦਾ ਹੈ। M ਇਨਪੁਟ ਵੈਕਟਰ v=(x,y)T ਦੀ ਤੀਬਰਤਾ ਹੈ, ਜੋ ਕਿ ਇੱਕ ਕੋਰਡਿਕ ਵਿਸ਼ੇਸ਼ ਸਥਿਰਾਂਕ ਦੁਆਰਾ ਸਕੇਲ ਕੀਤਾ ਗਿਆ ਹੈ ਜੋ 1.646760258121 ਵਿੱਚ ਬਦਲਦਾ ਹੈ, ਜੋ ਕਿ ਅੰਤਰ ਹੈ, ਇਸਲਈ ਇਸਦਾ ਕੋਈ ਨਿਸ਼ਚਿਤ ਮੁੱਲ ਨਹੀਂ ਹੈ। ਫੰਕਸ਼ਨ ਦੋ ਸੰਰਚਨਾਵਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, x ਅਤੇ y ਦੇ ਚਿੰਨ੍ਹ ਗੁਣ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ:

  • ਜੇਕਰ ਇਨਪੁਟਸ ਸਾਈਨ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਫਾਰਮੈਟ ਮਨਜ਼ੂਰਸ਼ੁਦਾ ਇਨਪੁਟ ਰੇਂਜ ਦਿੰਦੇ ਹਨ। ਇਸ ਸੰਰਚਨਾ ਵਿੱਚ ਇੱਕ is∈[−π,+π] ਲਈ ਆਉਟਪੁੱਟ ਰੇਂਜ ਹੈ। M ਲਈ ਆਉਟਪੁੱਟ ਰੇਂਜ x ਅਤੇ y ਦੀ ਇੰਪੁੱਟ ਰੇਂਜ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ, ਮੈਗਨੀਟਿਊਡ ਫਾਰਮੂਲੇ ਦੇ ਅਨੁਸਾਰ।
  • ਜੇਕਰ ਇਨਪੁਟਸ ਹਸਤਾਖਰਿਤ ਨਹੀਂ ਹਨ, ਤਾਂ IP ਕੋਰ ਇੱਕ [0,+π/2] ਲਈ ਆਉਟਪੁੱਟ ਮੁੱਲ ਨੂੰ ਸੀਮਤ ਕਰਦਾ ਹੈ। ਤੀਬਰਤਾ ਦਾ ਮੁੱਲ ਅਜੇ ਵੀ ਫਾਰਮੂਲੇ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ।

ਵੈਕਟਰ ਰੋਟੇਟ ਫੰਕਸ਼ਨ
ਵੈਕਟਰ ਰੋਟੇਟ ਫੰਕਸ਼ਨ ਦੋ ਕੋਆਰਡੀਨੇਟਸ x ਅਤੇ y ਅਤੇ ਇੱਕ ਕੋਣ a ਦੁਆਰਾ ਦਿੱਤੇ ਇੱਕ ਵੈਕਟਰ v= (x,y)T ਲੈਂਦਾ ਹੈ। ਫੰਕਸ਼ਨ ਵੈਕਟਰ v0=(x0,y0)T ਪੈਦਾ ਕਰਨ ਲਈ ਕੋਣ a ਦੁਆਰਾ ਵੈਕਟਰ v ਦੀ ਇੱਕ ਸਮਾਨਤਾ ਰੋਟੇਸ਼ਨ ਪੈਦਾ ਕਰਦਾ ਹੈ।

ਵੈਕਟਰ ਰੋਟੇਟ ਫੰਕਸ਼ਨ
ਰੋਟੇਸ਼ਨ ਇੱਕ ਸਮਾਨਤਾ ਰੋਟੇਸ਼ਨ ਹੈ ਕਿਉਂਕਿ ਪੈਦਾ ਕੀਤੇ ਵੈਕਟਰ v0 ਦੀ ਤੀਬਰਤਾ ਨੂੰ CORDIC ਖਾਸ ਸਥਿਰ K(˜1.646760258121) ਦੁਆਰਾ ਸਕੇਲ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਵੈਕਟਰ v0 ਲਈ ਕੋਆਰਡੀਨੇਟਸ ਦੀਆਂ ਸਮੀਕਰਨਾਂ ਹਨ:

  • x0 = K(xcos(a)−ysin(a))
  • y0 = K(xsin(a)+ ycos(a))

ਜੇਕਰ ਤੁਸੀਂ ਫੰਕਸ਼ਨ ਲਈ x,y ਇਨਪੁਟਸ ਲਈ ਸਾਈਨ ਐਟਰੀਬਿਊਟ ਨੂੰ ਸਹੀ 'ਤੇ ਸੈੱਟ ਕਰਦੇ ਹੋ, ਤਾਂ IP ਕੋਰ ਉਹਨਾਂ ਦੀ ਰੇਂਜ ਨੂੰ [−1,1] ਤੱਕ ਸੀਮਤ ਕਰਦਾ ਹੈ। ਤੁਸੀਂ ਫਰੈਕਸ਼ਨਲ ਬਿੱਟਾਂ ਦੀ ਗਿਣਤੀ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹੋ। ਇੰਪੁੱਟ ਕੋਣ a ਨੂੰ ਰੇਂਜ [−π,+π] ਵਿੱਚ ਮਨਜ਼ੂਰੀ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਇਸ ਵਿੱਚ ਦੂਜੇ ਇਨਪੁਟਸ ਦੇ ਬਰਾਬਰ ਫਰੈਕਸ਼ਨਲ ਬਿੱਟ ਹੁੰਦੇ ਹਨ। ਤੁਸੀਂ ਆਉਟਪੁੱਟ ਫਰੈਕਸ਼ਨਲ ਬਿੱਟ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹੋ ਅਤੇ ਆਉਟਪੁੱਟ ਦੀ ਕੁੱਲ ਚੌੜਾਈ w=wF+3 ਹੈ, ਹਸਤਾਖਰਿਤ। ਗੈਰ-ਹਸਤਾਖਰਿਤ ਇਨਪੁਟਸ x,y ਲਈ, IP ਕੋਰ ਰੇਂਜ ਨੂੰ [0,1], ਕੋਣ a ਨੂੰ [0,π] ਤੱਕ ਸੀਮਤ ਕਰਦਾ ਹੈ।

ALTERA_CORDIC IP ਕੋਰ ਪੈਰਾਮੀਟਰ

SinCos ਪੈਰਾਮੀਟਰ

ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਵਰਣਨ
ਇਨਪੁਟ ਡਾਟਾ ਚੌੜਾਈ
ਫਰੈਕਸ਼ਨ ਐੱਫ 1 ਤੋਂ 64 ਤੱਕ ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ ਡਬਲਯੂ ਪ੍ਰਾਪਤ ਕੀਤਾ ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਸਾਈਨ ਹਸਤਾਖਰਿਤ ਜਾਂ ਹਸਤਾਖਰਿਤ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ।
ਆਉਟਪੁੱਟ ਡਾਟਾ ਚੌੜਾਈ
ਅੰਸ਼ 1 ਤੋਂ 64, ਜਿੱਥੇ

Fਬਾਹਰ ≤ FIN

 ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ ਪ੍ਰਾਪਤ ਕੀਤਾ ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਸਾਈਨ ਪ੍ਰਾਪਤ ਕੀਤਾ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ।
ਪੋਰਟ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ਚਾਲੂ ਜਾਂ ਬੰਦ ਸਿਗਨਲ ਨੂੰ ਚਾਲੂ ਕਰਨ ਲਈ ਚਾਲੂ ਕਰੋ।

Atan2 ਪੈਰਾਮੀਟਰ

ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਵਰਣਨ
ਇਨਪੁਟ ਡਾਟਾ ਚੌੜਾਈ
ਅੰਸ਼ 1 ਤੋਂ 64 ਤੱਕ ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ 3 ਤੋਂ 64 ਤੱਕ ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਸਾਈਨ ਹਸਤਾਖਰਿਤ ਜਾਂ ਹਸਤਾਖਰਿਤ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ।
ਆਉਟਪੁੱਟ ਡਾਟਾ ਚੌੜਾਈ
ਅੰਸ਼   ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ ਪ੍ਰਾਪਤ ਕੀਤਾ ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਸਾਈਨ ਪ੍ਰਾਪਤ ਕੀਤਾ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ।
ਪੋਰਟ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ਚਾਲੂ ਜਾਂ ਬੰਦ ਸਿਗਨਲ ਨੂੰ ਚਾਲੂ ਕਰਨ ਲਈ ਚਾਲੂ ਕਰੋ।
LUT ਆਕਾਰ ਅਨੁਕੂਲਨ   ਲਾਗੂ ਕਰਨ ਦੀ ਲਾਗਤ ਨੂੰ ਘਟਾਉਣ ਲਈ ਕੁਝ ਖਾਸ CORDIC ਓਪਰੇਸ਼ਨਾਂ ਨੂੰ ਟੇਬਲਾਂ ਵਿੱਚ ਲਿਜਾਣ ਲਈ ਚਾਲੂ ਕਰੋ।
ਹੱਥੀਂ LUT ਆਕਾਰ ਦਿਓ   LUT ਆਕਾਰ ਨੂੰ ਇਨਪੁਟ ਕਰਨ ਲਈ ਚਾਲੂ ਕਰੋ। ਵੱਡੇ ਮੁੱਲ (9-11) ਕੁਝ ਗਣਨਾਵਾਂ ਨੂੰ ਮੈਮੋਰੀ ਬਲਾਕਾਂ ਲਈ ਮੈਪਿੰਗ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦੇ ਹਨ, ਕੇਵਲ ਉਦੋਂ ਹੀ LUT ਆਕਾਰ ਅਨੁਕੂਲਨ ਚਾਲੂ ਹੈ..

ਵੈਕਟਰ ਅਨੁਵਾਦ ਪੈਰਾਮੀਟਰ

ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਵਰਣਨ
ਇਨਪੁਟ ਡਾਟਾ ਚੌੜਾਈ
ਅੰਸ਼ 1 ਤੋਂ 64 ਤੱਕ ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ ਦਸਤਖਤ ਕੀਤੇ: 4 ਤੋਂ

64; ਹਸਤਾਖਰਿਤ: ਐੱਫ

65 ਨੂੰ

 ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਜਾਰੀ…
ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਵਰਣਨ
ਸਾਈਨ ਹਸਤਾਖਰਿਤ ਜਾਂ ਹਸਤਾਖਰਿਤ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ
ਆਉਟਪੁੱਟ ਡਾਟਾ ਚੌੜਾਈ
ਅੰਸ਼ 1 ਤੋਂ 64 ਤੱਕ ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ ਪ੍ਰਾਪਤ ਕੀਤਾ ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਐਸ.ਜੀ.ਐਨ ਪ੍ਰਾਪਤ ਕੀਤਾ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ
ਪੋਰਟ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ਚਾਲੂ ਜਾਂ ਬੰਦ ਸਿਗਨਲ ਨੂੰ ਚਾਲੂ ਕਰਨ ਲਈ ਚਾਲੂ ਕਰੋ।
ਸਕੇਲ ਕਾਰਕ ਮੁਆਵਜ਼ਾ ਚਾਲੂ ਜਾਂ ਬੰਦ ਵੈਕਟਰ ਅਨੁਵਾਦ ਲਈ, ਇੱਕ CORDIC ਖਾਸ ਸਥਿਰਤਾ ਜੋ ਕਿ 1.6467602 ਵਿੱਚ ਕਨਵਰਜ ਕਰਦੀ ਹੈ… ਵੈਕਟਰ (x2+y2) 0.5 ਦੀ ਤੀਬਰਤਾ ਨੂੰ ਸਕੇਲ ਕਰਦਾ ਹੈ ਤਾਂ ਕਿ ਮੈਗਨੀਟਿਊਡ ਲਈ ਮੁੱਲ, M, M = K(x2+y2)0.5 ਹੈ।

ਆਉਟਪੁੱਟ ਦਾ ਫਾਰਮੈਟ ਇੰਪੁੱਟ ਫਾਰਮੈਟ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਸਭ ਤੋਂ ਵੱਡਾ ਆਉਟਪੁੱਟ ਮੁੱਲ ਉਦੋਂ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਦੋਵੇਂ ਇਨਪੁਟ ਵੱਧ ਤੋਂ ਵੱਧ ਪ੍ਰਸਤੁਤ ਇਨਪੁਟ ਮੁੱਲ ਦੇ ਬਰਾਬਰ ਹੁੰਦੇ ਹਨ, j.

ਇਸ ਸੰਦਰਭ ਵਿੱਚ:

M = K(j2+j2) 0.5

= K(2j2) 0.5

= K20.5j2) 0.5

=K 20.5j ~2.32j

ਇਸ ਲਈ, ਦੇ MSB ਦੇ ਦੋ ਵਾਧੂ ਬਿੱਟ ਬਾਕੀ ਹਨ j ਯਕੀਨੀ ਬਣਾਉਣ ਦੀ ਲੋੜ ਹੈ M ਪ੍ਰਤੀਨਿਧਤਾਯੋਗ ਹੈ। ਜੇਕਰ ਸਕੇਲ ਫੈਕਟਰ ਮੁਆਵਜ਼ਾ ਚੁਣਿਆ ਗਿਆ ਹੈ, M ਬਣ ਜਾਂਦਾ ਹੈ: M = j0.5 ~ 1.41 ਜੇ

ਦੀ ਰੇਂਜ ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਇੱਕ ਵਾਧੂ ਬਿੱਟ ਕਾਫੀ ਹੈ M. ਸਕੇਲ ਫੈਕਟਰ ਮੁਆਵਜ਼ਾ ਆਉਟਪੁੱਟ ਦੀ ਕੁੱਲ ਚੌੜਾਈ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ।

ਵੈਕਟਰ ਰੋਟੇਟ ਪੈਰਾਮੀਟਰ

ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਵਰਣਨ
ਇਨਪੁਟ ਡਾਟਾ ਚੌੜਾਈ
X,Y ਇਨਪੁਟਸ
ਅੰਸ਼ 1 ਤੋਂ 64 ਤੱਕ ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ ਪ੍ਰਾਪਤ ਕੀਤਾ ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਸਾਈਨ ਹਸਤਾਖਰਿਤ ਜਾਂ ਹਸਤਾਖਰਿਤ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ।
ਕੋਣ ਇੰਪੁੱਟ
ਅੰਸ਼ ਪ੍ਰਾਪਤ ਕੀਤਾ –
ਚੌੜਾਈ ਪ੍ਰਾਪਤ ਕੀਤਾ –
ਸਾਈਨ ਪ੍ਰਾਪਤ ਕੀਤਾ –
ਆਉਟਪੁੱਟ ਡਾਟਾ ਚੌੜਾਈ
ਅੰਸ਼ 1 ਤੋਂ 64 ਤੱਕ ਫਰੈਕਸ਼ਨ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ।
ਚੌੜਾਈ ਪ੍ਰਾਪਤ ਕੀਤਾ ਸਥਿਰ-ਪੁਆਇੰਟ ਡੇਟਾ ਦੀ ਚੌੜਾਈ।
ਸਾਈਨ ਪ੍ਰਾਪਤ ਕੀਤਾ ਫਿਕਸਡ-ਪੁਆਇੰਟ ਡੇਟਾ ਦਾ ਚਿੰਨ੍ਹ
ਪੋਰਟ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ ਚਾਲੂ ਜਾਂ ਬੰਦ ਸਿਗਨਲ ਨੂੰ ਚਾਲੂ ਕਰਨ ਲਈ ਚਾਲੂ ਕਰੋ।
ਸਕੇਲ ਕਾਰਕ ਮੁਆਵਜ਼ਾ   ਤੀਬਰਤਾ ਆਉਟਪੁੱਟ 'ਤੇ CORDIC-ਵਿਸ਼ੇਸ਼ ਸਥਿਰਾਂਕ ਦੀ ਪੂਰਤੀ ਕਰਨ ਲਈ ਚਾਲੂ ਕਰੋ। ਹਸਤਾਖਰਿਤ ਅਤੇ ਹਸਤਾਖਰਿਤ ਇਨਪੁਟਸ ਦੋਵਾਂ ਲਈ, ਚਾਲੂ ਕਰਨ ਨਾਲ x1 ਅਤੇ y0 ਲਈ ਤੀਬਰਤਾ ਦਾ ਭਾਰ 0 ਘੱਟ ਜਾਂਦਾ ਹੈ। ਆਉਟਪੁੱਟ ਅੰਤਰਾਲ [-20.5, +20.5]K ਨਾਲ ਸਬੰਧਤ ਹਨ। ਡਿਫੌਲਟ ਸੈਟਿੰਗਾਂ ਦੇ ਤਹਿਤ, ਆਉਟਪੁੱਟ ਅੰਤਰਾਲ [-20.5K, +20.5K] (ਨਾਲ) ਹੋਵੇਗਾ
ਜਾਰੀ…
ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਵਰਣਨ
    K~1.6467602…), ਜਾਂ ~[-2.32, +2.32]। ਇਸ ਅੰਤਰਾਲ ਵਿੱਚ ਮੁੱਲਾਂ ਦੀ ਨੁਮਾਇੰਦਗੀ ਕਰਨ ਲਈ ਬਾਈਨਰੀ ਬਿੰਦੂ ਦੇ 3 ਬਿੱਟਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਜਿਸ ਵਿੱਚੋਂ ਇੱਕ ਚਿੰਨ੍ਹ ਲਈ ਹੁੰਦਾ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਚਾਲੂ ਕਰਦੇ ਹੋ ਸਕੇਲ ਕਾਰਕ ਮੁਆਵਜ਼ਾ, ਆਉਟਪੁੱਟ ਅੰਤਰਾਲ [-20.5, +20.5] ਜਾਂ ~[-1.41, 1.41] ਬਣ ਜਾਂਦਾ ਹੈ, ਜਿਸ ਲਈ ਬਾਈਨਰੀ ਬਿੰਦੂ ਦੇ ਦੋ ਬਿੱਟ ਬਾਕੀ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ ਇੱਕ ਚਿੰਨ੍ਹ ਲਈ ਹੈ।

ਸਕੇਲ ਫੈਕਟਰ ਮੁਆਵਜ਼ਾ ਆਉਟਪੁੱਟ ਦੀ ਕੁੱਲ ਚੌੜਾਈ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ।
ALTERA_CORDIC IP ਕੋਰ ਸਿਗਨਲ

ਆਮ ਸਿਗਨਲ

ਨਾਮ ਟਾਈਪ ਕਰੋ ਵਰਣਨ
clk ਇੰਪੁੱਟ ਘੜੀ.
en ਇੰਪੁੱਟ ਯੋਗ ਕਰੋ। ਸਿਰਫ਼ ਉਦੋਂ ਉਪਲਬਧ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਤੁਸੀਂ ਚਾਲੂ ਕਰਦੇ ਹੋ ਇੱਕ ਸਮਰੱਥ ਪੋਰਟ ਤਿਆਰ ਕਰੋ.
areset ਇੰਪੁੱਟ ਰੀਸੈਟ ਕਰੋ।

ਪਾਪ ਕੋਸ ਫੰਕਸ਼ਨ ਸਿਗਨਲ

ਨਾਮ ਟਾਈਪ ਕਰੋ ਸੰਰਚਨਾ on ਰੇਂਜ ਵਰਣਨ
a ਇੰਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ [−π,+π] ਫਰੈਕਸ਼ਨਲ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ (FIN). ਇਸ ਇੰਪੁੱਟ ਦੀ ਕੁੱਲ ਚੌੜਾਈ ਹੈ FIN+3. ਦੋ ਵਾਧੂ ਬਿੱਟ ਰੇਂਜ ਲਈ ਹਨ (ਪ੍ਰਸਤੁਤ ਕਰਦੇ ਹੋਏ π) ਅਤੇ ਚਿੰਨ੍ਹ ਲਈ ਇੱਕ ਬਿੱਟ. ਦੋ ਦੇ ਪੂਰਕ ਰੂਪ ਵਿੱਚ ਇੰਪੁੱਟ ਪ੍ਰਦਾਨ ਕਰੋ।
ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ [0,+π/2] ਫਰੈਕਸ਼ਨਲ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ (FIN). ਇਸ ਇੰਪੁੱਟ ਦੀ ਕੁੱਲ ਚੌੜਾਈ ਹੈ wIN=FIN+1. ਇੱਕ ਵਾਧੂ ਬਿੱਟ ਰੇਂਜ ਲਈ ਖਾਤਾ ਹੈ (π/2 ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਲੋੜੀਂਦਾ ਹੈ)।
s, c ਆਉਟਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ [−1,1] ਇੱਕ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਆਉਟਪੁੱਟ ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ ਉੱਤੇ sin(a) ਅਤੇ cos(a) ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ(F). ਆਉਟਪੁੱਟ ਦੀ ਚੌੜਾਈ ਹੈ wਬਾਹਰ= Fਬਾਹਰ+2 ਅਤੇ ਦਸਤਖਤ ਕੀਤੇ ਹਨ।
ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ [0,1] ਇੱਕ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਆਉਟਪੁੱਟ ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ ਉੱਤੇ sin(a) ਅਤੇ cos(a) ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ(Fਬਾਹਰ). ਆਉਟਪੁੱਟ ਦੀ ਚੌੜਾਈ ਹੈ wਬਾਹਰ= Fਬਾਹਰ+1 ਅਤੇ ਹਸਤਾਖਰਿਤ ਨਹੀਂ ਹੈ।

Atan2 ਫੰਕਸ਼ਨ ਸਿਗਨਲ

ਨਾਮ ਟਾਈਪ ਕਰੋ ਸੰਰਚਨਾ on ਰੇਂਜ ਵੇਰਵੇ
x, y ਇੰਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ ਦੁਆਰਾ ਦਿੱਤਾ ਗਿਆ

w, F

 ਕੁੱਲ ਚੌੜਾਈ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ (w) ਅਤੇ ਨੰਬਰ ਫਰੈਕਸ਼ਨਲ ਬਿੱਟ (Fਇੰਪੁੱਟ ਦਾ )। ਦੋ ਦੇ ਪੂਰਕ ਰੂਪ ਵਿੱਚ ਇਨਪੁਟਸ ਪ੍ਰਦਾਨ ਕਰੋ।
ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ ਕੁੱਲ ਚੌੜਾਈ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ (w) ਅਤੇ ਨੰਬਰ ਫਰੈਕਸ਼ਨਲ ਬਿੱਟ (Fਇੰਪੁੱਟ ਦਾ )।
a ਆਉਟਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ [−π,+π] ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਆਉਟਪੁੱਟ ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ 'ਤੇ atan2(y,x) ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ (F). ਆਉਟਪੁੱਟ ਦੀ ਚੌੜਾਈ ਹੈ w ਬਾਹਰ= Fਬਾਹਰ+2 ਅਤੇ ਦਸਤਖਤ ਕੀਤੇ ਹਨ।
ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ [0,+π/2] ਆਉਟਪੁੱਟ ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ 'ਤੇ atan2(y,x) ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ (Fਬਾਹਰ). ਆਉਟਪੁੱਟ ਫਾਰਮੈਟ ਦੀ ਚੌੜਾਈ ਹੈ wਬਾਹਰ = Fਬਾਹਰ+2 ਅਤੇ ਦਸਤਖਤ ਕੀਤੇ ਹਨ। ਹਾਲਾਂਕਿ, ਆਉਟਪੁੱਟ ਮੁੱਲ ਹਸਤਾਖਰਿਤ ਨਹੀਂ ਹੈ।
ਨਾਮ ਦਿਸ਼ਾ ਸੰਰਚਨਾ on ਰੇਂਜ ਵੇਰਵੇ
x, y ਇੰਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ ਦੁਆਰਾ ਦਿੱਤਾ ਗਿਆ

w, F

 ਕੁੱਲ ਚੌੜਾਈ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ (w) ਅਤੇ ਨੰਬਰ ਫਰੈਕਸ਼ਨਲ ਬਿੱਟ (Fਇੰਪੁੱਟ ਦਾ )। ਦੋ ਦੇ ਪੂਰਕ ਰੂਪ ਵਿੱਚ ਇਨਪੁਟਸ ਪ੍ਰਦਾਨ ਕਰੋ।
q ਆਉਟਪੁੱਟ   [−π,+π] atan2(y,x) ਦੀ ਗਣਨਾ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਆਉਟਪੁੱਟ ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ 'ਤੇ ਕਰਦਾ ਹੈ Fq. ਆਉਟਪੁੱਟ ਦੀ ਚੌੜਾਈ ਹੈ wq=Fq+3 ਅਤੇ ਦਸਤਖਤ ਕੀਤੇ ਗਏ ਹਨ।
r     ਦੁਆਰਾ ਦਿੱਤਾ ਗਿਆ

w, F

 ਗਣਨਾ ਕਰਦਾ ਹੈ K(x2+y2)0.5.

ਆਉਟਪੁੱਟ ਦੀ ਕੁੱਲ ਚੌੜਾਈ ਹੈ wr=Fq+3, ਜਾਂ wr=Fਸਕੇਲ ਫੈਕਟਰ ਮੁਆਵਜ਼ੇ ਦੇ ਨਾਲ q+2।
        ਅਰਥਪੂਰਨ ਬਿੱਟਾਂ ਦੀ ਗਿਣਤੀ ਦੁਹਰਾਓ ਦੀ ਗਿਣਤੀ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ ਜੋ ਨਿਰਭਰ ਕਰਦੀ ਹੈ Fq. ਆਉਟਪੁੱਟ ਦਾ ਫਾਰਮੈਟ ਇੰਪੁੱਟ ਫਾਰਮੈਟ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ।
        MSB(Mਬਾਹਰ)=MSBIN+2, ਜਾਂ MSB(Mਬਾਹਰ)=MSBINਸਕੇਲ ਫੈਕਟਰ ਮੁਆਵਜ਼ੇ ਦੇ ਨਾਲ +1
x, y ਇੰਪੁੱਟ ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ ਦੁਆਰਾ ਦਿੱਤਾ ਗਿਆ

w,F

 ਕੁੱਲ ਚੌੜਾਈ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ (w) ਅਤੇ ਨੰਬਰ ਫਰੈਕਸ਼ਨਲ ਬਿੱਟ (Fਇੰਪੁੱਟ ਦਾ )।
q ਆਉਟਪੁੱਟ   [0,+π/2] ਇੱਕ ਆਉਟਪੁੱਟ ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ 'ਤੇ atan2(y,x) ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ Fq. ਆਉਟਪੁੱਟ ਦੀ ਚੌੜਾਈ ਹੈ wq=Fq+2 ਅਤੇ ਦਸਤਖਤ ਕੀਤੇ ਗਏ ਹਨ।
r     ਦੁਆਰਾ ਦਿੱਤਾ ਗਿਆ

w,F

 ਗਣਨਾ ਕਰਦਾ ਹੈ K(x2+y2)0.5.

ਆਉਟਪੁੱਟ ਦੀ ਕੁੱਲ ਚੌੜਾਈ ਹੈ wr=Fq+3, ਜਾਂ wr=Fਸਕੇਲ ਫੈਕਟਰ ਮੁਆਵਜ਼ੇ ਦੇ ਨਾਲ q+2।
        MSB(Mਬਾਹਰ)=MSBIN+2, ਜਾਂ MSB(Mਬਾਹਰ)=MSBINਸਕੇਲ ਫੈਕਟਰ ਮੁਆਵਜ਼ੇ ਦੇ ਨਾਲ +1।
ਨਾਮ ਦਿਸ਼ਾ ਸੰਰਚਨਾ on ਰੇਂਜ ਵੇਰਵੇ
x, y ਇੰਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ [−1,1] ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ (F), ਬਿੱਟਾਂ ਦੀ ਕੁੱਲ ਸੰਖਿਆ ਹੈ w = F+2. ਦੋ ਦੇ ਪੂਰਕ ਰੂਪ ਵਿੱਚ ਇਨਪੁਟਸ ਪ੍ਰਦਾਨ ਕਰੋ।
ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ [0,1] ਫਰੈਕਸ਼ਨ ਚੌੜਾਈ (F), ਬਿੱਟਾਂ ਦੀ ਕੁੱਲ ਸੰਖਿਆ ਹੈ w = F+1.
a ਇੰਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ [−π,+π] ਫਰੈਕਸ਼ਨਲ ਬਿੱਟਾਂ ਦੀ ਗਿਣਤੀ ਹੈ F (ਪਹਿਲਾਂ x ਅਤੇ y ਲਈ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ), ਕੁੱਲ ਚੌੜਾਈ ਹੈ wa = F+3.
ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ [0,+π] ਫਰੈਕਸ਼ਨਲ ਬਿੱਟਾਂ ਦੀ ਗਿਣਤੀ ਹੈ F (ਪਹਿਲਾਂ x ਅਤੇ y ਲਈ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ), ਕੁੱਲ ਚੌੜਾਈ ਹੈ wa = F+2.
x0, y0 ਆਉਟਪੁੱਟ ਦਸਤਖਤ ਕੀਤੇ ਇਨਪੁਟ [−20.5,+20.

5]K

 ਫਰੈਕਸ਼ਨਲ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ Fਬਾਹਰ, ਕਿੱਥੇ wਬਾਹਰ = Fਬਾਹਰ+3 ਜਾਂ wਬਾਹਰ =

Fਬਾਹਰਸਕੇਲ ਫੈਕਟਰ ਕਟੌਤੀ ਦੇ ਨਾਲ +2।
ਹਸਤਾਖਰਿਤ ਇਨਪੁੱਟ

ALTERA_CORDIC IP ਕੋਰ ਉਪਭੋਗਤਾ ਗਾਈਡ 10 ਫੀਡਬੈਕ ਭੇਜੋ

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel ALTERA_CORDIC IP ਕੋਰ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ
ALTERA_CORDIC IP ਕੋਰ, ALTERA_, CORDIC IP ਕੋਰ, IP ਕੋਰ

ਹਵਾਲੇ

ਸੰਬੰਧਿਤ ਪੋਸਟਾਂ

ਇੱਕ ਟਿੱਪਣੀ ਛੱਡੋ

ਤੁਹਾਡਾ ਈਮੇਲ ਪਤਾ ਪ੍ਰਕਾਸ਼ਿਤ ਨਹੀਂ ਕੀਤਾ ਜਾਵੇਗਾ। ਲੋੜੀਂਦੇ ਖੇਤਰਾਂ ਨੂੰ ਚਿੰਨ੍ਹਿਤ ਕੀਤਾ ਗਿਆ ਹੈ *