intel ALTERA_CORDIC IP કોર
ALTERA_CORDIC IP કોર વપરાશકર્તા માર્ગદર્શિકા
- CORDIC અલ્ગોરિધમ સાથે નિશ્ચિત-બિંદુ કાર્યોના સમૂહને અમલમાં મૂકવા માટે ALTERA_CORDIC IP કોરનો ઉપયોગ કરો.
- પૃષ્ઠ 3 પર ALTERA_CORDIC IP કોર સુવિધાઓ
- પૃષ્ઠ 3 પર DSP IP કોર ઉપકરણ કુટુંબ સપોર્ટ
- પૃષ્ઠ 4 પર ALTERA_CORDIC IP કોર કાર્યાત્મક વર્ણન
- પૃષ્ઠ 7 પર ALTERA_CORDIC IP કોર પરિમાણો
- પૃષ્ઠ 9 પર ALTERA_CORDIC IP કોર સિગ્નલ્સ
ALTERA_CORDIC IP કોર સુવિધાઓ
- ફિક્સ-પોઇન્ટ અમલીકરણને સપોર્ટ કરે છે.
- લેટન્સી અને ફ્રીક્વન્સી સંચાલિત IP કોરો બંનેને સપોર્ટ કરે છે.
- VHDL અને Verilog HDL કોડ જનરેશન બંનેને સપોર્ટ કરે છે.
- સંપૂર્ણપણે અનરોલ્ડ અમલીકરણો ઉત્પન્ન કરે છે.
- આઉટપુટમાં રજૂ કરી શકાય તેવી બે સૌથી નજીકની સંખ્યાઓમાંથી કોઈપણ માટે વિશ્વાસપૂર્વક ગોળાકાર પરિણામો ઉત્પન્ન કરે છે.
DSP IP કોર ઉપકરણ કુટુંબ આધાર
Intel Intel FPGA IP કોરો માટે નીચેના ઉપકરણ સપોર્ટ લેવલ ઓફર કરે છે:
- એડવાન્સ સપોર્ટ—આઈપી કોર આ ઉપકરણ પરિવાર માટે સિમ્યુલેશન અને સંકલન માટે ઉપલબ્ધ છે. FPGA પ્રોગ્રામિંગ file ક્વાર્ટસ પ્રાઇમ પ્રો સ્ટ્રેટિક્સ 10 એડિશન બીટા સૉફ્ટવેર માટે (.pof) સપોર્ટ ઉપલબ્ધ નથી અને જેમ કે IP ટાઇમિંગ બંધ થવાની ખાતરી આપી શકાતી નથી. ટાઇમિંગ મોડલમાં પ્રારંભિક પોસ્ટ-લેઆઉટ માહિતીના આધારે વિલંબના પ્રારંભિક ઇજનેરી અંદાજોનો સમાવેશ થાય છે. સિલિકોન પરીક્ષણ વાસ્તવિક સિલિકોન અને ટાઈમિંગ મોડલ વચ્ચેના સંબંધને સુધારે છે તે રીતે સમયના મોડલ બદલાવાને પાત્ર છે. તમે આ આઈપી કોરનો ઉપયોગ સિસ્ટમ આર્કિટેક્ચર અને રિસોર્સ યુટિલાઈઝેશન સ્ટડીઝ, સિમ્યુલેશન, પિનઆઉટ, સિસ્ટમ લેટન્સી એસેસમેન્ટ, બેઝિક ટાઈમિંગ એસેસમેન્ટ્સ (પાઈપલાઈન બજેટિંગ), અને I/O ટ્રાન્સફર સ્ટ્રેટેજી (ડેટા-પાથ પહોળાઈ, બર્સ્ટ ડેપ્થ, I/O સ્ટાન્ડર્ડ ટ્રેડઓફ્સ) માટે કરી શકો છો. ).
- પ્રારંભિક સમર્થન—ઇન્ટેલ આ ઉપકરણ પરિવાર માટે પ્રારંભિક સમય મોડલ સાથે IP કોરને ચકાસે છે. IP કોર તમામ કાર્યાત્મક આવશ્યકતાઓને પૂર્ણ કરે છે, પરંતુ તે હજી પણ ઉપકરણ પરિવાર માટે સમય વિશ્લેષણમાંથી પસાર થઈ શકે છે. તમે સાવધાની સાથે ઉત્પાદન ડિઝાઇનમાં તેનો ઉપયોગ કરી શકો છો.
- અંતિમ સમર્થન—આ ઉપકરણ પરિવાર માટે અંતિમ સમય મોડલ સાથે IP કોરને ઇન્ટેલવેરીફાઇ કરે છે. IP કોર ઉપકરણ પરિવાર માટે તમામ કાર્યાત્મક અને સમયની આવશ્યકતાઓને પૂર્ણ કરે છે. તમે ઉત્પાદન ડિઝાઇનમાં તેનો ઉપયોગ કરી શકો છો.
ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે. *અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
DSP IP કોર ઉપકરણ કુટુંબ આધાર
| ઉપકરણ કુટુંબ | આધાર |
| Arria® II GX | અંતિમ |
| Arria II GZ | અંતિમ |
| એરિયા વી | અંતિમ |
| Intel® Arria 10 | અંતિમ |
| ચક્રવાત® IV | અંતિમ |
| ચક્રવાત વી | અંતિમ |
| Intel MAX® 10 FPGA | અંતિમ |
| Stratix® IV GT | અંતિમ |
| સ્ટ્રેટિક્સ IV GX/E | અંતિમ |
| સ્ટ્રેટિક્સ વી | અંતિમ |
| ઇન્ટેલ સ્ટ્રેટિક્સ 10 | એડવાન્સ |
| અન્ય ઉપકરણ પરિવારો | કોઈ આધાર નથી |
ALTERA_CORDIC IP કોર કાર્યાત્મક વર્ણન
- પૃષ્ઠ 4 પર SinCos કાર્ય
- પૃષ્ઠ 2 પર Atan5 કાર્ય
- પૃષ્ઠ 5 પર વેક્ટર અનુવાદ કાર્ય
- પૃષ્ઠ 6 પર વેક્ટર રોટેટ ફંક્શન
સિનકોસ ફંક્શન
કોણ a ની સાઈન અને કોસાઈનની ગણતરી કરે છે.
સિનકોસ ફંક્શન
ALTERA_CORDIC IP કોર વપરાશકર્તા માર્ગદર્શિકા 683808 | 2017.05.08
ફંક્શન બે રૂપરેખાંકનોને સપોર્ટ કરે છે, a ના સાઇન એટ્રિબ્યુટ પર આધાર રાખીને:
- જો a સહી કરેલ હોય, તો માન્ય ઇનપુટ શ્રેણી [-π,+π] છે અને સાઈન અને કોસાઈન માટે આઉટપુટ શ્રેણી ∈[−1,1] છે.
- જો a સહી ન કરેલ હોય, તો IP કોર ઇનપુટને [0,+π/2] સુધી પ્રતિબંધિત કરે છે અને આઉટપુટ શ્રેણીને [0,1] સુધી મર્યાદિત કરે છે.
Atan2 કાર્ય
ઇનપુટ્સ y અને xમાંથી atan2(y, x) ફંક્શનની ગણતરી કરે છે.
Atan2 કાર્ય
- જો x અને y સહી કરેલ હોય, તો IP કોર નિશ્ચિત-બિંદુ ફોર્મેટમાંથી ઇનપુટ શ્રેણી નક્કી કરે છે.
- આઉટપુટ શ્રેણી [-π,+π] છે.
વેક્ટર અનુવાદ કાર્ય
વેક્ટર ટ્રાન્સલેટ ફંક્શન એ એટાન2 ફંક્શનનું વિસ્તરણ છે. તે ઇનપુટ વેક્ટરની તીવ્રતા અને કોણ a=atan2(y,x) ને આઉટપુટ કરે છે.
વેક્ટર અનુવાદ કાર્ય
ફંક્શન x અને y ઇનપુટ લે છે અને a=atan2(y, x) અને M = K(x2+y2)0.5 આઉટપુટ કરે છે. M એ ઇનપુટ વેક્ટર v=(x,y)T ની તીવ્રતા છે, જે 1.646760258121 માં કન્વર્જ થતા CORDIC ચોક્કસ સ્થિરાંક દ્વારા માપવામાં આવે છે, જે અતીન્દ્રિય છે, તેથી તેનું કોઈ નિશ્ચિત મૂલ્ય નથી. x અને y ના સાઇન એટ્રિબ્યુટ પર આધાર રાખીને, ફંક્શન બે રૂપરેખાંકનોને સપોર્ટ કરે છે:
- જો ઇનપુટ્સ સહી કરેલ હોય, તો ફોર્મેટ્સ માન્ય ઇનપુટ શ્રેણી આપે છે. આ રૂપરેખાંકનમાં is∈[−π,+π] માટે આઉટપુટ રેન્જ છે. M માટે આઉટપુટ રેન્જ x અને y ની ઇનપુટ રેન્જ પર આધાર રાખે છે, મેગ્નિટ્યુડ ફોર્મ્યુલા અનુસાર.
- જો ઇનપુટ્સ સહી વગરના હોય, તો IP કોર [0,+π/2] માટે આઉટપુટ મૂલ્યને પ્રતિબંધિત કરે છે. તીવ્રતા મૂલ્ય હજુ પણ સૂત્ર પર આધાર રાખે છે.
વેક્ટર રોટેટ ફંક્શન
વેક્ટર રોટેટ ફંક્શન બે કોઓર્ડિનેટ્સ x અને y અને કોણ a દ્વારા આપવામાં આવેલ વેક્ટર v= (x,y)T લે છે. ફંક્શન વેક્ટર v0=(x0,y0)T ઉત્પન્ન કરવા માટે કોણ a દ્વારા વેક્ટર v નું સમાન પરિભ્રમણ ઉત્પન્ન કરે છે.
વેક્ટર રોટેટ ફંક્શન
પરિભ્રમણ એ સમાનતાનું પરિભ્રમણ છે કારણ કે ઉત્પાદિત વેક્ટર v0 ની તીવ્રતા CORDIC ચોક્કસ સ્થિરાંક K(˜1.646760258121) દ્વારા માપવામાં આવે છે. વેક્ટર v0 માટે કોઓર્ડિનેટ્સનાં સમીકરણો છે:
- x0 = K(xcos(a)−ysin(a))
- y0 = K(xsin(a)+ ycos(a))
જો તમે ફંક્શન માટે x,y ઇનપુટ્સ માટે સાઇન એટ્રિબ્યુટને true પર સેટ કરો છો, તો IP કોર તેમની શ્રેણીને [−1,1] સુધી મર્યાદિત કરે છે. તમે અપૂર્ણાંક બિટ્સની સંખ્યા પ્રદાન કરો છો. ઇનપુટ કોણ a ને શ્રેણી [−π,+π] માં મંજૂરી આપવામાં આવે છે, અને અન્ય ઇનપુટ્સ જેટલી જ અપૂર્ણાંક બિટ્સ ધરાવે છે. તમે આઉટપુટ અપૂર્ણાંક બિટ્સ પ્રદાન કરો છો અને આઉટપુટની કુલ પહોળાઈ w=wF+3 છે, સહી કરેલ છે. સહી વગરના ઇનપુટ્સ x,y માટે, IP કોર શ્રેણીને [0,1], કોણ a થી [0,π] સુધી મર્યાદિત કરે છે.
ALTERA_CORDIC IP કોર પરિમાણો
SinCos પરિમાણો
| પરિમાણ | મૂલ્યો | વર્ણન |
| ઇનપુટ ડેટા પહોળાઈ | ||
| અપૂર્ણાંક F | 1 થી 64 | અપૂર્ણાંક બિટ્સની સંખ્યા. |
| પહોળાઈ w | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| સહી | સહી કરેલ અથવા સહી કરેલ નથી | નિશ્ચિત-બિંદુ ડેટાની નિશાની. |
| આઉટપુટ ડેટા પહોળાઈ | ||
| અપૂર્ણાંક | 1 થી 64, જ્યાં
Fબહાર ≤ FIN |
અપૂર્ણાંક બિટ્સની સંખ્યા. |
| પહોળાઈ | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| સહી | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની નિશાની. |
| સક્ષમ પોર્ટ જનરેટ કરો | ચાલુ અથવા બંધ | સિગ્નલ સક્ષમ કરવા માટે ચાલુ કરો. |
Atan2 પરિમાણો
| પરિમાણ | મૂલ્યો | વર્ણન |
| ઇનપુટ ડેટા પહોળાઈ | ||
| અપૂર્ણાંક | 1 થી 64 | અપૂર્ણાંક બિટ્સની સંખ્યા. |
| પહોળાઈ | 3 થી 64 | નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| સહી | સહી કરેલ અથવા સહી કરેલ નથી | નિશ્ચિત-બિંદુ ડેટાની નિશાની. |
| આઉટપુટ ડેટા પહોળાઈ | ||
| અપૂર્ણાંક | અપૂર્ણાંક બિટ્સની સંખ્યા. | |
| પહોળાઈ | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| સહી | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની નિશાની. |
| સક્ષમ પોર્ટ જનરેટ કરો | ચાલુ અથવા બંધ | સિગ્નલ સક્ષમ કરવા માટે ચાલુ કરો. |
| LUT કદ ઓપ્ટિમાઇઝેશન | અમલીકરણ ખર્ચ ઘટાડવા માટે કેટલીક લાક્ષણિક CORDIC કામગીરીને લુક અપ કોષ્ટકોમાં ખસેડવા માટે ચાલુ કરો. | |
| LUT માપ મેન્યુઅલી સ્પષ્ટ કરો | LUT માપ ઇનપુટ કરવા માટે ચાલુ કરો. મોટા મૂલ્યો (9-11) માત્ર ત્યારે જ મેમરી બ્લોક્સમાં કેટલીક ગણતરીઓનું મેપિંગ સક્ષમ કરે છે LUT કદ ઓપ્ટિમાઇઝેશન ચાલુ છે.. | |
વેક્ટર અનુવાદ પરિમાણો
| પરિમાણ | મૂલ્યો | વર્ણન |
| ઇનપુટ ડેટા પહોળાઈ | ||
| અપૂર્ણાંક | 1 થી 64 | અપૂર્ણાંક બિટ્સની સંખ્યા. |
| પહોળાઈ | સહી કરેલ: 4 થી
64; સહી ન કરેલ: એફ 65 થી |
નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| ચાલુ રાખ્યું… | ||
| પરિમાણ | મૂલ્યો | વર્ણન |
| સહી | સહી કરેલ અથવા સહી કરેલ નથી | નિશ્ચિત-બિંદુ ડેટાની નિશાની |
| આઉટપુટ ડેટા પહોળાઈ | ||
| અપૂર્ણાંક | 1 થી 64 | અપૂર્ણાંક બિટ્સની સંખ્યા. |
| પહોળાઈ | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| Sgn | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની નિશાની |
| સક્ષમ પોર્ટ જનરેટ કરો | ચાલુ અથવા બંધ | સિગ્નલ સક્ષમ કરવા માટે ચાલુ કરો. |
| સ્કેલ પરિબળ વળતર | ચાલુ અથવા બંધ | વેક્ટર ભાષાંતર માટે, એક CORDIC ચોક્કસ સ્થિરાંક જે 1.6467602 માં કન્વર્જ થાય છે… વેક્ટર (x2+y2) 0.5 ની તીવ્રતા માપે છે જેથી મેગ્નિટ્યુડ માટેનું મૂલ્ય, M, M = K(x2+y2)0.5 છે.
આઉટપુટનું ફોર્મેટ ઇનપુટ ફોર્મેટ પર આધારિત છે. સૌથી મોટું આઉટપુટ મૂલ્ય ત્યારે થાય છે જ્યારે બંને ઇનપુટ મહત્તમ રજૂ કરી શકાય તેવા ઇનપુટ મૂલ્યની સમાન હોય, j. આ સંદર્ભમાં: M = K(j2+j2) 0.5 = K(2j2) 0.5 = K20.5(j2) 0.5 =K 20.5j ~2.32j તેથી, ના MSB ના બે વધારાના બિટ્સ બાકી છે j ખાતરી કરવા માટે જરૂરી છે M રજૂ કરી શકાય તેવું છે. જો સ્કેલ ફેક્ટર વળતર પસંદ કરેલ હોય, M બને છે: M = j0.5 ~ 1.41 j ની શ્રેણીનું પ્રતિનિધિત્વ કરવા માટે એક વધારાનો બીટ પર્યાપ્ત છે M. સ્કેલ પરિબળ વળતર આઉટપુટની કુલ પહોળાઈને અસર કરે છે. |
વેક્ટર રોટેટ પેરામીટર્સ
| પરિમાણ | મૂલ્યો | વર્ણન |
| ઇનપુટ ડેટા પહોળાઈ | ||
| X,Y ઇનપુટ્સ | ||
| અપૂર્ણાંક | 1 થી 64 | અપૂર્ણાંક બિટ્સની સંખ્યા. |
| પહોળાઈ | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| સહી | સહી કરેલ અથવા સહી કરેલ નથી | નિશ્ચિત-બિંદુ ડેટાની નિશાની. |
| કોણ ઇનપુટ | ||
| અપૂર્ણાંક | વ્યુત્પન્ન | – |
| પહોળાઈ | વ્યુત્પન્ન | – |
| સહી | વ્યુત્પન્ન | – |
| આઉટપુટ ડેટા પહોળાઈ | ||
| અપૂર્ણાંક | 1 થી 64 | અપૂર્ણાંક બિટ્સની સંખ્યા. |
| પહોળાઈ | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની પહોળાઈ. |
| સહી | વ્યુત્પન્ન | નિશ્ચિત-બિંદુ ડેટાની નિશાની |
| સક્ષમ પોર્ટ જનરેટ કરો | ચાલુ અથવા બંધ | સિગ્નલ સક્ષમ કરવા માટે ચાલુ કરો. |
| સ્કેલ પરિબળ વળતર | મેગ્નિટ્યુડ આઉટપુટ પર CORDIC-વિશિષ્ટ સ્થિરાંકને વળતર આપવા માટે ચાલુ કરો. સહી કરેલ અને સહી વગરના બંને ઇનપુટ્સ માટે, ચાલુ કરવાથી x1 અને y0 માટે તીવ્રતાના વજનમાં 0 ઘટાડો થાય છે. આઉટપુટ અંતરાલ [-20.5, +20.5]K. ડિફૉલ્ટ સેટિંગ્સ હેઠળ, તેથી આઉટપુટ અંતરાલ [-20.5K , +20.5K] હશે (સાથે | |
| ચાલુ રાખ્યું… | ||
| પરિમાણ | મૂલ્યો | વર્ણન |
| K~1.6467602…), અથવા ~[-2.32, +2.32]. આ અંતરાલમાં મૂલ્યોનું પ્રતિનિધિત્વ કરવા માટે દ્વિસંગી બિંદુના 3 બિટ્સ બાકી છે, જેમાંથી એક ચિહ્ન માટે છે. જ્યારે તમે ચાલુ કરો સ્કેલ પરિબળ વળતર, આઉટપુટ અંતરાલ [-20.5, +20.5] અથવા ~[-1.41, 1.41] બને છે, જેને દ્વિસંગી બિંદુના બે બિટ્સની જરૂર છે, જેમાંથી એક ચિહ્ન માટે છે.
સ્કેલ પરિબળ વળતર આઉટપુટની કુલ પહોળાઈને અસર કરે છે. |
ALTERA_CORDIC IP કોર સિગ્નલ્સ
સામાન્ય સંકેતો
| નામ | પ્રકાર | વર્ણન |
| clk | ઇનપુટ | ઘડિયાળ. |
| en | ઇનપુટ | સક્ષમ કરો. જ્યારે તમે ચાલુ કરો ત્યારે જ ઉપલબ્ધ સક્ષમ પોર્ટ જનરેટ કરો. |
| areset | ઇનપુટ | રીસેટ કરો. |
સિન કોસ ફંક્શન સિગ્નલ્સ
| નામ | પ્રકાર | રૂપરેખાંકન on | શ્રેણી | વર્ણન |
| a | ઇનપુટ | સહી કરેલ ઇનપુટ | [−π,+π] | અપૂર્ણાંક બિટ્સની સંખ્યા સ્પષ્ટ કરે છે (FIN). આ ઇનપુટની કુલ પહોળાઈ છે FIN+3.બે વધારાના બિટ્સ શ્રેણી માટે છે (પ્રતિનિધિત્વ કરે છે π) અને ચિહ્ન માટે એક બીટ. બેના પૂરક સ્વરૂપમાં ઇનપુટ આપો. |
| સહી ન કરેલ ઇનપુટ | [0,+π/2] | અપૂર્ણાંક બિટ્સની સંખ્યા સ્પષ્ટ કરે છે (FIN). આ ઇનપુટની કુલ પહોળાઈ છે wIN=FIN+1. એક વધારાનો બીટ શ્રેણી માટે જવાબદાર છે (π/2 રજૂ કરવા માટે જરૂરી). | ||
| s, c | આઉટપુટ | સહી કરેલ ઇનપુટ | [−1,1] | વપરાશકર્તા દ્વારા નિર્દિષ્ટ આઉટપુટ અપૂર્ણાંક પહોળાઈ પર sin(a) અને cos(a) ની ગણતરી કરે છે(F). આઉટપુટ પહોળાઈ ધરાવે છે wબહાર= Fબહાર+2 અને સહી કરેલ છે. |
| સહી ન કરેલ ઇનપુટ | [0,1] | વપરાશકર્તા દ્વારા નિર્દિષ્ટ આઉટપુટ અપૂર્ણાંક પહોળાઈ પર sin(a) અને cos(a) ની ગણતરી કરે છે(Fબહાર). આઉટપુટ પહોળાઈ ધરાવે છે wબહાર= Fબહાર+1 અને સહી કરેલ નથી. |
Atan2 કાર્ય સંકેતો
| નામ | પ્રકાર | રૂપરેખાંકન on | શ્રેણી | વિગતો |
| x, y | ઇનપુટ | સહી કરેલ ઇનપુટ | દ્વારા અપાયેલું
w, F |
કુલ પહોળાઈ સ્પષ્ટ કરે છે (w) અને સંખ્યા અપૂર્ણાંક બિટ્સ (F) ઇનપુટ. બેના પૂરક સ્વરૂપમાં ઇનપુટ્સ આપો. |
| સહી ન કરેલ ઇનપુટ | કુલ પહોળાઈ સ્પષ્ટ કરે છે (w) અને સંખ્યા અપૂર્ણાંક બિટ્સ (F) ઇનપુટ. | |||
| a | આઉટપુટ | સહી કરેલ ઇનપુટ | [−π,+π] | વપરાશકર્તા-નિર્દિષ્ટ આઉટપુટ અપૂર્ણાંક પહોળાઈ પર atan2(y,x) ની ગણતરી કરે છે (F). આઉટપુટ પહોળાઈ ધરાવે છે w બહાર= Fબહાર+2 અને સહી કરેલ છે. |
| સહી ન કરેલ ઇનપુટ | [0,+π/2] | આઉટપુટ અપૂર્ણાંક પહોળાઈ પર atan2(y,x) ની ગણતરી કરે છે (Fબહાર). આઉટપુટ ફોર્મેટમાં પહોળાઈ છે wબહાર = Fબહાર+2 અને સહી કરેલ છે. જો કે, આઉટપુટ મૂલ્ય સહી વિનાનું છે. |
| નામ | દિશા | રૂપરેખાંકન on | શ્રેણી | વિગતો |
| x, y | ઇનપુટ | સહી કરેલ ઇનપુટ | દ્વારા અપાયેલું
w, F |
કુલ પહોળાઈ સ્પષ્ટ કરે છે (w) અને સંખ્યા અપૂર્ણાંક બિટ્સ (F) ઇનપુટ. બેના પૂરક સ્વરૂપમાં ઇનપુટ્સ આપો. |
| q | આઉટપુટ | [−π,+π] | વપરાશકર્તા-નિર્દિષ્ટ આઉટપુટ અપૂર્ણાંક પહોળાઈ પર atan2(y,x) ની ગણતરી કરે છે Fq આઉટપુટ પહોળાઈ ધરાવે છે wq=Fq+3 અને સહી કરેલ છે. | |
| r | દ્વારા અપાયેલું
w, F |
ગણતરી કરે છે K(x2+y2)0.5.
આઉટપુટની કુલ પહોળાઈ છે wr=Fq+3, અથવા wr=Fસ્કેલ ફેક્ટર વળતર સાથે q+2. |
||
| અર્થપૂર્ણ બિટ્સની સંખ્યા પુનરાવૃત્તિની સંખ્યા પર આધાર રાખે છે જેના પર આધાર રાખે છે Fq આઉટપુટનું ફોર્મેટ ઇનપુટ ફોર્મેટ પર આધારિત છે. | ||||
| MSB(Mબહાર)=MSBIN+2, અથવા MSB(Mબહાર)=MSBINસ્કેલ ફેક્ટર વળતર સાથે +1 | ||||
| x, y | ઇનપુટ | સહી ન કરેલ ઇનપુટ | દ્વારા અપાયેલું
w,F |
કુલ પહોળાઈ સ્પષ્ટ કરે છે (w) અને સંખ્યા અપૂર્ણાંક બિટ્સ (F) ઇનપુટ. |
| q | આઉટપુટ | [0,+π/2] | આઉટપુટ અપૂર્ણાંક પહોળાઈ પર atan2(y,x) ની ગણતરી કરે છે Fq આઉટપુટ પહોળાઈ ધરાવે છે wq=Fq+2 અને સહી કરેલ છે. | |
| r | દ્વારા અપાયેલું
w,F |
ગણતરી કરે છે K(x2+y2)0.5.
આઉટપુટની કુલ પહોળાઈ છે wr=Fq+3, અથવા wr=Fસ્કેલ ફેક્ટર વળતર સાથે q+2. |
||
| MSB(Mબહાર)=MSBIN+2, અથવા MSB(Mબહાર)=MSBINસ્કેલ ફેક્ટર વળતર સાથે +1. |
| નામ | દિશા | રૂપરેખાંકન on | શ્રેણી | વિગતો |
| x, y | ઇનપુટ | સહી કરેલ ઇનપુટ | [−1,1] | અપૂર્ણાંક પહોળાઈ સ્પષ્ટ કરે છે (F), બિટ્સની કુલ સંખ્યા છે w = F+2. બેના પૂરક સ્વરૂપમાં ઇનપુટ્સ આપો. |
| સહી ન કરેલ ઇનપુટ | [0,1] | અપૂર્ણાંક પહોળાઈ સ્પષ્ટ કરે છે (F), બિટ્સની કુલ સંખ્યા છે w = F+1. | ||
| a | ઇનપુટ | સહી કરેલ ઇનપુટ | [−π,+π] | અપૂર્ણાંક બિટ્સની સંખ્યા છે F (x અને y માટે અગાઉ આપેલ છે), કુલ પહોળાઈ છે wa = F+3. |
| સહી ન કરેલ ઇનપુટ | [0,+π] | અપૂર્ણાંક બિટ્સની સંખ્યા છે F (x અને y માટે અગાઉ આપેલ છે), કુલ પહોળાઈ છે wa = F+2. | ||
| x0, y0 | આઉટપુટ | સહી કરેલ ઇનપુટ | [−20.5,+20.
5]K |
અપૂર્ણાંક બિટ્સની સંખ્યા Fબહાર, ક્યાં wબહાર = Fબહાર+3 અથવા wબહાર =
Fબહારસ્કેલ પરિબળ ઘટાડા સાથે +2. |
| સહી ન કરેલ ઇનપુટ |
ALTERA_CORDIC IP કોર વપરાશકર્તા માર્ગદર્શિકા 10 પ્રતિસાદ મોકલો
દસ્તાવેજો / સંસાધનો
 |
intel ALTERA_CORDIC IP કોર [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા ALTERA_CORDIC IP કોર, ALTERA_, CORDIC IP કોર, IP કોર |
