NXP MCX N Seri Mikwokontrolè pèfòmans segondè
Enfòmasyon sou pwodwi
- Espesifikasyon:
- Modèl: MCX Nx4x TSI
- Manyen Entèfas Deteksyon (TSI) pou detèktè manyen kapasitif
- MCU: Doub bra Cortex-M33 nwayo opere jiska 150 MHz
- Metòd deteksyon manyen: Mòd kapasite pwòp tèt ou ak mòd kapasite mityèl
- Kantite Chanèl Touch: Jiska 25 pou mòd tèt-bouchon, jiska 136 pou mòd mityèl-kap
Enstriksyon Itilizasyon Pwodwi
- Entwodiksyon:
- MCX Nx4x TSI a fèt pou bay kapasite deteksyon manyen sou detèktè manyen kapasitif lè l sèvi avèk modil TSI la.
- MCX Nx4x TSI souview:
- Modil TSI a sipòte de metòd deteksyon manyen: kapasite pwòp tèt ou ak kapasite mityèl.
- Dyagram blòk MCX Nx4x TSI:
- Modil TSI a gen 25 chanèl manyen, ak 4 chanèl plak pwotèj pou amelyore fòs kondwi. Li sipòte mòd pwòp tèt ou ak bouchon mityèl sou menm PCB la.
- Mòd oto-kapasitif:
- Devlopè yo ka itilize jiska 25 chanèl tèt-bouchon pou konsepsyon elektwòd manyen nan mòd pwòp tèt ou-kap.
- Mòd mityèl-kapasitif:
- Mòd mityèl-kap pèmèt pou jiska 136 elektwòd manyen, bay fleksibilite pou konsepsyon kle manyen tankou klavye manyen ak ekran tactile.
- Rekòmandasyon Itilizasyon:
- Asire bon koneksyon elektwòd detèktè yo ak chanèl opinyon TSI yo atravè broch I/O.
- Sèvi ak chanèl plak pwotèj pou amelyore tolerans likid ak kapasite kondwi.
- Konsidere kondisyon konsepsyon lè w ap chwazi ant mòd pwòp tèt ou ak bouchon mityèl.
FAQ
- K: Konbyen chanèl manyen modil MCX Nx4x TSI genyen?
- A: Modil TSI a gen 25 chanèl manyen, ak 4 chanèl plak pwotèj pou fòs kondwi amelyore.
- K: Ki opsyon konsepsyon ki disponib pou elektwòd manyen nan mòd mityèl-kapasitif?
- A: Mòd mityèl-kap sipòte jiska 136 elektwòd manyen, bay fleksibilite pou divès kalite konsepsyon kle manyen tankou klavye manyen ak ekran tactile.
Enfòmasyon sou Dokiman
| Enfòmasyon | Kontni |
| Mo kle | MCX, MCX Nx4x, TSI, touche. |
| Résumé | Touch Sensing Interface (TSI) seri MCX Nx4x la se IP modènize ak nouvo karakteristik pou aplike ototuning debaz/papòt la. |
Entwodiksyon
- Seri MCX N nan MCU Endistriyèl ak IoT (IIoT) prezante de nwayo Arm Cortex-M33 opere jiska 150 MHz.
- Seri MCX N yo se mikwokontwolè wo-pèfòmans ak ba-pouvwa ak periferik entèlijan ak akseleratè ki bay kapasite milti-tach ak efikasite pèfòmans.
- Touch Sensing Interface (TSI) seri MCX Nx4x la se IP modènize ak nouvo karakteristik pou aplike ototuning debaz/papòt la.
MCX Nx4x TSI souview
- TSI bay deteksyon manyen-deteksyon sou detèktè manyen kapasitif. Capteur manyen kapasitif ekstèn la tipikman fòme sou PCB epi elektwòd Capteur yo konekte ak chanèl opinyon TSI yo atravè broch I/O nan aparèy la.
MCX Nx4x TSI dyagram blòk
- MCX Nx4x gen yon sèl modil TSI ak sipòte 2 kalite metòd deteksyon manyen, mòd pwòp tèt ou-kapasite (yo rele tou pwòp tèt ou-kap) ak mòd nan mityèl-kapasite (yo rele tou mityèl-kap).
- Dyagram blòk MCX Nx4x TSI mwen montre nan Figi 1:
- Modil TSI MCX Nx4x gen 25 chanèl manyen. 4 nan chanèl sa yo ka itilize kòm chanèl plak pwotèj amelyore fòs la kondwi nan chanèl manyen.
- 4 chanèl plak pwotèj yo itilize pou amelyore tolerans likid la ak amelyore kapasite kondwi a. Kapasite kondwi amelyore tou pèmèt itilizatè yo desine yon pi gwo touchpad sou tablo pyès ki nan konpitè.
- Modil TSI MCX Nx4x gen jiska 25 chanèl manyen pou mòd pwòp tèt ou ak 8 x 17 chanèl manyen pou mòd mityèl. Tou de metòd mansyone yo ka konbine sou yon sèl PCB, men chanèl TSI a pi fleksib pou mòd Mutual-cap.
- TSI [0:7] se TSI Tx broch ak TSI [8:25] se TSI Rx broch nan mòd Mutual-cap.
- Nan mòd pwòp tèt ou-kapasitif, devlopè yo ka itilize 25 chanèl pwòp tèt ou-bouchon pou konsepsyon 25 elektwòd manyen.
- Nan mòd mityèl-kapasitif, opsyon konsepsyon elaji jiska 136 (8 x 17) elektwòd manyen.
- Plizyè ka itilize tankou yon cuisinier endiksyon multiburner ak kontwòl manyen, klavye manyen, ak ekran tactile, mande pou anpil konsepsyon kle manyen. MCX Nx4x TSI a ka sipòte jiska 136 elektwòd manyen lè yo itilize chanèl mityèl.
- MCX Nx4x TSI a ka elaji plis elektwòd manyen pou satisfè kondisyon ki nan elektwòd manyen miltip.
- Gen kèk karakteristik nouvo yo te ajoute pou fè IP a pi fasil pou itilize nan mòd ki ba-pouvwa. TSI gen solid EMC avanse, ki fè li apwopriye pou itilize nan aplikasyon endistriyèl, aparèy kay, ak konsomatè elektwonik.
Pati MCX Nx4x sipòte TSI
Tablo 1 montre kantite chanèl TSI ki koresponn ak diferan pati nan seri MCX Nx4x la. Tout pati sa yo sipòte yon modil TSI ki gen 25 chanèl.
Tablo 1. Pati MCX Nx4x sipòte modil TSI
| Pati | Frekans [Maksimòm] (MHz) | Flash (MB) | SRAM (kB) | TSI [Nimewo, chanèl] | GPIO yo | Kalite pake |
| MCXN546VDFT | 150 | 1 | 352 | 1 x 25 | 124 | VFBGA184 |
| MCXN546VNLT | 150 | 1 | 352 | 1 x 25 | 74 | HLQFP100 |
| MCXN547VDFT | 150 | 2 | 512 | 1 x 25 | 124 | VFBGA184 |
| MCXN547VNLT | 150 | 2 | 512 | 1 x 25 | 74 | HLQFP100 |
| MCXN946VDFT | 150 | 1 | 352 | 1 x 25 | 124 | VFBGA184 |
| MCXN946VNLT | 150 | 1 | 352 | 1 x 25 | 78 | HLQFP100 |
| MCXN947VDFT | 150 | 2 | 512 | 1 x 25 | 124 | VFBGA184 |
| MCXN947VNLT | 150 | 2 | 512 | 1 x 25 | 78 | HLQFP100 |
MCX Nx4x TSI chanèl plasman sou diferan pakè
Tablo 2. Plasman chanèl TSI pou pakè MCX Nx4x VFBGA ak LQFP
| 184BGA TOUT | 184BGA TOUT non PIN | 100HLQFP N94X | 100HLQFP Non PIN N94X | 100HLQFP N54X | 100HLQFP Non PIN N54X | Chanèl TSI |
| A1 | P1_8 | 1 | P1_8 | 1 | P1_8 | TSI0_CH17/ADC1_A8 |
| B1 | P1_9 | 2 | P1_9 | 2 | P1_9 | TSI0_CH18/ADC1_A9 |
| C3 | P1_10 | 3 | P1_10 | 3 | P1_10 | TSI0_CH19/ADC1_A10 |
| D3 | P1_11 | 4 | P1_11 | 4 | P1_11 | TSI0_CH20/ADC1_A11 |
| D2 | P1_12 | 5 | P1_12 | 5 | P1_12 | TSI0_CH21/ADC1_A12 |
| D1 | P1_13 | 6 | P1_13 | 6 | P1_13 | TSI0_CH22/ADC1_A13 |
| D4 | P1_14 | 7 | P1_14 | 7 | P1_14 | TSI0_CH23/ADC1_A14 |
| E4 | P1_15 | 8 | P1_15 | 8 | P1_15 | TSI0_CH24/ADC1_A15 |
| B14 | P0_4 | 80 | P0_4 | 80 | P0_4 | TSI0_CH8 |
| A14 | P0_5 | 81 | P0_5 | 81 | P0_5 | TSI0_CH9 |
| C14 | P0_6 | 82 | P0_6 | 82 | P0_6 | TSI0_CH10 |
| B10 | P0_16 | 84 | P0_16 | 84 | P0_16 | TSI0_CH11/ADC0_A8 |
Tablo 2. Plasman chanèl TSI pou pake MCX Nx4x VFBGA ak LQFP…kontinye
| 184BGA TOUT |
184BGA TOUT non PIN |
100HLQFP N94X | 100HLQFP Non PIN N94X | 100HLQFP N54X | 100HLQFP Non PIN N54X | Chanèl TSI |
| A10 | P0_17 | 85 | P0_17 | 85 | P0_17 | TSI0_CH12/ADC0_A9 |
| C10 | P0_18 | 86 | P0_18 | 86 | P0_18 | TSI0_CH13/ADC0_A10 |
| C9 | P0_19 | 87 | P0_19 | 87 | P0_19 | TSI0_CH14/ADC0_A11 |
| C8 | P0_20 | 88 | P0_20 | 88 | P0_20 | TSI0_CH15/ADC0_A12 |
| A8 | P0_21 | 89 | P0_21 | 89 | P0_21 | TSI0_CH16/ADC0_A13 |
| C6 | P1_0 | 92 | P1_0 | 92 | P1_0 | TSI0_CH0/ADC0_A16/CMP0_IN0 |
| C5 | P1_1 | 93 | P1_1 | 93 | P1_1 | TSI0_CH1/ADC0_A17/CMP1_IN0 |
| C4 | P1_2 | 94 | P1_2 | 94 | P1_2 | TSI0_CH2/ADC0_A18/CMP2_IN0 |
| B4 | P1_3 | 95 | P1_3 | 95 | P1_3 | TSI0_CH3/ADC0_A19/CMP0_IN1 |
| A4 | P1_4 | 97 | P1_4 | 97 | P1_4 | TSI0_CH4/ADC0_A20/CMP0_IN2 |
| B3 | P1_5 | 98 | P1_5 | 98 | P1_5 | TSI0_CH5/ADC0_A21/CMP0_IN3 |
| B2 | P1_6 | 99 | P1_6 | 99 | P1_6 | TSI0_CH6/ADC0_A22 |
| A2 | P1_7 | 100 | P1_7 | 100 | P1_7 | TSI0_CH7/ADC0_A23 |
Figi 2 ak Figi 3 montre plasman doub chanèl TSI sou de pakè MCX Nx4x yo. Nan de pakè yo, broch ki make an vèt se kote distribisyon chanèl TSI la. Pou fè yon plasman zepeng rezonab pou konsepsyon tablo touche pyès ki nan konpitè, al gade nan kote PIN.
Karakteristik MCX Nx4x TSI
- Seksyon sa a bay detay sou karakteristik MCX Nx4x TSI.
TSI konparezon ant MCX Nx4x TSI ak Kinetis TSI
- MCX Nx4x nan TSI ak TSI sou NXP Kinetis E seri TSI yo fèt sou platfòm teknoloji diferan.
- Se poutèt sa, soti nan karakteristik debaz yo nan TSI nan rejis yo nan TSI, gen diferans ki genyen ant MCX Nx4x TSI ak TSI nan seri a Kinetis E. Se sèlman diferans yo ki nan lis nan dokiman sa a. Pou tcheke rejis TSI yo, sèvi ak manyèl referans la.
- Chapit sa a dekri karakteristik MCX Nx4x TSI lè w konpare li ak TSI seri Kinetis E la.
- Jan yo montre nan Tablo 3, MCX Nx4x TSI pa afekte pa bri VDD la. Li gen plis chwa revèy fonksyon.
- Si revèy fonksyon an configuré nan revèy sistèm chip la, konsomasyon pouvwa TSI a ka diminye.
- Menm si MCX Nx4x TSI a gen yon sèl modil TSI, li sipòte konsepsyon plis kle touche pyès ki nan konpitè sou yon tablo pyès ki nan konpitè lè w ap itilize mòd mityèl-bouchon.
Tablo 3. Diferans ki genyen ant MCX Nx4x TSI ak Kinetis E TSI (KE17Z256)
| MCX Nx4x seri | Kinetis E seri | |
| Opere voltage | 1.71 V - 3.6 V | 2.7 V - 5.5 V |
| VDD enpak bri | Non | Wi |
| Fonksyon revèy sous | • TSI IP entèn pwodwi
• Chip sistèm revèy |
TSI IP entèn pwodwi |
| Ranje revèy fonksyon | 30 KHz - 10 MHz | 37 KHz - 10 MHz |
| Chanèl TSI | Jiska 25 chanèl (TSI0) | Jiska 50 chanèl (TSI0, TSI1) |
| Chanèl Shield | 4 chanèl plak pwotèj: CH0, CH6, CH12, CH18 | 3 chanèl plak pwotèj pou chak TSI: CH4, CH12, CH21 |
| Mòd manyen | Mòd tèt-kap: TSI[0:24] | Mòd tèt-kap: TSI[0:24] |
| MCX Nx4x seri | Kinetis E seri | |
| Mòd mityèl kap: Tx[0:7], Rx[8:24] | Mòd mityèl kap: Tx[0:5], Rx[6:12] | |
| Manyen elektwòd | elektwòd tèt-bouchon: jiska 25 elektwòd mityèl-bouchon: jiska 136 (8 × 17) | elektwòd tèt-bouchon: jiska 50 (25 + 25) elektwòd mityèl-bouchon: jiska 72 (6 × 6 + 6 × 6) |
| Pwodwi yo | MCX N9x ak MCX N5x | KE17Z256 |
Karakteristik yo sipòte tou de pa MCX Nx4x TSI ak Kinetis TSI yo montre nan Tablo 4.
Tablo 4. Karakteristik yo sipòte tou de pa MCX Nx4x TSI ak Kinetis TSI
| MCX Nx4x seri | Kinetis E seri | |
| De kalite mòd Sensing | Mòd tèt-bouchon: Mòd debaz pwòp tèt ou-bouchon Mòd ogmantasyon sansiblite Mòd anilasyon bri
Mòd mityèl-bouchon: de baz mityèl-bouchon mòd sansiblite ranfòse pèmèt |
|
| Entèwonp sipò | Fen entèwonp eskanè Out of range entèwonp | |
| Deklanche sous sipò | 1. Lojisyèl deklanche lè w ekri ti jan GENCS[SWTS].
2. Materyèl deklanche atravè INPUTMUX 3. Deklanche otomatik pa AUTO_TRIG[TRIG_EN] |
1. Lojisyèl deklanche lè w ekri ti jan GENCS[SWTS].
2. Materyèl deklanche atravè INP UTMUX |
| Sipò ki ba-pouvwa | Deep Sleep: fonksyone nèt lè GENCS[STPE] mete sou 1 Power Down: Si domèn WAKE aktif, TSI ka fonksyone tankou nan mòd "Deep Sleep". Deep Power Down, VBAT: pa disponib | Mòd STOP, mòd VLPS: konplètman fonksyone lè GENCS[STPE] mete sou 1. |
| Ba-pouvwa reveye | Chak chanèl TSI ka reveye MCU a soti nan mòd ba-pouvwa. | |
| DMA sipò | Evènman andeyò ranje oswa evènman nan fen eskanè ka deklanche transfè DMA a. | |
| Materyèl bri filtre | SSC diminye bri frekans lan epi li fè pwomosyon rapò siyal-a-bri (mòd PRBS, mòd kontwa moute-desann). | |
MCX Nx4x TSI nouvo karakteristik
Gen kèk karakteristik nouvo yo ajoute nan MCX Nx4x TSI. Ki pi enpòtan yo ki nan lis nan tablo ki anba a. MCX Nx4x TSI bay yon seri pi rich nan karakteristik pou itilizatè yo. Tankou fonksyon yo nan tras oto Baseline, tras oto Threshold, ak Debounce, karakteristik sa yo ka reyalize kèk kalkil pyès ki nan konpitè. Li sove resous devlopman lojisyèl.
Tablo 5. MCX Nx4x TSI nouvo karakteristik
| MCX Nx4x seri | |
| 1 | Chanèl pwoksimite rantre fonksyon |
| 2 | Fonksyon oto-tras debaz |
| 3 | Papòt fonksyon oto-tras |
| 4 | Fonksyon debouse |
| 5 | Otomatik fonksyon deklanche |
| 6 | Revèy ki soti nan revèy sistèm chip la |
| 7 | Tès fonksyon dwèt |
MCX Nx4x TSI fonksyon deskripsyon
Men deskripsyon karakteristik sa yo ki fèk ajoute:
- Chanèl pwoksimite yo rantre fonksyon
- Fonksyon pwoksimite yo itilize pou rantre plizyè chanèl TSI pou optik. Konfigure TSI0_GENCS[S_PROX_EN] a 1 pou pèmèt mòd pwoksimite a, valè nan TSI0_CONFIG[TSICH] pa valab, li pa itilize pou chwazi yon kanal nan mòd pwoksimite.
- Rejis 25-bit TSI0_CHMERGE[CHANNEL_ENABLE] configuré pou chwazi plizyè chanèl, 25-bit kontwole seleksyon an nan 25 chanèl TSI. Li ka chwazi jiska 25 chanèl, pa konfigirasyon 25 bit yo nan 1 (1_1111_1111_1111_1111_1111_1111b). Lè yon deklanche rive, plizyè chanèl TSI0_CHMERGE[CHANNEL_ENABLE] chwazi yo analize ansanm epi jenere yon seri valè eskanè TSI yo. Ou ka li valè eskanè a nan anrejistreman TSI0_DATA[TSICNT]. Fonksyon an fizyon pwoksimite teyorikman entegre kapasite chanèl miltip yo ak Lè sa a, kòmanse optik, ki se sèlman valab nan mòd pwòp tèt ou-kap. Chanèl yo plis touche fizyone ka jwenn yon tan optik ki pi kout, pi piti valè optik la, ak pi pòv sansiblite a. Se poutèt sa, lè manyen detekte, plis kapasite manyen bezwen jwenn sansiblite ki pi wo a. Fonksyon sa a apwopriye pou deteksyon manyen gwo zòn ak deteksyon pwoksimite gwo zòn.
- Fonksyon oto-tras debaz
- TSI nan MCX Nx4x bay rejis la pou mete liy debaz TSI ak fonksyon trase debaz la. Apre kalibrasyon lojisyèl chanèl TSI a fini, ranpli yon valè debaz inisyalize nan rejis TSI0_BASELINE[BASELINE]. Itilizatè a ekri premye liy debaz chanèl manyen nan TSI0_BASELINE[BASELINE] nan lojisyèl an. Anviwònman debaz la valab sèlman pou yon sèl kanal. Fonksyon trase debaz la ka ajiste liy debaz la nan rejis TSI0_BASELINE[BASELINE] pou fè li tou pre TSI aktyèl la.ample valè. TSI0_BASELINE[BASE_TRACE_EN] bit la pèmèt fonksyon trase debaz la, epi rapò tras oto a mete nan rejis TSI0_BASELINE[BASE_TRACE_DEBOUNCE]. Valè debaz la ogmante oswa diminye otomatikman, valè chanjman pou chak ogmantasyon/diminye se BASELINE * BASE_TRACE_DEBOUNCE. Fonksyon tras debaz la sèlman aktive nan mòd ba-pouvwa ak anviwònman an valab sèlman pou yon sèl chanèl. Lè chanèl manyen la chanje, rejis ki gen rapò ak liy debaz yo dwe rekonfigire.
- Papòt fonksyon oto-tras
- Papòt la ka kalkile pa pyès ki nan konpitè entèn IP la si tras papòt la pèmèt pa konfigirasyon TSI0_BASELINE[THRESHOLD_TRACE_EN] bit a 1. Valè papòt la kalkile chaje nan rejis papòt TSI0_TSHD. Pou jwenn valè papòt ou vle a, chwazi rapò papòt la nan TSI0_BASELINE[THRESHOLD_RATIO]. Se papòt la nan chanèl la manyen kalkile dapre fòmil ki anba a nan IP entèn la. Threshold_H: TSI0_TSHD[THRESH] = [BASELINE + BASELINE >>(THRESHOLD_RATIO+1)] Threshold_L: TSI0_TSHD[THRESL] = [BASELINE – BASELINE >>(THRESHOLD_RATIO+1)] BASELINE se valè nan TSI0_BASELINE[BASELINE].
- Fonksyon debouse
- MCX Nx4x TSI bay fonksyon debousman pyès ki nan konpitè, yo ka itilize TSI_GENCS[DEBOUNCE] pou konfigirasyon kantite evènman andeyò ki ka jenere yon entèwonp. Se sèlman mòd evènman entèripsyon andeyò ranje ki sipòte fonksyon debouse a epi evènman entèwonp nan fen eskanè a pa sipòte li.
- Otomatik fonksyon deklanche.
- Gen twa sous deklanche TSI, ki gen ladan deklanche lojisyèl an lè w ekri ti TSI0_GENCS[SWTS], deklanche pyès ki nan konpitè atravè INPUTMUX, ak deklanche otomatik pa TSI0_AUTO_TRIG[TRIG_EN]. Figi 4 montre pwogrè ki te pwodwi otomatikman deklanche.
- Fonksyon deklanche otomatik la se yon nouvo karakteristik nan MCX Nx4x TSI. Karakteristik sa a pèmèt pa anviwònman
- TSI0_AUTO_TRIG[TRIG_EN] rive 1. Depi deklanche otomatik la aktive, konfigirasyon deklanche lojisyèl ak pyès ki nan konpitè nan TSI0_GENCS[SWTS] pa valab. Peryòd ant chak deklanche ka kalkile pa fòmil ki anba a:
- Peryòd revèy ant chak deklanche = revèy deklanche / divizyon revèy deklanche * kontwa revèy deklanche.
- Revèy deklanche: konfigirasyon TSI0_AUTO_TRIG[TRIG_CLK_SEL] pou chwazi sous revèy deklanche otomatik la.
- Deklanche divizyon revèy: konfigirasyon TSI0_AUTO_TRIG[TRIG_CLK_DIVIDER] pou chwazi divize revèy deklanche.
- Deklanche kont revèy: konfigirasyon TSI0_AUTO_TRIG[TRIG_PERIOD_COUNTER] pou konfigirasyon valè kontwa revèy deklanche.
- Pou revèy la nan sous la revèy deklanche otomatik, youn se revèy la lp_osc 32k, yon lòt se revèy la FRO_12Mhz oswa revèy la clk_in ka chwazi pa TSICLKSEL [SEL], epi divize pa TSICLKDIV [DIV].
- Gen twa sous deklanche TSI, ki gen ladan deklanche lojisyèl an lè w ekri ti TSI0_GENCS[SWTS], deklanche pyès ki nan konpitè atravè INPUTMUX, ak deklanche otomatik pa TSI0_AUTO_TRIG[TRIG_EN]. Figi 4 montre pwogrè ki te pwodwi otomatikman deklanche.
- Revèy soti nan revèy sistèm chip
- Anjeneral, Kinetis E seri TSI bay yon revèy referans entèn pou jenere revèy fonksyonèl TSI.
- Pou TSI nan MCX Nx4x, revèy la opere pa sèlman soti nan IP entèn la, men li ka soti nan revèy la sistèm chip. MCX Nx4x TSI gen de chwa sous revèy fonksyon (pa konfigirasyon TSICLKSEL[SEL]).
- Jan yo montre nan Figi 5, youn nan revèy sistèm chip la ka diminye konsomasyon pouvwa a opere TSI, yon lòt pwodwi nan osilator entèn TSI la. Li ka diminye jitter nan revèy la opere TSI.
- FRO_12 MHz revèy oswa clk_in revèy la se sous revèy fonksyon TSI, li ka chwazi pa TSICLKSEL[SEL] epi divize pa TSICLKDIV[DIV].
- Tès fonksyon dwèt
- MCX Nx4x TSI bay fonksyon dwèt tès la ki ka simule yon manyen dwèt san yo pa touche yon dwèt reyèl sou tablo pyès ki nan konpitè pa konfigirasyon rejis ki gen rapò a.
- Fonksyon sa a itil pandan debug kòd la ak tès tablo pyès ki nan konpitè.
- Fòs dwèt tès TSI a ka configuré pa TSI0_MISC[TEST_FINGER], itilizatè a ka chanje fòs manyen atravè li.
- Gen 8 opsyon pou kapasite dwèt la: 148pF, 296pF, 444pF, 592pF, 740pF, 888pF, 1036pF, 1184pF. Fonksyon dwèt tès la aktive lè w konfigirasyon TSI0_MISC[TEST_FINGER_EN] a 1.
- Itilizatè a ka sèvi ak fonksyon sa a pou kalkile kapasite touchpad pyès ki nan konpitè, debogaj paramèt TSI, epi fè tès sekirite / echèk lojisyèl (FMEA). Nan kòd lojisyèl an, konfigirasyon kapasite dwèt la an premye epi pèmèt fonksyon dwèt tès la.
Exampka itilize MCX Nx4x TSI nouvo fonksyon
MCX Nx4x TSI gen yon karakteristik pou ka sèvi ak pouvwa ki ba:
- Sèvi ak revèy sistèm chip la pou konsève pou konsomasyon pouvwa IP la.
- Sèvi ak fonksyon deklanche otomatik la, fonksyon fonksyònman chanèl pwoksimite yo, fonksyon tras oto debaz, fonksyon tras oto papòt, ak fonksyon debouse pou fè yon ka fasil pou itilize reveye ki ba-pouvwa.
MCX Nx4x TSI pyès ki nan konpitè ak sipò lojisyèl
- NXP gen kat kalite ankadreman pyès ki nan konpitè pou sipòte evalyasyon MCX Nx4x TSI.
- Komisyon Konsèy X-MCX-N9XX-TSI se Komisyon Konsèy evalyasyon entèn, kontra FAE/Maketing pou mande li.
- Twa lòt ankadreman yo se tablo lage ofisyèl NXP epi yo ka jwenn sou la NXP web kote itilizatè a ka telechaje SDK lojisyèl ofisyèlman sipòte ak bibliyotèk manyen.
MCX Nx4x seri TSI evalyasyon tablo
- NXP bay tablo evalyasyon pou ede itilizatè yo evalye fonksyon TSI la. Sa ki anba la a se enfòmasyon detaye tablo a.
X-MCX-N9XX-TSI tablo
- Tablo X-MCX-N9XX-TSI a se yon konsepsyon referans manyen ki gen ladan plizyè modèl manyen ki baze sou NXP MCX Nx4x MCU ki gen yon sèl modil TSI epi ki sipòte jiska 25 chanèl manyen ki montre sou tablo a.
- Ka tablo a dwe itilize pou evalye fonksyon TSI pou MCX N9x ak N5x seri MCU. Pwodwi sa a te pase sètifikasyon IEC61000-4-6 3V.
NXP Semiconductors
MCX-N5XX-EVK
MCX-N5XX-EVK bay kurseur manyen sou tablo a, epi li konpatib ak tablo FRDM-TOUCH la. NXP bay yon bibliyotèk manyen pou reyalize fonksyon kle, kurseur, ak manyen rotary.
MCX-N9XX-EVK
MCX-N9XX-EVK bay kurseur manyen sou tablo a, epi li konpatib ak tablo FRDM-TOUCH la. NXP bay yon bibliyotèk manyen pou reyalize fonksyon kle, kurseur, ak manyen rotary.
FRDM-MCXN947
FRDM-MCXN947 bay yon kle yon sèl-touche sou tablo a epi li konpatib ak tablo FRDM-TOUCH la. NXP bay yon bibliyotèk manyen pou reyalize fonksyon kle, kurseur, ak manyen rotary.
NXP touche bibliyotèk sipò pou MCX Nx4x TSI
- NXP ofri yon bibliyotèk lojisyèl tactile gratis. Li bay tout lojisyèl ki nesesè yo detekte manyen ak aplike kontwolè ki pi avanse tankou koulis oswa klavye.
- Algoritm background TSI yo disponib pou klavye tactile ak dekodeur analòg, oto-kalibrasyon sansiblite, ba-pouvwa, pwoksimite, ak tolerans dlo.
- SW a distribye nan fòm kòd sous nan "objè C lang kòd estrikti". Yo bay yon zouti sentonizè manyen ki baze sou FreeMASTER pou konfigirasyon ak melodi TSI.
SDK bati ak manyen telechaje bibliyotèk
- Itilizatè a ka bati yon SDK nan tablo pyès ki nan konpitè MCX soti nan https://mcuxpresso.nxp.com/en/welcome, ajoute bibliyotèk la touche nan SDK a, epi telechaje pake a.
- Pwosesis la montre nan Figi 10, Figi 11, ak Figi 12.
NXP touche bibliyotèk
- Kòd deteksyon manyen nan katab SDK telechaje ...\boards\frdmmcxn947\demo_apps\touch_sensing devlope lè l sèvi avèk bibliyotèk touche NXP la.
- Ou ka jwenn Manyèl Referans Bibliyotèk NXP Touch nan katab …/middleware/touch/freemaster/html/index.html, li dekri bibliyotèk lojisyèl NXP Touch pou aplike aplikasyon pou touche-deteksyon sou platfòm NXP MCU. Bibliyotèk lojisyèl NXP Touch la bay algoritm pou detekte manyen dwèt, mouvman, oswa jès.
- Zouti FreeMASTER pou TSI konfigirasyon ak melodi enkli nan bibliyotèk NXP touch la. Pou plis enfòmasyon, gade manyèl referans bibliyotèk NXP Touch (dokiman NT20RM) oswa Gid Devlopman NXP Touch (dokiman AN12709).
- Blòk bilding debaz bibliyotèk NXP Touch yo montre nan Figi 13:
MCX Nx4x TSI pèfòmans
Pou MCX Nx4x TSI, paramèt sa yo te teste sou tablo X-MCX-N9XX-TSI. Isit la se rezime pèfòmans lan.
Tablo 6. Rezime pèfòmans
| MCX Nx4x seri | ||
| 1 | SNR | Jiska 200:1 pou mòd tèt-bouchon ak mòd mityèl-bouchon |
| 2 | Kouvèti epesè | Jiska 20 mm |
| 3 | Pwoteje fòs kondwi | Jiska 600pF nan 1MHz, Jiska 200pF nan 2MHz |
| 4 | Capteur kapasite ranje | 5pF - 200pF |
- Tès SNR
- SNR a kalkile dapre done anvan tout koreksyon valè kontwa TSI.
- Nan ka a lè pa gen okenn algorithm yo itilize pou trete s laampdirije valè, valè SNR nan 200: 1 ka reyalize nan mòd pwòp tèt ou-kap ak mòd mutualcap.
- Jan yo montre nan Figi 14, tès SNR la te fèt sou tablo TSI sou EVB.
- Tès fòs kondwi Shield
- Fòs gwo plak pwotèj TSI ka amelyore pèfòmans ki enpèmeyab nan touchpad la epi li ka sipòte yon konsepsyon touchpad pi gwo sou tablo pyès ki nan konpitè.
- Lè 4 chanèl plak pwotèj TSI yo tout aktive, kapasite maksimòm chofè chanèl plak pwotèj yo teste nan 1 MHz ak 2 MHz TSI k ap travay revèy nan mòd self-cap.
- Plis revèy fonksyònman TSI la pi wo, se pi ba fòs kondwi kanal la pwoteje. Si revèy fonksyònman TSI a pi ba pase 1MHz, fòs maksimòm kondwi TSI a pi gwo pase 600 pF.
- Pou fè konsepsyon pyès ki nan konpitè, gade rezilta tès yo montre nan Tablo 7.
- Tablo 7. Rezilta tès fòs chofè Shield
Chanèl Shield sou Revèy Max plak pwotèj kondwi fòs CH0, CH6, CH12, CH18 1 MHz 600 pF 2 MHz 200 pF
- Tès epesè kouvri
- Pou pwoteje elektwòd manyen la kont entèferans anviwònman ekstèn lan, materyèl la kouvri dwe byen tache ak sifas elektwòd manyen la. Pa ta dwe gen okenn espas lè ant elektwòd la manyen ak kouvri la. Yon kouvri ak yon konstan dielectric segondè oswa yon kouvri ak yon ti epesè amelyore sansiblite nan elektwòd la manyen. Yo te teste epesè maksimòm kouvri materyèl Acrylic la sou tablo X-MCX-N9XX-TSI jan yo montre nan Figi 15 ak Figi 16. Yo ka detekte aksyon manyen sou 20 mm Acrylic kouvri.
- Men kondisyon yo dwe ranpli:
- SNR>5:1
- Mòd tèt-bouchon
- 4 chanèl plak pwotèj sou
- Ranfòse sansiblite a
- Tès ranje kapasite Capteur
- Rekòmande kapasite intrinsèque yon materyèl detèktè touche sou yon tablo pyès ki nan konpitè se nan ranje 5 pF pou 50 pF.
- Zòn nan Capteur manyen la, materyèl PCB la, ak tras la routage sou tablo a afekte gwosè a nan kapasite nan intrinsèques. Sa yo dwe konsidere pandan konsepsyon pyès ki nan konpitè tablo a.
- Apre tès la sou tablo X-MCX-N9XX-TSI, MCX Nx4x TSI ka detekte yon aksyon manyen lè kapasite intrinsèque a se yon wo 200 pF, SNR a pi gwo pase 5:1. Se poutèt sa, kondisyon yo pou konsepsyon tablo manyen yo pi fleksib.
Konklizyon
Dokiman sa a prezante fonksyon debaz TSI sou chips MCX Nx4x. Pou plis detay sou prensip MCX Nx4x TSI a, al gade nan chapit TSI nan Manyèl Referans MCX Nx4x la (dokiman MCXNx4xRM). Pou sijesyon sou konsepsyon tablo pyès ki nan konpitè ak konsepsyon touchpad, al gade nan Gid Itilizatè KE17Z Doub TSI (dokiman KE17ZDTSIUG).
Referans
Referans sa yo disponib sou NXP la websit:
- Manyèl Referans MCX Nx4x (dokiman MCXNx4xRM)
- KE17Z Doub TSI Gid Itilizatè (dokiman KE17ZDTSIUG)
- Gid devlopman NXP Touch (dokiman AN12709)
- Manyèl referans bibliyotèk NXP Touch (dokiman NT20RM)
Istwa revizyon
Tablo 8. Istwa revizyon
| Dokiman ID | Dat lage | Deskripsyon |
| UG10111 v.1 | 7 me 2024 | Premye vèsyon |
Enfòmasyon legal
- Definisyon
- Bouyon — Yon estati bouyon sou yon dokiman endike ke kontni an toujou anba re entènview ak sijè a apwobasyon fòmèl, ki ka lakòz modifikasyon oswa adisyon. NXP Semiconductors pa bay okenn reprezantasyon oswa garanti sou presizyon oswa konplè enfòmasyon ki enkli nan yon vèsyon bouyon nan yon dokiman epi yo pa dwe gen okenn responsablite pou konsekans yo nan itilizasyon enfòmasyon sa yo.
- Limit responsabilite yo
- Garanti limite ak responsablite - Yo kwè enfòmasyon ki nan dokiman sa a yo egzat ak serye. Sepandan, NXP Semiconductors pa bay okenn reprezantasyon oswa garanti, eksprime oswa implicite, sou presizyon oswa konplè enfòmasyon sa yo epi yo pa dwe gen okenn responsablite pou konsekans yo nan itilizasyon enfòmasyon sa yo. NXP Semiconductors pa pran okenn responsablite pou kontni ki nan dokiman sa a si yon sous enfòmasyon andeyò NXP Semiconductors bay li. Nan okenn ka NXP Semiconductors ta dwe responsab pou nenpòt domaj endirèk, ensidan, pinitif, espesyal, oswa konsekan (ki gen ladan - san limitasyon - pèdi pwofi, pèdi ekonomi, entèripsyon biznis, depans ki gen rapò ak retire oswa ranplasman nenpòt pwodwi oswa chaj retravay) kit domaj sa yo baze sou tort (ki gen ladan neglijans), garanti, vyolasyon kontra oswa nenpòt lòt teyori legal. Malgre nenpòt domaj ke kliyan an ta ka fè pou nenpòt ki rezon, responsablite total ak kimilatif NXP Semiconductors anvè kliyan an pou pwodwi ki dekri la a ap limite pa Tèm ak kondisyon lavant komèsyal NXP Semiconductors.
- Dwa pou fè chanjman - NXP Semiconductors rezève dwa pou fè chanjman nan enfòmasyon ki pibliye nan dokiman sa a, ki gen ladan espesifikasyon san limitasyon ak deskripsyon pwodwi, nenpòt ki lè epi san avètisman. Dokiman sa a ranplase ak ranplase tout enfòmasyon yo te bay anvan piblikasyon sa a.
- Apwopriye pou itilize - Pwodwi NXP Semiconductors yo pa fèt, otorize, oswa garanti yo dwe apwopriye pou itilize nan sipò lavi, lavi-kritik oswa sekirite-kritik sistèm oswa ekipman, ni nan aplikasyon kote echèk oswa fonksyone byen nan yon pwodwi NXP Semiconductors ka rezonab pou rezilta nan blesi pèsonèl, lanmò oswa domaj grav nan pwopriyete oswa anviwònman an. NXP Semiconductors ak founisè li yo pa aksepte okenn responsablite pou enklizyon ak/oswa itilizasyon pwodwi NXP Semiconductors nan ekipman oswa aplikasyon sa yo e se poutèt sa enklizyon ak/oswa itilizasyon sa yo se sou pwòp risk kliyan an.
- Aplikasyon - Aplikasyon ki dekri isit la pou nenpòt nan pwodwi sa yo se pou rezon ilistrasyon sèlman. NXP Semiconductors pa fè okenn reprezantasyon oswa garanti ke aplikasyon sa yo pral apwopriye pou itilizasyon an espesifye san plis tès oswa modifikasyon. Kliyan yo responsab pou konsepsyon ak operasyon aplikasyon yo ak pwodwi yo lè l sèvi avèk pwodwi NXP Semiconductors, epi NXP Semiconductors pa aksepte okenn responsablite pou nenpòt asistans ak aplikasyon oswa konsepsyon pwodwi kliyan. Se sèl responsablite kliyan an pou detèmine si pwodwi NXP Semiconductors a apwopriye ak anfòm pou aplikasyon kliyan an ak pwodwi ki planifye, osi byen ke pou aplikasyon an te planifye ak itilizasyon kliyan an twazyèm pati (yo). Kliyan yo ta dwe bay konsepsyon apwopriye ak pwoteksyon fonksyone pou minimize risk ki asosye ak aplikasyon yo ak pwodwi yo. NXP Semiconductors pa aksepte okenn responsablite ki gen rapò ak nenpòt defo, domaj, depans, oswa pwoblèm ki baze sou nenpòt feblès oswa defo nan aplikasyon oswa pwodwi kliyan an, oswa aplikasyon an oswa itilizasyon pa kliyan an twazyèm pati (yo). Kliyan an responsab pou fè tout tès ki nesesè pou aplikasyon kliyan an ak pwodwi yo lè l sèvi avèk pwodwi NXP Semiconductors pou evite yon defo aplikasyon yo ak pwodwi yo oswa aplikasyon an oswa itilizasyon pa kliyan twazyèm pati kliyan an (yo). NXP pa aksepte okenn responsablite nan respè sa a.
- Tèm ak kondisyon pou vann komèsyal - Pwodwi NXP Semiconductors yo vann dapre tèm jeneral ak kondisyon lavant komèsyal yo, jan yo pibliye nan https://www.nxp.com/profile/terms sof si yon lòt dakò nan yon akò endividyèl ekri ki valab. Nan ka yon akò endividyèl konkli sèlman tèm ak kondisyon yo nan akò respektif la ap aplike. NXP Semiconductors ekspreseman objeksyon pou aplike tèm ak kondisyon jeneral kliyan an konsènan achte pwodwi NXP Semiconductors pa kliyan an.
- Kontwòl ekspòtasyon - Dokiman sa a ansanm ak atik ki dekri la a ka sijè a règleman kontwòl ekspòtasyon. Ekspòtasyon ta ka mande otorizasyon davans nan men otorite konpetan.
- Apwopriye pou itilize nan pwodwi ki pa otomobil ki kalifye - Sòf si dokiman sa a di ekspreseman ke pwodwi espesifik NXP Semiconductors sa a kalifye pou otomobil, pwodwi a pa apwopriye pou itilizasyon otomobil. Li pa ni kalifye ni teste pa tès otomobil oswa kondisyon aplikasyon. NXP Semiconductors pa aksepte okenn responsablite pou enklizyon ak/oswa itilizasyon pwodwi ki kalifye ki pa otomobil nan ekipman oswa aplikasyon otomobil. Si kliyan sèvi ak pwodwi a pou konsepsyon ak itilize nan aplikasyon otomobil ak espesifikasyon otomobil ak estanda, kliyan (a) dwe itilize pwodwi a san garanti NXP Semiconductors nan pwodwi a pou aplikasyon otomobil sa yo, itilizasyon ak espesifikasyon, epi (b) nenpòt lè. kliyan sèvi ak pwodwi a pou aplikasyon pou otomobil ki depase espesifikasyon NXP Semiconductors itilizasyon sa yo dwe sèlman sou pwòp risk kliyan an, epi (c) kliyan an totalman dedomaje NXP Semiconductors pou nenpòt responsablite, domaj oswa reklamasyon pwodwi echwe ki soti nan konsepsyon kliyan ak itilizasyon pwodwi a pou aplikasyon otomobil pi lwen pase garanti estanda NXP Semiconductors ak espesifikasyon pwodwi NXP Semiconductors.
- Tradiksyon - Yon vèsyon ki pa angle (tradwi) nan yon dokiman, ki gen ladan enfòmasyon legal ki nan dokiman sa a, se pou referans sèlman. Vèsyon anglè a va prévaloir si ta gen nenpòt diferans ant vèsyon tradui ak anglè.
- Sekirite - Kliyan konprann ke tout pwodwi NXP yo ka sijè a frajilite yo pa idantifye oswa yo ka sipòte estanda sekirite etabli oswa espesifikasyon ak limit li te ye. Kliyan yo responsab pou konsepsyon ak operasyon aplikasyon yo ak pwodwi yo pandan tout sik lavi yo pou diminye efè frajilite sa yo sou aplikasyon ak pwodwi kliyan yo. Responsablite kliyan an pwolonje tou nan lòt teknoloji ouvè ak/oswa propriétaires sipòte pa pwodwi NXP pou itilize nan aplikasyon kliyan an. NXP pa aksepte okenn responsablite pou nenpòt vilnerabilite. Kliyan yo ta dwe regilyèman tcheke mizajou sekirite nan NXP epi swiv kòmsadwa. Kliyan dwe chwazi pwodwi ki gen karakteristik sekirite ki pi byen satisfè règ, règleman, ak estanda aplikasyon an gen entansyon epi pran desizyon final konsepsyon konsènan pwodwi li yo epi li se sèl responsab pou konfòmite ak tout kondisyon legal, regilasyon, ak ki gen rapò ak sekirite konsènan pwodwi li yo. , kèlkeswa enfòmasyon oswa sipò ke NXP ka bay. NXP gen yon Ekip Repons Ensidan Sekirite Pwodui (PSIRT) (ki ka jwenn nan PSIRT@nxp.com) ki jere ankèt, rapò, ak solisyon solisyon nan vilnerabilite sekirite nan pwodwi NXP.
- NXP BV — NXP BV se pa yon konpayi opere epi li pa distribye oswa vann pwodwi yo.
Mak komèsyal yo
- Avi: Tout mak referans, non pwodwi, non sèvis, ak mak komèsyal yo se pwopriyete pwopriyetè respektif yo.
- NXP — mak ak logo se mak komèsyal NXP BV
- AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINKPLUS, ULINKpro, μVision, Versatile — se mak komèsyal ak/oswa mak anrejistre Arm Limited (oswa filiales li yo oswa afilye li yo) nan peyi Etazini ak/oswa lòt kote. Teknoloji ki gen rapò a ka pwoteje pa nenpòt oswa tout patant, copyrights, desen, ak sekrè komès. Tout dwa rezève.
- Sinetik — se yon mak komèsyal nan NXP BV
- MCX — se yon mak komèsyal nan NXP BV
- Microsoft, Azure, ak ThreadX - se mak komèsyal gwoup Microsoft konpayi yo.
Tanpri konnen byen ke avi enpòtan konsènan dokiman sa a ak pwodwi (yo) ki dekri la a, yo te enkli nan seksyon 'Enfòmasyon legal'.
- © 2024 NXP BV Tout dwa rezève.
- Pou plis enfòmasyon, tanpri vizite https://www.nxp.com.
- Dat lage: 7 me 2024
- Idantifyan dokiman: UG10111
- Rev. 1 — 7 me 2024
Dokiman / Resous
 |
NXP MCX N Seri Mikwokontrolè pèfòmans segondè [pdfGid Itilizatè MCX N Seri, MCX N Seri Mikwokontwolè segondè Pèfòmans, Mikwokontrolè pèfòmans segondè, Mikwokontrolè |
