Codificatore MICROCHIP H.264

Introduzione
H.264 hè un standard di cumpressione video populari per cumpressione di video digitale. Hè canusciutu macari comu MPEG-4 Part10 o Advanced Video Coding (MPEG-4 AVC). H.264 usa l'approcciu di bloccu per cumpressione di u video induve a dimensione di u bloccu hè definitu cum'è 16 x 16 è hè chjamatu macrobloccu. U standard di cumpressione sustene diversi profiles chì definiscenu a ratio di cumpressione è a cumplessità di l'implementazione. I frames video, per esse cumpressi, sò trattati cum'è I frame, P frame è B frame. Un quadru I hè un quadru intra-codificatu induve a compressione hè fatta utilizendu l'infurmazioni cuntenute in u quadru. Nisun altru quadru hè necessariu per decodificà un quadru I. U quadru AP hè cumpressu utilizendu i cambiamenti in quantu à un quadru precedente chì pò esse un quadru I o un quadru P. A cumpressione di u quadru B hè fatta usendu i cambiamenti di muvimentu in quantu à un quadru precedente è à un quadru prossimu.

U prucessu di cumpressione di frame I è P hà quattru stages:

• Previsione intra/inter
• Trasformazione integer
• Quantization
• Entropia di codificazione

H. 264 supporta dui tipi di codificazione:

• Codificazione di lunghezza variabile adattativa di u cuntestu (CAVLC)
• Codificazione aritmetica binaria adattativa di u cuntestu (CABAC)

A versione attuale di H.264 Encoder implementa baseline profile è usa CAVLC per a codificazione di entropia. Inoltre, H.264 Encoder sustene a codificazione di frames I è P.

Figura 1. H.264 Encoder Block Diagram

Features

H. 264 Encoder hà e seguenti caratteristiche chjave:

• Cumpressa u furmatu video YCbCr 420
• Accetta u formatu video YCbCr 422 cum'è input
• Supporta 8-bit per ogni cumpunente (Y, Cb è Cr)
• Supporta ITU-T H.264 Annex B conforme à l'output NAL byte stream
• Funziona senza operazione standalone, CPU, o assistenza di processore ùn hè micca necessariu
• Supporta un fattore di qualità configurabile da l'utente (QP)
• Supporta P Frame Count (PCOUNT)
• Supporta u valore di soglia configurabile da l'utilizatore per u bloccu di salta
• Supporta u calculu à a tarifa di un pixel per clock
• Supporta a cumpressione finu à a risoluzione di 1080p 60 fps
• Utiliza l'interfaccia di arbitru video per accede à i buffer di frame DDR
• Latenza minima (252 µs per Full HD o 17 linee orizzontali)

Famiglie sustegnu

H. 264 Encoder supporta e seguenti famiglie di prudutti:

• SoC PolarFire®
• PolarFire

Implementazione di hardware

Questa sezione descrive i diversi moduli interni di l'Encoder H.264. L'input di dati à l'Encoder H.264 deve esse in forma di una maghjina di scansione raster in u formatu YCbCr 422. H.264 Encoder usa 422 formati cum'è input è implementa cumpressione in 420 formati.
A figura seguente mostra u schema di bloccu di l'Encoder H.264.

Figura 1-1. H.264 Encoder - Moduli

1. Previsione intra
   H.264 usa diversi modi di intra-predizione per riduce l'infurmazioni in un bloccu 4 x 4. U bloccu intra-predizione in l'IP usa solu a prediczione DC nantu à a dimensione di a matrice 4 x 4. U cumpunente DC hè calculatu da a cima adiacente è manca 4 x 4 blocchi.
2. Trasformazione Integer
   H.264 usa a trasformazione di u cosenu discretu integer induve i coefficienti sò distribuiti in a matrice di trasformazione intera è a matrice di quantizazione in modu chì ùn ci sò micca multiplicazioni o divisioni in a trasformazione intera. A trasformazione intera stage implementa a trasfurmazioni usendu shift and add operations.
3. Quantization
   A quantizazione multiplica ogni output di trasformazione intera cù un valore di quantizazione predeterminatu definitu da u valore di input di l'utente QP. A gamma di u valore QP hè da 0 à 51. Qualchese valore più di 51 hè clamped à 51. Un valore QP più bassu denota una compressione più bassa è una qualità più alta è vice versa.
4. Stima di u muvimentu
   A Stima di Movimentu cerca 8 x 8 bloccu di u quadru attuale in u bloccu 16 x 16 di u quadru precedente è genera vettori di muvimentu.
5. Compensazione di u muvimentu
   A compensazione di Movimentu riceve i vettori di muvimentu da u bloccu di Stima di Movimentu è trova u bloccu 8 x 8 currispondente in u quadru precedente.
6. CAVLC
   H.264 usa dui tipi di codificazione entropia - CAVLC è CABAC. L'IP usa CAVLC per codificà l'output quantized.
7. Generatore di header
   U bloccu generatore di l'intestazione genera l'intestazione di bloccu, l'intestazione di slice, u Sequence Parameter Set (SPS), u Picture Parameter Set (PPS) è l'unità Network Abstraction Layer (NAL) secondu l'istanza di u video frame. A logica di decisione di u bloccu di salta calcula a Suma di a Differenza Assoluta (SAD) di u quadru attuale 16 x 16 macrobloccu è u quadru precedente 16 x 16 macrobloccu da u locu previstu di u vettore di muvimentu. U bloccu di salta hè decisu utilizendu u valore SAD è l'input SKIP_THRESHOLD.
8. H.264 Stream Generator
   U bloccu di u generatore di flussu H.264 combina l'output CAVLC cù l'intestazione per creà l'output codificatu in u formatu standard H.264.
9. Canale di scrittura DDR è Canale di lettura
   L'encoder H.264 richiede u quadru decodificatu per esse guardatu in memoria DDR, chì hè utilizatu in a prediczione Inter. U
   L'IP utilizeghja i canali di scrittura è lettura DDR per cunnette cù l'IP Video Arbiter, chì interagisce cù a memoria DDR attraversu l'IP di u controller DDR.

Ingressi è Outputs

Questa sezione descrive l'inputs è l'outputs di l'Encoder H.264.

Porti
I seguenti tabelle listanu a descrizzione di l'input è i porti di output di l'Encoder H.264.

Table 2-1. Ingressi è Outputs di H.264 Encoder

Signal Name	Direzzione	Larghezza	Descrizzione
DDR_CLK_I	Input	1	Clock di u controller di memoria DDR
PIX_CLK_I	Input	1	Input clock cù quale pixel entranti sò samppurtatu
RESET_N	Input	1	Segnale di reset asincronu attivu-bassu à u disignu
DATA_VALID_I	Input	1	Segnale validu di dati Pixel input
DATA_Y_I	Input	8	Input Luma pixel 8-bit in furmatu 422
DATA_C_I	Input	8	Input Chroma pixel 8-bit in furmatu 422
FRAME_START_I	Input	1	Inizio di l'indicazione di Frame U filu ascendente di stu signalu hè cunsideratu cum'è iniziu di quadru.
FRAME_END_I	Input	1	Indicazione di a fine di u quadru
DDR_FRAME_START_ADDR_I	Input	8	Indirizzu iniziale di memoria DDR (LSB 24-bit sò 0) per almacenà u quadru ricostruitu. L'IP H.264 almacenà 4 frames è aduprà 64 MB di memoria DDR.
I_FRAME_FORCE_I	Input	1	L'utilizatore pò furzà à I frame in ogni mumentu. Hè un signalu di impulsu.
PCOUNT_I	Input	8	U numeru di P frames per ogni I frame 422 u valore di u formatu varieghja da 0 à 255.
QP	Input	6	Fattore di qualità per H.264 quantization 422 fornat value ranges from 0 to 51 where 0 rapprisenta highest quality and lowest compression è 51 rapprisent highest compression.
SKIP_THRESHOLD_I	Input	12	Soglia per a decisione di saltà u bloccu Stu valore rapprisenta u valore SAD di 16 x 16 Macro block for skipping. U range hè da 0 à 1024, cù un valore tipicu di 512. U sogliu più altu pruduce più blocchi di salta è bassa qualità.
VRES_I	Input	16	Risoluzione verticale di l'immagine di input. Deve esse multiple di 16.
HRES_I	Input	16	Risoluzione horizontale di l'immagine di input. Deve esse multiple di 16.
DATA_VALID_O	Output	1	U signale chì denota i dati codificati hè validu.

DATA_O	Output	16	L'output di dati codificati H.264 chì cuntene unità NAL, slice header, SPS, PPS, è i dati codificati di macroblocchi.
WRITE_ CHANNEL_BUS	—	—	Scrivite u busu di u canale per esse cunnessu cù l'arbitru Video Scrive u busu di u canali. Questu hè dispunibule quandu l'interfaccia di bus hè sceltu per l'interfaccia Arbiter.
READ_CHANNEL_BUS	—	—	Leghjite l'autobus di u canali per esse cunnessi cù l'arbitru Video Leggi l'autobus di u canali. Questu hè dispunibule quandu l'interfaccia di bus hè sceltu per l'interfaccia Arbiter.
DDR Scrivite IF nativu-Questi porti sò dispunibuli quandu l'interfaccia nativa hè sceltu per l'interfaccia Arbiter.
DDR_WRITE_ACK_I	Input	1	Scrive ricunniscenza da u canale di scrittura di l'arbitru.
DDR_WRITE_DONE_I	Input	1	Scrivite u cumpletu da l'arbitru.
DDR_WRITE_REQ_O	Output	1	Scrivite a dumanda à l'arbitru.
DDR_WRITE_START_ADDR_O	Output	32	Indirizzu DDR à quale scrive deve esse fattu.
DDR_WBURST_SIZE_O	Output	8	Dimensione di burst di scrittura DDR.
DDR_WDATA_VALID_O	Output	1	Dati validi per l'arbitru.
DDR_WDATA_O	Output	DDR_AXI_DATA_WIDTH	Emissione di dati à l'arbitru.
DDR Read Native IF-Questi porti sò dispunibuli quandu l'interfaccia nativa hè sceltu per l'interfaccia Arbiter.
DDR_READ_ACK_I	Input	1	Leghjite a ricunniscenza da u canale di lettura di l'arbitru.
DDR_READ_DONE_I	Input	1	Leghjite u cumpletu da l'arbitru.
DDR_RDATA_VALID_I	Input	1	Dati validi da l'arbitru.
DDR_RDATA_I	Input	DDR_AXI_DATA_WIDTH	Input di dati da l'arbitru.
DDR_READ_REQ_O	Output	1	Leghjite a dumanda à l'arbitru.
DDR_READ_START_ADDR_O	Output	32	Indirizzu DDR da quale a lettura deve esse fatta.
DDR_RBURST_SIZE_O	Output	8	DDR leghje a dimensione di burst.

Limitazioni di l'orologio

L'IP Encoder H.264 usa PIX_CLK_I è DDR_CLK_I clock inputs. Aduprate e restrizioni di raggruppamentu di u clock per u locu è u routing è verificate u timing cum'è l'IP implementa a logica di attraversamentu di u duminiu di u clock.

Istruzzioni di stallazione

H. 264 Encoder core deve esse installatu à u Catalogu IP di u software Libero® SoC. Questu hè fattu automaticamente attraversu a funzione d'aghjurnamentu di u Catalogu IP in u software Libero SoC, o u core IP pò esse scaricatu manualmente da u catalogu. Una volta chì u core IP hè stallatu in u Catalogu IP di u software Libero SoC, u core pò esse cunfiguratu, generatu è instantiatu in SmartDesign per l'inclusione in u prughjettu Libero.

banc d'essai

Testbench hè furnitu per verificà a funziunalità di l'IP Encoder H.264.

1. Simulazione
   A simulazione usa una maghjina 432 × 240 in u formatu YCbCr422 rapprisintatu da dui files, ciascuno per Y e C come input
   è genera un H.264 file formatu chì cuntene dui frames. I seguenti passi descrizanu cumu simulà u core cù u testbench.
   1. Andà à Libero SoC Catalog> View > Windows> Catalogu, è poi espansione Soluzioni-Video. Cliccate doppiu H264_Encoder, è dopu cliccate OK.
   2. Per generà u SmartDesign necessariu per a simulazione IP Encoder H.264, cliccate Libero Project > Eseguite script. Navigate à u script ..\ \component\Microchip\SolutionCore\H264_Encoder\ \scripts\H264_SD.tcl, è dopu cliccate Run .
      Figura 5-2. Eseguite Script Run
      A larghezza di bus di dati AXI predeterminata hè 512. Se l'IP Encoder H.264 hè cunfiguratu per 256/128 bus widths, scrivite AXI_DATA_WIDTH:256 o AXI_DATA_WIDTH:128 in u campu Argumenti.
      U SmartDesign appare. Vede a figura seguente.
      Figura 5-3. Top SmartDesign
   3. Nantu à u Files tab, cliccate simulation > Import Files.
      Figura 5-4. Importà Files
   4. Importà u H264_sim_data_in_y.txt, H264_sim_data_in_c.txt file è u H264_sim_refOut.txt file da u percorsu seguente: ..\ \component\Microchip\SolutionCore\H264_Encoder\ \ Stimulu.
   5. Per impurtà un altru file, cercate u cartulare chì cuntene i necessarii file, è cliccate Apri. L'impurtatu file hè listatu sottu simulazione, vede a figura seguente.
   6. In a tabulazione Stimulus Hierarchy, cliccate H264_Encoder_tb (H264_Encoder_tb. v)> Simulate Pre-Synth Design> Open Interactively. L'IP hè simulatu per dui frames. Figura 5-6. Simulazione di Disegnu di Pre-Sintesi
      ModelSim si apre cù u testbench file cum'è mostra in a figura seguente.

Impurtante: Se a simulazione hè interrotta per via di u limitu di tempu di esecuzione specificata in DO file, Aduprate u cumandimu run -all per compie a simulazione.

Utilizazione di risorse

L'encoder H. 264 hè implementatu in u PolarFire SoC FPGA (pacchettu MPFS250T-1FCG1152I) è genera dati cumpressi utilizendu 4:2:2 s.ampling di dati input.

Table 6-1. Utilizazione di risorse per l'encoder H.264

Risorsa	Usu
4 tabelle di ricerca (LUT)	69092
D Flip Flops (DFF)	65522
Memoria statica d'accessu casuale (LSRAM)	232
uSRAM	30
Blocchi di matematica	19
Interfaccia LUT a 4 ingressi	9396
Interfaccia DFF	9396

Parametri di cunfigurazione

A tavula seguente lista a descrizzione di i paràmetri di cunfigurazione generici utilizati in l'implementazione hardware di l'Encoder H.264, chì pò varià secondu i requisiti di l'applicazione.

Table 7-1. Parametri di cunfigurazione

Nome	Descrizzione
DDR_AXI_DATA_WIDTH	Definisce a larghezza di dati DDR AXI. Pò esse 128, 256, o 512
ARBITER_INTERFACE	Opzione per selezziunà l'interfaccia nativa o di bus per cunnette cù l'IP di l'arbitru video

Configuratore IP
A figura seguente mostra u H.264 Encoder IP configuarator.

Figura 7-1. H.264 Encoder Configurator

Licenza
H. 264 Encoder hè furnitu in forma criptata solu sottu licenza.
U codice fonte RTL criptatu hè licenziatu è deve esse acquistatu separatamente. Pudete fà simulazione, sintesi, layout, è prugramma u siliciu Field Programmable Gate Array (FPGA) utilizendu a suite di design Libero.
A licenza di valutazione hè furnita gratuitamente per verificà e funziunalità H.264 Encoder. A licenza di valutazione scade dopu à una ora di usu nantu à u hardware.

Storia di rivisione

A storia di rivisione descrive i cambiamenti chì sò stati implementati in u documentu. I cambiamenti sò listati per rivisione, cuminciendu cù a publicazione più attuale.

Table 9-1. Storia di rivisione

Revisione	Data	Descrizzione
B	09/2022	• Updated Features sezione. • Updated a larghezza di signali di output DATA_O da 8 à 16, vede Table 2-1. • Updated Figura 7-1. • Updated 8. Licenza sezione. • Updated 6. Utilizazione di risorse sezione. • Updated Figura 5-3.
A	07/2022	Liberazione iniziale.

U gruppu di prudutti Microchip FPGA sustene i so prudutti cù diversi servizii di supportu, cumpresu u serviziu di u cliente, u centru di supportu tecnicu di u cliente, un websitu, è uffizii di vendita in u mondu. I clienti sò suggeriti à visità e risorse in linea di Microchip prima di cuntattà l'assistenza postu chì hè assai prubabile chì e so dumande sò digià rispostu.

Cuntattate u Centru di Assistenza Tecnica attraversu u websitu à www.microchip.com/support. Mencione u numeru di parte di u dispositivu FPGA, selezziunate a categuria di casu adatta è carica u disignu files mentre crea un casu di supportu tecnicu.
Cuntattate u Serviziu Clienti per un supportu di produttu micca tecnicu, cum'è u prezzu di u produttu, l'aghjurnamenti di u produttu, l'infurmazioni di l'aghjurnamentu, u statu di l'ordine è l'autorizazione.

• Da l'America di u Nordu, chjamate 800.262.1060
• Da u restu di u mondu, chjamate 650.318.4460
• Fax, da ogni locu in u mondu, 650.318.8044

Infurmazioni Microchip

U Microchip Websitu

Microchip furnisce supportu in linea via u nostru websitu à www.microchip.com/. Questu website hè usatu per fà files è l'infurmazioni facilmente dispunibili à i clienti. Alcune di u cuntenutu dispunibule include:

• Support Product - Schede dati è errata, note appiicazioni è sampi prugrammi, risorse di cuncepimentu, guide d'utilizatori è documenti di supportu hardware, l'ultime versioni di u software è u software archiviatu
• Assistenza Tecnica Generale - Domande Frequenti (FAQ), richieste di supportu tecnicu, gruppi di discussione in linea, lista di membri di u prugramma di partner di design Microchip
• Affari di Microchip - Selettore di prudutti è guide d'ordine, ultimi comunicati di stampa Microchip, lista di seminarii è avvenimenti, liste di uffizii di vendita di Microchip, distributori è rapprisentanti di fabbrica

Serviziu di Notificazione di Cambiamentu di Produttu

U serviziu di notificazione di cambiamentu di produttu di Microchip aiuta à mantene i clienti attuali nantu à i prudutti Microchip. L'abbonati riceveranu una notificazione per e-mail ogni volta chì ci sò cambiamenti, aghjurnamenti, rivisioni o errata in relazione à una famiglia di prudutti specifica o strumentu di sviluppu d'interessu.
Per registrà, andate à www.microchip.com/pcn è seguitate l'istruzzioni di registrazione.

Assistenza Clienti

L'utilizatori di i prudutti Microchip ponu riceve assistenza attraversu parechji canali:

• Distributore o Rappresentante
• Uffiziu di Vendita Locale
• Ingegnere di soluzioni integrate (ESE)
• Assistenza tecnica

I clienti anu da cuntattà u so distributore, rappresentante o ESE per supportu. L'uffizii di vendita lucali sò ancu dispunibili per aiutà i clienti. Una lista di l'uffizii di vendita è i lochi hè inclusa in stu documentu.
U supportu tecnicu hè dispunibule attraversu u websitu à: www.microchip.com/support

Funzione di prutezzione di codice di i dispositi Microchip
Nota i seguenti dettagli di a funzione di prutezzione di codice nantu à i prudutti Microchip:

• I prudutti Microchip rispondenu à e specificazioni cuntenute in a so specifica Scheda di Dati Microchip.
• Microchip crede chì a so famiglia di prudutti hè sicura quandu s'utilice in a manera prevista, in e specificazioni operative, è in cundizioni normali.
  icrochip valori è prutegge aggressivamente i so diritti di pruprietà intellettuale. I tentativi di violazione di e funzioni di prutezzione di u codice di u produttu Microchip sò strettamente pruibiti è ponu violà a Digital Millennium Copyright Act.
• Nè Microchip nè un altru fabricatore di semiconductor pò guarantisci a sicurità di u so codice. A prutezzione di u codice ùn significa micca chì guarantimu chì u pruduttu hè "unbreakable". A prutezzione di u codice hè in constante evoluzione. Microchip hè impegnatu à migliurà continuamente e funzioni di prutezzione di codice di i nostri prudutti.

Avvisu Legale

Questa publicazione è l'infurmazioni quì ponu esse aduprate solu cù i prudutti Microchip, cumpresu per cuncepisce, pruvà è integrà i prudutti Microchip cù a vostra applicazione. L'usu di sta infurmazione in ogni altra manera viola questi termini. L'infurmazioni riguardanti l'applicazioni di u dispositivu sò furnite solu per a vostra comodità è ponu esse rimpiazzate
da l'aghjurnamenti. Hè a vostra rispunsabilità per assicurà chì a vostra applicazione risponde à e vostre specificazioni. Cuntattate u vostru uffiziu di vendita Microchip locale per supportu supplementu o, uttene supportu supplementu à www.microchip.com/en-us/support/design-help/client-support-services.

QUESTA INFORMAZIONE hè furnita da u microchip "AS IS". MICROCHIP NON FACCIA RIPRESENTAZIONI O GARANTIE DI ALCUNA TIPI, SIA ESPRESSA O IMPLICITA, SCRITTA O ORALE, STATUTARIA O ALTRE, RELATIVA A L'INFORMAZIONI INCLUSI, MA NON LIMITATE A ALCUNA GARANZIA IMPLICITA DI NON VIOLAZIONE, POSSIBILITÀ E PARTECIPABILITÀ PER A COMMERCIALE, A PUBLICIDAD, A PUBLICIDAD. GARANTIE RELATATI À A SO CONDIZIONE, QUALITÀ, O PRESTAZIONI.

IN NESSUN CASU MICROCHIP SERA RESPONSABILE PER QUALSIASI PERDITA INDIRETTA, SPECIALE, PUNITIVE, INCIDENTALE, O CONSEGUENTE, DANNI, COSTO, O SPESE DI QUALUNQUE TIPI RELATATI À L'INFORMAZIONI O U U U U U SO, IN QUANTO CAUSATE, ANCHE QUANTO ESE ADVERTIMENTO. PUSSIBILITÀ OR I DANNI SONT PREVISIBILI. À LA MESSA ALTERNATA PERMISSATA DA LEGGE, A RESPONSABILITÀ TOTALE DI MICROCHIP PER TUTTE LE RECLAMAZIONI IN QUALSIA MANIERA RELATATA À L'INFORMAZIONI O U U SO USU NON SUPERARÀ L'IMPORTU DI TARIFFE, SE CUALQUIE, CHE AVRAI PAGATA DIRETTAMENTE À MICROCHIP PER L'INFORMAZIONI.

L'usu di i dispositi Microchip in l'applicazioni di supportu di vita è / o di sicurezza hè interamente à u risicu di u cumpratore, è u cumpratore accetta di difende, indemnizà è mantene innocu Microchip da qualsiasi danni, rivendicazioni, vestiti, o spese risultanti da tali usu. Nisuna licenza hè trasmessa, implicitamente o altrimenti, sottu à alcunu diritti di pruprietà intellettuale di Microchip, salvu s'ellu ùn hè micca dichjaratu altrimenti.

Marchi
U nome è u logu Microchip, u logu Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron è XMEGA sò marchi registrati di Microchip Technology Incorporated in i Stati Uniti è in altri paesi.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime è ZL sò marchi registrati di Microchip Technology Incorporated in i Stati Uniti.
A

djacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM Matching, Dynamic Average. , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Programmazione Seriale In-Circuit, ICSP, INICnet, Parallelazione Intelligente, IntelliMOS, Connettività Inter-Chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, , RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect è ZENA sò marchi di Microchip Technology Incorporated in i Stati Uniti è in altri paesi.

SQTP hè una marca di serviziu di Microchip Technology Incorporated in i Stati Uniti
U logu Adaptec, Frequency on Demand, Silicon Storage Technology è Symmcom sò marchi registrati di Microchip Technology Inc. in altri paesi.
GestIC hè una marca registrata di Microchip Technology Germany II GmbH & Co. KG, una filiale di Microchip Technology Inc., in altri paesi.
Tutti l'altri marchi citati quì sò pruprietà di e so cumpagnie rispettive.
© 2022, Microchip Technology Incorporated è e so filiali. Tutti i diritti riservati.
ISBN: 978-1-6683-1311-4

Sistema di Gestione di Qualità
Per infurmazione nantu à i Sistemi di Gestione di Qualità di Microchip, visitate www.microchip.com/quality.

Vendite è serviziu in u mondu sanu

Uffiziu Corporate
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200
Fax: 480-792-7277 Assistenza tecnica:
www.microchip.com/support
Web Indirizzu: www.microchip.com

New York, NY
Tel: 631-435-6000

Canada - Toronto
Tel: 905-695-1980
Fax: 905-695-2078

India - Bangalore
Tel: 91-80-3090-4444
India - New Delhi
Tel: 91-11-4160-8631
India - Pune
Tel: 91-20-4121-0141

Giappone - Osaka
Tel: 81-6-6152-7160

Giappone - Tokyo
Tel: 81-3-6880- 3770

Corea - Daegu
Tel: 82-53-744-4301

Corea - Seoul
Tel: 82-2-554-7200

Singapore
Tel: 65-6334-8870

Malasia - Kuala Lumpur
Tel: 60-3-7651-7906

Malasia - Penang
Tel: 60-4-227-8870

Tailanda - Bangkok
Tel: 66-2-694-1351

Austria - Wels
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

Francia - Parigi
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

Germania - Garching
Tel: 49-8931-9700

Germania - Haan
Tel: 49-2129-3766400

Germania - Heilbronn
Tel: 49-7131-72400

Germania - Karlsruhe
Tel: 49-721-625370

Germania - Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

Germania - Rosenheim
Tel: 49-8031-354-560

© 2022 Microchip Technology Inc. è e so filiali

Documenti / Risorse

Codificatore MICROCHIP H.264 [pdfGuida di l'utente Encoder H.264, H.264, Encoder

Referenze

• Manuale d'usu