โปรเซสเซอร์ Intel Nios V FPGA IP

Nios® V โปรเซสเซอร์ Intel® FPGA IP Release Notes

หมายเลขเวอร์ชัน Intel® FPGA IP (XYZ) สามารถเปลี่ยนแปลงได้ด้วยซอฟต์แวร์ Intel Quartus® Prime แต่ละเวอร์ชัน การเปลี่ยนแปลงใน:

• X หมายถึงการแก้ไขที่สำคัญของ IP หากคุณอัปเดตซอฟต์แวร์ Intel Quartus Prime คุณต้องสร้าง IP ใหม่
• Y บ่งชี้ว่า IP มีคุณสมบัติใหม่ สร้าง IP ของคุณใหม่เพื่อรวมคุณสมบัติใหม่เหล่านี้
• Z บ่งชี้ว่า IP มีการเปลี่ยนแปลงเล็กน้อย สร้าง IP ของคุณใหม่เพื่อรวมการเปลี่ยนแปลงเหล่านี้

ข้อมูลที่เกี่ยวข้อง

• คู่มืออ้างอิงโปรเซสเซอร์ Nios V
  ให้ข้อมูลเกี่ยวกับการวัดประสิทธิภาพโปรเซสเซอร์ Nios V, สถาปัตยกรรมโปรเซสเซอร์, โมเดลการเขียนโปรแกรม และการใช้งานหลัก (คู่มือผู้ใช้ Intel Quartus Prime Pro Edition)
• บันทึกประจำรุ่น Nios II และ Embedded IP
• คู่มือการออกแบบตัวประมวลผลแบบฝัง Nios V
  อธิบายวิธีการใช้เครื่องมืออย่างมีประสิทธิภาพสูงสุด แนะนำรูปแบบการออกแบบ และแนวทางปฏิบัติสำหรับการพัฒนา การแก้จุดบกพร่อง และการปรับระบบฝังตัวให้เหมาะสมโดยใช้โปรเซสเซอร์ Nios® V และเครื่องมือที่ Intel จัดหาให้ (คู่มือผู้ใช้ Intel Quartus Prime Pro Edition)
• คู่มือนักพัฒนาซอฟต์แวร์ Nios® V Processor
  อธิบายสภาพแวดล้อมการพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios® V เครื่องมือที่มี และกระบวนการสร้างซอฟต์แวร์เพื่อรันบนโปรเซสเซอร์ Nios® V (คู่มือผู้ใช้ Intel Quartus Prime Pro Edition)

Nios® V/m โปรเซสเซอร์ Intel FPGA IP (Intel Quartus Prime Pro Edition) บันทึกประจำรุ่น

Nios® V/m โปรเซสเซอร์ Intel FPGA IP v22.4.0

ตารางที่ 1. v22.4.0 2022.12.19

รุ่น Intel Quartus Prime	คำอธิบาย	ผลกระทบ
22.4	โอนย้ายโปรเซสเซอร์ Nios® V เช่นampออกแบบไปที่ Intel FPGA Design Store เปิดใช้งาน Zephyr RTOS ในโปรเซสเซอร์ Nios V/m	-

Nios V/m โปรเซสเซอร์ Intel FPGA IP v22.3.0

ตารางที่ 2. v22.3.0 2022.09.26

รุ่น Intel Quartus Prime	คำอธิบาย	ผลกระทบ
22.3	ตรรกะการดึงข้อมูลล่วงหน้าที่ปรับปรุงแล้ว อัปเดตประสิทธิภาพและหมายเลขอ้างอิงต่อไปนี้: — FMAX - พื้นที่ — ดรายสโตน - คอร์มาร์ค  ลบพารามิเตอร์ข้อยกเว้น Offset และข้อยกเว้นจาก _hw ทีซีแอล บันทึก: ส่งผลกระทบต่อการสร้าง BSP เท่านั้น ไม่มีผลกระทบต่อ RTL หรือวงจร เปลี่ยนดีบักรีเซ็ต: — เพิ่มพอร์ต ndm_reset_in — เปลี่ยนชื่อ dbg_reset เป็น dbg_reset_out	-

Nios V/m โปรเซสเซอร์ Intel FPGA IP v21.3.0

ตารางที่ 3. v21.3.0 2022.06.21

รุ่น Intel Quartus Prime	คำอธิบาย	ผลกระทบ
22.2	เพิ่มอินเทอร์เฟซคำขอรีเซ็ต ลบสัญญาณที่ไม่ได้ใช้ซึ่งทำให้เกิดส่วนต่อประสานสลัก แก้ไขปัญหาการรีเซ็ตการดีบัก: — อัปเดตการกำหนดเส้นทางของ ndmreset เพื่อป้องกันไม่ให้โมดูลดีบั๊กรีเซ็ต	-

Nios V/m โปรเซสเซอร์ Intel FPGA IP v21.2.0

ตารางที่ 4. v21.2.0 2022.04.04

รุ่น Intel Quartus Prime	คำอธิบาย	ผลกระทบ
22.1	เพิ่มการออกแบบใหม่เช่นampไฟล์ในตัวแก้ไขพารามิเตอร์หลัก Nios V/m Processor Intel FPGA IP: — UC/TCP-IP IPerf เช่นampเลอ ดีไซน์ — UC/TCP-IP Simple Socket Server เช่นampเลอ ดีไซน์	-
	แก้ไขจุดบกพร่อง: — แก้ไขปัญหาที่ทำให้เกิดการเข้าถึง CSR ของ MARCHID, MIMPID และ MVENDORID ที่ไม่น่าเชื่อถือ — เปิดใช้งานความสามารถในการรีเซ็ตจากโมดูลดีบั๊กเพื่อให้คอร์รีเซ็ตผ่านดีบักเกอร์ - เปิดใช้งานการรองรับทริกเกอร์ แกนประมวลผล Nios V รองรับ 1 ทริกเกอร์ — แก้ไขคำเตือนการสังเคราะห์ที่รายงานและปัญหาขุย — แก้ไขปัญหาจากดีบัก ROM ที่ทำให้เกิดความเสียหายในเวกเตอร์ส่งคืน — แก้ไขปัญหาที่ทำให้ไม่สามารถเข้าถึง GPR 31 จากโมดูลดีบั๊ก	-

Nios V/m โปรเซสเซอร์ Intel FPGA IP v21.1.1

ตารางที่ 5. v21.1.1 2021.12.13

รุ่น Intel Quartus Prime	คำอธิบาย	ผลกระทบ
21.4	แก้ไขจุดบกพร่อง: — ลงทะเบียนทริกเกอร์ได้ แต่ทริกเกอร์ไม่ได้รับการสนับสนุน แก้ไขปัญหาแล้ว	ข้อยกเว้นคำสั่งที่ไม่ถูกต้องปรากฏขึ้นเมื่อเข้าถึงการลงทะเบียนทริกเกอร์
	เพิ่มตัวอย่างการออกแบบใหม่ampในตัวแก้ไขพารามิเตอร์หลัก Nios V/m Processor Intel FPGA IP — GSFI Bootloader เช่นampเลอ ดีไซน์ — SDM Bootloader เช่นampเลอ ดีไซน์	-

Nios V/m โปรเซสเซอร์ Intel FPGA IP v21.1.0

ตารางที่ 6. v21.1.0 2021.10.04

รุ่น Intel Quartus Prime	คำอธิบาย	ผลกระทบ
21.3	การเปิดตัวครั้งแรก	-

บันทึกประจำรุ่นของโปรเซสเซอร์ Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition)

Nios V/m โปรเซสเซอร์ Intel FPGA IP v1.0.0

ตารางที่ 7. v1.0.0 2022.10.31

รุ่น Intel Quartus Prime	คำอธิบาย	ผลกระทบ
ครั้งที่ 22.1	การเปิดตัวครั้งแรก	-

เอกสารสำคัญ

Intel Quartus Prime รุ่นโปร

คู่มืออ้างอิงโปรเซสเซอร์ Nios V

สำหรับเวอร์ชันล่าสุดและก่อนหน้าของคู่มือผู้ใช้นี้ โปรดดูที่ ข้อมูลอ้างอิงโปรเซสเซอร์ Nios® V คู่มือ. หาก IP หรือเวอร์ชั่นของซอฟต์แวร์ไม่อยู่ในรายการ ให้ใช้คู่มือผู้ใช้สำหรับ IP หรือเวอร์ชั่นของซอฟต์แวร์ก่อนหน้า
เวอร์ชัน IP จะเหมือนกับซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชันสูงสุดถึง v19.1 จากซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชัน 19.2 หรือใหม่กว่า คอร์ IP จะมีรูปแบบการกำหนดเวอร์ชัน IP ใหม่

คู่มือการออกแบบตัวประมวลผลแบบฝัง Nios V เอกสารสำคัญ

สำหรับเวอร์ชันล่าสุดและก่อนหน้าของคู่มือผู้ใช้นี้ โปรดดูที่ คู่มือการออกแบบโปรเซสเซอร์ฝังตัว Nios® V. หาก IP หรือเวอร์ชั่นของซอฟต์แวร์ไม่อยู่ในรายการ ให้ใช้คู่มือผู้ใช้สำหรับ IP หรือเวอร์ชั่นของซอฟต์แวร์ก่อนหน้า

เวอร์ชัน IP จะเหมือนกับซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชันสูงสุดถึง v19.1 จากซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชัน 19.2 หรือใหม่กว่า คอร์ IP จะมีรูปแบบการกำหนดเวอร์ชัน IP ใหม่

คู่มือนักพัฒนาซอฟต์แวร์ Nios V Processor

สำหรับเวอร์ชันล่าสุดและก่อนหน้าของคู่มือผู้ใช้นี้ โปรดดูที่ คู่มือนักพัฒนาซอฟต์แวร์ Nios® V Processor หาก IP หรือเวอร์ชั่นของซอฟต์แวร์ไม่อยู่ในรายการ ให้ใช้คู่มือผู้ใช้สำหรับ IP หรือเวอร์ชั่นของซอฟต์แวร์ก่อนหน้า

เวอร์ชัน IP จะเหมือนกับซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชันสูงสุดถึง v19.1 จากซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชัน 19.2 หรือใหม่กว่า คอร์ IP จะมีรูปแบบการกำหนดเวอร์ชัน IP ใหม่

Intel Quartus Prime รุ่นมาตรฐาน

โปรดดูคู่มือผู้ใช้ต่อไปนี้สำหรับข้อมูลเกี่ยวกับโปรเซสเซอร์ Nios V สำหรับ Intel Quartus Prime Standard Edition

ข้อมูลที่เกี่ยวข้อง

• คู่มือการออกแบบโปรเซสเซอร์ฝังตัว Nios® V
  อธิบายวิธีการใช้เครื่องมืออย่างมีประสิทธิภาพสูงสุด แนะนำรูปแบบการออกแบบ และแนวทางปฏิบัติสำหรับการพัฒนา แก้ไขจุดบกพร่อง และปรับแต่งระบบฝังตัวให้เหมาะสมโดยใช้โปรเซสเซอร์ Nios® V และเครื่องมือที่ Intel จัดหาให้ (คู่มือผู้ใช้ Intel Quartus Prime Standard Edition)
• คู่มืออ้างอิงโปรเซสเซอร์ Nios® V
  ให้ข้อมูลเกี่ยวกับการวัดประสิทธิภาพโปรเซสเซอร์ Nios V, สถาปัตยกรรมโปรเซสเซอร์, โมเดลการเขียนโปรแกรม และการใช้งานหลัก (คู่มือผู้ใช้ Intel Quartus Prime Standard Edition)
• คู่มือนักพัฒนาซอฟต์แวร์ Nios® V Processor
  อธิบายสภาพแวดล้อมการพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios® V เครื่องมือที่มี และกระบวนการสร้างซอฟต์แวร์เพื่อรันบนโปรเซสเซอร์ Nios® V (คู่มือผู้ใช้ Intel Quartus Prime Standard Edition)

อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel และเครื่องหมาย Intel อื่นๆ เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทในเครือ Intel รับประกันประสิทธิภาพของผลิตภัณฑ์ FPGA และเซมิคอนดักเตอร์ตามข้อมูลจำเพาะปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel ไม่รับผิดชอบหรือรับผิดใดๆ ที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใดๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Intel ตกลงเป็นลายลักษณ์อักษรโดยชัดแจ้ง ขอแนะนำให้ลูกค้าของ Intel ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใดๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ
*ชื่อและยี่ห้ออื่น ๆ อาจถูกอ้างสิทธิ์โดยถือเป็นทรัพย์สินของผู้อื่น

เวอร์ชั่นออนไลน์
ส่งคำติชม

การสนับสนุนลูกค้า

เอกสาร / แหล่งข้อมูล

โปรเซสเซอร์ Intel Nios V FPGA IP [พีดีเอฟ] คู่มือการใช้งาน Nios V โปรเซสเซอร์ FPGA IP, โปรเซสเซอร์ FPGA IP, FPGA IP

อ้างอิง

• คู่มือการใช้งาน