منځپانګې پټول
1 intel AN 951 Stratix 10 IO محدود FPGA ډیزاین لارښوونې
2 پیژندنه
3 اوورview
4 د Intel Quartus Prime سافټویر لارښوونې
5 د وسایلو لارښوونې
6 د AN 951 لپاره د سند بیاکتنې تاریخ: Intel Stratix 10 I/O Limited FPGA ډیزاین لارښود
7 اسناد / سرچینې
7.1 حوالې
8 اړونده پوسټونه

intel-LOGO

intel AN 951 Stratix 10 IO محدود FPGA ډیزاین لارښوونې

intel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې-PRO

پیژندنه

دا سند د Intel® Stratix® 10 I/O Limited (IOL) FPGAs لپاره ځانګړي ډیزاین لارښوونې وړاندې کوي چې د برخې شمیرې (OPN) په ترتیب سره ډیزاین شوي چې د -NL سره پای ته رسیږي. I/O محدود FPGAs د ټرانسیور کارول محدودوي لکه یو طرفه مجموعي بینډ ویت ≤499 Gbps او د GPIO کارول ≤700 I/O پنونو ته. پیرودونکي ممکن دا وسایل ګټور ومومي چیرې چې د صادراتو محدودیتونه د FPGAs کارول محدودوي د لیږدونکي او I/O کارولو سره له دې حدونو څخه پورته. پرته لدې چې بل ډول مشخص شوي وي ، د Intel Stratix 10 I/O محدود FPGAs د معیاري Intel Stratix 10 FPGAs سره ورته چلند کوي. دا سند د Intel Quartus® Prime سافټویر نسخه 21.1 پر بنسټ والړ دی.

اوورview

Intel Stratix 10 I/O Limited (IOL) FPGAs د ترتیب کولو برخې شمیرې (OPN) سره ډیزاین شوي چې د -NL ضمیمې سره پای ته رسیږي.
د Intel Quartus Prime سافټویر په Intel Stratix 10 IOL FPGAs باندې محدودیتونه لري ترڅو د GPIO، LVDS، او ټرانسسیور کارول محدود کړي.
لاندې جدول د Intel Stratix 10 IOL FPGAs او Intel Stratix 10 معیاري OPN FPGAs لپاره د فیچر ملاتړ ښیې.

جدول 1. د Intel Stratix 10 I/O محدود وسیله او د Intel Stratix 10 معیاري وسیلې ځانګړتیاوې پرتله کول:

فیچر پیرامیټر معیاري وسیله I/O محدود وسیله
ترتیب سکیم د ټولو سکیمونو ملاتړ وکړئ پرته له کوم فعالیت یا فعالیت توپیر.
برنامه کول file مطابقت (1) (1)
GPIO او LVDS د I/O پن شمیرنې اعظمي کارول (2)(3) >700 پنونه (4) ≤700 پنې
لیږدونکی د اعظمي بینډ ویت کارول (5) > 499 Gbps ≤499 Gbps
متحرک بیا تنظیم کول هو هو (6)
یادونه: .1 ته مراجعه وکړئ د وسیلې ترتیب کولو لارښوونې د جزیاتو لپاره موضوع.

2. د GPIO او LVDS پنونو شمیر د Intel Quartus Prime سافټویر IOL محدودیت لخوا تر 700 پنونو پورې محدود دی. د LVDS پن شمیره په هر جوړه کې 2 پنونه دي.

3. د I/O پن شمیره کې عمومي هدف I/O، LVDS I/O، او لوړ حجم شامل ديtage I/O.

4. د اعظمي I/O پن شمیره شتون د وسیلې کڅوړې انتخاب پورې اړه لري.

5. د Intel Quartus Prime سافټویر بینډ ویت محاسبې د جزیاتو لپاره، مراجعه وکړئ د لیږدونکي بینډ ویت محاسبه موضوع

6. د متحرک بیا تنظیم کولو فعالول د Intel Quartus Prime سافټویر IOL محدودیتونو لپاره د ټرانسیور اعظمي بینډ ویت کموي. ته مراجعه وکړئ د متحرک بیا تنظیم کولو حالت برخه کې د لیږدونکي بینډ ویت محاسبه د نورو معلوماتو لپاره موضوع.

د وسیلې موجود انتخابونه او د برخې شمیرې ترتیب کول
دا موضوع د شته وسایلو اختیارونو او د دوی اړوند ترتیب کوډونو تر مینځ نقشه روښانه کوي، او د I/O محدود (IOL) او معیاري ترتیب کوډونو ترمنځ پرتله کول ښیې.

شکل 1. سampد ترتیب کولو کوډ او د انټیل سټراټیکس 10 FPGAs لپاره د اختیاري NL لایف سره موجود اختیارونهintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (1)

لاندې جدول د Intel Stratix 10 IOL FPGA امر کولو برخې شمیرې (OPN) او مساوي Intel Stratix 10 معیاري وسیله OPN ښیې. په دې جدول کې د لیست شوي وسیلو د ترتیب کولو په اړه د معلوماتو لپاره، د خپل Intel استازي سره اړیکه ونیسئ.
جدول 2. Intel Stratix 10 I/O Limited (IOL) FPGA OPN او مساوي معیاري FPGA OPN

ویرینټ معیاري FPGA OPN I/O محدود FPGA OPN
GX 1SG040HH2F35I2VG 1SG040HH2F35I2VGNL
1SG065HH2F35I2LG 1SG065HH2F35I2LGNL
1SG110HN2F43E2VG 1SG110HN2F43E2VGNL
1SG110HN2F43I2VG 1SG110HN2F43I2VGNL
1SG166HN2F43I2VG 1SG166HN2F43I2VGNL
1SG280LN2F43I2LG 1SG280LN2F43I2LGNL
1SG280HN2F43I2VG 1SG280HN2F43I2VGNL
1SG280HN2F43I2LG 1SG280HN2F43I2LGNL
TX 1ST040EH2F35I2LG 1ST040EH2F35I2LGNL
1ST110EN2F43I2VG 1ST110EN2F43I2VGNL
1ST110EN2F43I2LG 1ST110EN2F43I2LGNL
DX 1SD110PJ2F43E2VG 1SD110PJ2F43E2VGNL

د Intel Quartus Prime سافټویر لارښوونې

تاسو باید د Intel Quartus Prime Pro Edition سافټویر نسخه 21.1 یا وروسته د Intel Stratix 10 I/O Limited (IOL) FPGAs په نښه کولو ډیزاینونو راټولولو لپاره وکاروئ.
لاندې موضوعات د Intel Stratix 10 معیاري OPN FPGAs او Intel Stratix 10 IOL FPGAs ترمنځ د Intel Quartus Prime ډیزاینونو مهاجرت لپاره لارښود چمتو کوي، او د Intel Quartus Prime سافټویر پیچ مطابقت لپاره.

د ډیزاین مهاجرت
د معیاري Intel Stratix 10 FPGA او Intel Stratix 10 I/O Limited (IOL) FPGA ترمنځ د ډیزاین مهاجرت لپاره دوه میتودونه شتون لري.
د ډیزاین مهاجرت طریقه 1: وسیله OPN بدل کړئ

  1. د Intel Quartus Prime سافټویر کې، Assignments ➤ Device باندې کلیک وکړئ او خپل هدف شوی وسیله غوره کړئ.
  2. تاسو د ځای بدلولو انعطاف لرئ او دندې پین کړئ، که وغواړئ. هو کلیک وکړئ کله چې غوښتل شوي وي، د Intel Quartus Prime سافټویر د ځای او I/O دندې لرې کولو لپاره، یا د موجوده دندې ساتلو لپاره په نه کلیک وکړئ.

انځور 2. د ځای او I/O دندې لرې کولو لپاره د ډیالوګ بکسintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (2)

د ډیزاین مهاجرت میتود 2: د مهاجرت کارونکي انٹرفیس وکاروئ
د مهاجرت کاروونکي انٹرفیس د وسیلې مطابقت چک کولو کې مرسته کوي او د پرتله کولو میز چمتو کوي — د پن مهاجرت څخه د لاسرسي وړ View په پن پلانر کې — د مهاجرت لپاره غوره شوي وسیلو ترمینځ د مهاجرت پایلې ښیې.

  1. د Intel Quartus Prime سافټویر کې، په اسائنمنٹس ➤ وسیله کلیک وکړئ.
  2. د وسیلې کړکۍ لاندې ښي خوا کې د مهاجرت وسیلو تڼۍ کلیک وکړئ.
    انځور 3. Exampد وسیلې ډیالوګ بکسintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (3)
  3. د مهاجرت وسیلو ډیالوګ بکس کې، د مناسب مهاجرت وسیله غوره کړئ چې تاسو یې په نښه کول غواړئ.
    انځور 4. Exampد مهاجرت وسیلو ډیالوګ بکسintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (4)
  4. د پن مهاجرت View په پن پلانر کې شتون لري، او د مهاجرت وسیلو ترمنځ پرتله کول اسانه کوي؛ دا لاندې معلومات وړاندې کوي:
    • د پن نمبر
    • د مهاجرت وسایل
    • پن موندونکی
    • د مهاجرت پایله
    • یوازې روښانه شوي پنونه وښایاست
    • د مهاجرت توپیرونه ښکاره کړئ
    • صادرول
    • ستون ښکاره کړئ
      د پن مهاجرت خلاص کړئ View په پن پلانر کې، په کلیک کولو سره View ➤ د مهاجرت کړکۍ پن کړئ. تاسو کولی شئ په پن مهاجرت کې د خپل انتخاب په ښي کلیک کولو سره تفصيلي معلوماتو ته لاسرسی ومومئ View.

انځور 5. Exampد پن مهاجرت le Viewintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (5)

د Intel Quartus Prime سافټویر پیچ مطابقت
د معیاري OPN سره د Intel Stratix 10 FPGAs لپاره د Intel Quartus Prime سافټویر پیچ د Intel Stratix 10 I/O Limited (IOL) FPGAs سره مطابقت نلري ، پرته لدې چې پیچ ملاتړ مشخص کړي.
د Intel Stratix 10 IOL FPGAs لپاره د Intel Quartus Prime سافټویر پیچ غوښتنه کولو لپاره، زما د انټیل ملاتړ سره اړیکه ونیسئ.

اړوند Intel Quartus Prime سافټویر خطا پیغامونه
کله چې د Intel Stratix 10 I/O محدود FPGAs په نښه کولو ډیزاینونه تالیف کول ، تاسو ممکن د تالیف غلطی پیغامونو سره مخ شئ لکه څنګه چې لاندې ښودل شوي.

جدول 3. اړوند Intel Quartus Prime سافټویر خطا پیغامونه

د Intel Quartus Prime سافټویر د تېروتنې پیغام حواله
دا ډیزاین داسې وسیله کاروي چې د 700 کاروونکي-IOs په اعظمي حد کې محدود وي. اوس مهال،د I/O پن شمیره> کارول کیږي! د 700 پنونو کارولو لپاره د تېروتنې پیغام
اوسنی وسیلهوسیله OPNد ډیټا کچه د 499Gbps ​​څخه زیاته نشي. د ډیزاین د TX ډیټا نرخ دید TX مجموعي ډاټا نرخ>، او د RX ډاټا نرخ دید RX مجموعي ډیټا نرخ>. د ډیزاین لپاره د خطا پیغام د اعظمي لیږد څخه ډیر دی بانډ ویت

د وسایلو لارښوونې

Intel Stratix 10 I/O Limited (IOL) FPGAs د ورته وسیلې ترتیب کولو سکیمونو ملاتړ کوي لکه د Intel Stratix 10 معیاري OPN FPGAs. لاندې موضوعات د Intel Stratix 10 IOL FPGA کې د بریالي ډیزاین تالیف ډاډ ترلاسه کولو لپاره د GPIO، LVDS، او ټرانسیور ځانګړتیاو تنظیم کولو لپاره لارښوونې چمتو کوي.

د وسیلې ترتیب کولو لارښوونې
Intel Stratix 10 I/O Limited (IOL) FPGAs د وسیلې ځانګړي IDs لري چې د وسیلې فرم ویئر کنټرولوي ترڅو د غیر مجاز برنامې باریدو مخه ونیسي files.
برنامه کول File مطابقت
لاندې جدول پروګرامونه ښیې file د معیاري OPN وسیلو او مساوي IOL OPN وسیلو ترمینځ مطابقت. که تاسو ورته ډیزاین دواړه معیاري OPN وسیلې او یو مناسب IOL OPN وسیلې ته په نښه کړئ ، تاسو کولی شئ یوازې د IOL OPN په کارولو سره ډیزاین تالیف کړئ.

جدول 4. برنامه کول File د معیاري OPN سره د Intel Stratix 10 FPGA او Intel Stratix 10 I/O محدود FPGA د IOL OPN سره مطابقت

Intel Stratix 10 معیاري وسیله Intel Stratix 10 I/O محدود وسیله
برنامه کول file د I/O محدود OPN سره تولید شوی هو هو
برنامه کول file د معیاري OPN سره تولید شوی هو نه

د .SOF پروګرام کولو څخه د OPN وسیله پیژندلو طریقه File
لاندې مرحلې تاسو ته اجازه درکوي چې معلومه کړئ چې ایا ورکړل شوی .SOF file د معیاري OPN سره Intel Stratix 10 FPGA یا د IOL OPN سره Intel Stratix 10 FPGA په نښه کوي.

  1. د Intel Quartus Prime سافټویر کمانډ لاین انٹرفیس ته لاړ شئ.
  2. د SOF موندلو لپاره کاري لارښود بدل کړئ file: $cdfile_directory>
  3. د quartus_pfg کمانډ ټایپ او چل کړئ: $ quartus_pfg -ifileنوم>.sof
  4. په ښودل شوي پیغام کې، د وسیله لټون وکړئ: .

لاندې انځور یو پخوانی څرګندويampد ښودل شوي Intel Quartus Prime سافټویر پیغام le. د هدف شوي Intel Stratix 10 I/O محدود FPGA برخه شمیره د NL سره پای ته رسیږي.

انځور 6. Exampد Intel Quartus Prime سافټویر پیغام په .SOF کې IOL OPN ښیې Fileintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (6)

د وسیلې ID په اړه د معلوماتو لپاره ، په Intel Stratix 10 J کې د وسیلې ID ته مراجعه وکړئTAG د سرحد سکین ازموینې کارونکي لارښود.
اړوند معلومات
Intel Stratix 10 JTAG د سرحد سکین ازموینې کارونکي لارښود

GPIO او LVDS لارښوونې
لاندې موضوعات د سرچینو پرتله کول او د مهاجرت لارښوونې ډیزاین کوي.

د معیاري OPN او IOL OPN وسیلو ترمنځ د I/O سرچینې پرتله کول
لاندې جدول د Intel Stratix 10 معیاري OPN او Intel Stratix 10 I/O Limited (IOL) OPN FPGAs پرتله کوي.

جدول 5. د Intel Stratix 10 معیاري OPN او I/O محدود OPN FPGAs ترمنځ ورته والی او توپیر

توکي ورته والی توپیرونه
I/O ځانګړتیا د I/O ځانګړتیاوې یو شان دي. ((1) هیڅ نه
پن فعالیت د پن ټولې دندې په شمول د بریښنا او ترتیب کولو پنونه چې د Intel Stratix 10 وسیلې پن آوټ کې تشریح شوي files ورته دي. ((2) هیڅ نه
د I/O کارولو محدودیت د F35 او F43 کڅوړو لپاره، د I/O د شمېرنې ټول محدودیتونه د معیاري OPN او IOL OPN وسیلو ترمنځ یو شان دي، ځکه چې دواړه یوازې <700 I/O پنونه لري. د F50، F55 او F74 کڅوړو لپاره (3) د I/O ټول استعمال د IOL OPNs لپاره تر اعظمي حد پورې 700 پنونو پورې محدود دی. د 700 I/O پنونه د پن آوټ دننه لیست شوي هر ډول پن ترکیب کیدی شي file. د ډیزاینونو لپاره چې په معیاري OPN وسیلو کې له 700 څخه ډیر پنونه کاروي ، د I/O ټول شمیر باید کم شي

≤700 د IOL وسیله کې د فټ کولو لپاره.
یادونه: 1. مراجعه وکړئ Intel Stratix 10 عمومي هدف I/O کارن لارښود د Intel Stratix 10 I/O ځانګړتیاو په اړه د معلوماتو لپاره.

2. مراجعه وکړئ Intel® Stratix® 10 وسیلې پین آوټ Files.

3. Intel Stratix 10 IOL FPGAs د F50، F55 او F74 بسته اختیارونو سره اوس مهال شتون نلري. د معلوماتو لپاره، د خپل Intel استازي سره اړیکه ونیسئ.

د ډیزاین مهاجرت
کله چې ډیزاین د لوی I/O کارولو شمیرې څخه لږ I/O کارولو شمیرې ته لیږدول کیږي ، تاسو باید د وسیلې ټول ځواک او د پن اتصال بدلون ارزونه وکړئ.

د وسیلې ټول بریښنا مصرف
د وسیلې بریښنا مصرف په ډیزاین کې د I/O کارولو پورې اړه لري. کله چې د معیاري OPN څخه I/O محدود (IOL) OPN وسیلو ته د ډیزاین لیږدولو وروسته د I/O کارول بدل شي ، تاسو باید د بریښنا مصرف ارزونه وکړئ د Intel Quartus Prime Power Analyzer یا Intel FPGA بریښنا او حرارتي کیلکولیټر په کارولو سره د بریښنا دقیق اټکل ترلاسه کولو لپاره.
د اړونده معلوماتو لپاره، مراجعه وکړئ:

  • Intel® FPGA بریښنا او حرارتي کیلکولیټر کارونکي لارښود
  • Intel® Quartus® Prime Pro Edition د کارونکي لارښود - د بریښنا تحلیل او اصلاح کول

د غیر استعمال شوي پنونو لپاره د پن کنکشن
که چیرې د معیاري OPN څخه IOL OPN وسیلو ته د ډیزاین لیږدولو وروسته غیر کارول شوي I/O پنونه شتون ولري ، نو تاسو باید غیر کارول شوي پنونه وصل کړئ لکه څنګه چې د Intel Quartus Prime سافټویر کې تعریف شوي. لاندې مرحلې دا پروسه روښانه کوي:

  1. د Intel Quartus Prime سافټویر کې د پروژې نیویګیټر کې، په OPN ښي کلیک وکړئ، او بیا په وسیله کلیک وکړئ.
    انځور 7. د وسیلې ډیالوګ بکس خلاصولintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (7)
  2. د وسیلې ډیالوګ بکس کې ، د وسیلې او پن اختیارونو تڼۍ کلیک وکړئ.
    انځور 8. د وسیلې ډیالوګ بکس کې د وسیلې او پن اختیارونو تڼۍintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (8)
  3. د وسیلې او پن اختیارونو ډیالوګ بکس کیڼ اړخ کې د کټګورۍ ونې کې د نه کارول شوي پنس ټب ته لاړشئ. د ټولو نه کارول شوي پنونو ذخیره کولو برخه کې د ډراپ ډاون لیست څخه خپل غوره ترتیب غوره کړئ.
    انځور 9. د وسیلې او پن اختیارونو ډیالوګ بکسintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (9)

د 700 پنونو کارولو لپاره د تېروتنې پیغام
کله چې یو ډیزاین د I/O کارول د یوې کڅوړې لپاره له 700 پنونو څخه ډیر وي چې له 700 I/O پنونو څخه ډیر لري ، د Intel Quartus Prime سافټویر د تالیف پرمهال د خطا پیغام خپروي.
د خطا پیغام: دا ډیزاین داسې وسیله کاروي چې د 700 کاروونکي-IOs په اعظمي حد کې محدود وي. اوس مهال کارول کیږي!"

د لیږدونکي لارښوونې
د Intel Stratix 10 I/O Limited (IOL) FPGAs اضافي Intel Quartus Prime Fitter ځای پرځای کولو محدودیتونه لري چې په ډیزاین کې د ټولو کارول شوي ټرانسیور چینلونو کې د اړوند TX جمع کولو ډیټا نرخ او RX جمع شوي ډیټا نرخ لپاره 499 Gbps کې اعظمي ټرانسیور بینډ ویت ټاکي. په اړونده L/H/E/P-Tile Transceiver لارښود او AN 778 کې د ځای پرځای کولو لارښوونې دواړه معیاري Intel Stratix 10 او IOL Intel Stratix 10 FPGAs لپاره پلي کیږي.
د اړونده معلوماتو لپاره، مراجعه وکړئ:

  • L- او د H-Tile Transceiver PHY کارن لارښود
  • ای ټیل د لیږدونکي PHY کارونکي لارښود
    Intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Exampد کارونکي لارښود
  • P-Tile Avalon® د حافظې نقشه شوی Intel® FPGA IP د PCI ایکسپریس * کارن لارښود لپاره
  • AN 778: Intel® Stratix® 10 L-Tile/H-Tile Transceiver کارول

د لیږدونکي بینډ ویت محاسبه
د هر چینل لپاره د لیږدونکي ډیټا نرخ چې د ډیزاین TX مجموعي ډیټا نرخ او RX مجموعي ډیټا نرخ باندې پلي کیږي د دوه اصلي PHY IP تشکیلاتو تابع دی: د سیګنال ماډلولیشن حالت ، او د متحرک بیا تنظیم حالت.

د سیګنال انډول کولو موډ
د ډیفالټ په واسطه، اصلي PHY IP د غیر بیرته راستنیدونکي څخه صفر (NRZ) انډول پلي کوي
بریښنایی سیګنل کول پرته لدې چې تاسو نبض غوره کړئ-Ampپه ETile کې د litude ماډلولیشن 4-Level (PAM4).
L-Tile او H-Tile یوازې د بریښنایی سیګنلینګ لپاره NRZ انډول لري. کله چې یو چینل NRZ کاروي، د ډیټا نرخ ارزښت د یو واحد چینل په توګه شمیرل کیږي؛ په هرصورت، کله چې یو لینک PAM4 کاروي، د ډیټا نرخ ارزښت د دوه چینلونو په توګه شمیرل کیږي کله چې دا دوه فزیکي چینلونه کاروي.
Exampد کارونې ماډل لپاره محاسبه د 10 Gbps یو چینل سره د NRZ په کارولو سره او یو لینک 56 Gbps د PAM4 سیګنال په کارولو سره:
بانډ ویت = (10Gbps x 1 چینل) + (56 Gbps x 2 چینلونه) = 122 Gbps

د متحرک بیا تنظیم کولو حالت
د L-Tile، H-Tile، او E-Tile وسیلو لپاره، د TX او RX ډیټا نرخ لپاره د Intel Quartus Prime سافټویر لخوا کارول شوي ډیټا نرخ د ټرانسیور متحرک بیا تنظیم کولو خصوصیت حالت پورې اړه لري. کله چې تاسو متحرک بیا تنظیم کول نه وي فعال کړي، د ډیټا نرخ د اصلي PHY IP کې د ډیټا نرخ ځانګړتیا لخوا ټاکل کیږي. کله چې تاسو متحرک بیا تنظیم کول فعال کړئ، د ډیټا کچه د L-Tile، H-Tile، یا E-Tile ګړندۍ ټرانسیور مشخصاتو له مخې د چینل د اعظمي ډیټا نرخ لخوا تعریف کیږي.
د لیږدونکي بینډ ویت د لاندې تعریفونو سره سم نور هم کم شوی:

  • د L-Tile وسیلو لپاره، د Intel Quartus Prime سافټویر د ټرانسسیور سرعت 2 درجې کې د چینل اعظمي ډیټا نرخ پلي کوي، ځکه چې L-Tile د لیږد سرعت درجه 1 نلري.
  • د H-Tile او E-Tile وسیلو لپاره، د Intel Quartus Prime سافټویر د ټرانسسیور سرعت درجې 1 کې د چینل اعظمي ډیټا نرخ پلي کوي ، پداسې حال کې چې د I/O محدود (IOL) OPN ټرانسیور سرعت درجه 2 ده.

لاندې جدول یو پخوانی بیانويample چې په ټولو چینلونو کې 10 Gbps کاروي، په L-Tile، H-Tile، یا E-Tile وسیله کې.

جدول 6. د Intel Quartus Prime Software Transceiver Bandwidth محاسبه د Ex سره د هر چینل لپاره د مؤثره ډیټا نرخampد 10Gbps اصلي PHY IP

د متحرک بیا تنظیم کولو حالت
غیر فعال کړئ فعال کړئ
د چینل ځای په هر چینل کې د پلي شوي ډیټا نرخ (Gbps) د چینل ځای په هر چینل کې د پلي شوي ډیټا نرخ (Gbps)
L-ټایل H-ټایل بریښنایی ټایل (NRZ/ PAM4) L-ټایل H-ټایل بریښنایی ټایل (NRZ/ PAM4)
23 10 10 10 / 20 23 17.4 17.4 28.9 / 57.4
22 10 10 10 / 20 22 26.6 28.3 28.9 / 57.4
21 10 10 10 / 20 21 26.6 28.3 28.9 / 57.4
20 10 10 10 / 20 20 17.4 17.4 28.9 / 57.4
19 10 10 10 / 20 19 26.6 28.3 28.9 / 57.4
18 10 10 10 / 20 18 26.6 28.3 28.9 / 57.4
17 10 10 10 / 20 17 17.4 17.4 28.9 / 57.4
16 10 10 10 / 20 16 26.6 28.3 28.9 / 57.4
15 10 10 10 / 20 15 26.6 28.3 28.9 / 57.4
14 10 10 10 / 20 14 17.4 17.4 28.9 / 57.4
13 10 10 10 / 20 13 26.6 28.3 28.9 / 57.4
12 10 10 10 / 20 12 26.6 28.3 28.9 / 57.4
11 10 10 10 / 20 11 17.4 17.4 28.9 / 57.4
10 10 10 10 / 20 10 26.6 28.3 28.9 / 57.4
9 10 10 10 / 20 9 26.6 28.3 28.9 / 57.4
8 10 10 10 / 20 8 17.4 17.4 28.9 / 57.4
ادامه…
د متحرک بیا تنظیم کولو حالت
غیر فعال کړئ فعال کړئ
د چینل ځای په هر چینل کې د پلي شوي ډیټا نرخ (Gbps) د چینل ځای په هر چینل کې د پلي شوي ډیټا نرخ (Gbps)
L-ټایل H-ټایل بریښنایی ټایل (NRZ/ PAM4) L-ټایل H-ټایل بریښنایی ټایل (NRZ/ PAM4)
7 10 10 10 / 20 7 26.6 28.3 28.9 / 57.4
6 10 10 10 / 20 6 26.6 28.3 28.9 / 57.4
5 10 10 10 / 20 5 17.4 17.4 28.9 / 57.4
4 10 10 10 / 20 4 26.6 28.3 28.9 / 57.4
3 10 10 10 / 20 3 26.6 28.3 28.9 / 57.4
2 10 10 10 / 20 2 17.4 17.4 28.9 / 57.4
1 10 10 10 / 20 1 26.6 28.3 28.9 / 57.4
0 10 10 10 / 20 0 26.6 28.3 28.9 / 57.4

د ډیزاین لپاره د خطا پیغام د اعظمي ټرانسیور بینډ ویت څخه ډیر دی
کله چې یو ډیزاین د ≤499Gbps ​​اعظمي ټرانسیور بینډ ویت څخه ډیر شي ، د Intel Quartus Prime Fitter د تالیف پرمهال د خطا پیغامونه خپروي. سیسټم د خطا پیغام سمدلاسه دمخه د غلطۍ پورې اړوند معلومات ښیې. د معلوماتو پیغامونو برخه 1 ټول RX او TX چینلونه لیست کوي او د ډیټا نرخ د فایټر لخوا د ټرانسیور بینډ ویت محاسبې کې پلي کیږي ، د هر TX او RX چینل لپاره د پیغام لاین سره. پیغام دا په ګوته کوي چې ایا چینل د ټرانسیور متحرک بیا تنظیم کولو خصوصیت فعالوي. لاندې پخوانيampد دې معلوماتو پیغامونه روښانه کوي:

intel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (10)

د معلوماتو پیغامونو برخه 2 د TX مجموعي ډیټا نرخ او د RX مجموعي ډیټا نرخ لیست کوي چې د Intel Quartus Prime سافټویر لخوا پلي کیږي ترڅو معلومه کړي چې ایا د ټرانسیور بینډ ویت حد څخه تجاوز شوی. لاندې پخوانيampد دې معلوماتو پیغامونه روښانه کوي:intel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (11)

د غلطۍ پیغام څرګندیږي که چیرې د اوسني ډیزاین د TX یا RX مجموعي ډیټا نرخ له 499 Gbps څخه ډیر وي.

لاندې ارقام ښیي چې پخوانیampد Intel Quartus Prime سافټویر معلوماتو پیغامونه او د لاندې معلوماتو نرخونو لپاره د خطا پیغامونه په ترتیب سره:intel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (12)

  • د TX او RX مجموعي ډیټا نرخ 498.998400 Gbps
  • د TX او RX مجموعي ډیټا نرخ 499.200000 Gbps
  • د TX او RX مجموعي ډیټا نرخ 1184.00000 Gbps

انځور 10. Exampد Intel Quartus Prime سافټویر معلوماتو پیغامونه د TX او RX مجموعي ډیټا نرخ 498.998400 Gbps سره، د ټرانسیور متحرک بیا تنظیم کولو غیر فعال سرهintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (13)

انځور 11. Exampد Intel Quartus Prime سافټویر معلومات او د خطا پیغامونه د TX او RX مجموعي ډیټا نرخ سره د 499.200000 Gbps سره، د ټرانسیور متحرک بیا تنظیم کولو غیر فعال سرهintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (14)

انځور 12. Exampد Intel Quartus Prime سافټویر معلومات او د خطا پیغامونه د TX او RX مجموعي ډیټا نرخ سره د 1184.00000 Gbps سره، د ټرانسیور متحرک بیا تنظیم کولو سره فعال شويintel-AN-951-Stratix-10-IO-Limited-FPGA-ډیزاین-لارښوونې- (15)

د AN 951 لپاره د سند بیاکتنې تاریخ: Intel Stratix 10 I/O Limited FPGA ډیزاین لارښود

د سند نسخه د Intel Quartus Prime نسخه بدلونونه
2021.08.24 21.1 لینک کې اضافه شوی د وسیلې ترتیب کولو لارښوونې موضوع
2021.05.06 21.1 ابتدايي خوشې کول.

Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه. * نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

اسناد / سرچینې

intel AN 951 Stratix 10 IO محدود FPGA ډیزاین لارښوونې [pdf] د کارونکي لارښود
AN 951 Stratix 10 IO محدود FPGA ډیزاین لارښوونې، محدود FPGA ډیزاین لارښوونې، IO محدود FPGA ډیزاین، AN 951 Stratix 10، FPGA ډیزاین

حوالې

اړونده پوسټونه

یو نظر پریږدئ

ستاسو بریښنالیک پته به خپره نشي. اړین ساحې په نښه شوي *