Intel Mailbox Client z Avalon Streaming Interface FPGA IP User Guide
Klient skrzynki pocztowej Intel z interfejsem Avalon Streaming Interface FPGA IP

Zawartość ukrywać
1 Klient skrzynki pocztowej z interfejsem strumieniowym Avalon® Intel FPGA IP Overview
1.1 Wsparcie rodziny urządzeń
2 Dokumenty / Zasoby
2.1 Odniesienia
3 Powiązane posty

Klient skrzynki pocztowej z interfejsem strumieniowym Avalon® Intel FPGA IP Overview

Klient Mailbox z interfejsem strumieniowym Avalon® Intel® FPGA IP (klient Mailbox z Avalon ST Client IP) zapewnia kanał komunikacyjny pomiędzy niestandardową logiką a bezpiecznym menedżerem urządzeń (SDM). Możesz używać klienta skrzynki pocztowej z Avalon ST IP do wysyłania pakietów poleceń i odbierania pakietów odpowiedzi z modułów peryferyjnych SDM. Klient skrzynki pocztowej z Avalon ST IP definiuje funkcje uruchamiane przez SDM.

Twoja logika niestandardowa może wykorzystywać ten kanał komunikacyjny do odbierania informacji i uzyskiwania dostępu do pamięci flash z następujących modułów peryferyjnych:

  • Identyfikator chipa
  • Czujnik temperatury
  • Voltage Czujnik
  • Poczwórna pamięć flash z szeregowym interfejsem peryferyjnym (SPI).

Notatka: W całym podręczniku użytkownika termin Avalon ST jest skrótem od interfejsu przesyłania strumieniowego Avalon lub adresu IP.

Rysunek 1. Klient skrzynki pocztowej z projektem systemu Avalon ST IP
Klient skrzynki pocztowej z projektem systemu Avalon ST IP

Poniższy rysunek przedstawia aplikację, w której Mailbox Client z Avalon ST IP odczytuje identyfikator chipa.

Postać 2. Klient skrzynki pocztowej z Avalon ST IP odczytuje identyfikator chipa
Klient skrzynki pocztowej z Avalon ST IP odczytuje identyfikator chipa

Wsparcie rodziny urządzeń

Poniżej znajduje się lista definicji poziomu obsługi urządzeń dla adresów IP Intel FPGA:

  • Wsparcie z góry — Adres IP jest dostępny do symulacji i kompilacji dla tej rodziny urządzeń. Modele czasowe obejmują wstępne szacunki inżynieryjne dotyczące opóźnień na podstawie informacji uzyskanych z wczesnego okresu po rozplanowaniu. Modele rozrządu mogą ulec zmianie, ponieważ testowanie krzemu poprawia korelację między rzeczywistym krzemem a modelami rozrządu. Możesz użyć tego adresu IP do badań architektury systemu i wykorzystania zasobów, symulacji, wyprowadzania pinów, oceny opóźnień systemu, podstawowych ocen taktowania (budżetowanie potoku) i strategii transferu we/wy (szerokość ścieżki danych, głębokość serii, handel standardami we/wy wyłączenia).
  • Wsparcie wstępne — IP jest weryfikowany na podstawie wstępnych modeli taktowania dla tej rodziny urządzeń. Adres IP spełnia wszystkie wymagania funkcjonalne, ale może nadal przechodzić analizę taktowania dla rodziny urządzeń. Można go stosować w projektach produkcyjnych z zachowaniem ostrożności.
  • Ostateczne wsparcie — Adres IP jest weryfikowany za pomocą ostatecznych modeli taktowania dla tej rodziny urządzeń. IP spełnia wszystkie wymagania funkcjonalne i czasowe dla rodziny urządzeń i może być wykorzystywane w projektach produkcyjnych.

Tabela 1. Wsparcie rodziny urządzeń

Rodzina urządzeń Wsparcie
IntelAgilex™ Osiągnięcie

Notatka: Nie można symulować klienta skrzynki pocztowej z interfejsem Avalon Streaming Interface Intel FPGA IP, ponieważ adres IP otrzymuje odpowiedzi z SDM. Aby zweryfikować ten adres IP, firma Intel zaleca przeprowadzenie oceny sprzętu.

Informacje powiązane
Klient skrzynki pocztowej z interfejsem Avalon Streaming Interface Intel FPGA IP Informacje o wersji

Parametry

Nazwa parametru Wartość Opis
Włącz interfejs stanu Włącz Wyłącz Po włączeniu tego interfejsu klient skrzynki pocztowej z interfejsem przesyłania strumieniowego Avalon Intel FPGA IP zawiera sygnał Command_status_invalid. Gdy polecenie_status_invalid zostanie potwierdzone, musisz zresetować adres IP.

Interfejsy
Poniższy rysunek ilustruje klienta skrzynki pocztowej z interfejsem Avalon Streaming Interface Intel FPGA IP:

Rysunek 3. Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Interfejsy IP Intel FPGA
Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Interfejsy IP Intel FPGA

Aby uzyskać więcej informacji na temat interfejsów przesyłania strumieniowego Avalon, zapoznaj się ze specyfikacją interfejsu Avalon.
Informacje powiązane
Specyfikacja interfejsu Avalon

Interfejsy zegara i resetowania

Tabela 2. Interfejsy zegara i resetowania

Nazwa sygnału Kierunek Opis
w_klk Wejście To jest zegar dla interfejsów przesyłania strumieniowego Avalon. Maksymalna częstotliwość w 250 MHz.
in_reset Wejście Jest to aktywny wysoki reset. Potwierdź in_reset, aby zresetować klienta Mailbox z interfejsem strumieniowym Avalon Intel FPGA IP (klient Mailbox z Avalon ST IP). Kiedy sygnał in_reset zostanie aktywowany, SDM musi opróżnić wszelkie oczekujące działania z klienta skrzynki pocztowej za pomocą Avalon ST IP. SDM kontynuuje przetwarzanie poleceń od innych klientów.

Aby mieć pewność, że klient Mailbox z Avalon ST IP będzie działał poprawnie, gdy urządzenie przejdzie w tryb użytkownika, projekt musi uwzględniać funkcję Reset Release Intel FPGA IP, która wstrzyma reset do czasu przejścia układu FPGA w tryb użytkownika. Firma Intel zaleca użycie synchronizatora resetowania podczas podłączania resetu użytkownika lub wyjścia adresu IP resetowania
zresetuj port klienta Mailbox z Avalon ST IP. Aby zaimplementować synchronizator resetowania, użyj Reset Bridge Intel FPGA IP dostępnego w Projektancie platformy.

Notatka: Aby uzyskać wskazówki dotyczące tworzenia instancji IP i połączeń w Projektancie platformy, zobacz Wymagane składniki komunikacji i hosta dla projektu zdalnej aktualizacji systemu Example w Podręczniku użytkownika konfiguracji Intel Agilex.

Interfejs poleceń
Użyj interfejsu Avalon Streaming (Avalon ST), aby wysłać polecenia do SDM.

Tabela 3. Interfejs poleceń

Nazwa sygnału Kierunek Opis
polecenie_gotowe Wyjście Klient skrzynki pocztowej z Avalon ST Intel FPGA IP potwierdza gotowość polecenia, gdy jest gotowy na otrzymywanie poleceń z aplikacji. Ready_latency wynosi 0 cykli. Klient skrzynki pocztowej z Avalon ST może akceptować dane_polecenia[31:0] w tym samym cyklu, w którym potwierdza się polecenie_gotowe.
polecenie_ważne Wejście Sygnał Command_valid potwierdza, że ​​dane_polecenia są prawidłowe.
dane_polecenia[31:0] Wejście Magistrala Command_data przekazuje polecenia do SDM. Definicje poleceń znajdziesz w Lista poleceń i Opis.
polecenie_startpakietu Wejście Command_startofpacket potwierdza się w pierwszym cyklu pakietu poleceń.
polecenie_endofpacket Wejście Command_endofpacket potwierdza pakiet w ostatnim cyklu polecenia.

Postać 4. Czas na pakiet poleceń Avalon ST
fig:m Pakiet poleceń ST

Interfejs odpowiedzi
Adres IP klienta SDM Avalon ST wysyła odpowiedzi do aplikacji za pomocą interfejsu odpowiedzi.

Tabela 4. Interfejs odpowiedzi

Sygnał 5 Kierunek Opis
odpowiedź_gotowa Wejście Logika aplikacji może potwierdzić sygnał „Response_ready” zawsze, gdy jest w stanie odebrać odpowiedź.
odpowiedź_ważna Wyjście SDM potwierdza odpowiedź_ważna, aby wskazać, że dane_odpowiedzi są prawidłowe.
dane_odpowiedzi[31:0] Wyjście SDM steruje danymi_odpowiedzi w celu dostarczenia żądanych informacji. Pierwszym słowem odpowiedzi jest nagłówek identyfikujący polecenie dostarczane przez SDM. Odnosić się do Lista poleceń i opis dla definicji poleceń.
odpowiedź_startpakietu Wyjście Response_startofpacket potwierdza w pierwszym cyklu pakietu odpowiedzi.
odpowiedź_endofpakiet Wyjście Answer_endofpacket potwierdza w ostatnim cyklu pakietu odpowiedzi.

Rysunek 5. Czas pakietu odpowiedzi Avalon ST
Pakiet odpowiedzi Avalon ST

Interfejs stanu poleceń

Tabela 5. Interfejs stanu poleceń

Nazwa sygnału Kierunek Opis
status_polecenie_nieprawidłowy Wyjście Command_status_invalid wskazuje na błąd. Sygnał ten zazwyczaj wskazuje, że długość polecenia określona w nagłówku polecenia nie odpowiada długości wysłanego polecenia. Gdy polecenie_status_invalid zostanie potwierdzone, logika aplikacji musi potwierdzić in_reset, aby zrestartować klienta Mailbox z interfejsem strumieniowym Avalon Intel FPGA IP.

Rysunek 6. Zresetuj po stwierdzeniu niepoprawnego statusu_polecenia
rys.: Command_status_invalid Asserts

Polecenia i odpowiedzi

Kontroler hosta komunikuje się z SDM za pomocą pakietów poleceń i odpowiedzi za pośrednictwem klienta skrzynki pocztowej Intel FPGA IP.

Pierwszym słowem pakietów poleceń i odpowiedzi jest nagłówek zawierający podstawowe informacje o poleceniu lub odpowiedzi.

Rysunek 7. Format nagłówka poleceń i odpowiedzi
rys.: Format nagłówka poleceń i odpowiedzi

Notatka: Pole LENGTH w nagłówku polecenia musi odpowiadać długości odpowiedniego polecenia.
Poniższa tabela opisuje pola polecenia nagłówka.

Tabela 6. Opis nagłówka poleceń i odpowiedzi

Chodnikowiec Fragment Opis
Skryty [31:28] Skryty.
ID [27:24] Identyfikator polecenia. Nagłówek odpowiedzi zwraca identyfikator określony w nagłówku polecenia. Opisy poleceń można znaleźć w części Polecenia operacyjne.
0 [23] Skryty.
DŁUGOŚĆ [22:12] Liczba słów argumentów następujących po nagłówku. IP odpowiada błędem, jeśli dla danego polecenia zostanie wprowadzona niewłaściwa liczba słów argumentów.
Jeśli występuje rozbieżność pomiędzy długością polecenia określoną w nagłówku polecenia a liczbą wysłanych słów. Adres IP podnosi bit 3 rejestru stanu przerwań (COMMAND_INVALID) i klient skrzynki pocztowej musi zostać zresetowany.
Skryty [11] Skryty. Musi być ustawiony na 0.
Kod polecenia/kod błędu [10:0] Kod polecenia określa polecenie. Kod błędu wskazuje, czy polecenie powiodło się, czy nie.
W nagłówku polecenia te bity reprezentują kod polecenia. W nagłówku odpowiedzi te bity reprezentują kod błędu. Jeśli polecenie się powiedzie, kod błędu wynosi 0. Jeśli polecenie się nie powiedzie, zapoznaj się z kodami błędów zdefiniowanymi w Odpowiedzi na kody błędów.

Polecenia operacji

Resetowanie pamięci Flash Quad SPI
Ważny: W przypadku urządzeń Intel Agilex należy podłączyć pin resetowania szeregowej pamięci flash lub poczwórnej pamięci flash SPI do styku AS_nRST. SDM musi w pełni kontrolować reset QSPI. Nie podłączaj pinu resetowania quad SPI do żadnego zewnętrznego hosta.

Tabela 7. Lista poleceń i opis

Rozkaz Kod (szesnastkowy) Długość polecenia (1) Długość odpowiedzi (1) Opis
NIE 0 0 0 Wysyła odpowiedź o statusie OK.
GET_IDCODE 10 0 1 Odpowiedź zawiera jeden argument, którym jest JTAG KOD IDENTYFIKACYJNY urządzenia
GET_CHIPID 12 0 2 Odpowiedź zawiera 64-bitową wartość CHIPID, zaczynając od najmniej znaczącego słowa.
GET_KOD UŻYTKOWNIKA 13 0 1 Odpowiedź zawiera jeden argument, którym jest 32-bitowy argument JTAG KOD UŻYTKOWNIKA, który strumień bitów konfiguracyjnych zapisuje na urządzeniu.
GET_VOLTAGE 18 1 n(2) Plik GET_VOLTAGPolecenie E ma pojedynczy argument będący maską bitową określającą kanały do ​​odczytu. Bit 0 określa kanał 0, bit 1 określa kanał 1 i tak dalej.
Odpowiedź zawiera argument składający się z jednego słowa dla każdego bitu ustawionego w masce bitowej. tomtagzwracana liczba jest liczbą stałoprzecinkową bez znaku, znajdującą się 16 bitów poniżej punktu binarnego. Na przykładample, tomtage od 0.75 V zwraca 0x0000C000. (3)
Urządzenia Intel Agilex mają pojedynczy tomtagczujnik. W związku z tym odpowiedzią jest zawsze jedno słowo.
POBIERZ_TEMPERATURĘ 19 1 n(4) Polecenie GET_TEMPERATURE zwraca temperaturę lub temperatury rdzenia lub lokalizacji kanałów nadajnika-odbiornika, które określisz.

W przypadku urządzeń Intel Agilex użyj argumentu sensor_req, aby określić lokalizacje. Sensor_req zawiera następujące pola:

  • Bity[31:28]: Zarezerwowane.
  • Bity[27:16]: Lokalizacja czujnika. Określa lokalizację TSD.
  • Bity[15:0]: Maska czujnika. Określa czujniki do odczytu dla określonej lokalizacji czujnika. Odpowiedź zawiera jedno słowo dla każdej żądanej temperatury. Jeśli zostanie pominięte, polecenie odczytuje kanał 0. Najmniej znaczący bit (lsb) odpowiada czujnikowi 0. Najbardziej znaczący bit (msb) odpowiada kanałowi 15.

Zwracana temperatura jest stałą wartością ze znakiem, znajdującą się 8 bitów poniżej punktu binarnego. Na przykładample, temperatura 10°C zwraca 0x00000A00. A o temperaturze -1.5°C zwraca 0xFFFFFE80.
Jeżeli maska ​​bitowa określa nieprawidłową lokalizację, polecenie zwraca kod błędu o dowolnej wartości z zakresu 0x80000000 -0x800000FF.
W przypadku urządzeń Intel Agilex zapoznaj się z Podręcznikiem użytkownika Intel Agilex Power Management, aby uzyskać więcej informacji na temat lokalnych wbudowanych czujników temperatury.
AKTUALIZACJA RSU_IMAGE_ 5C 2 0 Wyzwala rekonfigurację ze źródła danych, którym może być obraz fabryczny lub aplikacja.
dalszy…
  1. Liczba ta nie obejmuje nagłówka polecenia ani odpowiedzi.
  2. W przypadku urządzeń Intel Agilex obsługujących odczyt wielu urządzeń indeks n odpowiada liczbie kanałów włączonych w urządzeniu.
  3. Odnieś się do Podręcznik użytkownika zarządzania energią Intel Agilex aby uzyskać więcej informacji na temat kanałów i lokalizacji czujników temperatury.
  4. Indeks n zależy od liczby masek czujników.
Rozkaz Kod (szesnastkowy) Długość polecenia (1) Długość odpowiedzi (1) Opis
To polecenie pobiera opcjonalny 64-bitowy argument, który określa adres danych rekonfiguracyjnych w pamięci flash. Wysyłając argument na adres IP, najpierw wysyłasz bity [31:0], a następnie bity [63:32]. Jeśli nie podasz tego argumentu, przyjmuje się, że jego wartość wynosi 0.
  • Bit [31:0]: Adres początkowy obrazu aplikacji.
  • Bit [63:32]: Zarezerwowany (zapisz jako 0).

Gdy urządzenie przetworzy to polecenie, zwraca nagłówek odpowiedzi do FIFO odpowiedzi, zanim przystąpi do ponownej konfiguracji urządzenia. Upewnij się, że komputer hosta lub kontroler hosta przestał obsługiwać inne przerwania i skupił się na czytaniu danych nagłówka odpowiedzi, aby wskazać, że polecenie zostało wykonane pomyślnie. W przeciwnym razie komputer host lub kontroler hosta mogą nie otrzymać odpowiedzi po rozpoczęciu procesu rekonfiguracji.
Gdy urządzenie przystąpi do rekonfiguracji, połączenie pomiędzy zewnętrznym hostem a układem FPGA zostanie utracone. Jeśli w swoim projekcie używasz PCIe, musisz ponownie wyliczyć łącze PCIe.
Ważny: Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
RSU_GET_SPT 5A 0 4 RSU_GET_SPT pobiera lokalizację quad SPI Flash dla dwóch tablic podpartycji używanych przez RSU: SPT0 i SPT1.
Odpowiedź składająca się z 4 słów zawiera następujące informacje:
Słowo Nazwa Opis
0 SPT0[63:32] Adres SPT0 w poczwórnej pamięci flash SPI.
1 SPT0[31:0]
2 SPT1[63:32] Adres SPT1 w poczwórnej pamięci flash SPI.
3 SPT1[31:0]
KONFIG_STATUS 4 0 6 Raportuje status ostatniej rekonfiguracji. Możesz użyć tego polecenia, aby sprawdzić status konfiguracji w trakcie i po konfiguracji. Odpowiedź zawiera następujące informacje:
Słowo Streszczenie Opis
0 Państwo Opisuje najnowszy błąd związany z konfiguracją. Zwraca 0, jeśli nie ma błędów konfiguracyjnych.
Pole błędu składa się z 2 pól:
  • Górne 16 bitów: kod głównego błędu.
  • Dolne 16 bitów: Drobny kod błędu.

Patrz dodatek: KONFIG_STATUS i RSU_STATUS Opisy kodów błędów w kliencie Mailbox Intel IP FPGA  Podręcznik użytkownika, aby uzyskać więcej informacji.
1 Wersja Quartusa Dostępne w wersjach oprogramowania Intel Quartus® Prime od 19.4 do 21.2, pole wyświetla:
  • Bit [31:28]: Indeks ostatnio używanej kopii oprogramowania sprzętowego lub decyzji oprogramowania sprzętowego. Możliwe wartości to 0, 1, 2 i 3.
  • Bit [27:24]: Zarezerwowane
  • Bit [23:16]: Wartość wynosi „0”
Dostępna w oprogramowaniu Intel Quartus Prime w wersji 21.3 lub nowszej, wersja Quartus wyświetla:
  • Bit [31:28]: Indeks ostatnio używanej kopii oprogramowania sprzętowego lub decyzji oprogramowania sprzętowego. Możliwe wartości to 0, 1, 2 i 3.
  • Bit [27:24]: Zarezerwowane
  • Bit [23:16]: Numer wydania Major Quartus
  • Bit [15:8]: Numer wydania Minor Quartus
  • Bit [7:0]: Numer aktualizacji Quartusa

Na przykładample, w oprogramowaniu Intel Quartus Prime w wersji 21.3.1 następujące wartości reprezentują główne i poboczne numery wersji Quartus oraz numer aktualizacji Quartus:

  • Bit [23:16] = 8'd21 = 8'h15
  • Bit [15:8] = 8'd3 = 8'h3
  • Bit [7:0] = 8'd1 = 8'h1
2 Stan przypięcia
  • Bit [31]: Aktualna wartość wyjściowa nSTATUS (aktywny niski)
  • Bit [30]: Wykryta wartość wejściowa nCONFIG (aktywny niski)
  • Bit [29:8]: Zarezerwowane
  • Bit [7:6]: Źródło zegara konfiguracyjnego
    • 01 = Wewnętrzny oscylator
    • 10 = OSC_CLK_1
  • Bit [5:3]: Zarezerwowane
  • Bit [2:0]: Wartość MSEL przy włączeniu zasilania
3 Stan funkcji miękkiej Zawiera wartość każdej z funkcji programowych, nawet jeśli nie przypisano funkcji do pinu SDM.
  • Bit [31:6]: Zarezerwowane
  • Bit [5]: HPS_WARMRESET
  • Bit [4]: ​​HPS_COLDRESET
  • Bit [3]: SEU_ERROR
  • Bit [2]: CVP_DONE
  • Bit [1]: INIT_DONE
  • Bit [0]: CONF_DONE
4 Lokalizacja błędu Zawiera lokalizację błędu. Zwraca 0, jeśli nie ma błędów.
5 Szczegóły błędu Zawiera szczegóły błędu. Zwraca 0, jeśli nie ma błędów.
RSU_STATUS 5B 0 9 Raportuje bieżący stan zdalnej aktualizacji systemu. Możesz użyć tego polecenia, aby sprawdzić status konfiguracji podczas konfiguracji i po jej zakończeniu. To polecenie zwraca następujące odpowiedzi:
Słowo Streszczenie Opis

(Kontynuować….)
  1. Liczba ta nie obejmuje nagłówka polecenia ani odpowiedzi
0-1 Aktualne zdjęcie Przesunięcie Flash aktualnie działającego obrazu aplikacji.
2-3 Nieudany obraz Przesunięcie Flash obrazu aplikacji, która uległa awarii, o najwyższym priorytecie. Jeżeli w pamięci flash dostępnych jest wiele obrazów, zapisuje wartość pierwszego obrazu, który zakończył się niepowodzeniem. Wartość samych zer oznacza brak uszkodzonych obrazów. Jeśli nie ma uszkodzonych obrazów, pozostałe słowa informacji o statusie nie przechowują prawidłowych informacji.
Notatka:Zbocze narastające na nCONFIG w celu rekonfiguracji z ASx4 nie czyści tego pola. Informacje o uszkodzonym obrazie są aktualizowane tylko wtedy, gdy klient skrzynki pocztowej otrzyma nowe polecenie RSU_IMAGE_UPDATE i pomyślnie dokona konfiguracji z poziomu obrazu aktualizacji.
4 Państwo Kod błędu uszkodzonego obrazu. Pole błędu składa się z dwóch części:
  • Bit [31:16]: Kod głównego błędu
  • Bit [15:0]: Kod drobnego błędu. Zwraca 0 w przypadku braku błędów. Odnosić się do

Dodatek: Opisy kodów błędów CONFIG_STATUS i RSU_STATUS w podręczniku użytkownika Mailbox Client Intel FPGA IP, aby uzyskać więcej informacji.
5 Wersja Wersja interfejsu RSU i źródło błędu.
Aby uzyskać więcej informacji, zobacz sekcję Kody stanu i błędów RSU w Podręczniku użytkownika zdalnej aktualizacji systemu z procesorem twardym.
6 Lokalizacja błędu Przechowuje lokalizację błędu uszkodzonego obrazu. Zwraca 0 w przypadku braku błędów.
7 Szczegóły błędu Przechowuje szczegóły błędu dotyczącego obrazu, który uległ awarii. Zwraca 0, jeśli nie ma błędów.
8 Bieżący licznik ponownych prób obrazu Liczba ponownych prób dla bieżącego obrazu. Licznik początkowo wynosi 0. Licznik jest ustawiany na 1 po pierwszej próbie, a następnie na 2 po drugiej próbie.
Określ maksymalną liczbę ponownych prób w ustawieniach Intel Quartus Prime File (.qsf). Polecenie to: set_global_przypisanie -name RSU_MAX_RETRY_COUNT 3. Prawidłowe wartości licznika MAX_RETRY to 1-3. Rzeczywista liczba dostępnych ponownych prób wynosi MAX_RETRY -1
Pole to zostało dodane w wersji 19.3 oprogramowania Intel Quartus Prime Pro Edition.
dalszy…
  1. Liczba ta nie obejmuje nagłówka polecenia ani odpowiedzi.
RSU_NOTIFY 5D 1 0 Czyści wszystkie informacje o błędach z odpowiedzi RSU_STATUS i resetuje licznik ponownych prób. Argument składający się z jednego słowa ma następujące pola:
  • 0x00050000: Wyczyść bieżący licznik ponownych prób resetowania. Zresetowanie bieżącego licznika ponownych prób ustawia licznik z powrotem na zero, tak jakby bieżący obraz został pomyślnie załadowany po raz pierwszy.
  • 0x00060000: Usuń informacje o stanie błędu.
  • Wszystkie inne wartości są zarezerwowane.

To polecenie nie jest dostępne przed wersją 19.3 oprogramowania Intel Quartus Prime Pro Edition.
QSPI_OPEN 32 0 0 Żąda wyłącznego dostępu do quad SPI. Wysyłasz to żądanie przed jakimkolwiek innym żądaniem QSPI. SDM akceptuje żądanie, jeśli quad SPI nie jest używany i SDM nie konfiguruje urządzenia.
Zwraca OK, jeśli SDM przyznaje dostęp.
SDM przyznaje wyłączny dostęp klientowi korzystającemu z tej skrzynki pocztowej. Inni klienci nie mogą uzyskać dostępu do quad SPI, dopóki aktywny klient nie zrezygnuje z dostępu za pomocą komendy QSPI_CLOSE.
Dostęp do urządzeń pamięci flash z czterema SPI za pośrednictwem dowolnego adresu IP klienta skrzynki pocztowej nie jest domyślnie dostępny w projektach zawierających HPS, chyba że wyłączysz QSPI w konfiguracji oprogramowania HPS.
Ważny: Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_CLOSE 33 0 0 Zamyka wyłączny dostęp do interfejsu quad SPI.
Ważny:Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_SET_CS 34 1 0 Określa jedno z podłączonych poczwórnych urządzeń SPI za pomocą linii wyboru układu. Przyjmuje argument składający się z jednego słowa, jak opisano poniżej
  • Bity[31:28]: Urządzenie Flash do wyboru. Informacje dotyczące wartości odpowiadających pinom nCSO[0:3] znajdują się w poniższych informacjach
    • Wartość 4'h0000 wybiera błysk odpowiadający nCSO[0].
    • Wartość 4'h0001 wybiera błysk odpowiadający nCSO[1].
    • Wartość 4'h0002 wybiera błysk odpowiadający nCSO[2].
    • Wartość 4'h0003 wybiera odpowiednią lampę błyskową nCSO[3].
  • Bity[27:0]: Zarezerwowane (zapisz jako 0).

Notatka: Urządzenia Intel Agilex lub Intel Stratix® 10 obsługują jedno urządzenie pamięci flash AS x4 dla konfiguracji AS z urządzenia z czterema SPI podłączonego do nCSO[0]. Gdy urządzenie przejdzie w tryb użytkownika, można użyć maksymalnie czterech pamięci flash AS x4 do użytku z Mailbox Client IP lub HPS jako magazynu danych. TheMailbox Client IP lub HPS może używać nCSO[3:0] w celu uzyskania dostępu do czterech urządzeń SPI.
To polecenie jest opcjonalne w przypadku schematu konfiguracji AS x4, linia wyboru chipa następuje po ostatnio wykonanym poleceniu QSPI_SET_CS lub domyślnie wynosi nCSO[0] po konfiguracji AS x4. JTAG schemat konfiguracji wymaga wykonania tego polecenia, aby uzyskać dostęp do pamięci flash QSPI, która łączy piny SDM_IO.
Dostęp do urządzeń pamięci flash QSPI za pomocą pinów SDM_IO jest możliwy tylko dla schematu konfiguracji AS x4, JTAG konfiguracji oraz projekt opracowany dla konfiguracji AS x4. Aby uzyskać schemat konfiguracji interfejsu strumieniowego Avalon (Avalon ST), należy podłączyć pamięci flash QSPI do pinów GPIO.
dalszy…
  1. Liczba ta nie obejmuje nagłówka polecenia ani odpowiedzi
Ważny: Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_READ 3A 2 N Odczytuje podłączone urządzenie quad SPI. Maksymalny rozmiar transferu to 4 kilobajty (KB) lub 1024 słowa.
Przyjmuje dwa argumenty:
  • Poczwórny adres flash SPI (jedno słowo). Adres musi być wyrównany wyrazowo. Urządzenie zwraca kod błędu 0x1 dla niedopasowanych adresów.
  • Liczba słów do przeczytania (jedno słowo).

Jeśli operacja się powiedzie, zwraca OK, a następnie odczytuje dane z urządzenia z czterema SPI. Odpowiedź na błąd zwraca kod błędu.
W przypadku częściowo udanego odczytu QSPI_READ może błędnie zwrócić status OK.
Notatka: Nie można uruchomić komendy QSPI_READ, gdy trwa konfiguracja urządzenia.
Ważny:Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_WRITE 39 2+N 0 Zapisuje dane na urządzeniu z czterema SPI. Maksymalny rozmiar transferu to 4 kilobajty (KB) lub 1024 słowa.
Przyjmuje trzy argumenty:
  • Przesunięcie adresu flash (jedno słowo). Adres zapisu musi być wyrównany do słów.
  • Liczba słów do napisania (jedno słowo).
  • Dane do zapisania (jedno lub więcej słów). Pomyślny zapis zwraca kod odpowiedzi OK.

Aby przygotować pamięć do zapisu, przed wydaniem tej komendy użyj komendy QSPI_ERASE.
Notatka: Nie można uruchomić komendy QSPI_WRITE, gdy trwa konfiguracja urządzenia.
Ważny:Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_ERASE 38 2 0 Usuwa sektor 4/32/64 KB urządzenia z czterema SPI. Przyjmuje dwa argumenty:
  • Przesunięcie adresu flash, przy którym rozpoczyna się kasowanie (jedno słowo). W zależności od liczby słów do usunięcia adres początkowy musi być następujący:
    • 4 KB wyrównane, jeśli liczba słów do usunięcia to 0x400
    • 32 KB wyrównane, jeśli liczba słów do usunięcia to 0x2000
    • Wyrównane 64 KB, jeśli liczba słów do usunięcia wynosi 0x4000. Zwraca błąd w przypadku wyrównanych adresów innych niż 4/32/64 KB.
  • Liczbę słów do usunięcia określa się jako wielokrotność:
    • 0x400, aby usunąć 4 KB (100 słów) danych. Ta opcja określa minimalny rozmiar usuwania.
    • 0x2000, aby usunąć 32 KB (500 słów) danych
    • 0x4000, aby usunąć 64 KB (1000 słów) danych. Pomyślne kasowanie zwraca kod odpowiedzi OK.

Ważny:Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_READ_DEVICE_REG 35 2 N Odczytuje rejestry z urządzenia quad SPI. Maksymalny odczyt wynosi 8 bajtów. Przyjmuje dwa argumenty:
  • Kod operacji dla polecenia read.
  • Liczba bajtów do odczytania.
dalszy…
  1. Liczba ta nie obejmuje nagłówka polecenia ani odpowiedzi.
Pomyślny odczyt zwraca kod odpowiedzi OK, a następnie dane odczytane z urządzenia. Odczyt danych zwracany jest w postaci wielokrotności 4 bajtów. Jeśli bajty do odczytania nie są dokładną wielokrotnością 4 bajtów, są dopełniane wielokrotnością 4 bajtów, aż do granicy następnego słowa, a wartość dopełnionego bitu będzie wynosić zero.
Ważny: Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_WRITE_DEVICE_REG 36 2+N 0 Zapisuje do rejestrów quad SPI. Maksymalny zapis wynosi 8 bajtów. Przyjmuje trzy argumenty:
  • Kod operacji dla polecenia zapisu.
  • Liczba bajtów do zapisania.
  • Dane do zapisania.

Aby wykonać kasowanie sektora lub podsektora, należy określić szeregowy adres flash w kolejności od najbardziej znaczącego bajtu (MSB) do najmniej znaczącego bajtu (LSB), jak pokazano poniżejample ilustruje.
Aby wymazać sektor pamięci flash Micron 2 gigabit (Gb) pod adresem 0x04FF0000 przy użyciu komendy QSPI_WRITE_DEVICE_REG, wpisz adres pamięci flash w kolejności MSB do LSB, jak pokazano poniżej:
Chodnikowiec: 0x00003036 Kod operacji: 0x000000DC
Liczba bajtów do zapisu: 0x00000004 Adres Flash: 0x0000FF04
Pomyślny zapis zwraca kod odpowiedzi OK. To polecenie przenosi dane, które nie są wielokrotnością 4 bajtów, do granicy następnego słowa. Polecenie uzupełnia dane zerem.
Ważny:Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.
QSPI_SEND_DEVICE_OP 37 1 0 Wysyła polecenie opcode do quad SPI. Przyjmuje jeden argument:
  • Kod operacji do wysłania urządzenia z czterema SPI.

Pomyślne polecenie zwraca kod odpowiedzi OK.
Ważny:Podczas resetowania quad SPI należy postępować zgodnie z instrukcjami podanymi w Resetowanie pamięci Flash Quad SPI na stronie 9.

Opisy kodów głównych i mniejszych błędów CONFIG_STATUS i RSU_STATUS można znaleźć w Dodatku: Opisy kodów błędów CONFIG_STATUS i RSU_STATUS w Podręczniku użytkownika Mailbox Client Intel FPGA IP.
Informacje powiązane

Odpowiedzi na kody błędów

Tabela 8. Kody błędów

Wartość (szesnastkowa) Odpowiedź na kod błędu Opis
0 OK Wskazuje, że polecenie zakończyło się pomyślnie.
Polecenie może błędnie zwrócić status OK, jeśli polecenie, np
QSPI_READ powiódł się częściowo.
1 NIEPOPRAWNA KOMENDA Wskazuje, że aktualnie załadowana rozruchowa pamięć ROM nie może zdekodować ani rozpoznać kodu polecenia.
3 NIEZNANE POLECENIE Wskazuje, że aktualnie załadowane oprogramowanie sprzętowe nie może zdekodować kodu polecenia.
4 INVALID_COMMAND_ PARAMETRY Wskazuje, że polecenie jest niepoprawnie sformatowane. Na przykładample, ustawienie pola długości w nagłówku jest nieprawidłowe.
6 COMMAND_INVALID_ON_ SOURCE Wskazuje, że polecenie pochodzi ze źródła, dla którego nie jest włączone.
8 KLIENT_ID_NO_MATCH Wskazuje, że identyfikator klienta nie może zrealizować żądania zamknięcia wyłącznego dostępu do quad SPI. Identyfikator klienta nie jest zgodny z istniejącym klientem z bieżącym wyłącznym dostępem do quad SPI.
9 BŁĘDNY ADRES Adres jest nieprawidłowy. Ten błąd wskazuje na jeden z następujących warunków:
  • Niewyrównany adres
  • Problem z zakresem adresów
  • Problem z uprawnieniami do odczytu
  • Nieprawidłowa wartość wyboru żetonu, wyświetlana wartość większa niż 3
  • Nieprawidłowy adres w przypadku RSU
  • Nieprawidłowa wartość maski bitowej dla GET_VOLTAGPolecenie E
  • Nieprawidłowy wybór strony dla polecenia GET_TEMPERATURE
A AUTHENTICATION_FAIL Wskazuje błąd uwierzytelnienia podpisu strumienia bitów konfiguracji.
B PRZERWA Ten błąd oznacza przekroczenie limitu czasu spowodowane następującymi warunkami:
  • Rozkaz
  • Oczekiwanie na zakończenie operacji QSPI_READ
  • Oczekiwanie na żądany odczyt temperatury z jednego z czujników temperatury. Może wskazywać na potencjalny błąd sprzętowy czujnika temperatury.
C HW_NOT_READY Wskazuje jeden z następujących warunków:
  • Sprzęt nie jest gotowy. Może wskazywać problem z inicjalizacją lub konfiguracją. Sprzęt może odnosić się do quad SPI.
  • Obraz RSU nie jest używany do konfiguracji FPGA.
D HW_ERROR Wskazuje, że wykonanie polecenia nie powiodło się z powodu nienaprawialnego błędu sprzętowego.
80 – 8F BŁĄD KOMENDY_SPECIFIC_ Wskazuje błąd specyficzny dla polecenia, spowodowany użytym poleceniem SDM.
SDM

Rozkaz

 Nazwa błędu Kod błędu Opis
GET_CHIPID AWARIA EFUSE_SYSTEM_ 0x82 Wskazuje, że wskaźnik pamięci podręcznej eFuse jest nieprawidłowy.
QSPI_OPEN/ QSPI_CLOSE/ QSPI_SET_CS/

QSPI_READ_D EVICE_REG/

 QSPI_HW_ERROR 0x80 Wskazuje błąd pamięci flash QSPI. Ten błąd wskazuje na jeden z następujących warunków:
QSPI_WRITE_DEVICE_REG/

QSPI_SEND_D EVICE_OP/

QSPI_READ
  • Problem z wyborem układu pamięci flash QSPI
  • Problem z inicjalizacją pamięci flash QSPI
  • Problem z resetowaniem pamięci flash QSPI
  • Problem z aktualizacją ustawień pamięci flash QSPI
QSPI_ALREADY_ OTWARTE 0x81 Wskazuje, że wyłączny dostęp klienta do pamięci flash QSPI za pośrednictwem komendy QSPI_OPEN jest już otwarty.
100 NIE SKONFIGUROWANE Wskazuje, że urządzenie nie jest skonfigurowane.
1FF ALT_SDM_MBOX_RESP_ URZĄDZENIE_ ZAJĘTE Wskazuje, że urządzenie jest zajęte z powodu następujących przypadków użycia:
  • RSU: Nie można przenieść oprogramowania sprzętowego na inną wersję z powodu błędu wewnętrznego.
  • HPS: HPS jest zajęty podczas procesu rekonfiguracji HPS lub zimnego resetu HPS.
2FF ALT_SDM_MBOX_RESP_NO _ VALID_RESP_AVAILABLE Wskazuje, że nie jest dostępna żadna prawidłowa odpowiedź.
3FF BŁĄD ALT_SDM_MBOX_RESP_ Błąd ogólny.

Odzyskiwanie kodu błędu
Poniższa tabela opisuje możliwe kroki umożliwiające odzyskanie kodu błędu. Odzyskiwanie błędów zależy od konkretnego przypadku użycia.
Tabela 9. Odzyskiwanie kodów błędów w przypadku znanych kodów błędów

Wartość Odpowiedź na kod błędu Odzyskiwanie kodu błędu
4 INVALID_COMMAND_ PARAMETRY Wyślij ponownie nagłówek polecenia lub nagłówek z argumentami o poprawionych parametrach.
Na przykładample, upewnij się, że ustawienie pola długości w nagłówku jest wysyłane z poprawną wartością.
6 COMMAND_INVALID_ ON_SOURCE Wyślij ponownie polecenie z prawidłowego źródła, takiego jak JTAG, HPS lub tkanina rdzeniowa.
8 KLIENT_ID_NO_MATCH Poczekaj, aż klient, który otworzył dostęp do quad SPI, zakończy dostęp, a następnie zamknie wyłączny dostęp do quad SPI.
9 BŁĘDNY ADRES Możliwe kroki odzyskiwania po błędzie:
Dla GET_VOLTAGPolecenie E: Wyślij polecenie z prawidłową maską bitową.
Dla polecenia GET_TEMPERATURE: Wyślij polecenie z prawidłową lokalizacją czujnika i maską czujnika.
Dla operacji QSPI:
  • Wyślij polecenie z prawidłowym wyborem chipa.
  • Wyślij polecenie z prawidłowym adresem flash QSPI.

Dla RSU: Wyślij polecenie z prawidłowym adresem początkowym obrazu fabrycznego lub aplikacji.
B PRZERWA Możliwe kroki odzyskiwania:

Dla polecenia GET_TEMPERATURE: Spróbuj ponownie wysłać polecenie. Jeśli problem będzie się powtarzał, skonfiguruj ponownie lub wyłącz i włącz urządzenie.

W przypadku działania QSPI: Sprawdź integralność sygnału interfejsów QSPI i spróbuj ponownie wydać polecenie.

W przypadku operacji ponownego uruchomienia HPS: Spróbuj ponownie wysłać polecenie.
C HW_NOT_READY Możliwe kroki odzyskiwania:

W przypadku obsługi QSPI: Skonfiguruj ponownie urządzenie poprzez źródło. Upewnij się, że adres IP użyty do zbudowania projektu umożliwia dostęp do pamięci flash QSPI.

Dla RSU: Skonfiguruj urządzenie za pomocą obrazu RSU.
80 QSPI_HW_ERROR Sprawdź integralność sygnału interfejsu QSPI i upewnij się, że urządzenie QSPI nie jest uszkodzone.
81 QSPI_ALREADY_OPEN Klient otworzył już QSPI. Kontynuuj następną operację.
82 EFUSE_SYSTEM_FAILURE Spróbuj rekonfiguracji lub wyłącz i włącz zasilanie. Jeśli błąd będzie się powtarzał po ponownej konfiguracji lub wyłączeniu zasilania, urządzenie może zostać uszkodzone i niemożliwe do naprawienia.
100 NIE SKONFIGUROWANE Wyślij strumień bitów, który konfiguruje HPS.
1FF ALT_SDM_MBOX_RESP_ URZĄDZENIE_ ZAJĘTE Możliwe kroki odzyskiwania po błędzie:

W przypadku operacji QSPI: Poczekaj na trwającą konfigurację lub zakończenie operacji przez innego klienta.

W przypadku RSU: Skonfiguruj ponownie urządzenie, aby odzyskać dane po błędzie wewnętrznym.

W przypadku ponownego uruchomienia HPS: Poczekaj na zakończenie rekonfiguracji za pomocą HPS lub zimnego resetu HPS.

Klient skrzynki pocztowej z interfejsem Avalon Streaming Interface Intel FPGA IP Podręcznik użytkownika Archiwum dokumentów

Aby zapoznać się z najnowszą i poprzednią wersją tego podręcznika użytkownika, zobacz Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Podręcznik użytkownika Intel FPGA IP. Jeśli na liście nie ma adresu IP lub wersji oprogramowania, obowiązuje instrukcja obsługi dotycząca poprzedniego adresu IP lub wersji oprogramowania.

Wersje IP są takie same, jak wersje oprogramowania Intel Quartus Prime Design Suite do wersji 19.1. Od oprogramowania Intel Quartus Prime Design Suite w wersji 19.2 lub nowszej rdzenie IP mają nowy schemat wersjonowania IP.

Historia wersji dokumentu dla klienta skrzynki pocztowej z interfejsem strumieniowym Avalon Podręcznik użytkownika Intel FPGA IP

Wersja dokumentu Wersja Intel Quartus Prime Wersja IP Zmiany
2022.09.26 22.3 1.0.1 Wprowadzono następujące zmiany:
  • Zaktualizowano plik GET_VOLTAGWiersz poleceń E w pliku

Lista poleceń i tabela opisów.

  • Dodano notatkę do pomocy technicznej dla rodziny urządzeń stołowych.
  • Poprawiony QSPI_SET_CS opis polecenia w tabeli Lista poleceń i opis.
2022.04.04 22.1 1.0.1 Zaktualizowano listę poleceń i tabelę opisów.
  • Zaktualizowano opis stanu pinów dla polecenia CONFIG_STATUS.
  • Usunięto polecenie REBOOT_HPS.
2021.10.04 21.3 1.0.1 Wprowadzono następującą zmianę:
  • Poprawiony Lista poleceń i opis tabela. Zaktualizowany opis dla:
    • KONFIG_STATUS
    • RSU_STATUS
2021.06.21 21.2 1.0.1 Wprowadzono następujące zmiany:
  • Poprawiony Lista poleceń i opis tabela. Zaktualizowany opis dla:
    • RSU_STATUS
    • QSPI_OPEN
    • QSPI_SET_CS
    • QSPI_ERASE
2021.03.29 21.1 1.0.1 Wprowadzono następujące zmiany:
  • Poprawiono opis RSU_IMAGE_UPDATE w pliku Lista poleceń i opis tabela.
  • Zrestrukturyzowany Polecenia operacji. Usunięto opisy kodów głównych i mniejszych błędów dla poleceń CONFIG_STATUS i RSU_STATUS. Kody głównych i mniejszych błędów są teraz udokumentowane w formie dodatku w pliku Podręcznik użytkownika skrzynki pocztowej Intel FPGA IP.
2020.12.14 20.4 1.0.1 Wprowadzono następujące zmiany:
  • Dodano ważną uwagę dotyczącą resetowania flasha QSPI w pliku Polecenia operacji temat.
  • Zaktualizowano Lista poleceń i opis stół:
    • Poprawiono opis polecenia GET_TEMPERATURE.
    • Poprawiono opis polecenia RSU_IMAGE_UPDATE.
  • Dodano tekst o resetowaniu flasha QSPI.
  • Dodano tekst opisujący zachowanie pomiędzy zewnętrznym hostem a układem FPGA.
  • Usunięty tekst: Zwraca niezerową odpowiedź, jeśli urządzenie przetwarza już polecenie konfiguracyjne.
    • Zaktualizowano opisy QSPI_WRITE i QSPI_READ, aby określić, że maksymalny rozmiar transferu wynosi 4 kilobajty lub 1024 słowa.
    • Poprawiona długość odpowiedzi od 1 do 0 dla QSPI_OPEN, QSPI_CLOSE i QSPI_SET_CS rozkaz.
    • Poprawiono opisy QSPI_OPEN, QSPI_WRITE, QSPI_READ_DEVICE_REG i QSPI_WRITE_DEVICE_REG.
    • Dodano nowe polecenie: REBOOT_HPS.
  • Dodano nowy temat: Odzyskiwanie kodu błędu.
2020.10.05 20.3 1.0.1
  • Zmieniono tytuł tego podręcznika użytkownika z Klient skrzynki pocztowej Avalon Streaming Interface Podręcznik użytkownika Intel FPGA IP Do Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Podręcznik użytkownika Intel FPGA IP ze względu na zmianę nazwy IP w katalogu IP Intel Quartus Prime.
  • Globalnie zaktualizowano wszystkie wystąpienia nazw IP.
  • Poprawiono opis polecenia GET TEMPERATURE dla urządzeń Intel Agilex w pliku Lista poleceń i opis tabela.
  • Dodano zalecenie dotyczące resetowania synchronizatora w pliku Interfejsy zegara i resetowania tabela.
  • Zaktualizowano Kody błędów tabela. Dodano nowe odpowiedzi na kody błędów:
    • HW_ERROR
    • COMMAND_SPECIFIC_ERROR
  • Usunięto Lokalizacje czujników temperatury temat. Informacje o czujniku temperatury są dostępne w Podręcznik użytkownika zarządzania energią Intel Agilex.
2020.06.30 20.2 1.0.0
  • Zmieniono tytuł tego podręcznika użytkownika z Podręcznik użytkownika skrzynki pocztowej Avalon ST Client Intel FPGA IP Do Klient skrzynki pocztowej Avalon Streaming Interface Podręcznik użytkownika Intel FPGA IP.
  • Zmieniono nazwę tematu Nagłówek poleceń i odpowiedzi Do Polecenia i odpowiedzi.
  • Poprawione opisy ID, DŁUGOŚCI i Kodu Polecenia/Kodu Błędu w pliku Opis nagłówka poleceń i odpowiedzi tabela.
  • Zmieniono nazwę tematu Obsługiwane polecenia Do Polecenia operacji.
  • Poprawiono opis następujących poleceń w pliku Lista poleceń i opis stół:
    • GET_TEMPERATURA
    • RSU_STATUS
    • QSPI_SET_CS
  • Zmieniono nazwę tematu Kody błędów Do Odpowiedzi na kody błędów.
  • Usunięto polecenie UNKNOWN_BR z pliku Kod błędu tabela.
2020.04.13 20.1 1.0.0 Wprowadzono następujące zmiany:
  • Dodano informacje o czujnikach temperatury dla komendy GET_TEMPERATURE, w tym rysunki ilustrujące lokalizacje TSD.
  • Dodano polecenie RSU_NOTIFY w pliku Lista kodów poleceń i opis tabela.
  • Zaktualizowano Kody błędów stół:
    • Zmieniono nazwę INVALID_COMMAND_PARAMETERS na INVALID_LENGTH.
    • Zmieniono wartość szesnastkową COMMAND_INVALID_ON_SOURCE z 5 na 6.
    • Zmieniono wartość szesnastkową CLIENT_ID_NO_MATCH z 6 na 8.
    • Zmieniono wartość szesnastkową INVALID_ADDRESS z 7 na 9.
    • Dodano polecenie AUTHENTICATION_FAIL.
    • Zmieniono wartość szesnastkową TIMEOUT z 8 na B.
    • Zmieniono wartość szesnastkową HW_NOT_READY z 9 na C.
2019.09.30 19.3 1.0.0 Pierwsze wydanie.

 Aby uzyskać opinię, odwiedź stronę:  FPGAtechdocfeedback@intel.com

 

Dokumenty / Zasoby

Klient skrzynki pocztowej Intel z interfejsem Avalon Streaming Interface FPGA IP [plik PDF] Instrukcja użytkownika
Klient skrzynki pocztowej z interfejsem przesyłania strumieniowego Avalon FPGA IP, klient skrzynki pocztowej, interfejs przesyłania strumieniowego Avalon FPGA IP

Odniesienia

Powiązane posty

Zostaw komentarz

Twój adres e-mail nie zostanie opublikowany. Wymagane pola są oznaczone *