Intel Mailbox Client mit Avalon Streaming Interface FPGA IP-Benutzerhandbuch
Mailbox-Client mit Avalon® Streaming-Schnittstelle Intel FPGA IP Overview
Der Mailbox-Client mit Avalon®-Streaming-Schnittstelle Intel® FPGA IP (Mailbox-Client mit Avalon ST-Client-IP) stellt einen Kommunikationskanal zwischen Ihrer benutzerdefinierten Logik und dem Secure Device Manager (SDM) bereit. Sie können den Mailbox-Client mit Avalon ST-IP verwenden, um Befehlspakete zu senden und Antwortpakete von SDM-Peripheriemodulen zu empfangen. Der Mailbox-Client mit Avalon ST-IP definiert Funktionen, die der SDM ausführt.
Ihre benutzerdefinierte Logik kann diesen Kommunikationskanal verwenden, um Informationen zu empfangen und auf den Flash-Speicher der folgenden Peripheriemodule zuzugreifen:
- Die Chip-ID
- Der Temperatursensor
- Die Voltage-Sensor
- Quad-Serial-Peripheral-Interface (SPI)-Flash-Speicher
Notiz: In diesem Benutzerhandbuch ist der Begriff „Avalon ST“ die Abkürzung für „Avalon-Streaming-Schnittstelle oder IP“.
Abbildung 1Mailbox-Client mit Avalon ST IP-Systemdesign
Die folgende Abbildung zeigt eine Anwendung, bei der der Mailbox Client mit Avalon ST IP die Chip-ID liest.
Figur 2Mailbox-Client mit Avalon ST IP liest Chip-ID
Unterstützung für Gerätefamilien
Nachfolgend sind die Geräte-Supportlevel-Definitionen für Intel FPGA-IPs aufgeführt:
- Vorab-Support — Die IP ist für die Simulation und Kompilierung dieser Gerätefamilie verfügbar. Timing-Modelle enthalten anfängliche technische Schätzungen von Verzögerungen, die auf frühen Informationen nach dem Layout basieren. Die Timing-Modelle können sich ändern, da Siliziumtests die Korrelation zwischen dem tatsächlichen Silizium und den Timing-Modellen verbessern. Sie können diese IP für Studien zur Systemarchitektur und Ressourcennutzung, Simulation, Pinbelegung, Systemlatenzbewertungen, grundlegende Timing-Bewertungen (Pipeline-Budgetierung) und E/A-Übertragungsstrategien (Datenpfadbreite, Burst-Tiefe, Kompromisse bei E/A-Standards) verwenden.
- Vorläufige Unterstützung — Das IP wird mit vorläufigen Timingmodellen für diese Gerätefamilie verifiziert. Das IP erfüllt alle funktionalen Anforderungen, wird aber möglicherweise noch einer Timinganalyse für die Gerätefamilie unterzogen. Es kann mit Vorsicht in Produktionsdesigns verwendet werden.
- Letzte Unterstützung — Das IP wird mit endgültigen Timingmodellen für diese Gerätefamilie verifiziert. Das IP erfüllt alle Funktions- und Timinganforderungen für die Gerätefamilie und kann in Produktionsdesigns verwendet werden.
Tabelle 1. Gerätefamilienunterstützung
| Gerätefamilie | Unterstützung |
| Intel Agilex™ | Vorauszahlung |
Notiz: Sie können den Mailbox-Client nicht mit Avalon Streaming Interface Intel FPGA IP simulieren, da die IP die Antworten vom SDM empfängt. Um diese IP zu validieren, empfiehlt Intel, dass Sie eine Hardwarebewertung durchführen.
Zugehörige Informationen
Mailbox-Client mit Avalon-Streaming-Schnittstelle Intel FPGA IP – Versionshinweise
Parameter
| Parametername | Wert | Beschreibung |
| Statusschnittstelle aktivieren | Ein Aus | Wenn Sie diese Schnittstelle aktivieren, enthält der Mailbox-Client mit Avalon-Streaming-Schnittstelle Intel FPGA IP das Signal command_status_invalid. Wenn command_status_invalid auftritt, müssen Sie die IP zurücksetzen. |
Schnittstellen
Die folgende Abbildung zeigt den Mailbox-Client mit Avalon Streaming Interface Intel FPGA IP-Schnittstellen:
Abbildung 3Mailbox-Client mit Avalon Streaming-Schnittstelle Intel FPGA IP-Schnittstellen
Weitere Informationen zu Avalon-Streaming-Schnittstellen finden Sie in den Avalon-Schnittstellenspezifikationen.
Zugehörige Informationen
Spezifikationen der Avalon-Schnittstelle
Takt- und Reset-Schnittstellen
Tisch 2Takt- und Reset-Schnittstellen
| Signalname | Richtung | Beschreibung |
| in_clk | Eingang | Dies ist die Taktfrequenz für die Avalon-Streaming-Schnittstellen. Die maximale Frequenz beträgt 250 MHz. |
| in_reset | Eingang | Dies ist ein aktiver High-Reset. Setzen Sie in_reset, um den Mailbox-Client mit Avalon-Streaming-Schnittstelle Intel FPGA IP (Mailbox-Client mit Avalon ST IP) zurückzusetzen. Wenn das in_reset-Signal gesetzt wird, muss das SDM alle ausstehenden Aktivitäten vom Mailbox-Client mit Avalon ST IP löschen. Das SDM verarbeitet weiterhin Befehle von anderen Clients.
Um sicherzustellen, dass der Mailbox-Client mit Avalon ST IP ordnungsgemäß funktioniert, wenn das Gerät in den Benutzermodus wechselt, muss Ihr Design die Reset Release Intel FPGA IP enthalten, um den Reset aufrechtzuerhalten, bis das FPGA-Fabric in den Benutzermodus wechselt. Intel empfiehlt die Verwendung eines Reset-Synchronisierers beim Verbinden des Benutzer-Resets oder des Ausgangs der Reset Release IP mit |
| der Reset-Port des Mailbox-Clients mit Avalon ST IP. Um den Reset-Synchronisierer zu implementieren, verwenden Sie die im Platform Designer verfügbare Reset Bridge Intel FPGA IP.
Notiz: Richtlinien zur IP-Instanziierung und -Verbindung im Platform Designer finden Sie im Abschnitt Erforderliche Kommunikations- und Hostkomponenten für das Remote System Update Design Ex.ampDie Abbildung finden Sie im Intel Agilex Configuration User Guide. |
Befehlsschnittstelle
Verwenden Sie die Avalon Streaming (Avalon ST)-Schnittstelle, um Befehle an das SDM zu senden.
Tabelle 3. Befehlsschnittstelle
| Signalname | Richtung | Beschreibung |
| Befehl_bereit | Ausgabe | Der Mailbox-Client mit Avalon ST Intel FPGA IP bestätigt command_ready, wenn er bereit ist, Befehle von der Anwendung zu empfangen. Die ready_latency beträgt 0 Zyklen. Der Mailbox-Client mit Avalon ST kann command_data[31:0] im selben Zyklus akzeptieren, in dem command_ready bestätigt wird. |
| Befehl gültig | Eingang | Das Signal „command_valid“ zeigt an, dass „command_data“ gültig ist. |
| Befehlsdaten[31:0] | Eingang | Der command_data-Bus überträgt Befehle an das SDM. Definitionen der Befehle finden Sie in der Befehlsliste und -beschreibung. |
| command_startofpacket | Eingang | Der command_startofpacket wird im ersten Zyklus eines Befehlspakets aktiviert. |
| Befehl_Ende des Pakets | Eingang | Der Befehl command_endofpacket aktiviert im letzten Befehlszyklus ein Paket. |
Figur 4. Timing für das Avalon ST-Befehlspaket
Antwortschnittstelle
Die SDM Avalon ST Client IP sendet über die Antwortschnittstelle Antworten an Ihre Anwendung.
Tabelle 4. Antwortschnittstelle
| Signal 5 | Richtung | Beschreibung |
| Antwort_bereit | Eingang | Die Anwendungslogik kann das Signal „response_ready“ immer dann aktivieren, wenn sie eine Antwort empfangen kann. |
| Antwort_gültig | Ausgabe | Das SDM bestätigt response_valid, um anzuzeigen, dass response_data gültig ist. |
| Antwortdaten[31:0] | Ausgabe | Das SDM steuert response_data, um die angeforderten Informationen bereitzustellen. Das erste Wort der Antwort ist ein Header, der den Befehl identifiziert, den das SDM bereitstellt. Siehe Befehlsliste und Beschreibung für Definitionen der Befehle. |
| Antwort_StartdesPakets | Ausgabe | Das response_startofpacket wird im ersten Zyklus eines Antwortpakets bestätigt. |
| Antwort_Ende des Pakets | Ausgabe | Das response_endofpacket wird im letzten Zyklus eines Antwortpakets aktiviert. |
Abbildung 5. Timing für Avalon ST-Antwortpaket
Befehlsstatusschnittstelle
Tabelle 5Befehlsstatusschnittstelle
| Signalname | Richtung | Beschreibung |
| Befehlsstatus ungültig | Ausgabe | Die Meldung command_status_invalid weist auf einen Fehler hin. Dieses Signal weist normalerweise darauf hin, dass die Länge des im Befehlsheader angegebenen Befehls nicht mit der Länge des gesendeten Befehls übereinstimmt. Wenn command_status_invalid auftritt, muss Ihre Anwendungslogik in_reset ausführen, um den Mailbox-Client mit Avalon-Streaming-Schnittstelle Intel FPGA IP neu zu starten. |
Abbildung 6. Zurücksetzen nach command_status_invalid-Asserts
Befehle und Antworten
Der Hostcontroller kommuniziert mit dem SDM mithilfe von Befehls- und Antwortpaketen über die Intel FPGA IP des Mailbox-Clients.
Das erste Wort der Befehls- und Antwortpakete ist ein Header, der grundlegende Informationen zum Befehl oder zur Antwort bereitstellt.
Abbildung 7. Befehls- und Antwortheaderformat
Notiz: Das LENGTH-Feld im Befehlsheader muss mit der Befehlslänge des entsprechenden Befehls übereinstimmen.
Die folgende Tabelle beschreibt die Felder des Header-Befehls.
Tabelle 6. Befehls- und Antwortheader Beschreibung
| Kopfbereich | Bisschen | Beschreibung |
| Reserviert | [31:28] | Reserviert. |
| ID | [27:24] | Die Befehls-ID. Der Antwortheader gibt die im Befehlsheader angegebene ID zurück. Befehlsbeschreibungen finden Sie unter Operationsbefehle. |
| 0 | [23] | Reserviert. |
| LÄNGE | [22:12] | Anzahl der Wörter mit Argumenten, die dem Header folgen. Die IP antwortet mit einem Fehler, wenn für einen bestimmten Befehl eine falsche Anzahl von Wörtern mit Argumenten eingegeben wird. Wenn eine Nichtübereinstimmung zwischen der im Befehlsheader angegebenen Befehlslänge und der Anzahl der gesendeten Wörter besteht, setzt die IP Bit 3 des Interrupt Status Registers (COMMAND_INVALID) hoch und der Mailbox-Client muss zurückgesetzt werden. |
| Reserviert | [11] | Reserviert. Muss auf 0 gesetzt werden. |
| Befehlscode/Fehlercode | [10:0] | Der Befehlscode gibt den Befehl an. Der Fehlercode gibt an, ob der Befehl erfolgreich war oder fehlgeschlagen ist. Im Befehlsheader stellen diese Bits den Befehlscode dar. Im Antwortheader stellen diese Bits den Fehlercode dar. Wenn der Befehl erfolgreich ist, ist der Fehlercode 0. Wenn der Befehl fehlschlägt, beziehen Sie sich auf die Fehlercodes, die im Fehlercode-Antworten. |
Operationsbefehle
Zurücksetzen des Quad-SPI-Flash
Wichtig: Bei Intel Agilex-Geräten müssen Sie den seriellen Flash- oder Quad-SPI-Flash-Reset-Pin mit dem AS_nRST-Pin verbinden. Das SDM muss den QSPI-Reset vollständig steuern. Verbinden Sie den Quad-SPI-Reset-Pin nicht mit einem externen Host..
Tabelle 7. Befehlsliste und Beschreibung
| Befehl | Code (Hex) | Befehlslänge (1) | Antwortlänge (1) | Beschreibung |
| NOOP | 0 | 0 | 0 | Sendet eine OK-Statusantwort. |
| IDCODE_GET | 10 | 0 | 1 | Die Antwort enthält ein Argument, nämlich das JTAG IDCODE für das Gerät |
| GET_CHIPID | 12 | 0 | 2 | Die Antwort enthält einen 64-Bit-CHIPID-Wert mit dem niederwertigsten Wort zuerst. |
| GET_USERCODE | 13 | 0 | 1 | Die Antwort enthält ein Argument, nämlich den 32-Bit-JTAG USERCODE, den der Konfigurations-Bitstream auf das Gerät schreibt. |
| GET_VOLTAGE | 18 | 1 | Nr. (2) | Der GET_VOLTAGDer Befehl E hat ein einzelnes Argument, nämlich eine Bitmaske, die die zu lesenden Kanäle angibt. Bit 0 gibt Kanal 0 an, Bit 1 gibt Kanal 1 an und so weiter. Die Antwort enthält ein einwortiges Argument für jedes in der Bitmaske gesetzte Bit. Der VoltagAls Rückgabewert wird eine vorzeichenlose Festkommazahl mit 16 Bits unterhalb des Binärkommas zurückgegeben.ample, ein Voltage von 0.75V gibt 0x0000C000 zurück. (3) Intel Agilex-Geräte verfügen über ein einzelnes Volumetage Sensor. Die Antwort besteht daher immer aus einem Wort. |
| GET_TEMPERATUR | 19 | 1 | n(4) | Der Befehl GET_TEMPERATURE gibt die Temperatur bzw. Temperaturen der von Ihnen angegebenen Core-Fabric- oder Transceiver-Kanalpositionen zurück.
Verwenden Sie für Intel Agilex-Geräte das Argument sensor_req, um die Standorte anzugeben. Das Argument sensor_req enthält die folgenden Felder:
Die zurückgegebene Temperatur ist ein vorzeichenbehafteter Festwert mit 8 Bits unterhalb des Binärkommas. Zum BeispielampBeispielsweise gibt eine Temperatur von 10 °C 0x00000A00 zurück. Eine Temperatur von -1.5 °C gibt 0xFFFFFE80 zurück. |
| RSU_IMAGE_UPDATE | 5C | 2 | 0 | Löst eine Neukonfiguration aus der Datenquelle aus, die entweder die Fabrik oder ein Anwendungsimage sein kann. |
| Fortsetzung… | ||||
- Diese Nummer enthält nicht den Befehls- oder Antwortheader.
- Bei Intel Agilex-Geräten, die das Lesen mehrerer Geräte unterstützen, entspricht der Index n der Anzahl der Kanäle, die Sie auf Ihrem Gerät aktivieren.
- Weitere Informationen finden Sie im Intel Agilex Power Management-Benutzerhandbuch für weitere Informationen zu den Kanälen und Standorten der Temperatursensoren.
- Der Index n hängt von der Anzahl der Sensormasken ab.
| Befehl | Code (Hex) | Befehlslänge (1) | Antwortlänge (1) | Beschreibung | ||
Dieser Befehl verwendet ein optionales 64-Bit-Argument, das die Rekonfigurationsdatenadresse im Flash angibt. Wenn Sie das Argument an die IP senden, senden Sie zuerst die Bits [31:0], gefolgt von den Bits [63:32]. Wenn Sie dieses Argument nicht angeben, wird sein Wert als 0 angenommen.
Sobald das Gerät diesen Befehl verarbeitet, gibt es den Antwortheader an den Antwort-FIFO zurück, bevor es mit der Neukonfiguration des Geräts fortfährt. Stellen Sie sicher, dass der Host-PC oder Host-Controller die Bearbeitung anderer Interrupts einstellt und sich auf das Lesen der Antwortheaderdaten konzentriert, um anzuzeigen, dass der Befehl erfolgreich ausgeführt wurde. Andernfalls kann der Host-PC oder Host-Controller die Antwort möglicherweise nicht empfangen, sobald der Neukonfigurationsprozess gestartet wurde. |
||||||
| RSU_GET_SPT | 5A | 0 | 4 | RSU_GET_SPT ruft den Quad-SPI-Flash-Speicherort für die beiden Unterpartitionstabellen ab, die der RSU verwendet: SPT0 und SPT1. Die 4-Wort-Antwort enthält die folgenden Informationen: |
||
| Wort | Name | Beschreibung | ||||
| 0 | SPT0[63:32] | SPT0-Adresse im Quad-SPI-Flash. | ||||
| 1 | SPT0[31:0] | |||||
| 2 | SPT1[63:32] | SPT1-Adresse im Quad-SPI-Flash. | ||||
| 3 | SPT1[31:0] | |||||
| KONFIGURATIONSSTATUS | 4 | 0 | 6 | Meldet den Status der letzten Neukonfiguration. Mit diesem Befehl können Sie den Konfigurationsstatus während und nach der Konfiguration überprüfen. Die Antwort enthält die folgenden Informationen: | ||
| Wort | Zusammenfassung | Beschreibung | ||||
| 0 | Zustand | Beschreibt den aktuellsten konfigurationsbezogenen Fehler. Gibt 0 zurück, wenn keine Konfigurationsfehler vorliegen. Das Fehlerfeld besteht aus 2 Feldern:
Siehe Anhang: CONFIG_STATUS und RSU_STATUS Fehlercodebeschreibungen im Mailbox Client Intel FPGA-IP Benutzerhandbuch für weitere Informationen. |
||||
| 1 | Quartus-Version | Das Feld ist in den Intel Quartus® Prime-Softwareversionen zwischen 19.4 und 21.2 verfügbar und zeigt Folgendes an:
|
||||
Die Quartus-Version ist in der Intel Quartus Prime-Softwareversion 21.3 oder höher verfügbar und zeigt Folgendes an:
Zum Beispielample, in der Intel Quartus Prime-Softwareversion 21.3.1 stellen die folgenden Werte die Haupt- und Nebenversionsnummern von Quartus sowie die Quartus-Updatenummer dar:
|
||||||
| 2 | Pin-Status |
|
||||
| 3 | Status der Softfunktion | Enthält den Wert jeder der Softfunktionen, auch wenn Sie die Funktion keinem SDM-Pin zugewiesen haben.
|
||||
| 4 | Fehlerort | Enthält den Fehlerort. Gibt 0 zurück, wenn keine Fehler vorliegen. | ||||
| 5 | Fehlerdetails | Enthält die Fehlerdetails. Gibt 0 zurück, wenn keine Fehler vorliegen. | ||||
| RSU_STATUS | 5B | 0 | 9 | Meldet den aktuellen Upgrade-Status des Remote-Systems. Mit diesem Befehl können Sie den Konfigurationsstatus während der Konfiguration und nach deren Abschluss überprüfen. Dieser Befehl gibt die folgenden Antworten zurück: | ||
| Wort | Zusammenfassung | Beschreibung
(Weitermachen….) |
||||
- Diese Nummer enthält nicht den Befehls- oder Antwortheader
| 0-1 | Aktuelles Bild | Flash-Offset des aktuell ausgeführten Anwendungsbildes. | ||||
| 2-3 | Fehlerhaftes Bild | Flash-Offset des fehlerhaften Anwendungsimages mit der höchsten Priorität. Wenn mehrere Images im Flash-Speicher verfügbar sind, wird der Wert des ersten fehlerhaften Images gespeichert. Ein Wert, der nur aus Nullen besteht, bedeutet, dass keine fehlerhaften Images vorhanden sind. Wenn keine fehlerhaften Images vorhanden sind, werden in den verbleibenden Wörtern der Statusinformationen keine gültigen Informationen gespeichert. Notiz:Eine steigende Flanke an nCONFIG zur Neukonfiguration von ASx4 löscht dieses Feld nicht. Informationen zu fehlerhaften Images werden nur aktualisiert, wenn der Mailbox-Client einen neuen RSU_IMAGE_UPDATE-Befehl empfängt und die Konfiguration vom aktualisierten Image aus erfolgreich durchführt. |
||||
| 4 | Zustand | Fehlercode des fehlerhaften Bildes. Das Fehlerfeld besteht aus zwei Teilen:
Anhang: Beschreibungen der Fehlercodes CONFIG_STATUS und RSU_STATUS im Mailbox-Client Intel FPGA IP-Benutzerhandbuch für weitere Informationen. |
||||
| 5 | Version | RSU-Schnittstellenversion und Fehlerquelle. Weitere Informationen finden Sie im Abschnitt „RSU-Status und Fehlercodes“ im Benutzerhandbuch zum Remote-System-Update des Hard Processor-Systems. |
||||
| 6 | Fehlerort | Speichert den Fehlerort des fehlerhaften Bildes. Gibt 0 zurück, wenn keine Fehler vorliegen. | ||||
| 7 | Fehlerdetails | Speichert die Fehlerdetails für das fehlerhafte Bild. Gibt 0 zurück, wenn keine Fehler vorliegen. | ||||
| 8 | Aktueller Bildwiederholungszähler | Anzahl der Wiederholungsversuche, die für das aktuelle Bild unternommen wurden. Der Zähler ist anfangs 0. Der Zähler wird nach dem ersten Wiederholungsversuch auf 1 und nach dem zweiten Wiederholungsversuch auf 2 gesetzt. Geben Sie die maximale Anzahl von Wiederholungsversuchen in Ihren Intel Quartus Prime-Einstellungen an File (.qsf). Der Befehl lautet: set_global_assignment -name RSU_MAX_RETRY_COUNT 3. Gültige Werte für den MAX_RETRY-Zähler sind 1-3. Die tatsächliche Anzahl der verfügbaren Wiederholungsversuche ist MAX_RETRY -1 Dieses Feld wurde in Version 19.3 der Intel Quartus Prime Pro Edition-Software hinzugefügt. |
||||
| Fortsetzung… | ||||||
- Diese Nummer enthält nicht den Befehls- oder Antwortheader.
| RSU_BENACHRICHTIGUNG | 5D | 1 | 0 | Löscht alle Fehlerinformationen in der RSU_STATUS-Antwort und setzt den Wiederholungszähler zurück. Das Ein-Wort-Argument hat die folgenden Felder:
Dieser Befehl ist vor Version 19.3 der Intel Quartus Prime Pro Edition-Software nicht verfügbar. |
| QSPI_OPEN | 32 | 0 | 0 | Fordert exklusiven Zugriff auf das Quad-SPI an. Sie stellen diese Anforderung vor allen anderen QSPI-Anforderungen. Das SDM akzeptiert die Anforderung, wenn das Quad-SPI nicht verwendet wird und das SDM das Gerät nicht konfiguriert. Gibt „OK“ zurück, wenn das SDM den Zugriff gewährt. Der SDM gewährt dem Client, der dieses Postfach verwendet, exklusiven Zugriff. Andere Clients können nicht auf das Quad-SPI zugreifen, bis der aktive Client den Zugriff mit dem Befehl QSPI_CLOSE aufgibt. Der Zugriff auf die Quad-SPI-Flash-Speichergeräte über eine beliebige Mailbox-Client-IP ist in Designs, die HPS enthalten, standardmäßig nicht verfügbar, es sei denn, Sie deaktivieren QSPI in der HPS-Softwarekonfiguration. Wichtig: Beim Zurücksetzen von Quad SPI müssen Sie die Anweisungen in Zurücksetzen des Quad-SPI-Flash auf Seite 9. |
| QSPI_SCHLIESSEN | 33 | 0 | 0 | Schließt den exklusiven Zugriff auf die Quad-SPI-Schnittstelle. Wichtig:Beim Zurücksetzen von Quad SPI müssen Sie die Anweisungen in Zurücksetzen des Quad-SPI-Flash auf Seite 9. |
| QSPI_SET_CS | 34 | 1 | 0 | Gibt eines der angeschlossenen Quad-SPI-Geräte über die Chip-Select-Leitungen an. Nimmt ein einwortiges Argument an, wie unten beschrieben
Notiz: Intel Agilex- oder Intel Stratix® 10-Geräte unterstützen ein AS x4-Flash-Speichergerät für die AS-Konfiguration von einem Quad-SPI-Gerät, das an nCSO[0] angeschlossen ist. Sobald das Gerät in den Benutzermodus gewechselt ist, können Sie bis zu vier AS x4-Flash-Speicher zur Verwendung mit Mailbox Client IP oder HPS als Datenspeicher verwenden. Mailbox Client IP oder HPS können nCSO[3:0] verwenden, um auf Quad-SPI-Geräte zuzugreifen. |
| Fortsetzung… | ||||
- Diese Nummer enthält nicht den Befehls- oder Antwortheader
| Wichtig: Beim Zurücksetzen von Quad SPI müssen Sie die Anweisungen in Zurücksetzen des Quad-SPI-Flash auf Seite 9. | ||||
| QSPI_READ | 3A | 2 | N | Liest das angeschlossene Quad-SPI-Gerät. Die maximale Übertragungsgröße beträgt 4 Kilobyte (KB) oder 1024 Wörter. Nimmt zwei Argumente an:
Bei Erfolg wird „OK“ zurückgegeben, gefolgt von den gelesenen Daten vom Quad-SPI-Gerät. Eine Fehlerantwort gibt einen Fehlercode zurück. |
| QSPI_WRITE | 39 | 2+N | 0 | Schreibt Daten auf das Quad-SPI-Gerät. Die maximale Übertragungsgröße beträgt 4 Kilobyte (KB) oder 1024 Wörter. Nimmt drei Argumente an:
Um den Speicher für Schreibvorgänge vorzubereiten, verwenden Sie den Befehl QSPI_ERASE, bevor Sie diesen Befehl ausgeben. |
| QSPI_ERASE | 38 | 2 | 0 | Löscht einen 4/32/64 KB großen Sektor des Quad-SPI-Geräts. Nimmt zwei Argumente an:
Wichtig:Beim Zurücksetzen von Quad SPI müssen Sie die Anweisungen in Zurücksetzen des Quad-SPI-Flash auf Seite 9. |
| QSPI_READ_ DEVICE_REG | 35 | 2 | N | Liest Register vom Quad-SPI-Gerät. Die maximale Lesemenge beträgt 8 Bytes. Nimmt zwei Argumente an:
|
| Fortsetzung… | ||||
- Diese Nummer enthält nicht den Befehls- oder Antwortheader.
| Bei einem erfolgreichen Lesevorgang wird der Antwortcode OK zurückgegeben, gefolgt von den vom Gerät gelesenen Daten. Die gelesenen Daten werden in Vielfachen von 4 Bytes zurückgegeben. Wenn die zu lesenden Bytes kein genaues Vielfaches von 4 Bytes sind, werden sie mit Vielfachen von 4 Bytes aufgefüllt, bis die nächste Wortgrenze erreicht ist und der aufgefüllte Bitwert Null ist. Wichtig: Beim Zurücksetzen von Quad SPI müssen Sie die Anweisungen in Zurücksetzen des Quad-SPI-Flash auf Seite 9. |
||||
| QSPI_WRITE_ DEVICE_REG | 36 | 2+N | 0 | Schreibt in Register des Quad-SPI. Die maximale Schreibmenge beträgt 8 Bytes. Nimmt drei Argumente an:
Um einen Sektor oder einen Untersektor zu löschen, müssen Sie die serielle Flash-Adresse in der Reihenfolge vom höchstwertigen Byte (MSB) zum niedrigstwertigen Byte (LSB) wie folgt angeben:ample veranschaulicht. |
| QSPI_SEND_ DEVICE_OP | 37 | 1 | 0 | Sendet einen Befehls-Opcode an den Quad-SPI. Nimmt ein Argument an:
Ein erfolgreicher Befehl gibt den OK-Antwortcode zurück. |
Beschreibungen der schwerwiegenden und geringfügigen Fehlercodes CONFIG_STATUS und RSU_STATUS finden Sie im Anhang: Beschreibungen der Fehlercodes CONFIG_STATUS und RSU_STATUS im Mailbox Client Intel FPGA IP-Benutzerhandbuch.
Zugehörige Informationen
- Mailbox-Client Intel FPGA IP-Benutzerhandbuch: Beschreibungen der Fehlercodes CONFIG_STATUS und RSU_STATUS
Weitere Informationen zu den Fehlercodes CONFIG_STATUS und RSU_STATUS. - Intel Agilex Power Management-Benutzerhandbuch
Weitere Informationen zu den Kanalnummern der Temperatursensoren und den Temperatursensordioden (TSDs). - Technisches Referenzhandbuch zum Intel Agilex Hard Processor System
- Intel Agilex Hard Processor System - Remote-System-Update-Benutzerhandbuch
Fehlercode-Antworten
Tabelle 8. Fehlercodes
| Wert (Hex) | Fehlercode-Antwort | Beschreibung | |||||||||
| 0 | OK | Zeigt an, dass der Befehl erfolgreich abgeschlossen wurde. Ein Befehl kann fälschlicherweise den Status OK zurückgeben, wenn ein Befehl, wie z. B. QSPI_READ ist teilweise erfolgreich. |
|||||||||
| 1 | UNZULÄSSIGER BEFEHL | Zeigt an, dass das aktuell geladene Boot-ROM den Befehlscode nicht dekodieren oder erkennen kann. | |||||||||
| 3 | UNBEKANNTER_BEFEHL | Zeigt an, dass die aktuell geladene Firmware den Befehlscode nicht dekodieren kann. | |||||||||
| 4 | Ungültige Befehlsparameter | Zeigt an, dass der Befehl falsch formatiert ist. Beispiel:ample, die Längenfeldeinstellung im Header ist ungültig. | |||||||||
| 6 | BEFEHL_UNGÜLTIG_AN_QUELLE | Zeigt an, dass der Befehl von einer Quelle stammt, für die er nicht aktiviert ist. | |||||||||
| 8 | Client-ID: Keine Übereinstimmung | Zeigt an, dass die Client-ID die Anforderung zum Schließen des exklusiven Zugriffs auf Quad-SPI nicht abschließen kann. Die Client-ID stimmt nicht mit dem vorhandenen Client mit dem aktuellen exklusiven Zugriff auf Quad-SPI überein. | |||||||||
| 9 | Ungültige Adresse | Die Adresse ist ungültig. Dieser Fehler weist auf eine der folgenden Bedingungen hin:
|
|||||||||
| A | AUTHENTICATION_FAIL | Zeigt einen Authentifizierungsfehler bei der Konfigurations-Bitstream-Signatur an. | |||||||||
| B | TIME-OUT | Dieser Fehler weist auf eine Zeitüberschreitung aufgrund der folgenden Bedingungen hin:
|
|||||||||
| C | HW_NOT_READY | Weist auf eine der folgenden Bedingungen hin:
|
|||||||||
| D | HW_ERROR | Zeigt an, dass der Befehl aufgrund eines nicht behebbaren Hardwarefehlers nicht erfolgreich abgeschlossen wurde. | |||||||||
| 80 – 8F | BEFEHLSSPEZIFISCHER FEHLER | Zeigt einen befehlsspezifischen Fehler aufgrund eines von Ihnen verwendeten SDM-Befehls an. | |||||||||
| SDM
Befehl |
Fehlername | Fehlercode | Beschreibung | ||||||||
| GET_CHIPID | EFUSE_SYSTEM_FEHLER | 0 x 82 | Zeigt an, dass der eFuse-Cache-Zeiger ungültig ist. | ||||||||
| QSPI_ÖFFNEN/ QSPI_SCHLIESSEN/ QSPI_SET_CS/
QSPI_READ_D EVICE_REG/ |
QSPI_HW_ERROR | 0 x 80 | Zeigt einen QSPI-Flash-Speicherfehler an. Dieser Fehler weist auf eine der folgenden Bedingungen hin: | ||||||||
| QSPI_WRITE_ DEVICE_REG/
QSPI_SEND_D EVICE_OP/ QSPI_READ |
|
||||||||||
| QSPI_BEREITS_ GEÖFFNET | 0 x 81 | Zeigt an, dass der exklusive Zugriff des Clients auf QSPI-Flash über den Befehl QSPI_OPEN bereits geöffnet ist. | |||||||||
| 100 | NICHT_KONFIGURIERT | Zeigt an, dass das Gerät nicht konfiguriert ist. | |||||||||
| 1FF | ALT_SDM_MBOX_RESP_GERÄT_BESETZT | Zeigt an, dass das Gerät aufgrund der folgenden Anwendungsfälle beschäftigt ist:
|
|||||||||
| 2FF | ALT_SDM_MBOX_RESP_NO _ GÜLTIGE_RESP_VERFÜGBAR | Zeigt an, dass keine gültige Antwort verfügbar ist. | |||||||||
| 3FF | ALT_SDM_MBOX_RESP_ FEHLER | Allgemeiner Fehler. | |||||||||
Fehlercode-Wiederherstellung
In der folgenden Tabelle werden mögliche Schritte zur Wiederherstellung nach einem Fehlercode beschrieben. Die Fehlerbehebung hängt vom jeweiligen Anwendungsfall ab.
Tabelle 9. Fehlercode-Wiederherstellung für bekannte Fehlercodes
| Wert | Fehlercode-Antwort | Fehlercode-Wiederherstellung |
| 4 | Ungültige Befehlsparameter | Senden Sie den Befehlsheader oder Header mit Argumenten mit korrigierten Parametern erneut. Zum BeispielampStellen Sie sicher, dass die Längenfeldeinstellung im Header mit dem richtigen Wert gesendet wird. |
| 6 | BEFEHL_UNGÜLTIG_ AUF_QUELLE | Senden Sie den Befehl erneut von einer gültigen Quelle wie JTAG, HPS oder Kerngewebe. |
| 8 | Client-ID: Keine Übereinstimmung | Warten Sie, bis der Client, der den Zugriff auf Quad-SPI geöffnet hat, seinen Zugriff abgeschlossen hat, und schließen Sie dann den exklusiven Zugriff auf Quad-SPI. |
| 9 | Ungültige Adresse | Mögliche Schritte zur Fehlerbehebung: Für GET_VOLTAGE-Befehl: Senden Sie einen Befehl mit einer gültigen Bitmaske. Für den Befehl GET_TEMPERATURE: Senden Sie den Befehl mit gültigem Sensorstandort und Sensormaske. Für den QSPI-Betrieb:
Für RSU: Senden Sie einen Befehl mit einer gültigen Startadresse des Werksimages oder der Anwendung. |
| B | TIME-OUT | Mögliche Wiederherstellungsschritte:
Für den Befehl GET_TEMPERATURE: Versuchen Sie, den Befehl erneut zu senden. Wenn das Problem weiterhin besteht, konfigurieren Sie das Gerät neu oder schalten Sie es aus und wieder ein. Für QSPI-Betrieb: Überprüfen Sie die Signalintegrität der QSPI-Schnittstellen und versuchen Sie den Befehl erneut. Für den HPS-Neustartvorgang: Versuchen Sie, den Befehl noch einmal zu senden. |
| C | HW_NOT_READY | Mögliche Wiederherstellungsschritte:
Für QSPI-Betrieb: Konfigurieren Sie das Gerät über die Quelle neu. Stellen Sie sicher, dass die zum Erstellen Ihres Designs verwendete IP den Zugriff auf den QSPI-Flash ermöglicht. Für RSU: Konfigurieren Sie das Gerät mit dem RSU-Image. |
| 80 | QSPI_HW_ERROR | Überprüfen Sie die Signalintegrität der QSPI-Schnittstelle und stellen Sie sicher, dass das QSPI-Gerät nicht beschädigt ist. |
| 81 | QSPI_BEREITS_GEÖFFNET | Der Client hat QSPI bereits geöffnet. Fahren Sie mit dem nächsten Vorgang fort. |
| 82 | EFUSE_SYSTEM_FAILURE | Versuchen Sie eine Neukonfiguration oder einen Neustart. Wenn der Fehler nach der Neukonfiguration oder dem Neustart weiterhin besteht, ist das Gerät möglicherweise beschädigt und kann nicht wiederhergestellt werden. |
| 100 | NICHT_KONFIGURIERT | Senden Sie einen Bitstream, der das HPS konfiguriert. |
| 1FF | ALT_SDM_MBOX_RESP_GERÄT_BESETZT | Mögliche Schritte zur Fehlerbehebung:
Für den QSPI-Betrieb: Warten Sie, bis die laufende Konfiguration oder ein anderer Client den Vorgang abgeschlossen hat. Für RSU: Konfigurieren Sie das Gerät neu, um es nach einem internen Fehler zu beheben. Für den HPS-Neustartvorgang: Warten Sie, bis die Neukonfiguration über HPS oder HPS-Kaltreset abgeschlossen ist. |
Mailbox-Client mit Avalon-Streaming-Schnittstelle Intel FPGA IP Benutzerhandbuch Dokumentarchiv
Die neuesten und vorherigen Versionen dieses Benutzerhandbuchs finden Sie unter Mailbox Client mit Avalon Streaming Interface Intel FPGA IP Benutzerhandbuch. Wenn eine IP- oder Softwareversion nicht aufgeführt ist, gilt das Benutzerhandbuch für die vorherige IP- oder Softwareversion.
Die IP-Versionen sind die gleichen wie die Softwareversionen der Intel Quartus Prime Design Suite bis v19.1. Ab Intel Quartus Prime Design Suite-Softwareversion 19.2 oder höher haben IP-Kerne ein neues IP-Versionierungsschema.
Dokumentrevisionsverlauf für den Mailbox-Client mit Avalon Streaming Interface Intel FPGA IP-Benutzerhandbuch
| Dokumentversion | Intel Quartus Prime-Version | IP-Version | Änderungen | ||
| 2022.09.26 | 22.3 | 1.0.1 | Folgende Änderungen vorgenommen:
Befehlsliste und Beschreibungstabelle.
|
||
| 2022.04.04 | 22.1 | 1.0.1 | Befehlsliste und Beschreibungstabelle aktualisiert.
|
||
| 2021.10.04 | 21.3 | 1.0.1 | Folgende Änderung vorgenommen:
|
||
| 2021.06.21 | 21.2 | 1.0.1 | Folgende Änderungen vorgenommen:
|
||
| 2021.03.29 | 21.1 | 1.0.1 | Folgende Änderungen vorgenommen:
|
||
| 2020.12.14 | 20.4 | 1.0.1 | Folgende Änderungen vorgenommen: | ||
|
|||||
| 2020.10.05 | 20.3 | 1.0.1 |
|
||
| 2020.06.30 | 20.2 | 1.0.0 |
|
||
|
|||||
| 2020.04.13 | 20.1 | 1.0.0 | Folgende Änderungen vorgenommen:
|
||
| 2019.09.30 | 19.3 | 1.0.0 | Erstveröffentlichung. | ||
Für Feedback besuchen Sie bitte: FPGAtechdocfeedback@intel.com
Dokumente / Ressourcen
 |
Intel Mailbox-Client mit Avalon Streaming-Schnittstelle FPGA IP [pdf] Benutzerhandbuch Mailbox-Client mit Avalon-Streaming-Schnittstelle FPGA IP, Mailbox-Client, Avalon-Streaming-Schnittstelle FPGA IP |
