Cleient Blwch Post intel gyda Rhyngwyneb Ffrydio Avalon FPGA IP Canllaw Defnyddiwr
Cleient Blwch Post intel gyda Rhyngwyneb Ffrydio Avalon FPGA IP

Cynnwys cuddio
1 Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon® Intel FPGA IP Overview
1.1 Dyfais Cymorth i Deuluoedd
2 Dogfennau / Adnoddau
2.1 Cyfeiriadau
3 Swyddi Cysylltiedig

Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon® Intel FPGA IP Overview

Mae'r Cleient Blwch Post gyda rhyngwyneb ffrydio Avalon® Intel® FPGA IP (Cleient Blwch Post gydag Avalon ST Client IP) yn darparu sianel gyfathrebu rhwng eich rhesymeg arferiad a'r rheolwr dyfais diogel (SDM). Gallwch ddefnyddio'r Cleient Blwch Post gydag Avalon ST IP i anfon pecynnau gorchymyn a derbyn pecynnau ymateb o fodiwlau ymylol SDM. Mae'r Cleient Blwch Post gydag Avalon ST IP yn diffinio swyddogaethau y mae'r SDM yn eu rhedeg.

Gall eich rhesymeg bersonol ddefnyddio'r sianel gyfathrebu hon i dderbyn gwybodaeth a chyrchu cof fflach o'r modiwlau ymylol canlynol:

  • Yr ID Sglodion
  • Y Synhwyrydd Tymheredd
  • Mae'r Voltage Synhwyrydd
  • Cwad cyfresol rhyngwyneb ymylol (SPI) cof fflach

Nodyn: Drwy gydol y canllaw defnyddiwr hwn, mae'r term Avalon ST yn talfyrru rhyngwyneb ffrydio neu IP Avalon.

Ffigur 1. Cleient Blwch Post gyda Dyluniad System Avalon ST IP
Cleient Blwch Post gyda Dyluniad System Avalon ST IP

Mae'r ffigur canlynol yn dangos cais lle mae'r Cleient Blwch Post gydag Avalon ST IP yn darllen yr ID Sglodion.

Ffigur 2. Cleient Blwch Post gydag Avalon ST IP yn Darllen ID Chip
Cleient Blwch Post gydag Avalon ST IP yn Darllen ID Chip

Dyfais Cymorth i Deuluoedd

Mae'r canlynol yn rhestru'r diffiniadau lefel cymorth dyfais ar gyfer IPs Intel FPGA:

  • Cefnogaeth ymlaen llaw - Mae'r IP ar gael i'w efelychu a'i lunio ar gyfer y teulu dyfais hwn. Mae modelau amseru yn cynnwys amcangyfrifon peirianyddol cychwynnol o oedi yn seiliedig ar wybodaeth gynnar ar ôl y cynllun. Gall y modelau amseru newid wrth i brofion silicon wella'r gydberthynas rhwng y modelau silicon gwirioneddol a'r amseru. Gallwch ddefnyddio'r IP hwn ar gyfer pensaernïaeth system ac astudiaethau defnyddio adnoddau, efelychu, pinio allan, asesiadau hwyrni system, asesiadau amseru sylfaenol (cyllidebu piblinellau), a strategaeth trosglwyddo I/O (lled llwybr data, dyfnder byrstio, masnach safonau I/O offs).
  • Cefnogaeth ragarweiniol - Mae'r IP yn cael ei wirio gyda modelau amseru rhagarweiniol ar gyfer y teulu dyfais hwn. Mae'r IP yn bodloni'r holl ofynion swyddogaethol, ond efallai ei fod yn dal i gael ei ddadansoddi amseru ar gyfer teulu'r dyfeisiau. Gellir ei ddefnyddio mewn dyluniadau cynhyrchu yn ofalus.
  • Cefnogaeth derfynol - Mae'r IP yn cael ei wirio gyda modelau amseru terfynol ar gyfer y teulu dyfais hwn. Mae'r IP yn bodloni'r holl ofynion swyddogaethol ac amseru ar gyfer y teulu dyfais a gellir ei ddefnyddio mewn dyluniadau cynhyrchu.

Tabl 1. Dyfais Cymorth i Deuluoedd

Teulu Dyfais Cefnogaeth
Intel Agilex™ Ymlaen llaw

Nodyn: Ni allwch efelychu Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP oherwydd bod yr IP yn derbyn yr ymatebion gan y SDM. I ddilysu'r IP hwn, mae Intel yn argymell eich bod yn perfformio gwerthusiad caledwedd.

Gwybodaeth Gysylltiedig
Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA Nodiadau Rhyddhau IP

Paramedrau

Enw Paramedr Gwerth Disgrifiad
Galluogi rhyngwyneb statws Ymlaen Pan fyddwch chi'n galluogi'r rhyngwyneb hwn, mae'r Cleient Blwch Post gyda rhyngwyneb ffrydio Avalon Intel FPGA IP yn cynnwys y signal command_status_invalid. Pan fydd command_status_invalid yn honni, rhaid i chi ailosod yr IP.

Rhyngwynebau
Mae'r ffigur canlynol yn dangos y Cleient Blwch Post gyda rhyngwynebau IP Intel FPGA Streaming Interface Avalon:

Ffigur 3. Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP Interfaces
Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP Interfaces

I gael rhagor o wybodaeth am ryngwynebau ffrydio Avalon, cyfeiriwch at Fanylebau Rhyngwyneb Avalon.
Gwybodaeth Gysylltiedig
Manylebau Rhyngwyneb Avalon

Cloc ac Ailosod Rhyngwynebau

Tabl 2. Cloc ac Ailosod Rhyngwynebau

Enw Arwydd Cyfeiriad Disgrifiad
yn_clk Mewnbwn Dyma'r cloc ar gyfer rhyngwynebau ffrydio Avalon. Yr amledd uchaf yn 250 MHz.
mewn_ailosod Mewnbwn Mae hwn yn ailosodiad uchel gweithredol. Dywedwch in_reset i ailosod y Cleient Blwch Post gyda rhyngwyneb ffrydio Avalon Intel FPGA IP (Cleient Blwch Post gydag Avalon ST IP). Pan fydd y signal in_reset yn honni, rhaid i'r SDM fflysio unrhyw weithgaredd sydd ar y gweill o'r Cleient Blwch Post ag Avalon ST IP. Mae'r SDM yn parhau i brosesu gorchmynion gan gleientiaid eraill.

Er mwyn sicrhau bod y Cleient Blwch Post gydag Avalon ST IP yn gweithredu'n gywir pan fydd y ddyfais yn mynd i mewn i fodd defnyddiwr, rhaid i'ch dyluniad gynnwys yr Ailosod Rhyddhau Intel FPGA IP i ddal yr ailosodiad nes bod ffabrig FPGA yn mynd i mewn i fodd defnyddiwr. Mae Intel yn argymell defnyddio cydamserydd ailosod wrth gysylltu ailosodiad defnyddiwr neu allbwn yr IP Reset Release i
porthladd ailosod y Cleient Blwch Post gydag Avalon ST IP. I weithredu'r cydamserydd ailosod, defnyddiwch yr Ailosod Pont Intel FPGA IP sydd ar gael yn y Dylunydd Llwyfan.

Nodyn: Am ganllawiau cyflymu IP a chysylltu yn y Dylunydd Llwyfan, cyfeiriwch at y Cydrannau Cyfathrebu a Gwesteiwr Gofynnol ar gyfer y Dyluniad Diweddaru System Anghysbell Exampgyda ffigur yng Nghanllaw Defnyddiwr Ffurfweddu Intel Agilex.

Rhyngwyneb Gorchymyn
Defnyddiwch ryngwyneb Avalon Streaming (Avalon ST) i anfon gorchmynion i'r SDM.

Tabl 3. Rhyngwyneb Gorchymyn

Enw Arwydd Cyfeiriad Disgrifiad
gorchymyn_yn barod Allbwn Mae'r Cleient Blwch Post gydag Avalon ST Intel FPGA IP yn honni command_ready pan fydd yn barod i dderbyn gorchmynion o'r cais. Y parod_latency yw 0 cylch. Gall y Cleient Blwch Post ag Avalon ST dderbyn command_data[31:0] yn yr un cylch ag y mae command_ready yn ei honni.
gorchymyn_ddilys Mewnbwn Mae'r signal command_valid yn honni bod command_data yn ddilys.
data_gorchymyn[31:0] Mewnbwn Mae'r bws command_data yn gyrru gorchmynion i'r SDM. Cyfeiriwch at Restr Gorchymyn a Disgrifiad am ddiffiniadau o'r gorchmynion.
gorchymyn_startofpacket Mewnbwn Mae'r command_startofpacket yn honni yn y cylch cyntaf o becyn gorchymyn.
gorchymyn_endofpacket Mewnbwn Mae'r command_endofpacket yn honni pecyn yn y cylch gorchymyn olaf.

Ffigur 4. Amseru ar gyfer Pecyn Gorchymyn Avalon ST
fig:m Pecyn Gorchymyn ST

Rhyngwyneb Ymateb
Mae'r SDM Avalon ST Client IP yn anfon ymatebion i'ch cais gan ddefnyddio'r rhyngwyneb ymateb.

Tabl 4. Rhyngwyneb Ymateb

Arwydd 5 Cyfeiriad Disgrifiad
ymateb_yn barod Mewnbwn Gall rhesymeg cymhwysiad haeru'r signal ymateb_parod pryd bynnag y mae'n gallu derbyn ymateb.
ymateb_ddilys Allbwn Mae'r SDM yn honni response_valid i ddangos bod data_ymateb yn ddilys.
data_ymateb[31:0] Allbwn Mae'r SDM yn gyrru ymateb_data i ddarparu'r wybodaeth y gofynnwyd amdani. Gair cyntaf yr ymateb yw pennawd sy'n nodi'r gorchymyn y mae'r SDM yn ei ddarparu. Cyfeirio at Rhestr Gorchymyn a Disgrifiad am ddiffiniadau o'r gorchmynion.
pecyn ymateb_startof Allbwn Mae'r response_startofpacket yn honni yn y cylch cyntaf o becyn ymateb.
pecyn ymateb_endof Allbwn Mae'r response_endofpacket yn honni yn y cylch olaf o becyn ymateb.

Ffigur 5. Amseru Pecyn Ymateb Avalon ST
Pecyn Ymateb Avalon ST

Rhyngwyneb Statws Gorchymyn

Tabl 5. Rhyngwyneb Statws Gorchymyn

Enw Arwydd Cyfeiriad Disgrifiad
gorchymyn_status_annilys Allbwn Mae'r command_status_invalid yn honni i nodi gwall. Mae'r signal hwn fel arfer yn honni nad yw hyd y gorchymyn a nodir ym mhennyn y gorchymyn yn cyfateb i hyd y gorchymyn a anfonwyd. Pan fydd command_status_invalid yn honni, rhaid i'ch rhesymeg cais fynnu in_reset i ailgychwyn y Cleient Blwch Post gyda rhyngwyneb ffrydio Avalon Intel FPGA IP.

Ffigur 6. Ailosod Ar ôl command_status_invalid Asserts
fig: command_status_invalid Asserts

Gorchmynion ac Ymatebion

Mae'r rheolwr gwesteiwr yn cyfathrebu â'r SDM gan ddefnyddio pecynnau gorchymyn ac ymateb trwy'r Cleient Blwch Post Intel FPGA IP.

Mae gair cyntaf y pecynnau gorchymyn ac ymateb yn bennawd sy'n darparu gwybodaeth sylfaenol am y gorchymyn neu'r ymateb.

Ffigur 7. Fformat Pennawd Gorchymyn ac Ymateb
fig: Fformat Pennawd Gorchymyn ac Ymateb

Nodyn: Rhaid i'r maes LENGTH ym mhennyn y gorchymyn gydweddu â hyd gorchymyn y gorchymyn cyfatebol.
Mae'r tabl canlynol yn disgrifio meysydd y gorchymyn pennawd.

Tabl 6 . Disgrifiad Pennawd Gorchymyn ac Ymateb

Pennawd Did Disgrifiad
Wedi'i gadw [31:28] Wedi'i gadw.
ID [27:24] ID y gorchymyn. Mae'r pennawd ymateb yn dychwelyd yr ID a nodir ym mhennyn y gorchymyn. Cyfeiriwch at Operation Commands am ddisgrifiadau gorchymyn.
0 [23] Wedi'i gadw.
HYD [22:12] Nifer geiriau'r dadleuon yn dilyn y pennawd. Mae'r IP yn ymateb gyda gwall os cofnodir nifer anghywir o eiriau o ddadleuon ar gyfer gorchymyn penodol.
Os oes diffyg cyfatebiaeth rhwng hyd y gorchymyn a nodir ym mhennyn y gorchymyn a nifer y geiriau a anfonwyd. Mae'r IP yn codi did 3 o'r Gofrestr Statws Ymyriad (COMMAND_INVALID) a rhaid ailosod Cleient y Blwch Post.
Wedi'i gadw [11] Wedi'i gadw. Rhaid ei osod i 0.
Cod Gorchymyn/Cod Gwall [10:0] Mae'r Cod Gorchymyn yn pennu'r gorchymyn. Mae'r Cod Gwall yn nodi a yw'r gorchymyn wedi llwyddo neu wedi methu.
Yn y pennawd gorchymyn, mae'r darnau hyn yn cynrychioli cod gorchymyn. Yn y pennawd ymateb, mae'r darnau hyn yn cynrychioli cod gwall. Os bydd y gorchymyn yn llwyddo, y Cod Gwall yw 0. Os bydd y gorchymyn yn methu, cyfeiriwch at y codau gwall a ddiffinnir yn y Ymatebion Cod Gwall.

Gorchmynion Ymgyrch

Ailosod Quad SPI Flash
Pwysig: Ar gyfer dyfeisiau Intel Agilex, rhaid i chi gysylltu'r fflach cyfresol neu'r pin ailosod fflach quad SPI i'r pin AS_nRST. Rhaid i'r SDM reoli'r ailosodiad QSPI yn llawn. Peidiwch â chysylltu'r pin ailosod SPI cwad ag unrhyw westeiwr allanol.

Tabl 7. Rhestr Gorchymyn a Disgrifiad

Gorchymyn Cod (Hecs) Hyd Gorchymyn (1) Hyd Ymateb (1) Disgrifiad
NOOP 0 0 0 Yn anfon ymateb statws OK.
GET_IDCODE 10 0 1 Mae’r ymateb yn cynnwys un ddadl sef y ddadl JTAG IDCODE ar gyfer y ddyfais
GET_CHIPID 12 0 2 Mae'r ymateb yn cynnwys gwerth CHIPID 64-did gyda'r gair lleiaf arwyddocaol yn gyntaf.
GET_USERCODE 13 0 1 Mae’r ymateb yn cynnwys un ddadl sef y J 32-didTAG USERCODE bod y llif didau cyfluniad yn ysgrifennu at y ddyfais.
GET_VOLTAGE 18 1 n(2) Mae'r GET_VOLTAGMae gan E gorchymyn un ddadl sef mwgwd did sy'n nodi'r sianeli i'w darllen. Mae did 0 yn pennu sianel 0, did 1 yn pennu sianel 1, ac ati.
Mae'r ymateb yn cynnwys dadl un gair ar gyfer pob did a osodwyd yn y mwgwd didau. Y cyftagMae e dychwelyd yn rhif pwynt sefydlog heb ei lofnodi gyda 16 did yn is na'r pwynt deuaidd. Am gynample, cyftage o 0.75V yn dychwelyd 0x0000C000. (3)
Mae gan ddyfeisiau Intel Agilex gyfrol sengltage synhwyrydd. O ganlyniad, mae'r ymateb bob amser yn un gair.
GET_ TYMHEREDD 19 1 n(4) Mae'r gorchymyn GET_TEMPERATURE yn dychwelyd tymheredd neu dymereddau'r ffabrig craidd neu leoliadau sianeli traws-dderbynnydd rydych chi'n eu nodi.

Ar gyfer dyfeisiau Intel Agilex, defnyddiwch y ddadl sensor_req i nodi'r lleoliadau. Mae'r sensor_req yn cynnwys y meysydd canlynol:

  • Darnau[31:28]: Wedi'i gadw.
  • Darnau[27:16]: Lleoliad Synhwyrydd. Yn pennu lleoliad y DDS.
  • Darnau[15:0]: Mwgwd synhwyrydd. Yn pennu'r synwyryddion i'w darllen ar gyfer lleoliad y synhwyrydd a nodir. Mae'r ymateb yn cynnwys un gair ar gyfer pob tymheredd y gofynnir amdano. Os caiff ei hepgor, mae'r gorchymyn yn darllen sianel 0. Mae'r did lleiaf arwyddocaol (lsb) yn cyfateb i synhwyrydd 0. Mae'r did mwyaf arwyddocaol (msb) yn cyfateb i sianel 15.

Mae'r tymheredd a ddychwelir yn werth sefydlog wedi'i lofnodi gydag 8 did yn is na'r pwynt deuaidd. Am gynampLe, mae tymheredd o 10 ° C yn dychwelyd 0x00000A00. Mae tymheredd -1.5 ° C yn dychwelyd 0xFFFFFE80.
Os yw'r mwgwd did yn nodi Lleoliad annilys, mae'r gorchymyn yn dychwelyd cod gwall sef unrhyw werth yn yr ystod 0x80000000 -0x800000FF.
Ar gyfer dyfeisiau Intel Agilex, cyfeiriwch at Ganllaw Defnyddwyr Rheoli Pŵer Intel Agilex i gael mwy o wybodaeth am synwyryddion tymheredd adeiladu i mewn lleol.
RSU_IMAGE_ DIWEDDARIAD 5C 2 0 Sbardunau ad-drefnu o'r ffynhonnell ddata a all fod naill ai'r ffatri neu ddelwedd cais.
parhad…
  1. Nid yw'r rhif hwn yn cynnwys y pennawd gorchymyn neu ymateb.
  2. Ar gyfer dyfeisiau Intel Agilex sy'n cefnogi darllen dyfeisiau lluosog, mae mynegai n yn cyfateb i nifer y sianeli rydych chi'n eu galluogi ar eich dyfais.
  3. Cyfeirier at y Canllaw Defnyddiwr Rheoli Pŵer Intel Agilex am ragor o wybodaeth am sianeli a lleoliadau synhwyrydd tymheredd.
  4. Mae mynegai n yn dibynnu ar nifer y masgiau synhwyrydd.
Gorchymyn Cod (Hecs) Hyd Gorchymyn (1) Hyd Ymateb (1) Disgrifiad
Mae'r gorchymyn hwn yn cymryd dadl 64-bit opsiynol sy'n nodi'r cyfeiriad data ailgyflunio yn y fflach. Wrth anfon y ddadl i'r IP, yn gyntaf byddwch yn anfon didau [31:0] ac yna didau [63:32]. Os na fyddwch yn darparu'r ddadl hon, tybir mai 0 yw ei gwerth.
  • Bit [31:0]: Cyfeiriad cychwyn delwedd rhaglen.
  • Bit [63:32]: Wedi'i gadw (ysgrifennwch fel 0).

Unwaith y bydd y ddyfais yn prosesu'r gorchymyn hwn, mae'n dychwelyd y pennawd ymateb i ymateb FIFO cyn iddo fynd ymlaen i ad-drefnu'r ddyfais. Sicrhewch fod y PC gwesteiwr neu'r rheolwr gwesteiwr yn stopio gwasanaethu ymyriadau eraill ac yn canolbwyntio ar ddarllen y data pennawd ymateb i nodi'r gorchymyn a gwblhawyd yn llwyddiannus. Fel arall, efallai na fydd y PC gwesteiwr neu'r rheolwr gwesteiwr yn gallu derbyn yr ymateb ar ôl i'r broses ailgyflunio ddechrau.
Unwaith y bydd y ddyfais yn symud ymlaen gyda'r ailgyflunio, collir y cysylltiad rhwng y gwesteiwr allanol a FPGA. Os ydych chi'n defnyddio PCIe yn eich dyluniad, mae angen i chi ail-rifo'r ddolen PCIe.
Pwysig: Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
RSU_GET_SPT 5A 0 4 Mae RSU_GET_SPT yn adalw lleoliad fflach cwad SPI ar gyfer y ddau dabl israniad y mae'r RSU yn eu defnyddio: SPT0 a SPT1.
Mae’r ymateb 4 gair yn cynnwys y wybodaeth ganlynol:
Gair Enw Disgrifiad
0 SPT0[63:32] Cyfeiriad SPT0 mewn fflach SPI quad.
1 SPT0[31:0]
2 SPT1[63:32] Cyfeiriad SPT1 mewn fflach SPI quad.
3 SPT1[31:0]
CONFIG_ STATUS 4 0 6 Yn adrodd statws yr ad-drefnu diwethaf. Gallwch ddefnyddio'r gorchymyn hwn i wirio'r statws cyfluniad yn ystod ac ar ôl cyfluniad. Mae’r ymateb yn cynnwys y wybodaeth ganlynol:
Gair Crynodeb Disgrifiad
0 Cyflwr Yn disgrifio'r gwall cyfluniad mwyaf diweddar. Yn dychwelyd 0 pan nad oes unrhyw wallau ffurfweddu.
Mae gan y maes gwall 2 faes:
  • 16 did uchaf: Cod gwall mawr.
  • 16 did is: Cod mân wall.

Cyfeiriwch at yr Atodiad: CONFIG_STATUS a Disgrifiadau Cod Gwall RSU_STATUS yn y Blwch Post Client Intel FPGA IP  Canllaw Defnyddiwr am ragor o wybodaeth.
1 Fersiwn Quartus Ar gael mewn fersiynau meddalwedd Intel Quartus® Prime rhwng 19.4 a 21.2, mae'r maes yn dangos:
  • Bit [31:28]: Mynegai o'r firmware neu gopi cadarnwedd penderfyniad a ddefnyddiwyd yn fwyaf diweddar. Gwerthoedd posibl yw 0, 1, 2, a 3.
  • Did [27:24]: Wedi'i gadw
  • Did [23:16]: Gwerth yw '0'
Ar gael yn fersiwn meddalwedd Intel Quartus Prime 21.3 neu ddiweddarach, mae'r fersiwn Quartus yn dangos:
  • Bit [31:28]: Mynegai o'r firmware neu gopi cadarnwedd penderfyniad a ddefnyddiwyd yn fwyaf diweddar. Gwerthoedd posibl yw 0, 1, 2, a 3.
  • Did [27:24]: Wedi'i gadw
  • Did [23:16]: Rhif rhyddhau Major Quartus
  • Did [15:8]: Rhif rhyddhau Minor Quartus
  • Did [7:0]: Rhif diweddariad Quartus

Am gynampLe, yn fersiwn meddalwedd Intel Quartus Prime 21.3.1, mae'r gwerthoedd canlynol yn cynrychioli'r niferoedd rhyddhau Quartus mawr a lleiaf, a rhif diweddaru Quartus:

  • Did [23:16] = 8'd21 = 8'h15
  • Did [15:8] = 8'd3 = 8'h3
  • Did [7:0] = 8'd1 = 8'h1
2 Statws pin
  • Did [31]: Gwerth allbwn cyfredol nSTATUS (gweithredol isel)
  • Did [30]: Gwerth mewnbwn nCONFIG wedi'i ganfod (isel gweithredol)
  • Did [29:8]: Wedi'i gadw
  • Did [7:6]: Ffynhonnell cloc ffurfweddu
    • 01 = Osgiliadur mewnol
    • 10 = OSC_CLK_1
  • Did [5:3]: Wedi'i gadw
  • Did [2:0]: Y gwerth MSEL ar bŵer i fyny
3 Statws swyddogaeth meddal Yn cynnwys gwerth pob un o'r swyddogaethau meddal, hyd yn oed os nad ydych wedi neilltuo'r swyddogaeth i bin SDM.
  • Did [31:6]: Wedi'i gadw
  • Did [5] : HPS_WARMRESET
  • Did [4]: ​​HPS_COLDRESET
  • Did [3]: SEU_ERROR
  • Did [2]: CVP_DONE
  • Did [1]: INIT_DONE
  • Did [0]: CONF_DONE
4 Gwall lleoliad Yn cynnwys lleoliad y gwall. Yn dychwelyd 0 os nad oes gwallau.
5 Manylion gwall Yn cynnwys manylion y gwall. Yn dychwelyd 0 os nad oes gwallau.
RSU_STATUS 5B 0 9 Yn adrodd am statws uwchraddio'r system bell gyfredol. Gallwch ddefnyddio'r gorchymyn hwn i wirio'r statws cyfluniad yn ystod y ffurfweddiad ac ar ôl iddo gael ei gwblhau. Mae'r gorchymyn hwn yn dychwelyd yr ymatebion canlynol:
Gair Crynodeb Disgrifiad

(Parhau….)
  1. Nid yw'r rhif hwn yn cynnwys y pennawd gorchymyn neu ymateb
0-1 Delwedd gyfredol Flash gwrthbwyso delwedd y rhaglen sy'n rhedeg ar hyn o bryd.
2-3 Delwedd yn methu Flash gwrthbwyso o'r flaenoriaeth uchaf yn methu delwedd cais. Os oes delweddau lluosog ar gael mewn cof fflach, mae'n storio gwerth y ddelwedd gyntaf a fethodd. Mae gwerth o bob 0 yn dangos dim delweddau sy'n methu. Os nad oes delweddau sy'n methu, nid yw gweddill geiriau'r wybodaeth statws yn storio gwybodaeth ddilys.
Nodyn:Nid yw mantais gynyddol ar nCONFIG i ail-ffurfweddu o ASx4, yn clirio'r maes hwn. Dim ond pan fydd y Cleient Blwch Post yn derbyn gorchymyn RSU_IMAGE_UPDATE newydd ac yn ffurfweddu'n llwyddiannus o'r ddelwedd diweddaru y mae gwybodaeth am ddelwedd sy'n methu yn diweddaru.
4 Cyflwr Cod methiant y ddelwedd sy'n methu. Mae dwy ran i'r maes gwall:
  • Bit [31:16]: Cod gwall mawr
  • Bit [15:0]: Cod gwall bach Yn dychwelyd 0 am ddim methiannau. Cyfeirio at

Atodiad: CONFIG_STATUS a RSU_STATUS Disgrifiadau Cod Gwall yn y Blwch Post Client Canllaw Defnyddiwr IP Intel FPGA am ragor o wybodaeth.
5 Fersiwn Fersiwn rhyngwyneb RSU a ffynhonnell gwall.
Am ragor o wybodaeth, cyfeiriwch at Statws RSU a Chodau Gwallau adran yn y Canllaw Defnyddiwr Diweddaru System Anghysbell Prosesydd Caled.
6 Gwall lleoliad Yn storio lleoliad gwall y ddelwedd sy'n methu. Yn dychwelyd 0 am ddim gwallau.
7 Manylion gwall Yn storio'r manylion gwall ar gyfer y ddelwedd sy'n methu. Yn dychwelyd 0 os nad oes gwallau.
8 Rhifydd ailgynnig delwedd gyfredol Cyfrif nifer yr ailgeisiadau y ceisiwyd eu gwneud ar gyfer y ddelwedd gyfredol. Mae'r cownter yn 0 i ddechrau. Mae'r rhifydd wedi'i osod i 1 ar ôl yr ailgynnig cyntaf, yna 2 ar ôl ailgynnig.
Nodwch y nifer uchaf o ailgeisiadau yn eich Gosodiadau Intel Quartus Prime File (.qsf). Y gorchymyn yw: set_global_assignment -name RSU_MAX_RETRY_COUNT 3. Gwerthoedd dilys ar gyfer y rhifydd MAX_RETRY yw 1-3. Y nifer gwirioneddol o ailgeisiadau sydd ar gael yw MAX_RETRY -1
Ychwanegwyd y maes hwn yn fersiwn 19.3 o feddalwedd Intel Quartus Prime Pro Edition.
parhad…
  1. Nid yw'r rhif hwn yn cynnwys y pennawd gorchymyn neu ymateb.
RSU_NOTIFY 5D 1 0 Yn clirio'r holl wybodaeth gwall yn yr ymateb RSU_STATUS ac yn ailosod y rhifydd ailgynnig. Mae gan y ddadl un gair y meysydd canlynol:
  • 0x00050000: Clirio'r cownter ailosod cyfredol. Mae ailosod y rhifydd ailgynnig cyfredol yn gosod y rhifydd yn ôl i sero, fel pe bai'r ddelwedd gyfredol wedi'i llwytho'n llwyddiannus am y tro cyntaf.
  • 0x00060000: Gwybodaeth statws gwall clir.
  • Mae'r holl werthoedd eraill wedi'u cadw.

Nid yw'r gorchymyn hwn ar gael cyn fersiwn 19.3 o feddalwedd Intel Quartus Prime Pro Edition.
QSPI_OPEN 32 0 0 Yn gofyn am fynediad unigryw i'r SPI cwad. Rydych yn cyhoeddi'r cais hwn cyn unrhyw geisiadau QSPI eraill. Mae'r SDM yn derbyn y cais os nad yw'r SPI cwad yn cael ei ddefnyddio ac nad yw'r SDM yn ffurfweddu'r ddyfais.
Yn dychwelyd yn iawn os yw'r SDM yn caniatáu mynediad.
Mae'r SDM yn rhoi mynediad unigryw i'r cleient gan ddefnyddio'r blwch post hwn. Ni all cleientiaid eraill gael mynediad i'r SPI cwad nes bod y cleient gweithredol yn ildio mynediad gan ddefnyddio'r gorchymyn QSPI_CLOSE.
Nid yw mynediad i'r dyfeisiau cof fflach cwad SPI trwy unrhyw IP cleient blwch post ar gael yn ddiofyn mewn dyluniadau sy'n cynnwys y HPS, oni bai eich bod yn analluogi'r QSPI yng nghyfluniad meddalwedd HPS.
Pwysig: Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_CLOSE 33 0 0 Yn cau'r mynediad unigryw i'r rhyngwyneb SPI cwad.
Pwysig:Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_SET_CS 34 1 0 Yn pennu un o'r dyfeisiau SPI cwad sydd ynghlwm trwy'r llinellau dewis sglodion. Mae'n cymryd dadl un gair fel y disgrifir isod
  • Didau[31:28]: Dyfais fflach i'w dewis. Cyfeiriwch at y wybodaeth isod am y gwerth sy'n cyfateb i'r pinnau nCSO[0:3]
    • Mae Gwerth 4'h0000 yn dewis y fflach sy'n cyfateb i nCSO[0].
    • Mae Gwerth 4'h0001 yn dewis y fflach sy'n cyfateb i nCSO[1].
    • Mae Gwerth 4'h0002 yn dewis y fflach sy'n cyfateb i nCSO[2].
    • Gwerth 4'h0003 yn dewis y fflach sy'n cyfateb i nCSO[3].
  • Darnau[27:0]: Wedi'u cadw (ysgrifennwch fel 0).

Nodyn: Mae dyfeisiau Intel Agilex neu Intel Stratix® 10 yn cefnogi un ddyfais cof fflach AS x4 ar gyfer cyfluniad UG o ddyfais SPI cwad sy'n gysylltiedig â nCSO[0]. Ar ôl i'r ddyfais fynd i mewn i fodd defnyddiwr, gallwch ddefnyddio hyd at bedwar atgof fflach AS x4 i'w defnyddio gydag IP Cleient Blwch Post neu HPS fel storfa data. Gall IP Cleient TheMailbox neu HPS ddefnyddio nCSO[3:0] i gael mynediad at ddyfeisiau SPI cwad.
Mae'r gorchymyn hwn yn ddewisol ar gyfer cynllun cyfluniad AS x4, mae'r llinell ddewis sglodion yn dilyn y gorchymyn QSPI_SET_CS diwethaf a weithredwyd neu'n rhagosod i nCSO[0] ar ôl y ffurfweddiad AS x4. Mae'r JTAG mae cynllun cyfluniad yn gofyn am weithredu'r gorchymyn hwn i gyrchu'r fflach QSPI sy'n cysylltu'r pinnau SDM_IO.
Mae mynediad i'r dyfeisiau cof fflach QSPI gan ddefnyddio pinnau SDM_IO ar gael ar gyfer y cynllun cyfluniad AS x4 yn unig, JTAG cyfluniad, a dyluniad a luniwyd ar gyfer cyfluniad AS x4. Ar gyfer cynllun cyfluniad rhyngwyneb ffrydio Avalon (Avalon ST), rhaid i chi gysylltu atgofion fflach QSPI â phiniau GPIO.
parhad…
  1. Nid yw'r rhif hwn yn cynnwys y pennawd gorchymyn neu ymateb
Pwysig: Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_READ 3A 2 N Yn darllen y ddyfais SPI cwad sydd ynghlwm. Y maint trosglwyddo mwyaf yw 4 cilobeit (KB) neu 1024 o eiriau.
Mae'n cymryd dwy ddadl:
  • Cyfeiriad fflach cwad SPI (un gair). Rhaid i'r cyfeiriad gael ei alinio â geiriau. Mae'r ddyfais yn dychwelyd y cod gwall 0x1 ar gyfer cyfeiriadau heb eu halinio.
  • Nifer y geiriau i'w darllen (un gair).

Pan fydd yn llwyddiannus, mae'n dychwelyd yn iawn ac yna'r data darllen o'r ddyfais SPI cwad. Mae ymateb methiant yn dychwelyd cod gwall.
Ar gyfer darlleniad rhannol lwyddiannus, mae'n bosibl y bydd QSPI_READ yn dychwelyd y statws OK ar gam.
Nodyn: Ni allwch redeg y gorchymyn QSPI_READ tra bod ffurfweddiad dyfais ar y gweill.
Pwysig:Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_WRITE 39 2+N 0 Yn ysgrifennu data i'r ddyfais SPI cwad. Y maint trosglwyddo mwyaf yw 4 cilobeit (KB) neu 1024 o eiriau.
Mae'n cymryd tair dadl:
  • Y cyfeiriad fflach gwrthbwyso (un gair). Rhaid i'r cyfeiriad ysgrifennu fod wedi'i alinio â geiriau.
  • Nifer y geiriau i'w hysgrifennu (un gair).
  • Y data i'w ysgrifennu (un gair neu fwy). Mae ysgrifennu llwyddiannus yn dychwelyd y cod ymateb OK.

I baratoi cof ar gyfer ysgrifennu, defnyddiwch y gorchymyn QSPI_ERASE cyn rhoi'r gorchymyn hwn.
Nodyn: Ni allwch redeg y gorchymyn QSPI_WRITE tra bod ffurfweddiad dyfais ar y gweill.
Pwysig:Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_ERASE 38 2 0 Yn dileu sector 4/32/64 KB o'r ddyfais SPI cwad. Mae'n cymryd dwy ddadl:
  • Gwrthbwyso'r cyfeiriad fflach i ddechrau'r dileu (un gair). Yn dibynnu ar nifer y geiriau i'w dileu, rhaid i'r cyfeiriad cychwyn fod fel a ganlyn:
    • 4 KB wedi'i alinio os yw geiriau rhif i'w dileu yn 0x400
    • 32 KB wedi'i alinio os yw geiriau rhif i'w dileu yn 0x2000
    • 64 KB wedi'i alinio os yw geiriau rhif i'w dileu yn 0x4000 Yn dychwelyd gwall ar gyfer cyfeiriadau heb eu halinio 4/32/64 KB.
  • Mae nifer y geiriau i'w dileu wedi'i nodi mewn lluosrifau o:
    • 0x400 i ddileu 4 KB (100 gair) o ddata. Yr opsiwn hwn yw'r maint dileu lleiaf.
    • 0x2000 i ddileu 32 KB (500 gair) o ddata
    • 0x4000 i ddileu 64 KB (1000 gair) o ddata Mae dilead llwyddiannus yn dychwelyd y cod ymateb OK.

Pwysig:Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_READ_ DEVICE_REG 35 2 N Yn darllen cofrestri o'r ddyfais SPI cwad. Yr uchafswm a ddarllenir yw 8 beit. Mae'n cymryd dwy ddadl:
  • Yr opcode ar gyfer y gorchymyn darllen.
  • Nifer y beit i'w darllen.
parhad…
  1. Nid yw'r rhif hwn yn cynnwys y pennawd gorchymyn neu ymateb.
Mae darlleniad llwyddiannus yn dychwelyd y cod ymateb OK ac yna'r data a ddarllenwyd o'r ddyfais. Mae'r datganiad data darllen mewn lluosog o 4 beit. Os nad yw'r beit i'w ddarllen yn lluosrif union o 4 beit, caiff ei badio â lluosrif o 4 beit tan ffin y gair nesaf a'r gwerth did wedi'i padio yw sero.
Pwysig: Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_WRITE_ DEVICE_REG 36 2+N 0 Yn ysgrifennu at gofrestrau'r SPI cwad. Yr uchafswm ysgrifennu yw 8 beit. Mae'n cymryd tair dadl:
  • Yr opcode ar gyfer y gorchymyn ysgrifennu.
  • Nifer y beit i'w hysgrifennu.
  • Y data i'w ysgrifennu.

I gyflawni dileu sector neu ddileu is-sector, rhaid i chi nodi'r cyfeiriad fflach cyfresol yn y gorchymyn beit mwyaf arwyddocaol (MSB) i'r gorchymyn beit lleiaf arwyddocaol (BGLl) fel y canlynol.ample yn darlunio.
I ddileu sector o fflach Micron 2 gigabit (Gb) yn y cyfeiriad 0x04FF0000 gan ddefnyddio'r gorchymyn QSPI_WRITE_DEVICE_REG, ysgrifennwch y cyfeiriad fflach yn MSB i orchymyn LSB fel y dangosir yma:
Pennawd: 0x00003036 Opcode: 0x000000DC
Nifer y beit i'w hysgrifennu: 0x00000004 Cyfeiriad fflach: 0x0000FF04
Mae ysgrifennu llwyddiannus yn dychwelyd y cod ymateb OK. Mae'r gorchymyn hwn yn padio data nad yw'n lluosrif o 4 beit i ffin y gair nesaf. Mae'r gorchymyn yn padio'r data gyda sero.
Pwysig:Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.
QSPI_SEND_ DEVICE_OP 37 1 0 Yn anfon opcode gorchymyn i'r SPI cwad. Yn cymryd un ddadl:
  • Yr opcode i anfon y ddyfais SPI quad.

Mae gorchymyn llwyddiannus yn dychwelyd y cod ymateb OK.
Pwysig:Wrth ailosod SPI cwad, rhaid i chi ddilyn y cyfarwyddiadau a nodir yn Ailosod Quad SPI Flash ar dudalen 9.

Ar gyfer disgrifiadau cod gwall mawr a bach CONFIG_STATUS a RSU_STATUS, cyfeiriwch at Atodiad: CONFIG_STATUS a Disgrifiadau Cod Gwall RSU_STATUS yn y Blwch Post Canllaw Defnyddiwr IP Cleient Intel FPGA IP.
Gwybodaeth Gysylltiedig

Ymatebion Cod Gwall

Tabl 8. Codau Gwall

Gwerth (Hecs) Ymateb Cod Gwall Disgrifiad
0 OK Yn nodi bod y gorchymyn wedi'i gwblhau'n llwyddiannus.
Gall gorchymyn ddychwelyd y statws OK yn anghywir os yw gorchymyn, fel
Mae QSPI_READ yn rhannol lwyddiannus.
1 INVALID_COMMAND Yn dangos na all y ROM cychwyn sydd wedi'i lwytho ar hyn o bryd ddadgodio nac adnabod y cod gorchymyn.
3 UNKNOWN_COMMAND Yn nodi na all y firmware sydd wedi'i lwytho ar hyn o bryd ddadgodio'r cod gorchymyn.
4 INVALID_COMMAND_ PARAMETERS Yn dangos bod y gorchymyn wedi'i fformatio'n anghywir. Am gynample, nid yw'r gosodiad maes hyd yn y pennawd yn ddilys.
6 COMMAND_INVALID_ON_ SOURCE Yn dangos bod y gorchymyn yn dod o ffynhonnell nad yw wedi'i alluogi ar ei chyfer.
8 CLIENT_ID_NO_MATCH Yn dangos na all ID y Cleient gwblhau'r cais i gau'r mynediad unigryw i Quad SPI. Nid yw'r ID Cleient yn cyfateb y cleient presennol â'r mynediad unigryw presennol i quad SPI.
9 INVALID_ADDRESS Mae'r cyfeiriad yn annilys. Mae'r gwall hwn yn nodi un o'r amodau canlynol:
  • Cyfeiriad heb ei alinio
  • Problem ystod cyfeiriad
  • Problem caniatâd darllen
  • Gwerth dethol sglodyn annilys, yn dangos gwerth o fwy na 3
  • Cyfeiriad annilys yn achos RSU
  • Gwerth mwgwd did annilys ar gyfer GET_VOLTAGE gorchymyn
  • Dewisiad tudalen annilys ar gyfer gorchymyn GET_TEMPERATURE
A AUTHENTICATION_FAIL Yn dynodi methiant dilysu llofnod bitstream y ffurfweddiad.
B AMSERLEN Mae'r gwall hwn yn dynodi amser rhydd oherwydd yr amodau canlynol:
  • Gorchymyn
  • Aros am weithrediad QSPI_READ i'w gwblhau
  • Aros am y darlleniad tymheredd y gofynnwyd amdano gan un o'r synwyryddion tymheredd. Gall nodi gwall caledwedd posibl yn y synhwyrydd tymheredd.
C HW_NOT_READY Mae'n nodi un o'r amodau canlynol:
  • Nid yw'r caledwedd yn barod. Gall nodi naill ai problem cychwyn neu ffurfweddu. Gall y caledwedd gyfeirio at quad SPI.
  • Ni ddefnyddir delwedd RSU i ffurfweddu'r FPGA.
D HW_ERROR Yn nodi bod y gorchymyn wedi'i gwblhau'n aflwyddiannus oherwydd gwall caledwedd na ellir ei adennill.
80 – 8F COMMAND_SPECIFIC_ ERROR Yn dynodi gwall gorchymyn penodol oherwydd gorchymyn SDM a ddefnyddiwyd gennych.
SDM

Gorchymyn

 Enw Gwall Cod gwall Disgrifiad
GET_CHIPID EFUSE_SYSTEM_ FAILURE 0x82 Yn dangos bod pwyntydd storfa eFuse yn annilys.
QSPI_OPEN/ QSPI_CLOSE/ QSPI_SET_CS/

QSPI_READ_D EVICE_REG/

 QSPI_HW_ERROR 0x80 Yn dynodi gwall cof fflach QSPI. Mae'r gwall hwn yn nodi un o'r amodau canlynol:
QSPI_WRITE_ DEVICE_REG/

QSPI_SEND_D EVICE_OP/

QSPI_READ
  • Mae sglodyn fflach QSPI dewis problem gosod
  • Problem cychwyniad fflach QSPI
  • Problem ailosod fflach QSPI
  • Problem diweddaru gosodiadau fflach QSPI
QSPI_ALREADY_ AGOR 0x81 Yn dangos bod mynediad unigryw'r cleient i fflach QSPI trwy orchymyn QSPI_OPEN eisoes ar agor.
100 NOT_CONFIGURED Yn dangos nad yw'r ddyfais wedi'i ffurfweddu.
1FF ALT_SDM_MBOX_RESP_ DEVICE_ BUSY Yn dangos bod y ddyfais yn brysur oherwydd yr achosion defnydd canlynol:
  • RSU: Nid yw cadarnwedd yn gallu trosglwyddo i fersiwn wahanol oherwydd gwall mewnol.
  • HPS: Mae HPS yn brysur pan fydd yn y broses ad-drefnu HPS neu ailosodiad oer HPS.
2FF ALT_SDM_MBOX_RESP_NO _ VALID_RESP_AVAILABLE Yn dangos nad oes ymateb dilys ar gael.
3FF ALT_SDM_MBOX_RESP_ ERROR Gwall Cyffredinol.

Adfer Cod Gwall
Mae'r tabl isod yn disgrifio camau posibl i adennill o god gwall. Mae adferiad gwall yn dibynnu ar achos defnydd penodol.
Tabl 9. Adfer Cod Gwall ar gyfer Codau Gwall hysbys

Gwerth Ymateb Cod Gwall Adfer Cod Gwall
4 INVALID_COMMAND_ PARAMETERS Ail-anfon pennyn neu bennawd y gorchymyn gyda dadleuon gyda pharamedrau wedi'u cywiro.
Am gynample, sicrhewch fod y gosodiad maes hyd yn y pennawd yn cael ei anfon gyda'r gwerth cywir.
6 COMMAND_INVALID_ ON_SOURCE Ail-anfonwch y gorchymyn o ffynhonnell ddilys fel JTAG, HPS, neu ffabrig craidd.
8 CLIENT_ID_NO_MATCH Arhoswch i'r cleient a agorodd y mynediad i quad SPI i gwblhau ei fynediad ac yna'n cau'r mynediad unigryw i quad SPI.
9 INVALID_ADDRESS Camau adfer gwallau posibl:
Ar gyfer GET_VOLTAGE gorchymyn: Anfonwch orchymyn gyda mwgwd did dilys.
Ar gyfer gorchymyn GET_TEMPERATURE: Anfon gorchymyn gyda lleoliad synhwyrydd dilys a mwgwd synhwyrydd.
Ar gyfer gweithrediad QSPI:
  • Anfon gorchymyn gyda dewis sglodion dilys.
  • Anfon gorchymyn gyda chyfeiriad fflach QSPI dilys.

Ar gyfer RSU: Anfonwch orchymyn gyda chyfeiriad cychwyn dilys delwedd neu raglen y ffatri.
B AMSERLEN Camau adfer posibl:

Ar gyfer gorchymyn GET_TEMPERATURE: Ceisiwch anfon y gorchymyn eto. Os bydd y broblem yn parhau, ail-ffurfweddwch neu gylchredwch y ddyfais.

Ar gyfer gweithrediad QSPI: Gwiriwch uniondeb signal rhyngwynebau QSPI a cheisio gorchymyn eto.

Ar gyfer gweithrediad ailgychwyn HPS: Ceisiwch anfon y gorchymyn eto.
C HW_NOT_READY Camau adfer posibl:

Ar gyfer gweithrediad QSPI: Ail-ffurfweddwch y ddyfais trwy ffynhonnell. Sicrhewch fod yr IP a ddefnyddir i adeiladu eich dyluniad yn caniatáu mynediad i'r fflach QSPI.

Ar gyfer RSU: Ffurfweddwch y ddyfais gyda delwedd RSU.
80 QSPI_HW_ERROR Gwiriwch uniondeb signal rhyngwyneb QSPI a sicrhau nad yw'r ddyfais QSPI yn cael ei niweidio.
81 QSPI_ALREADY_OPEN Mae'r cleient eisoes wedi agor QSPI. Parhewch â'r llawdriniaeth nesaf.
82 EFUSE_SYSTEM_FAILURE Ceisiwch ailgyflunio neu gylchred pŵer. Os bydd gwall yn parhau ar ôl ad-drefnu neu gylchred pŵer, efallai y bydd y ddyfais yn cael ei niweidio ac yn anadferadwy.
100 NOT_CONFIGURED Anfonwch ffrwd did sy'n ffurfweddu'r HPS.
1FF ALT_SDM_MBOX_RESP_ DEVICE_ BUSY Camau adfer gwallau posibl:

Ar gyfer gweithrediad QSPI: Arhoswch am gyfluniad parhaus neu gleient arall i gwblhau gweithrediad.

Ar gyfer RSU: Ail-ffurfweddu dyfais i adennill o wall mewnol.

Ar gyfer gweithrediad ailgychwyn HPS: Arhoswch am ailgyflunio trwy HPS neu HPS Cold Reset i'w gwblhau.

Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP Archifau Dogfen Canllaw Defnyddwyr

Am y fersiynau diweddaraf a blaenorol o'r canllaw defnyddiwr hwn, cyfeiriwch at Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Canllaw Defnyddiwr IP Intel FPGA. Os nad yw fersiwn IP neu feddalwedd wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn IP neu feddalwedd blaenorol yn berthnasol.

Mae fersiynau IP yr un fath â fersiynau meddalwedd Intel Quartus Prime Design hyd at v19.1. O fersiwn meddalwedd Intel Quartus Prime Design 19.2 neu ddiweddarach, mae gan creiddiau IP gynllun fersiwn IP newydd.

Hanes Adolygu Dogfennau ar gyfer y Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Canllaw Defnyddiwr IP Intel FPGA

Fersiwn y Ddogfen Fersiwn Intel Quartus Prime Fersiwn IP Newidiadau
2022.09.26 22.3 1.0.1 Wedi gwneud y newidiadau canlynol:
  • Wedi diweddaru'r GET_VOLTAGE rhes gorchymyn yn y

Tabl Gorchymyn Rhestr a Disgrifiad.

  • Ychwanegwyd nodyn at Table Device Cymorth i Deuluoedd.
  • Diwygiedig QSPI_SET_CS disgrifiad gorchymyn yn y tabl Rhestr Gorchymyn a Disgrifiad.
2022.04.04 22.1 1.0.1 Wedi diweddaru'r Rhestr Gorchymyn a thabl Disgrifiad.
  • Disgrifiad statws pin wedi'i ddiweddaru ar gyfer y gorchymyn CONFIG_STATUS.
  • Wedi dileu'r gorchymyn REBOOT_HPS.
2021.10.04 21.3 1.0.1 Wedi gwneud y newid canlynol:
  • Diwygiedig Rhestr Gorchymyn a Disgrifiad bwrdd. Disgrifiad wedi'i ddiweddaru ar gyfer:
    • CONFIG_STATUS
    • RSU_STATUS
2021.06.21 21.2 1.0.1 Wedi gwneud y newidiadau canlynol:
  • Diwygiedig Rhestr Gorchymyn a Disgrifiad bwrdd. Disgrifiad wedi'i ddiweddaru ar gyfer:
    • RSU_STATUS
    • QSPI_OPEN
    • QSPI_SET_CS
    • QSPI_ERASE
2021.03.29 21.1 1.0.1 Wedi gwneud y newidiadau canlynol:
  • Disgrifiad RSU_IMAGE_UPDATE diwygiedig yn y Rhestr Gorchymyn a Disgrifiad bwrdd.
  • Ailstrwythuro Gorchmynion Ymgyrch. Wedi dileu disgrifiadau cod gwall mawr a bach ar gyfer y gorchmynion CONFIG_STATUS ac RSU_STATUS. Mae'r codau gwall mawr a bach bellach wedi'u dogfennu fel atodiad yn y Canllaw Defnyddiwr IP Cleient Blwch Post Intel FPGA.
2020.12.14 20.4 1.0.1 Wedi gwneud y newidiadau canlynol:
  • Ychwanegwyd nodyn pwysig am ailosod fflach QSPI yn y Gorchmynion Ymgyrch pwnc.
  • Diweddarwyd y Rhestr Gorchymyn a Disgrifiad bwrdd:
    • Disgrifiad gorchymyn GET_TEMPERATURE diwygiedig.
    • Disgrifiad gorchymyn RSU_IMAGE_UPDATE diwygiedig.
  • Ychwanegwyd testun am ailosod fflach QSPI.
  • Ychwanegwyd testun yn disgrifio ymddygiad rhwng y gwesteiwr allanol a FPGA.
  • Testun wedi'i dynnu: Yn dychwelyd ymateb di-sero os yw'r ddyfais eisoes yn prosesu gorchymyn ffurfweddu.
    • Disgrifiadau QSPI_WRITE a QSPI_READ wedi'u diweddaru i nodi mai'r maint trosglwyddo mwyaf yw 4 kilobeit neu 1024 o eiriau.
    • Hyd ymateb cywir o 1 i 0 ar gyfer y QSPI_OPEN, QSPI_CLOSE a QSPI_SET_CS gorchymyn.
    • Disgrifiadau diwygiedig QSPI_OPEN, QSPI_WRITE, QSPI_READ_DEVICE_REG, a QSPI_WRITE_DEVICE_REG.
    • Ychwanegwyd gorchymyn newydd: REBOOT_HPS.
  • Ychwanegwyd pwnc newydd: Adfer Cod Gwall.
2020.10.05 20.3 1.0.1
  • Wedi newid teitl y canllaw defnyddiwr hwn o Blwch Post Avalon Ffrydio Rhyngwyneb Cleient Canllaw Defnyddiwr IP Intel FPGA i Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Canllaw Defnyddiwr IP Intel FPGA oherwydd y newid enw IP yn y Intel Quartus Prime IP Catalog.
  • Diweddaru'r holl enghreifftiau enw IP yn fyd-eang.
  • Disgrifiad gorchymyn GET TEMPERATURE diwygiedig ar gyfer dyfeisiau Intel Agilex yn y Rhestr Gorchymyn a Disgrifiad bwrdd.
  • Ychwanegwyd argymhelliad am y cydamserydd ailosod yn y Cloc ac Ailosod Rhyngwynebau bwrdd.
  • Diweddarwyd y Codau Gwall bwrdd. Ychwanegwyd ymatebion cod gwall newydd:
    • HW_ERROR
    • COMMAND_SPECIFIC_ERROR
  • Wedi tynnu'r Lleoliadau Synhwyrydd Tymheredd pwnc. Mae'r wybodaeth synhwyrydd tymheredd ar gael yn y Canllaw Defnyddiwr Rheoli Pŵer Intel Agilex.
2020.06.30 20.2 1.0.0
  • Wedi newid teitl y canllaw defnyddiwr hwn o Blwch Post Avalon ST Canllaw Defnyddiwr IP Cleient Intel FPGA i Blwch Post Avalon Ffrydio Rhyngwyneb Cleient Canllaw Defnyddiwr IP Intel FPGA.
  • Teitl y pwnc wedi'i ailenwi Pennawd Gorchymyn ac Ymateb i Gorchmynion ac Ymatebion.
  • Disgrifiadau ID, HYD, a Chod Gorchymyn/Cod Gwall diwygiedig yn y Disgrifiad Pennawd Gorchymyn ac Ymateb bwrdd.
  • Teitl y pwnc wedi'i ailenwi Gorchmynion a Gefnogir i Gorchmynion Ymgyrch.
  • Wedi diwygio'r disgrifiad gorchmynion canlynol yn y Rhestr Gorchymyn a Disgrifiad bwrdd:
    • GET_TEMPERATURE
    • RSU_STATUS
    • QSPI_SET_CS
  • Teitl y pwnc wedi'i ailenwi Codau Gwall i Ymatebion Cod Gwall.
  • Wedi tynnu gorchymyn UNKNOWN_BR o'r Cod Gwall bwrdd.
2020.04.13 20.1 1.0.0 Wedi gwneud y newidiadau canlynol:
  • Ychwanegwyd gwybodaeth am y synwyryddion tymheredd ar gyfer y gorchymyn GET_TEMPERATURE, gan gynnwys ffigurau sy'n dangos lleoliadau YDDS.
  • Ychwanegwyd gorchymyn RSU_NOTIFY yn y Rhestr Cod Gorchymyn a Disgrifiad bwrdd.
  • Diweddarwyd y Codau Gwall bwrdd:
    • Wedi'i hailenwi'n INVALID_COMMAND_PARAMETERS i INVALID_LENGTH.
    • Wedi newid gwerth hecs COMMAND_INVALID_ON_SOURCE o 5 i 6.
    • Wedi newid gwerth hecs CLIENT_ID_NO_MATCH o 6 i 8.
    • Wedi newid gwerth hecs INVALID_ADDRESS o 7 i 9.
    • Ychwanegwyd gorchymyn AUTHENTICATION_FAIL.
    • Wedi newid gwerth hecs TIMEOUT o 8 i B.
    • Wedi newid gwerth hecs HW_NOT_READY o 9 i C.
2019.09.30 19.3 1.0.0 Rhyddhad cychwynnol.

 Am adborth, ewch i:  FPGAtechdocfeedback@intel.com

 

Dogfennau / Adnoddau

Cleient Blwch Post intel gyda Rhyngwyneb Ffrydio Avalon FPGA IP [pdfCanllaw Defnyddiwr
Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon FPGA IP, Cleient Blwch Post, Rhyngwyneb Ffrydio Avalon FPGA IP

Cyfeiriadau

Swyddi Cysylltiedig

Gadael sylw

Ni fydd eich cyfeiriad e-bost yn cael ei gyhoeddi. Mae meysydd gofynnol wedi'u marcio *