ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ample

ತ್ವರಿತ ಪ್ರಾರಂಭ ಮಾರ್ಗದರ್ಶಿ

F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ Intel® FPGA IP ಕೋರ್ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ. ಒಂದು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸ ಮಾಜಿampಸಂಕಲನ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ಪರೀಕ್ಷೆಯನ್ನು ಬೆಂಬಲಿಸುವ le ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ® ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.4 ನಲ್ಲಿ ಲಭ್ಯವಿರುತ್ತದೆ. ನೀವು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಿದಾಗ ಮಾಜಿample, ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸುತ್ತದೆ fileವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಲು, ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ಪರೀಕ್ಷಿಸಲು ರು ಅಗತ್ಯ.
ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಮತ್ತು ವಿನ್ಯಾಸ ಮಾಜಿampಲೆ F-ಟೈಲ್ ಸಾಧನಗಳಿಗಾಗಿ NRZ ಮತ್ತು PAM4 ಮೋಡ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್ ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆampಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಡೇಟಾ ದರಗಳ ಕೆಳಗಿನ ಬೆಂಬಲಿತ ಸಂಯೋಜನೆಗಳಿಗಾಗಿ les.

ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಡೇಟಾ ದರಗಳ ಐಪಿ ಬೆಂಬಲಿತ ಸಂಯೋಜನೆಗಳು
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.3 ರಲ್ಲಿ ಕೆಳಗಿನ ಸಂಯೋಜನೆಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ. Intel Quartus Prime Pro ಆವೃತ್ತಿಯ ಭವಿಷ್ಯದ ಆವೃತ್ತಿಯಲ್ಲಿ ಎಲ್ಲಾ ಇತರ ಸಂಯೋಜನೆಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ.

ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ	ಲೇನ್ ದರ (Gbps)
	6.25	10.3125	12.5	25.78125	53.125
4	ಹೌದು	–	ಹೌದು	ಹೌದು	–
6	–	–	–	ಹೌದು	ಹೌದು
8	–	–	ಹೌದು	ಹೌದು	–
10	–	–	ಹೌದು	ಹೌದು	–
12	–	ಹೌದು	ಹೌದು	ಹೌದು	–

ಚಿತ್ರ 1.ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಅಭಿವೃದ್ಧಿ ಹಂತಗಳುample

ಗಮನಿಸಿ: ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.4 ರಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್ ಸಂಕಲನ ಮತ್ತು ಪರೀಕ್ಷೆ ಲಭ್ಯವಿರುತ್ತದೆ.
F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:

• ಆಂತರಿಕ TX ನಿಂದ RX ಸೀರಿಯಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್ ಮೋಡ್
• ಸ್ಥಿರ ಗಾತ್ರದ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಉತ್ಪಾದಿಸುತ್ತದೆ
• ಮೂಲ ಪ್ಯಾಕೆಟ್ ತಪಾಸಣೆ ಸಾಮರ್ಥ್ಯಗಳು
• ಮರು ಪರೀಕ್ಷೆ ಉದ್ದೇಶಕ್ಕಾಗಿ ವಿನ್ಯಾಸವನ್ನು ಮರುಹೊಂದಿಸಲು ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಬಳಸುವ ಸಾಮರ್ಥ್ಯ

ಚಿತ್ರ 2.ಹೈ-ಲೆವೆಲ್ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

• F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
• F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಬಿಡುಗಡೆ ಟಿಪ್ಪಣಿಗಳು

ಹಾರ್ಡ್ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್ವೇರ್ ಅವಶ್ಯಕತೆಗಳು

ಮಾಜಿ ಪರೀಕ್ಷಿಸಲುample ವಿನ್ಯಾಸ, ಕೆಳಗಿನ ಯಂತ್ರಾಂಶ ಮತ್ತು ಸಾಫ್ಟ್‌ವೇರ್ ಬಳಸಿ:

• ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.3
• ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್
• ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್:
  • ಸಾರಾಂಶ* VCS*
  • ಸಾರಾಂಶ VCS MX
  • ಸೀಮೆನ್ಸ್* EDA ಮಾಡೆಲ್‌ಸಿಮ್* SE ಅಥವಾ ಕ್ವೆಸ್ಟಾ*

ಗಮನಿಸಿ:  ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಹಾರ್ಡ್‌ವೇರ್ ಬೆಂಬಲ ಮಾಜಿample ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.4 ನಲ್ಲಿ ಲಭ್ಯವಿರುತ್ತದೆ.

ವಿನ್ಯಾಸವನ್ನು ರಚಿಸುವುದು

ಚಿತ್ರ 3. ಕಾರ್ಯವಿಧಾನ

ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ ಮಾಜಿampಲೆ ಮತ್ತು ಟೆಸ್ಟ್‌ಬೆಂಚ್:

1. Intel Quartus Prime Pro Edition ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, ಕ್ಲಿಕ್ ಮಾಡಿ File ➤ ಹೊಸ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ರಚಿಸಲು ಹೊಸ ಪ್ರಾಜೆಕ್ಟ್ ವಿಝಾರ್ಡ್, ಅಥವಾ ಕ್ಲಿಕ್ ಮಾಡಿ File ➤ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಲು ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಿರಿ. ಸಾಧನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಮಾಂತ್ರಿಕ ನಿಮ್ಮನ್ನು ಕೇಳುತ್ತದೆ.
2. ಸಾಧನದ ಕುಟುಂಬ ಅಜಿಲೆಕ್ಸ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ ಮತ್ತು ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಎಫ್-ಟೈಲ್ ಹೊಂದಿರುವ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ.
3. ಐಪಿ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ, ಎಫ್-ಟೈಲ್ ಇಂಟರ್‌ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಹೊಸ IP ರೂಪಾಂತರ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
4. ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರನ್ನು ಸೂಚಿಸಿ ನಿಮ್ಮ ಕಸ್ಟಮ್ IP ಬದಲಾವಣೆಗಾಗಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ IP ಬದಲಾವಣೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು a ನಲ್ಲಿ ಉಳಿಸುತ್ತದೆ file ಹೆಸರಿಸಲಾಗಿದೆ .ip.
5. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.

ಚಿತ್ರ 4. ಉದಾample ವಿನ್ಯಾಸ ಟ್ಯಾಬ್

6. IP ಟ್ಯಾಬ್‌ನಲ್ಲಿ, ನಿಮ್ಮ IP ಕೋರ್ ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನಿಯತಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
7. ಮಾಜಿ ರಂದುample ಡಿಸೈನ್ ಟ್ಯಾಬ್, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ರಚಿಸಲು ಸಿಮ್ಯುಲೇಶನ್ ಆಯ್ಕೆಯನ್ನು ಆರಿಸಿ.
ಗಮನಿಸಿ: ಸಿಂಥೆಸಿಸ್ ಆಯ್ಕೆಯು ಹಾರ್ಡ್‌ವೇರ್ ಮಾಜಿample ವಿನ್ಯಾಸ, ಇದು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.4 ನಲ್ಲಿ ಲಭ್ಯವಿರುತ್ತದೆ.
8. ರಚಿಸಲಾದ HDL ಫಾರ್ಮ್ಯಾಟ್‌ಗಾಗಿ, ವೆರಿಲಾಗ್ ಮತ್ತು VHDL ಎರಡೂ ಆಯ್ಕೆಗಳು ಲಭ್ಯವಿದೆ.
9. ಜೆನೆರೇಟ್ ಎಕ್ಸ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿample ವಿನ್ಯಾಸ. ಆಯ್ಕೆ Example ವಿನ್ಯಾಸ ಡೈರೆಕ್ಟರಿ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
10. ನೀವು ವಿನ್ಯಾಸವನ್ನು ಮಾರ್ಪಡಿಸಲು ಬಯಸಿದರೆ ಮಾಜಿample ಡೈರೆಕ್ಟರಿ ಪಥ ಅಥವಾ ಡಿಫಾಲ್ಟ್‌ಗಳಿಂದ ಹೆಸರನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ (ilk_f_0_example_design), ಹೊಸ ಮಾರ್ಗವನ್ನು ಬ್ರೌಸ್ ಮಾಡಿ ಮತ್ತು ಹೊಸ ವಿನ್ಯಾಸವನ್ನು ಟೈಪ್ ಮಾಡಿample ಡೈರೆಕ್ಟರಿ ಹೆಸರು.
11. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ.

ಗಮನಿಸಿ: F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸದಲ್ಲಿ ಮಾಜಿample, ಸಿಸ್ಟಮ್‌ಪಿಎಲ್‌ಎಲ್ ಅನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಸ್ಥಾಪಿಸಲಾಗಿದೆ ಮತ್ತು ಎಫ್-ಟೈಲ್ ಇಂಟರ್‌ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿದೆ. ವಿನ್ಯಾಸದಲ್ಲಿ SystemPLL ಕ್ರಮಾನುಗತ ಮಾರ್ಗample ಆಗಿದೆ:

example_design.test_env_inst.test_dut.dut.pll

ವಿನ್ಯಾಸದಲ್ಲಿ SystemPLL ಎಕ್ಸ್ample ಅದೇ 156.26 MHz ಉಲ್ಲೇಖ ಗಡಿಯಾರವನ್ನು ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಂತೆ ಹಂಚಿಕೊಳ್ಳುತ್ತದೆ.

ಡೈರೆಕ್ಟರಿ ರಚನೆ

F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ಕೆಳಗಿನವುಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ fileವಿನ್ಯಾಸಕ್ಕೆ ರುampಲೆ:
ಚಿತ್ರ 5. ಡೈರೆಕ್ಟರಿ ರಚನೆ

ಕೋಷ್ಟಕ 2. ಹಾರ್ಡ್‌ವೇರ್ ಡಿಸೈನ್ ಎಕ್ಸ್ample File ವಿವರಣೆಗಳು
ಇವುಗಳು fileಗಳು ಇವೆample_installation_dir>/ilk_f_0_example_design ಡೈರೆಕ್ಟರಿ.

File ಹೆಸರುಗಳು	ವಿವರಣೆ
example_design.qpf	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಯೋಜನೆ file.
example_design.qsf	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು file
example_design.sdc ಜೆtag_timing_template.sdc	ಸಾರಾಂಶ ವಿನ್ಯಾಸ ನಿರ್ಬಂಧ file. ನಿಮ್ಮ ಸ್ವಂತ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ನೀವು ನಕಲಿಸಬಹುದು ಮತ್ತು ಮಾರ್ಪಡಿಸಬಹುದು.
sysconsole_testbench.tcl	ಮುಖ್ಯ file ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಪ್ರವೇಶಿಸಲು

ಗಮನಿಸಿ: ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಹಾರ್ಡ್‌ವೇರ್ ಬೆಂಬಲ ಮಾಜಿample ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.4 ನಲ್ಲಿ ಲಭ್ಯವಿರುತ್ತದೆ.

ಟೇಬಲ್ 3. ಟೆಸ್ಟ್ಬೆಂಚ್ File ವಿವರಣೆ

ಈ file ನಲ್ಲಿದೆample_installation_dir>/ilk_f_0_example_design/ ಉದಾample_design/rtl ಡೈರೆಕ್ಟರಿ.

File ಹೆಸರು	ವಿವರಣೆ
top_tb.sv	ಉನ್ನತ ಮಟ್ಟದ ಪರೀಕ್ಷಾ ಬೆಂಚ್ file.

ಕೋಷ್ಟಕ 4. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು

ಇವುಗಳು fileಗಳು ಇವೆample_installation_dir>/ilk_f_0_example_design/ ಉದಾample_design/testbench ಡೈರೆಕ್ಟರಿ

File ಹೆಸರು	ವಿವರಣೆ
ರನ್_vcs.sh	ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಸಿನೊಪ್ಸಿಸ್ VCS ಸ್ಕ್ರಿಪ್ಟ್.
ರನ್_vcsmx.sh	ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಸಿನೊಪ್ಸಿಸ್ VCS MX ಸ್ಕ್ರಿಪ್ಟ್.
run_mentor.tcl	ಸೀಮೆನ್ಸ್ EDA ಮಾಡೆಲ್‌ಸಿಮ್ ಎಸ್‌ಇ ಅಥವಾ ಕ್ವೆಸ್ಟಾ ಸ್ಕ್ರಿಪ್ಟ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಚಲಾಯಿಸಲು.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ಅನುಕರಿಸುವುದುampಲೆ ಟೆಸ್ಟ್ಬೆಂಚ್

ಚಿತ್ರ 6. ಕಾರ್ಯವಿಧಾನ

ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:

1. ಕಮಾಂಡ್ ಪ್ರಾಂಪ್ಟಿನಲ್ಲಿ, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿಗೆ ಬದಲಾಯಿಸಿ. ಡೈರೆಕ್ಟರಿ ಮಾರ್ಗವಾಗಿದೆample_installation_dir>/ಉದಾample_design/ testbench.
2. ನಿಮ್ಮ ಆಯ್ಕೆಯ ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್‌ಗಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ರನ್ ಮಾಡಿ. ಸ್ಕ್ರಿಪ್ಟ್ ಸಿಮ್ಯುಲೇಟರ್‌ನಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ರನ್ ಮಾಡುತ್ತದೆ. ಸಿಮ್ಯುಲೇಶನ್ ಪೂರ್ಣಗೊಂಡ ನಂತರ SOP ಮತ್ತು EOP ಎಣಿಕೆಗಳು ಹೊಂದಾಣಿಕೆಯಾಗುತ್ತವೆಯೇ ಎಂದು ನಿಮ್ಮ ಸ್ಕ್ರಿಪ್ಟ್ ಪರಿಶೀಲಿಸಬೇಕು.

ಕೋಷ್ಟಕ 5. ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಕ್ರಮಗಳು

ಸಿಮ್ಯುಲೇಟರ್	ಸೂಚನೆಗಳು
VCS	ಆಜ್ಞಾ ಸಾಲಿನಲ್ಲಿ, ಟೈಪ್ ಮಾಡಿ:   sh run_vcs.sh
VCS MX	ಆಜ್ಞಾ ಸಾಲಿನಲ್ಲಿ, ಟೈಪ್ ಮಾಡಿ:   sh run_vcsmx.sh
ಮಾಡೆಲ್ಸಿಮ್ ಎಸ್ಇ ಅಥವಾ ಕ್ವೆಸ್ಟಾ	ಆಜ್ಞಾ ಸಾಲಿನಲ್ಲಿ, ಟೈಪ್ ಮಾಡಿ:   vsim -do run_mentor.tcl ModelSim GUI ಅನ್ನು ತರದೆಯೇ ನೀವು ಅನುಕರಿಸಲು ಬಯಸಿದರೆ, ಟೈಪ್ ಮಾಡಿ:   vsim -c -do run_mentor.tcl

3. ಫಲಿತಾಂಶಗಳನ್ನು ವಿಶ್ಲೇಷಿಸಿ. ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಕಳುಹಿಸುತ್ತದೆ ಮತ್ತು ಸ್ವೀಕರಿಸುತ್ತದೆ ಮತ್ತು "ಪರೀಕ್ಷೆ ಉತ್ತೀರ್ಣಗೊಂಡಿದೆ" ಎಂದು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.

ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮಾಜಿample ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ಪೂರ್ಣಗೊಳಿಸುತ್ತದೆ:

• F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುತ್ತದೆ.
• PHY ಸ್ಥಿತಿಯನ್ನು ಮುದ್ರಿಸುತ್ತದೆ.
• ಮೆಟಾಫ್ರೇಮ್ ಸಿಂಕ್ರೊನೈಸೇಶನ್ (SYNC_LOCK) ಮತ್ತು ಪದ (ಬ್ಲಾಕ್) ಗಡಿಗಳನ್ನು (WORD_LOCK) ಪರಿಶೀಲಿಸುತ್ತದೆ.
• ಪ್ರತ್ಯೇಕ ಲೇನ್‌ಗಳನ್ನು ಲಾಕ್ ಮಾಡಲು ಮತ್ತು ಜೋಡಿಸಲು ಕಾಯುತ್ತಿದೆ.
• ಪ್ಯಾಕೆಟ್ಗಳನ್ನು ರವಾನಿಸಲು ಪ್ರಾರಂಭಿಸುತ್ತದೆ.
• ಪ್ಯಾಕೆಟ್ ಅಂಕಿಅಂಶಗಳನ್ನು ಪರಿಶೀಲಿಸುತ್ತದೆ:
  • CRC24 ದೋಷಗಳು
  • SOPಗಳು
  • ಇಒಪಿಗಳು

ಕೆಳಗಿನ ಎಸ್ample ಔಟ್‌ಪುಟ್ ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಪರೀಕ್ಷಾ ಓಟವನ್ನು ವಿವರಿಸುತ್ತದೆ:

ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಎಕ್ಸ್ample

1. ಮಾಜಿ ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿampವಿನ್ಯಾಸ ಉತ್ಪಾದನೆ ಪೂರ್ಣಗೊಂಡಿದೆ.
2. Intel Quartus Prime Pro ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, Intel Quartus Prime ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿample_installation_dir>/ಉದಾample_design.qpf>.
3. ಸಂಸ್ಕರಣೆ ಮೆನುವಿನಲ್ಲಿ, ಸಂಕಲನವನ್ನು ಪ್ರಾರಂಭಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ವಿವರಣೆ

ವಿನ್ಯಾಸ ಮಾಜಿample ಇಂಟರ್ಲೇಕನ್ IP ಕೋರ್ನ ಕಾರ್ಯಗಳನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಘಟಕಗಳು

ಮಾಜಿample ವಿನ್ಯಾಸವು ಸಿಸ್ಟಮ್ ಮತ್ತು PLL ಉಲ್ಲೇಖ ಗಡಿಯಾರಗಳು ಮತ್ತು ಅಗತ್ಯವಿರುವ ವಿನ್ಯಾಸ ಘಟಕಗಳನ್ನು ಸಂಪರ್ಕಿಸುತ್ತದೆ. ಮಾಜಿample ವಿನ್ಯಾಸವು IP ಕೋರ್ ಅನ್ನು ಆಂತರಿಕ ಲೂಪ್‌ಬ್ಯಾಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ ಮತ್ತು IP ಕೋರ್ TX ಬಳಕೆದಾರ ಡೇಟಾ ವರ್ಗಾವಣೆ ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. IP ಕೋರ್ ಈ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮೂಲಕ ಆಂತರಿಕ ಲೂಪ್‌ಬ್ಯಾಕ್ ಹಾದಿಯಲ್ಲಿ ಕಳುಹಿಸುತ್ತದೆ.
IP ಕೋರ್ ರಿಸೀವರ್ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಲೂಪ್‌ಬ್ಯಾಕ್ ಹಾದಿಯಲ್ಲಿ ಸ್ವೀಕರಿಸಿದ ನಂತರ, ಅದು ಇಂಟರ್‌ಲೇಕನ್ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಪ್ರಕ್ರಿಯೆಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಅವುಗಳನ್ನು RX ಬಳಕೆದಾರ ಡೇಟಾ ವರ್ಗಾವಣೆ ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ರವಾನಿಸುತ್ತದೆ. ಮಾಜಿample ವಿನ್ಯಾಸವು ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಸ್ವೀಕರಿಸಿದೆ ಮತ್ತು ರವಾನಿಸಲಾಗಿದೆ ಎಂದು ಪರಿಶೀಲಿಸುತ್ತದೆ.
ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಐಪಿ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಘಟಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:

1. F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್
2. ಪ್ಯಾಕೆಟ್ ಜನರೇಟರ್ ಮತ್ತು ಪ್ಯಾಕೆಟ್ ಚೆಕರ್
3. ಎಫ್-ಟೈಲ್ ರೆಫರೆನ್ಸ್ ಮತ್ತು ಸಿಸ್ಟಮ್ PLL ಗಡಿಯಾರಗಳು ಇಂಟೆಲ್ FPGA IP ಕೋರ್

ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು

ಕೋಷ್ಟಕ 6. ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು

ಪೋರ್ಟ್ ಹೆಸರು	ನಿರ್ದೇಶನ	ಅಗಲ (ಬಿಟ್‌ಗಳು)	ವಿವರಣೆ
mgmt_clk	ಇನ್ಪುಟ್	1	ಸಿಸ್ಟಮ್ ಗಡಿಯಾರ ಇನ್ಪುಟ್. ಗಡಿಯಾರದ ಆವರ್ತನವು 100 MHz ಆಗಿರಬೇಕು.
pll_ref_clk	ಇನ್ಪುಟ್	1	ಟ್ರಾನ್ಸ್ಸಿವರ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರ. RX CDR PLL ಅನ್ನು ಚಾಲನೆ ಮಾಡುತ್ತದೆ.
rx_pin	ಇನ್ಪುಟ್	ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ	ರಿಸೀವರ್ SERDES ಡೇಟಾ ಪಿನ್.
tx_pin	ಔಟ್ಪುಟ್	ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ	SERDES ಡೇಟಾ ಪಿನ್ ಅನ್ನು ರವಾನಿಸಿ.
rx_pin_n(1)	ಇನ್ಪುಟ್	ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ	ರಿಸೀವರ್ SERDES ಡೇಟಾ ಪಿನ್.
tx_pin_n(1)	ಔಟ್ಪುಟ್	ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ	SERDES ಡೇಟಾ ಪಿನ್ ಅನ್ನು ರವಾನಿಸಿ.
mac_clk_pll_ref	ಇನ್ಪುಟ್	1	ಈ ಸಿಗ್ನಲ್ ಅನ್ನು PLL ನಿಂದ ಚಾಲಿತಗೊಳಿಸಬೇಕು ಮತ್ತು pll_ref_clk ಅನ್ನು ಚಾಲನೆ ಮಾಡುವ ಅದೇ ಗಡಿಯಾರ ಮೂಲವನ್ನು ಬಳಸಬೇಕು. ಈ ಸಿಗ್ನಲ್ PAM4 ಮೋಡ್ ಸಾಧನದ ವ್ಯತ್ಯಾಸಗಳಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿದೆ.
usr_pb_reset_n	ಇನ್ಪುಟ್	1	ಸಿಸ್ಟಮ್ ಮರುಹೊಂದಿಕೆ.

(1) PAM4 ರೂಪಾಂತರಗಳಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿದೆ.

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ವಾರಂಟಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಕೊಂಡಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆಯಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ.
*ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.

ನೋಂದಣಿ ನಕ್ಷೆ

ಗಮನಿಸಿ:

• ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x20** ನೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ ಆದರೆ ಇಂಟರ್ಲೇಕನ್ IP ಕೋರ್ ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x10** ನಿಂದ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ.
• F-ಟೈಲ್ PHY ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x30** ನೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ ಆದರೆ F-ಟೈಲ್ FEC ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x40** ನೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ. FEC ರಿಜಿಸ್ಟರ್ PAM4 ಮೋಡ್‌ನಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿದೆ.
• ಪ್ರವೇಶ ಕೋಡ್: RO—ಓದಲು ಮಾತ್ರ, ಮತ್ತು RW—ಓದಿ/ಬರೆಯಿರಿ.
• ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಹಿಂದಿನ ವಿನ್ಯಾಸವನ್ನು ಓದುತ್ತದೆample ರೆಜಿಸ್ಟರ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ಪರದೆಯ ಮೇಲೆ ಪರೀಕ್ಷಾ ಸ್ಥಿತಿಯನ್ನು ವರದಿ ಮಾಡುತ್ತದೆ.

ಕೋಷ್ಟಕ 7. ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ನೋಂದಣಿ ನಕ್ಷೆ

ಆಫ್ಸೆಟ್	ಹೆಸರು	ಪ್ರವೇಶ	ವಿವರಣೆ
8'h00	ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ
8'h01	ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ
8'h02	ಸಿಸ್ಟಮ್ PLL ಮರುಹೊಂದಿಸಿ	RO	ಕೆಳಗಿನ ಬಿಟ್‌ಗಳು ಸಿಸ್ಟಮ್ PLL ಮರುಹೊಂದಿಸುವ ವಿನಂತಿಯನ್ನು ಸೂಚಿಸುತ್ತವೆ ಮತ್ತು ಮೌಲ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ: • ಬಿಟ್ [0] – sys_pll_rst_req • ಬಿಟ್ [1] – sys_pll_rst_en
8'h03	RX ಲೇನ್ ಅನ್ನು ಜೋಡಿಸಲಾಗಿದೆ	RO	RX ಲೇನ್ ಜೋಡಣೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h04	ಪದವನ್ನು ಲಾಕ್ ಮಾಡಲಾಗಿದೆ	RO	[NUM_LANES–1:0] – ಪದ (ಬ್ಲಾಕ್) ಗಡಿ ಗುರುತಿಸುವಿಕೆ.
8'h05	ಸಿಂಕ್ ಲಾಕ್ ಮಾಡಲಾಗಿದೆ	RO	[NUM_LANES–1:0] – ಮೆಟಾಫ್ರೇಮ್ ಸಿಂಕ್ರೊನೈಸೇಶನ್.
8'h06 – 8'h09	CRC32 ದೋಷ ಎಣಿಕೆ	RO	CRC32 ದೋಷ ಎಣಿಕೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h0A	CRC24 ದೋಷ ಎಣಿಕೆ	RO	CRC24 ದೋಷ ಎಣಿಕೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h0B	ಓವರ್‌ಫ್ಲೋ/ಅಂಡರ್‌ಫ್ಲೋ ಸಿಗ್ನಲ್	RO	ಕೆಳಗಿನ ಬಿಟ್‌ಗಳು ಸೂಚಿಸುತ್ತವೆ: • ಬಿಟ್ [3] – TX ಅಂಡರ್‌ಫ್ಲೋ ಸಿಗ್ನಲ್ • ಬಿಟ್ [2] – TX ಓವರ್‌ಫ್ಲೋ ಸಿಗ್ನಲ್ • ಬಿಟ್ [1] – RX ಓವರ್‌ಫ್ಲೋ ಸಿಗ್ನಲ್
8'h0C	SOP ಎಣಿಕೆ	RO	SOP ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h0D	EOP ಎಣಿಕೆ	RO	EOP ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ
8'h0E	ದೋಷ ಎಣಿಕೆ	RO	ಕೆಳಗಿನ ದೋಷಗಳ ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ: • ಲೇನ್ ಜೋಡಣೆಯ ನಷ್ಟ • ಅಕ್ರಮ ನಿಯಂತ್ರಣ ಪದ • ಅಕ್ರಮ ಚೌಕಟ್ಟಿನ ಮಾದರಿ • SOP ಅಥವಾ EOP ಸೂಚಕ ಕಾಣೆಯಾಗಿದೆ
8'h0F	send_data_mm_clk	RW	ಜನರೇಟರ್ ಸಿಗ್ನಲ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು 1 ರಿಂದ ಬಿಟ್ [0] ಗೆ ಬರೆಯಿರಿ.
8'h10	ಪರೀಕ್ಷಕ ದೋಷ		ಪರೀಕ್ಷಕ ದೋಷವನ್ನು ಸೂಚಿಸುತ್ತದೆ. (SOP ಡೇಟಾ ದೋಷ, ಚಾನಲ್ ಸಂಖ್ಯೆ ದೋಷ ಮತ್ತು PLD ಡೇಟಾ ದೋಷ)
8'h11	ಸಿಸ್ಟಮ್ PLL ಲಾಕ್	RO	ಬಿಟ್ [0] PLL ಲಾಕ್ ಸೂಚನೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h14	TX SOP ಎಣಿಕೆ	RO	ಪ್ಯಾಕೆಟ್ ಜನರೇಟರ್‌ನಿಂದ ರಚಿಸಲಾದ SOP ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h15	TX EOP ಎಣಿಕೆ	RO	ಪ್ಯಾಕೆಟ್ ಜನರೇಟರ್‌ನಿಂದ ಉತ್ಪತ್ತಿಯಾಗುವ EOP ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h16	ನಿರಂತರ ಪ್ಯಾಕೆಟ್	RW	ನಿರಂತರ ಪ್ಯಾಕೆಟ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು 1 ರಿಂದ ಬಿಟ್ [0] ಅನ್ನು ಬರೆಯಿರಿ.
ಮುಂದುವರೆಯಿತು…

ಆಫ್ಸೆಟ್	ಹೆಸರು	ಪ್ರವೇಶ	ವಿವರಣೆ
8'h39	ECC ದೋಷ ಎಣಿಕೆ	RO	ECC ದೋಷಗಳ ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h40	ECC ದೋಷ ಎಣಿಕೆ ಸರಿಪಡಿಸಲಾಗಿದೆ	RO	ಸರಿಪಡಿಸಿದ ECC ದೋಷಗಳ ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
8'h50	tile_tx_rst_n	WO	TX ಗಾಗಿ SRC ಗೆ ಟೈಲ್ ಮರುಹೊಂದಿಸಿ.
8'h51	tile_rx_rst_n	WO	RX ಗಾಗಿ SRC ಗೆ ಟೈಲ್ ಮರುಹೊಂದಿಸಿ.
8'h52	tile_tx_rst_ack_n	RO	TX ಗಾಗಿ SRC ಯಿಂದ ಟೈಲ್ ಮರುಹೊಂದಿಸುವ ಅಂಗೀಕಾರ.
8'h53	tile_rx_rst_ack_n	RO	RX ಗಾಗಿ SRC ಯಿಂದ ಟೈಲ್ ಮರುಹೊಂದಿಸುವ ಅಂಗೀಕಾರ.

ಮರುಹೊಂದಿಸಿ

ಎಫ್-ಟೈಲ್ ಇಂಟರ್‌ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ನಲ್ಲಿ, ನೀವು ಮರುಹೊಂದಿಸುವಿಕೆಯನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತೀರಿ (ರೀಸೆಟ್_n=0) ಮತ್ತು ಐಪಿ ಕೋರ್ ಮರುಹೊಂದಿಸುವ ಸ್ವೀಕೃತಿಯನ್ನು ಹಿಂದಿರುಗಿಸುವವರೆಗೆ ಹಿಡಿದುಕೊಳ್ಳಿ (reset_ack_n=0). ಮರುಹೊಂದಿಕೆಯನ್ನು ತೆಗೆದುಹಾಕಿದ ನಂತರ (reset_n=1), ಮರುಹೊಂದಿಸುವ ಅಂಗೀಕಾರವು ಅದರ ಆರಂಭಿಕ ಸ್ಥಿತಿಗೆ ಮರಳುತ್ತದೆ
(reset_ack_n=1). ವಿನ್ಯಾಸದಲ್ಲಿ ಮಾಜಿample, ಒಂದು rst_ack_sticky ರಿಜಿಸ್ಟರ್ ಮರುಹೊಂದಿಸುವ ಅಂಗೀಕಾರ ಪ್ರತಿಪಾದನೆಯನ್ನು ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳುತ್ತದೆ ಮತ್ತು ನಂತರ ಮರುಹೊಂದಿಸುವಿಕೆಯನ್ನು ತೆಗೆದುಹಾಕುವಿಕೆಯನ್ನು ಪ್ರಚೋದಿಸುತ್ತದೆ (reset_n=1). ನಿಮ್ಮ ವಿನ್ಯಾಸ ಅಗತ್ಯಗಳಿಗೆ ಸರಿಹೊಂದುವ ಪರ್ಯಾಯ ವಿಧಾನಗಳನ್ನು ನೀವು ಬಳಸಬಹುದು.

ಪ್ರಮುಖ: ಆಂತರಿಕ ಸರಣಿ ಲೂಪ್‌ಬ್ಯಾಕ್ ಅಗತ್ಯವಿರುವ ಯಾವುದೇ ಸನ್ನಿವೇಶದಲ್ಲಿ, ನೀವು ನಿರ್ದಿಷ್ಟ ಕ್ರಮದಲ್ಲಿ ಎಫ್-ಟೈಲ್‌ನ TX ಮತ್ತು RX ಅನ್ನು ಪ್ರತ್ಯೇಕವಾಗಿ ಬಿಡುಗಡೆ ಮಾಡಬೇಕು. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ನೋಡಿ.

ಚಿತ್ರ 7. NRZ ಮೋಡ್‌ನಲ್ಲಿ ಅನುಕ್ರಮವನ್ನು ಮರುಹೊಂದಿಸಿ

ಚಿತ್ರ 8. PAM4 ಮೋಡ್‌ನಲ್ಲಿ ಅನುಕ್ರಮವನ್ನು ಮರುಹೊಂದಿಸಿ

ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ample ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಆರ್ಕೈವ್ಸ್

IP ಕೋರ್ ಆವೃತ್ತಿಯನ್ನು ಪಟ್ಟಿ ಮಾಡದಿದ್ದರೆ, ಹಿಂದಿನ IP ಕೋರ್ ಆವೃತ್ತಿಗೆ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಅನ್ವಯಿಸುತ್ತದೆ.

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	IP ಕೋರ್ ಆವೃತ್ತಿ	ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
21.2	2.0.0	ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಎಫ್-ಟೈಲ್ ಇಂಟರ್‌ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	IP ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
2021.10.04	21.3	3.0.0	• ಹೊಸ ಲೇನ್ ದರ ಸಂಯೋಜನೆಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಉಲ್ಲೇಖಿಸಿ ಕೋಷ್ಟಕ: ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಡೇಟಾ ದರದ ಐಪಿ ಬೆಂಬಲಿತ ಸಂಯೋಜನೆಗಳು. • ವಿಭಾಗದಲ್ಲಿ ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್ ಪಟ್ಟಿಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: ಹಾರ್ಡ್ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್ವೇರ್ ಅವಶ್ಯಕತೆಗಳು. • ವಿಭಾಗದಲ್ಲಿ ಹೊಸ ಮರುಹೊಂದಿಸುವ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಸೇರಿಸಲಾಗಿದೆ: ನೋಂದಣಿ ನಕ್ಷೆ.
2021.06.21	21.2	2.0.0	ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಇಂಟೆಲ್ ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ample [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ample, F-ಟೈಲ್, ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್ample, Intel FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample, IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ, ಡಿಸೈನ್ ಎಕ್ಸ್ample

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ