F ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಪರಿವಿಡಿ ಮರೆಮಾಡಿ

F ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP

ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
Intel® Quartus® Prime ವಿನ್ಯಾಸ ಸೂಟ್‌ಗಾಗಿ ನವೀಕರಿಸಲಾಗಿದೆ: 22.1 IP ಆವೃತ್ತಿ: 5.0.0

ಆನ್‌ಲೈನ್ ಆವೃತ್ತಿ ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

ಯುಜಿ -20324

ID: 683074 ಆವೃತ್ತಿ: 2022.04.28

ಪರಿವಿಡಿ
ಪರಿವಿಡಿ
1. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯ ಬಗ್ಗೆ ……………………………………………… 4
2. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಓವರ್view……………………………………………………. 6 2.1. ಬಿಡುಗಡೆ ಮಾಹಿತಿ ………………………………………………………………………………………………………… 7 2.2. ಬೆಂಬಲಿತ ವೈಶಿಷ್ಟ್ಯಗಳು ……………………………………………………………………………… 7 2.3. IP ಆವೃತ್ತಿ ಬೆಂಬಲ ಮಟ್ಟ ………………………………………………………………………… .8 2.4. ಡಿವೈಸ್ ಸ್ಪೀಡ್ ಗ್ರೇಡ್ ಸಪೋರ್ಟ್ ………………………………………………………………………….8 2.5. ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಮತ್ತು ಸುಪ್ತತೆ ……………………………………………………………… 9 2.6. ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆ…………………………………………………………………… 9
3. ಪ್ರಾರಂಭಿಸುವುದು …………………………………………………………………………. 11 3.1. Intel FPGA IP ಕೋರ್‌ಗಳನ್ನು ಸ್ಥಾಪಿಸುವುದು ಮತ್ತು ಪರವಾನಗಿ ನೀಡುವುದು………………………………………… 11 3.1.1. ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ……………………………………………………. 11 3.2. IP ಪ್ಯಾರಾಮೀಟರ್‌ಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವುದು…………………………………………………… 14 3.3. ರಚಿಸಲಾಗಿದೆ File ರಚನೆ ……………………………………………………………………… 14 3.4. ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಅನುಕರಿಸುವುದು……………………………………………………………… 16 3.4.1. ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸುವುದು ಮತ್ತು ಪರಿಶೀಲಿಸುವುದು…………………………………………………… 17 3.5. ಇತರೆ EDA ಪರಿಕರಗಳಲ್ಲಿ IP ಕೋರ್‌ಗಳನ್ನು ಸಂಶ್ಲೇಷಿಸುವುದು ………………………………………………………… 17 3.6. ಪೂರ್ಣ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ……………………………………………………………………………… ..18
4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ …………………………………………………………………………………………………… 19 4.1. TX ಡಾಟಾಪಾತ್ …………………………………………………………………………………………………………..20 4.1.1. TX MAC ಅಡಾಪ್ಟರ್ ……………………………………………………………………… 21 4.1.2. ಕಂಟ್ರೋಲ್ ವರ್ಡ್ (CW) ಅಳವಡಿಕೆ ……………………………………………………………… 23 4.1.3. TX CRC ………………………………………………………………………………… 28 4.1.4. TX MII ಎನ್‌ಕೋಡರ್ …………………………………………………………………… 29 4.1.5. TX PCS ಮತ್ತು PMA ……………………………………………………………….. 30 4.2. RX ಡೇಟಾಪತ್ ………………………………………………………………………… 30 4.2.1. RX PCS ಮತ್ತು PMA ……………………………………………………………… .. 31 4.2.2. RX MII ಡಿಕೋಡರ್ ……………………………………………………………… 31 4.2.3. RX CRC ………………………………………………………………………………………… 31 4.2.4. RX Deskew……………………………………………………………………………… 32 4.2.5. RX CW ತೆಗೆಯುವಿಕೆ ………………………………………………………………… 35 4.3. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕ್ಲಾಕ್ ಆರ್ಕಿಟೆಕ್ಚರ್ …………………………………………. 36 4.4. ಮರುಹೊಂದಿಸಿ ಮತ್ತು ಲಿಂಕ್ ಇನಿಶಿಯಲೈಸೇಶನ್ ……………………………………………………………………………… 37 4.4.1. TX ರೀಸೆಟ್ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಸೀಕ್ವೆನ್ಸ್ ………………………………………………… 38 4.4.2. RX ರೀಸೆಟ್ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಸೀಕ್ವೆನ್ಸ್ ………………………………………………… 39 4.5. ಲಿಂಕ್ ದರ ಮತ್ತು ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರ …………………………………………………… 40
5. ನಿಯತಾಂಕಗಳು…………………………………………………………………………………… 42
6. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಇಂಟರ್‌ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು……………………………………………… 44 6.1. ಗಡಿಯಾರ ಸಂಕೇತಗಳು ……………………………………………………………………………………………….44 6.2. ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಮರುಹೊಂದಿಸಿ ………………………………………………………………………………………… 44 6.3. MAC ಸಿಗ್ನಲ್‌ಗಳು ………………………………………………………………………………………… 45 6.4. ಟ್ರಾನ್ಸ್ಸಿವರ್ ಮರುಸಂರಚನಾ ಸಂಕೇತಗಳು ……………………………………………………………………………………………………………………………… 48 6.5. PMA ಸಿಗ್ನಲ್‌ಗಳು ……………………………………………………………………………………………… 49

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 2

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

ಪರಿವಿಡಿ
7. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿಯೊಂದಿಗೆ ವಿನ್ಯಾಸ ಮಾಡುವುದು …………………………………………………… 51 7.1. ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ಮರುಹೊಂದಿಸಿ ………………………………………………………………………………………… ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ನಿರ್ವಹಿಸುವಲ್ಲಿ ದೋಷ …………………………………………………………………………..51
8. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಯೂಸರ್ ಗೈಡ್ ಆರ್ಕೈವ್ಸ್ …………………………………………. 52 9. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ………53

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 3

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

1. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಕುರಿತು

Intel Agilex TM ಸಾಧನಗಳಲ್ಲಿ F-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು F-Tile Serial Lite IV Intel® FPGA IP ಅನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಲು IP ವೈಶಿಷ್ಟ್ಯಗಳು, ಆರ್ಕಿಟೆಕ್ಚರ್ ವಿವರಣೆ, ಉತ್ಪಾದಿಸುವ ಹಂತಗಳು ಮತ್ತು ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ಈ ಡಾಕ್ಯುಮೆಂಟ್ ವಿವರಿಸುತ್ತದೆ.

ಉದ್ದೇಶಿತ ಪ್ರೇಕ್ಷಕರು

ಈ ಡಾಕ್ಯುಮೆಂಟ್ ಈ ಕೆಳಗಿನ ಬಳಕೆದಾರರಿಗಾಗಿ ಉದ್ದೇಶಿಸಲಾಗಿದೆ:
· ಸಿಸ್ಟಮ್ ಮಟ್ಟದ ವಿನ್ಯಾಸ ಯೋಜನೆ ಹಂತದಲ್ಲಿ ಐಪಿ ಆಯ್ಕೆ ಮಾಡಲು ವಿನ್ಯಾಸ ವಾಸ್ತುಶಿಲ್ಪಿಗಳು
· ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸಕರು ತಮ್ಮ ಸಿಸ್ಟಂ-ಮಟ್ಟದ ವಿನ್ಯಾಸಕ್ಕೆ IP ಅನ್ನು ಸಂಯೋಜಿಸುವಾಗ
ಸಿಸ್ಟಂ-ಮಟ್ಟದ ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ಊರ್ಜಿತಗೊಳಿಸುವಿಕೆಯ ಹಂತಗಳಲ್ಲಿ ಮೌಲ್ಯಮಾಪನ ಎಂಜಿನಿಯರ್‌ಗಳು

ಸಂಬಂಧಿತ ದಾಖಲೆಗಳು

ಕೆಳಗಿನ ಕೋಷ್ಟಕವು F-Tile Serial Lite IV Intel FPGA IP ಗೆ ಸಂಬಂಧಿಸಿದ ಇತರ ಉಲ್ಲೇಖ ದಾಖಲೆಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

ಕೋಷ್ಟಕ 1.

ಸಂಬಂಧಿತ ದಾಖಲೆಗಳು

ಉಲ್ಲೇಖ

ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಸಾಧನ ಡೇಟಾ ಶೀಟ್

ವಿವರಣೆ
ಈ ಡಾಕ್ಯುಮೆಂಟ್ ಉತ್ಪಾದನೆ, ಬಳಕೆಯ ಮಾರ್ಗಸೂಚಿಗಳು ಮತ್ತು F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸದ ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆಯನ್ನು ಒದಗಿಸುತ್ತದೆampಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಸಾಧನಗಳಲ್ಲಿ ಲೆಸ್.
ಈ ಡಾಕ್ಯುಮೆಂಟ್ ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಸಾಧನಗಳಿಗೆ ವಿದ್ಯುತ್ ಗುಣಲಕ್ಷಣಗಳು, ಸ್ವಿಚಿಂಗ್ ಗುಣಲಕ್ಷಣಗಳು, ಕಾನ್ಫಿಗರೇಶನ್ ವಿಶೇಷಣಗಳು ಮತ್ತು ಸಮಯವನ್ನು ವಿವರಿಸುತ್ತದೆ.

ಕೋಷ್ಟಕ 2.
CW RS-FEC PMA TX RX PAM4 NRZ

ಅಕ್ರೋನಿಮ್ಸ್ ಮತ್ತು ಗ್ಲಾಸರಿ ಅಕ್ರೋನಿಮ್ ಪಟ್ಟಿ
ಸಂಕ್ಷಿಪ್ತ ರೂಪ

ವಿಸ್ತರಣೆ ನಿಯಂತ್ರಣ ಪದ ರೀಡ್-ಸೊಲೊಮನ್ ಫಾರ್ವರ್ಡ್ ದೋಷ ತಿದ್ದುಪಡಿ ಭೌತಿಕ ಮಧ್ಯಮ ಲಗತ್ತು ಟ್ರಾನ್ಸ್‌ಮಿಟರ್ ರಿಸೀವರ್ ಪಲ್ಸ್-Ampಲಿಟ್ಯೂಡ್ ಮಾಡ್ಯುಲೇಶನ್ 4-ಹಂತದ ನಾನ್-ರಿಟರ್ನ್-ಟು-ಸೊನ್ನೆ

ಮುಂದುವರೆಯಿತು…

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ. *ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

1. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 683074 ಬಗ್ಗೆ | 2022.04.28

PCS MII XGMII

ಸಂಕ್ಷಿಪ್ತ ರೂಪ

ವಿಸ್ತರಣೆ ಭೌತಿಕ ಕೋಡಿಂಗ್ ಸಬ್ಲೇಯರ್ ಮಾಧ್ಯಮ ಸ್ವತಂತ್ರ ಇಂಟರ್ಫೇಸ್ 10 ಗಿಗಾಬಿಟ್ ಮಾಧ್ಯಮ ಸ್ವತಂತ್ರ ಇಂಟರ್ಫೇಸ್

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 5

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

2. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಓವರ್view

ಚಿತ್ರ 1.

F-Tile Serial Lite IV Intel FPGA IP ಚಿಪ್-ಟು-ಚಿಪ್, ಬೋರ್ಡ್-ಟು-ಬೋರ್ಡ್ ಮತ್ತು ಬ್ಯಾಕ್‌ಪ್ಲೇನ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗೆ ಹೆಚ್ಚಿನ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಡೇಟಾ ಸಂವಹನಕ್ಕೆ ಸೂಕ್ತವಾಗಿದೆ.

F-Tile Serial Lite IV Intel FPGA IP ಮಾಧ್ಯಮ ಪ್ರವೇಶ ನಿಯಂತ್ರಣ (MAC), ಭೌತಿಕ ಕೋಡಿಂಗ್ ಸಬ್‌ಲೇಯರ್ (PCS), ಮತ್ತು ಭೌತಿಕ ಮಾಧ್ಯಮ ಲಗತ್ತು (PMA) ಬ್ಲಾಕ್‌ಗಳನ್ನು ಸಂಯೋಜಿಸುತ್ತದೆ. IP ಗರಿಷ್ಠ ನಾಲ್ಕು PAM56 ಲೇನ್‌ಗಳೊಂದಿಗೆ ಪ್ರತಿ ಲೇನ್‌ಗೆ 4 Gbps ವರೆಗೆ ಡೇಟಾ ವರ್ಗಾವಣೆ ವೇಗವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ ಅಥವಾ ಗರಿಷ್ಠ 28 NRZ ಲೇನ್‌ಗಳೊಂದಿಗೆ ಪ್ರತಿ ಲೇನ್‌ಗೆ 16 Gbps. ಈ IP ಹೆಚ್ಚಿನ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್, ಕಡಿಮೆ ಓವರ್‌ಹೆಡ್ ಫ್ರೇಮ್‌ಗಳು, ಕಡಿಮೆ I/O ಎಣಿಕೆಯನ್ನು ನೀಡುತ್ತದೆ ಮತ್ತು ಲೇನ್‌ಗಳು ಮತ್ತು ವೇಗ ಎರಡರಲ್ಲೂ ಹೆಚ್ಚಿನ ಸ್ಕೇಲೆಬಿಲಿಟಿಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. ಎಫ್-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನ ಎತರ್ನೆಟ್ PCS ಮೋಡ್‌ನೊಂದಿಗೆ ವ್ಯಾಪಕ ಶ್ರೇಣಿಯ ಡೇಟಾ ದರಗಳ ಬೆಂಬಲದೊಂದಿಗೆ ಈ IP ಅನ್ನು ಸುಲಭವಾಗಿ ಮರುಸಂರಚಿಸಬಹುದು.

ಈ IP ಎರಡು ಪ್ರಸರಣ ವಿಧಾನಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:
· ಬೇಸಿಕ್ ಮೋಡ್-ಇದು ಶುದ್ಧ ಸ್ಟ್ರೀಮಿಂಗ್ ಮೋಡ್ ಆಗಿದ್ದು, ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಅನ್ನು ಹೆಚ್ಚಿಸಲು ಸ್ಟಾರ್ಟ್‌ಆಫ್-ಪ್ಯಾಕೆಟ್, ಖಾಲಿ ಸೈಕಲ್ ಮತ್ತು ಎಂಡ್-ಆಫ್-ಪ್ಯಾಕೆಟ್ ಇಲ್ಲದೆ ಡೇಟಾವನ್ನು ಕಳುಹಿಸಲಾಗುತ್ತದೆ. IP ಮೊದಲ ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಸ್ಫೋಟದ ಪ್ರಾರಂಭವಾಗಿ ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ.
· ಪೂರ್ಣ ಮೋಡ್-ಇದು ಪ್ಯಾಕೆಟ್ ವರ್ಗಾವಣೆ ಮೋಡ್ ಆಗಿದೆ. ಈ ಕ್ರಮದಲ್ಲಿ, ಪ್ಯಾಕೆಟ್‌ನ ಪ್ರಾರಂಭ ಮತ್ತು ಕೊನೆಯಲ್ಲಿ ಡಿಲಿಮಿಟರ್‌ಗಳಾಗಿ ಐಪಿ ಬರ್ಸ್ಟ್ ಮತ್ತು ಸಿಂಕ್ ಸೈಕಲ್ ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆ.

ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಹೈ ಲೆವೆಲ್ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ TX

ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP
MAC TX
TX USRIF_CTRL

64*n ಲೇನ್‌ಗಳ ಬಿಟ್‌ಗಳು (NRZ ಮೋಡ್)/ 2*n ಲೇನ್‌ಗಳ ಬಿಟ್‌ಗಳು (PAM4 ಮೋಡ್)

TX MAC

ಅಡಾಪ್ಟರ್ ಇನ್ಸರ್ಟ್

MII ಎನ್ಕೋಡ್

ಕಸ್ಟಮ್ PCS

TX PCS

TX MII

EMIB ಎನ್ಕೋಡ್ ಸ್ಕ್ರಾಂಬ್ಲರ್ FEC

TX PMA

n ಲೇನ್ಸ್ ಬಿಟ್‌ಗಳು (PAM4 ಮೋಡ್)/ n ಲೇನ್ಸ್ ಬಿಟ್‌ಗಳು (NRZ ಮೋಡ್)
TX ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್

ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ RX
64*n ಲೇನ್‌ಗಳ ಬಿಟ್‌ಗಳು (NRZ ಮೋಡ್)/ 2*n ಲೇನ್‌ಗಳ ಬಿಟ್‌ಗಳು (PAM4 ಮೋಡ್)

RX PCS

CW RMV

ಡೆಸ್ಕ್ಯೂ

MII

& ಅಲೈನ್ ಡಿಕೋಡ್

RX MII

ಇಎಂಐಬಿ

ಡಿಕೋಡ್ ಬ್ಲಾಕ್ ಸಿಂಕ್ ಮತ್ತು ಎಫ್‌ಇಸಿ ಡೆಸ್ಕ್ರ್ಯಾಂಬ್ಲರ್

RX PMA

ಸಿಎಸ್ಆರ್

2n ಲೇನ್ಸ್ ಬಿಟ್‌ಗಳು (PAM4 ಮೋಡ್)/ n ಲೇನ್ಸ್ ಬಿಟ್‌ಗಳು (NRZ ಮೋಡ್) RX ಸೀರಿಯಲ್ ಇಂಟರ್‌ಫೇಸ್
ಅವಲಾನ್ ಮೆಮೊರಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ ಇಂಟರ್ಫೇಸ್ ರಿಜಿಸ್ಟರ್ ಕಾನ್ಫಿಗರ್

ದಂತಕಥೆ

ಮೃದು ತರ್ಕ

ಕಠಿಣ ತರ್ಕ

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

2. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಓವರ್view 683074 | 2022.04.28

ನೀವು ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಬಹುದುampಐಪಿ ವೈಶಿಷ್ಟ್ಯಗಳ ಬಗ್ಗೆ ಇನ್ನಷ್ಟು ತಿಳಿದುಕೊಳ್ಳಲು les. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ನೋಡಿampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ · ಪುಟ 19 ರಲ್ಲಿ ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ · F-Tile Serial Lite IV Intel FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

2.1. ಬಿಡುಗಡೆ ಮಾಹಿತಿ

ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಆವೃತ್ತಿಗಳು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಡಿಸೈನ್ ಸೂಟ್ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಗಳಿಗೆ v19.1 ವರೆಗೆ ಹೊಂದಾಣಿಕೆಯಾಗುತ್ತವೆ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಡಿಸೈನ್ ಸೂಟ್ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 19.2 ರಿಂದ ಪ್ರಾರಂಭಿಸಿ, ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಹೊಸ ಆವೃತ್ತಿಯ ಯೋಜನೆಯನ್ನು ಹೊಂದಿದೆ.

Intel FPGA IP ಆವೃತ್ತಿ (XYZ) ಸಂಖ್ಯೆಯು ಪ್ರತಿ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಯೊಂದಿಗೆ ಬದಲಾಗಬಹುದು. ಇದರಲ್ಲಿ ಬದಲಾವಣೆ:

· X IP ಯ ಪ್ರಮುಖ ಪರಿಷ್ಕರಣೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ. ನೀವು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ನವೀಕರಿಸಿದರೆ, ನೀವು IP ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಬೇಕು.
· Y IP ಹೊಸ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಒಳಗೊಂಡಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ. ಈ ಹೊಸ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಸೇರಿಸಲು ನಿಮ್ಮ IP ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಿ.
· IP ಸಣ್ಣ ಬದಲಾವಣೆಗಳನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ ಎಂದು Z ಸೂಚಿಸುತ್ತದೆ. ಈ ಬದಲಾವಣೆಗಳನ್ನು ಸೇರಿಸಲು ನಿಮ್ಮ IP ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಿ.

ಕೋಷ್ಟಕ 3.

F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಬಿಡುಗಡೆ ಮಾಹಿತಿ

ಐಟಂ IP ಆವೃತ್ತಿ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಆವೃತ್ತಿ ಬಿಡುಗಡೆ ದಿನಾಂಕ ಆದೇಶ ಕೋಡ್

5.0.0 22.1 2022.04.28 IP-SLITE4F

ವಿವರಣೆ

2.2. ಬೆಂಬಲಿತ ವೈಶಿಷ್ಟ್ಯಗಳು
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ನಲ್ಲಿ ಲಭ್ಯವಿರುವ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ:

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 7

2. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಓವರ್view 683074 | 2022.04.28

ಕೋಷ್ಟಕ 4.

F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ವೈಶಿಷ್ಟ್ಯಗಳು

ವೈಶಿಷ್ಟ್ಯ

ವಿವರಣೆ

ಡೇಟಾ ವರ್ಗಾವಣೆ

· PAM4 ಮೋಡ್‌ಗಾಗಿ:
- FHT ಗರಿಷ್ಠ 56.1 ಲೇನ್‌ಗಳೊಂದಿಗೆ ಪ್ರತಿ ಲೇನ್‌ಗೆ 58, 116 ಮತ್ತು 4 Gbps ಅನ್ನು ಮಾತ್ರ ಬೆಂಬಲಿಸುತ್ತದೆ.
- FGT ಗರಿಷ್ಠ 58 ಲೇನ್‌ಗಳೊಂದಿಗೆ ಪ್ರತಿ ಲೇನ್‌ಗೆ 12 Gbps ವರೆಗೆ ಬೆಂಬಲಿಸುತ್ತದೆ.
PAM18 ಮೋಡ್‌ಗಾಗಿ ಬೆಂಬಲಿತ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಡೇಟಾ ದರಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ವಿವರಗಳಿಗಾಗಿ ಪುಟ 42 ರಲ್ಲಿ ಕೋಷ್ಟಕ 4 ಅನ್ನು ನೋಡಿ.
· NRZ ಮೋಡ್‌ಗಾಗಿ:
- FHT ಗರಿಷ್ಠ 28.05 ಲೇನ್‌ಗಳೊಂದಿಗೆ ಪ್ರತಿ ಲೇನ್‌ಗೆ 58 ಮತ್ತು 4 Gbps ಅನ್ನು ಮಾತ್ರ ಬೆಂಬಲಿಸುತ್ತದೆ.
- FGT ಗರಿಷ್ಠ 28.05 ಲೇನ್‌ಗಳೊಂದಿಗೆ ಪ್ರತಿ ಲೇನ್‌ಗೆ 16 Gbps ವರೆಗೆ ಬೆಂಬಲಿಸುತ್ತದೆ.
NRZ ಮೋಡ್‌ಗಾಗಿ ಬೆಂಬಲಿತ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಡೇಟಾ ದರಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ವಿವರಗಳಿಗಾಗಿ ಪುಟ 18 ರಲ್ಲಿ ಕೋಷ್ಟಕ 42 ಅನ್ನು ನೋಡಿ.
· ನಿರಂತರ ಸ್ಟ್ರೀಮಿಂಗ್ (ಮೂಲ) ಅಥವಾ ಪ್ಯಾಕೆಟ್ (ಪೂರ್ಣ) ವಿಧಾನಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
· ಕಡಿಮೆ ಓವರ್ಹೆಡ್ ಫ್ರೇಮ್ ಪ್ಯಾಕೆಟ್ಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
· ಪ್ರತಿ ಬರ್ಸ್ಟ್ ಗಾತ್ರಕ್ಕೆ ಬೈಟ್ ಗ್ರ್ಯಾನ್ಯುಲಾರಿಟಿ ವರ್ಗಾವಣೆಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
· ಬಳಕೆದಾರ-ಪ್ರಾರಂಭಿಸಿದ ಅಥವಾ ಸ್ವಯಂಚಾಲಿತ ಲೇನ್ ಜೋಡಣೆಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
· ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಜೋಡಣೆ ಅವಧಿಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.

PCS

· ಸಾಫ್ಟ್ ಲಾಜಿಕ್ ಸಂಪನ್ಮೂಲ ಕಡಿತಕ್ಕಾಗಿ ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳೊಂದಿಗೆ ಇಂಟರ್ಫೇಸ್ ಮಾಡುವ ಹಾರ್ಡ್ ಐಪಿ ಲಾಜಿಕ್ ಅನ್ನು ಬಳಸುತ್ತದೆ.
· 4GBASE-KP100 ವಿವರಣೆಗಾಗಿ PAM4 ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. ಈ ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ RS-FEC ಅನ್ನು ಯಾವಾಗಲೂ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ.
· ಐಚ್ಛಿಕ RS-FEC ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ನೊಂದಿಗೆ NRZ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
· 64b/66b ಎನ್‌ಕೋಡಿಂಗ್ ಡಿಕೋಡಿಂಗ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.

ದೋಷ ಪತ್ತೆ ಮತ್ತು ನಿರ್ವಹಣೆ

· TX ಮತ್ತು RX ಡೇಟಾ ಪಥಗಳಲ್ಲಿ CRC ದೋಷ ಪರಿಶೀಲನೆಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. · RX ಲಿಂಕ್ ದೋಷ ಪರಿಶೀಲನೆಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. · RX PCS ದೋಷ ಪತ್ತೆಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.

ಇಂಟರ್ಫೇಸ್ಗಳು

· ಸ್ವತಂತ್ರ ಲಿಂಕ್‌ಗಳೊಂದಿಗೆ ಪೂರ್ಣ ಡ್ಯುಪ್ಲೆಕ್ಸ್ ಪ್ಯಾಕೆಟ್ ವರ್ಗಾವಣೆಯನ್ನು ಮಾತ್ರ ಬೆಂಬಲಿಸುತ್ತದೆ.
· ಕಡಿಮೆ ವರ್ಗಾವಣೆ ಲೇಟೆನ್ಸಿಯೊಂದಿಗೆ ಬಹು FPGA ಸಾಧನಗಳಿಗೆ ಪಾಯಿಂಟ್-ಟು-ಪಾಯಿಂಟ್ ಇಂಟರ್‌ಕನೆಕ್ಟ್ ಅನ್ನು ಬಳಸುತ್ತದೆ.
· ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಆಜ್ಞೆಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.

2.3 IP ಆವೃತ್ತಿ ಬೆಂಬಲ ಮಟ್ಟ

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಮತ್ತು ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿಗಾಗಿ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಸಾಧನ ಬೆಂಬಲವು ಈ ಕೆಳಗಿನಂತಿದೆ:

ಕೋಷ್ಟಕ 5.

IP ಆವೃತ್ತಿ ಮತ್ತು ಬೆಂಬಲ ಮಟ್ಟ

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ 22.1

ಸಾಧನ ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳು

IP ಆವೃತ್ತಿ ಸಿಮ್ಯುಲೇಶನ್ ಸಂಕಲನ ಯಂತ್ರಾಂಶ ವಿನ್ಯಾಸ

5.0.0

2.4 ಸಾಧನ ಸ್ಪೀಡ್ ಗ್ರೇಡ್ ಬೆಂಬಲ
F-Tile Serial Lite IV Intel FPGA IP ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ F-ಟೈಲ್ ಸಾಧನಗಳಿಗೆ ಕೆಳಗಿನ ವೇಗದ ಶ್ರೇಣಿಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ: · ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಸ್ಪೀಡ್ ಗ್ರೇಡ್: -1, -2, ಮತ್ತು -3 · ಕೋರ್ ಸ್ಪೀಡ್ ಗ್ರೇಡ್: -1, -2, ಮತ್ತು - 3

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 8

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

2. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಓವರ್view 683074 | 2022.04.28

ಸಂಬಂಧಿತ ಮಾಹಿತಿ
Intel Agilex ಸಾಧನ ಡೇಟಾ ಶೀಟ್ Intel Agilex F-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳಲ್ಲಿ ಬೆಂಬಲಿತ ಡೇಟಾ ದರದ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿ.

2.5 ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಮತ್ತು ಸುಪ್ತತೆ

F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಗಾಗಿ ಸಂಪನ್ಮೂಲಗಳು ಮತ್ತು ಸುಪ್ತತೆಯನ್ನು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 22.1 ರಿಂದ ಪಡೆಯಲಾಗಿದೆ.

ಕೋಷ್ಟಕ 6.

ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಸಂಪನ್ಮೂಲ ಬಳಕೆ
ಲೇಟೆನ್ಸಿ ಮಾಪನವು TX ಕೋರ್ ಇನ್‌ಪುಟ್‌ನಿಂದ RX ಕೋರ್ ಔಟ್‌ಪುಟ್‌ಗೆ ರೌಂಡ್ ಟ್ರಿಪ್ ಲೇಟೆನ್ಸಿಯನ್ನು ಆಧರಿಸಿದೆ.

ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರ

ರೂಪಾಂತರ

ಡೇಟಾ ಲೇನ್ಸ್ ಮೋಡ್ RS-FEC ALM ಸಂಖ್ಯೆ

ಸುಪ್ತತೆ (TX ಕೋರ್ ಗಡಿಯಾರ ಚಕ್ರ)

ಎಫ್‌ಜಿಟಿ

28.05 Gbps NRZ 16

ಮೂಲಭೂತ ಅಂಗವಿಕಲರು 21,691 65

ಪೂರ್ಣ ಅಂಗವಿಕಲರು 22,135 65

ಮೂಲಭೂತ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 21,915 189

ಪೂರ್ಣ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 22,452 189

58 Gbps PAM4 12

ಮೂಲಭೂತ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 28,206 146

ಪೂರ್ಣ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 30,360 146

ಎಫ್‌ಎಚ್‌ಟಿ

58 Gbps NRZ

ಮೂಲಭೂತ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 15,793 146

ಪೂರ್ಣ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 16,624 146

58 Gbps PAM4 4

ಮೂಲಭೂತ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 15,771 154

ಪೂರ್ಣ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 16,611 154

116 Gbps PAM4 4

ಮೂಲಭೂತ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 21,605 128

ಪೂರ್ಣ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 23,148 128

2.6. ಬ್ಯಾಂಡ್ವಿಡ್ತ್ ದಕ್ಷತೆ

ಕೋಷ್ಟಕ 7.

ಬ್ಯಾಂಡ್ವಿಡ್ತ್ ದಕ್ಷತೆ

ವೇರಿಯೇಬಲ್ಸ್ ಟ್ರಾನ್ಸ್ಸಿವರ್ ಮೋಡ್

PAM4

ಸ್ಟ್ರೀಮಿಂಗ್ ಮೋಡ್ RS-FEC

ಪೂರ್ಣ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ

ಮೂಲಭೂತ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ

Gbps ನಲ್ಲಿ ಸರಣಿ ಇಂಟರ್ಫೇಸ್ ಬಿಟ್ ದರ (RAW_RATE)
ಪದದ ಸಂಖ್ಯೆಯಲ್ಲಿ ವರ್ಗಾವಣೆಯ ಬರ್ಸ್ಟ್ ಗಾತ್ರ (BURST_SIZE) (1)
ಗಡಿಯಾರ ಚಕ್ರದಲ್ಲಿ ಜೋಡಣೆಯ ಅವಧಿ (SRL4_ALIGN_PERIOD)

56.0 2,048 4,096

56.0 4,194,304 4,096

ಸೆಟ್ಟಿಂಗ್‌ಗಳು

NRZ

ಪೂರ್ಣ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ

ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ

28.0

2,048

4,096

ಮೂಲಭೂತ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ 28.0

28.0 ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ

4,194,304

4,096

4,096 ಮುಂದುವರಿದಿದೆ...

(1) ಬೇಸಿಕ್ ಮೋಡ್‌ಗಾಗಿ BURST_SIZE ಅನಂತತೆಯನ್ನು ಸಮೀಪಿಸುತ್ತದೆ, ಆದ್ದರಿಂದ ದೊಡ್ಡ ಸಂಖ್ಯೆಯನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 9

2. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಓವರ್view 683074 | 2022.04.28

ಅಸ್ಥಿರ

ಸೆಟ್ಟಿಂಗ್‌ಗಳು

64/66b ಎನ್ಕೋಡ್

0.96969697 0.96969697 0.96969697 0.96969697 0.96969697 0.96969697

ಪದದ ಸಂಖ್ಯೆಯಲ್ಲಿ ಬರ್ಸ್ಟ್ ಗಾತ್ರದ ಓವರ್ಹೆಡ್ (BURST_SIZE_OVHD)

2 (2)

0 (3)

2 (2)

0 (3)

ಗಡಿಯಾರ ಚಕ್ರದಲ್ಲಿ ಜೋಡಣೆ ಮಾರ್ಕರ್ ಅವಧಿ 81,915 (ALIGN_MARKER_PERIOD)

81,915

81,916

5 ರಲ್ಲಿ ಜೋಡಣೆ ಮಾರ್ಕರ್ ಅಗಲ

ಗಡಿಯಾರ ಚಕ್ರ

(ALIGN_MARKER_WIDTH)

ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆ (4)

0.96821788 0.96916433 0.96827698 0.96822967 0.96922348 0.96917616

ಪರಿಣಾಮಕಾರಿ ದರ (Gbps) (5)

54.2202012 54.27320236 27.11175544 27.11043076 27.13825744 27.13693248

ಗರಿಷ್ಠ ಬಳಕೆದಾರ ಗಡಿಯಾರ ಆವರ್ತನ (MHz) (6)

423.59532225 424.00939437 423.62117875 423.6004806 424.0352725 424.01457

ಪುಟ 40 ರಲ್ಲಿ ಸಂಬಂಧಿತ ಮಾಹಿತಿ ಲಿಂಕ್ ದರ ಮತ್ತು ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರ

(2) ಪೂರ್ಣ ಮೋಡ್‌ನಲ್ಲಿ, BURST_SIZE_OVHD ಗಾತ್ರವು ಡೇಟಾ ಸ್ಟ್ರೀಮ್‌ನಲ್ಲಿ START/END ಜೋಡಿಸಲಾದ ನಿಯಂತ್ರಣ ಪದಗಳನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ.
(3) ಬೇಸಿಕ್ ಮೋಡ್‌ಗಾಗಿ, BURST_SIZE_OVHD 0 ಆಗಿದೆ ಏಕೆಂದರೆ ಸ್ಟ್ರೀಮಿಂಗ್ ಸಮಯದಲ್ಲಿ ಯಾವುದೇ START/END ಇಲ್ಲ.
(4) ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರಕ್ಕಾಗಿ ಲಿಂಕ್ ದರ ಮತ್ತು ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರವನ್ನು ನೋಡಿ.
(5) ಪರಿಣಾಮಕಾರಿ ದರ ಲೆಕ್ಕಾಚಾರಕ್ಕಾಗಿ ಲಿಂಕ್ ದರ ಮತ್ತು ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರವನ್ನು ನೋಡಿ.
(6) ಗರಿಷ್ಠ ಬಳಕೆದಾರರ ಗಡಿಯಾರದ ಆವರ್ತನ ಲೆಕ್ಕಾಚಾರಕ್ಕಾಗಿ ಲಿಂಕ್ ದರ ಮತ್ತು ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರವನ್ನು ನೋಡಿ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 10

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

3. ಪ್ರಾರಂಭಿಸುವುದು

3.1. Intel FPGA IP ಕೋರ್‌ಗಳನ್ನು ಸ್ಥಾಪಿಸುವುದು ಮತ್ತು ಪರವಾನಗಿ ನೀಡುವುದು

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಸ್ಥಾಪನೆಯು ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಲೈಬ್ರರಿಯನ್ನು ಒಳಗೊಂಡಿದೆ. ಈ ಲೈಬ್ರರಿಯು ಹೆಚ್ಚುವರಿ ಪರವಾನಗಿಯ ಅಗತ್ಯವಿಲ್ಲದೇ ನಿಮ್ಮ ಉತ್ಪಾದನಾ ಬಳಕೆಗಾಗಿ ಅನೇಕ ಉಪಯುಕ್ತ IP ಕೋರ್‌ಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ. ಕೆಲವು ಇಂಟೆಲ್ FPGA IP ಕೋರ್‌ಗಳಿಗೆ ಉತ್ಪಾದನಾ ಬಳಕೆಗಾಗಿ ಪ್ರತ್ಯೇಕ ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸುವ ಅಗತ್ಯವಿದೆ. ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ಪೂರ್ಣ ಉತ್ಪಾದನಾ ಐಪಿ ಕೋರ್ ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸಲು ನಿರ್ಧರಿಸುವ ಮೊದಲು ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಈ ಪರವಾನಗಿ ಪಡೆದ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಮೌಲ್ಯಮಾಪನ ಮಾಡಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. ನೀವು ಹಾರ್ಡ್‌ವೇರ್ ಪರೀಕ್ಷೆಯನ್ನು ಪೂರ್ಣಗೊಳಿಸಿದ ನಂತರ ಮತ್ತು ಉತ್ಪಾದನೆಯಲ್ಲಿ IP ಅನ್ನು ಬಳಸಲು ಸಿದ್ಧರಾದ ನಂತರ ನೀವು ಪರವಾನಗಿ ಪಡೆದ Intel IP ಕೋರ್‌ಗಳಿಗಾಗಿ ಪೂರ್ಣ ಉತ್ಪಾದನಾ ಪರವಾನಗಿಯನ್ನು ಮಾತ್ರ ಖರೀದಿಸಬೇಕಾಗುತ್ತದೆ.

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಪೂರ್ವನಿಯೋಜಿತವಾಗಿ ಈ ಕೆಳಗಿನ ಸ್ಥಳಗಳಲ್ಲಿ ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಸ್ಥಾಪಿಸುತ್ತದೆ:

ಚಿತ್ರ 2.

IP ಕೋರ್ ಅನುಸ್ಥಾಪನಾ ಮಾರ್ಗ
intelFPGA(_pro) ಕ್ವಾರ್ಟಸ್ – ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ip ಅನ್ನು ಒಳಗೊಂಡಿದೆ – Intel FPGA IP ಲೈಬ್ರರಿ ಮತ್ತು ಥರ್ಡ್-ಪಾರ್ಟಿ IP ಕೋರ್ ಆಲ್ಟೆರಾವನ್ನು ಒಳಗೊಂಡಿದೆ – Intel FPGA IP ಲೈಬ್ರರಿ ಮೂಲ ಕೋಡ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ - Intel FPGA IP ಮೂಲವನ್ನು ಒಳಗೊಂಡಿದೆ files

ಕೋಷ್ಟಕ 8.

IP ಕೋರ್ ಅನುಸ್ಥಾಪನಾ ಸ್ಥಳಗಳು

ಸ್ಥಳ

ಸಾಫ್ಟ್ವೇರ್

:intelFPGA_proquartusipaltera

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ

:/intelFPGA_pro/quartus/ip/altera ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ

ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ವಿಂಡೋಸ್* ಲಿನಕ್ಸ್*

ಗಮನಿಸಿ:

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಅನುಸ್ಥಾಪನಾ ಮಾರ್ಗದಲ್ಲಿ ಜಾಗವನ್ನು ಬೆಂಬಲಿಸುವುದಿಲ್ಲ.

3.1.1. ಇಂಟೆಲ್ FPGA IP ಮೌಲ್ಯಮಾಪನ ಮೋಡ್
ಉಚಿತ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ಖರೀದಿಸುವ ಮೊದಲು ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಪರವಾನಗಿ ಪಡೆದ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಮೌಲ್ಯಮಾಪನ ಮಾಡಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. Intel FPGA IP ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ಹೆಚ್ಚುವರಿ ಪರವಾನಗಿ ಇಲ್ಲದೆ ಈ ಕೆಳಗಿನ ಮೌಲ್ಯಮಾಪನಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:
· ನಿಮ್ಮ ಸಿಸ್ಟಂನಲ್ಲಿ ಪರವಾನಗಿ ಪಡೆದ Intel FPGA IP ಕೋರ್ ನ ವರ್ತನೆಯನ್ನು ಅನುಕರಿಸಿ. · IP ಕೋರ್‌ನ ಕ್ರಿಯಾತ್ಮಕತೆ, ಗಾತ್ರ ಮತ್ತು ವೇಗವನ್ನು ತ್ವರಿತವಾಗಿ ಮತ್ತು ಸುಲಭವಾಗಿ ಪರಿಶೀಲಿಸಿ. · ಸಮಯ-ಸೀಮಿತ ಸಾಧನ ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ರಚಿಸಿ fileಐಪಿ ಕೋರ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ವಿನ್ಯಾಸಗಳಿಗೆ ರು. · ನಿಮ್ಮ ಐಪಿ ಕೋರ್‌ನೊಂದಿಗೆ ಸಾಧನವನ್ನು ಪ್ರೋಗ್ರಾಂ ಮಾಡಿ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ಪರಿಶೀಲಿಸಿ.

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

3. ಪ್ರಾರಂಭಿಸುವುದು
683074 | 2022.04.28
ಇಂಟೆಲ್ FPGA IP ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ಕೆಳಗಿನ ಕಾರ್ಯಾಚರಣೆ ವಿಧಾನಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:
· ಟೆಥರ್ಡ್-ನಿಮ್ಮ ಬೋರ್ಡ್ ಮತ್ತು ಹೋಸ್ಟ್ ಕಂಪ್ಯೂಟರ್ ನಡುವಿನ ಸಂಪರ್ಕದೊಂದಿಗೆ ಪರವಾನಗಿ ಪಡೆದ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಹೊಂದಿರುವ ವಿನ್ಯಾಸವನ್ನು ಅನಿರ್ದಿಷ್ಟವಾಗಿ ಚಾಲನೆ ಮಾಡಲು ಅನುಮತಿಸುತ್ತದೆ. ಟೆಥರ್ಡ್ ಮೋಡ್‌ಗೆ ಸರಣಿ ಜಂಟಿ ಪರೀಕ್ಷಾ ಕ್ರಿಯೆಯ ಗುಂಪಿನ ಅಗತ್ಯವಿದೆ (ಜೆTAG) ಜೆ ನಡುವೆ ಸಂಪರ್ಕಿಸಲಾದ ಕೇಬಲ್TAG ನಿಮ್ಮ ಬೋರ್ಡ್‌ನಲ್ಲಿ ಪೋರ್ಟ್ ಮತ್ತು ಹೋಸ್ಟ್ ಕಂಪ್ಯೂಟರ್, ಇದು ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನ ಅವಧಿಯ ಅವಧಿಗೆ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೋಗ್ರಾಮರ್ ಅನ್ನು ಚಾಲನೆ ಮಾಡುತ್ತದೆ. ಪ್ರೋಗ್ರಾಮರ್‌ಗೆ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನ ಕನಿಷ್ಠ ಸ್ಥಾಪನೆಯ ಅಗತ್ಯವಿದೆ ಮತ್ತು ಯಾವುದೇ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪರವಾನಗಿ ಅಗತ್ಯವಿಲ್ಲ. ಆತಿಥೇಯ ಕಂಪ್ಯೂಟರ್ ಜೆ ಮೂಲಕ ಸಾಧನಕ್ಕೆ ಆವರ್ತಕ ಸಂಕೇತವನ್ನು ಕಳುಹಿಸುವ ಮೂಲಕ ಮೌಲ್ಯಮಾಪನ ಸಮಯವನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆTAG ಬಂದರು. ವಿನ್ಯಾಸದಲ್ಲಿ ಎಲ್ಲಾ ಪರವಾನಗಿ ಪಡೆದ IP ಕೋರ್‌ಗಳು ಟೆಥರ್ಡ್ ಮೋಡ್ ಅನ್ನು ಬೆಂಬಲಿಸಿದರೆ, ಯಾವುದೇ IP ಕೋರ್ ಮೌಲ್ಯಮಾಪನವು ಮುಕ್ತಾಯಗೊಳ್ಳುವವರೆಗೆ ಮೌಲ್ಯಮಾಪನ ಸಮಯವು ಸಾಗುತ್ತದೆ. ಎಲ್ಲಾ IP ಕೋರ್‌ಗಳು ಅನಿಯಮಿತ ಮೌಲ್ಯಮಾಪನ ಸಮಯವನ್ನು ಬೆಂಬಲಿಸಿದರೆ, ಸಾಧನವು ಸಮಯ ಮೀರುವುದಿಲ್ಲ.
· ಅನ್ಟೆಥರ್ಡ್-ಸೀಮಿತ ಸಮಯದವರೆಗೆ ಪರವಾನಗಿ ಪಡೆದ ಐಪಿ ಹೊಂದಿರುವ ವಿನ್ಯಾಸವನ್ನು ಚಾಲನೆ ಮಾಡಲು ಅನುಮತಿಸುತ್ತದೆ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಚಾಲನೆಯಲ್ಲಿರುವ ಹೋಸ್ಟ್ ಕಂಪ್ಯೂಟರ್‌ನಿಂದ ಸಾಧನವು ಸಂಪರ್ಕ ಕಡಿತಗೊಂಡರೆ IP ಕೋರ್ ಅನ್‌ಟೆಥರ್ಡ್ ಮೋಡ್‌ಗೆ ಹಿಂತಿರುಗುತ್ತದೆ. ವಿನ್ಯಾಸದಲ್ಲಿ ಯಾವುದೇ ಇತರ ಪರವಾನಗಿ ಪಡೆದ IP ಕೋರ್ ಟೆಥರ್ಡ್ ಮೋಡ್ ಅನ್ನು ಬೆಂಬಲಿಸದಿದ್ದರೆ IP ಕೋರ್ ಅನ್‌ಟೆಥರ್ಡ್ ಮೋಡ್‌ಗೆ ಹಿಂತಿರುಗುತ್ತದೆ.
ವಿನ್ಯಾಸದಲ್ಲಿ ಯಾವುದೇ ಪರವಾನಗಿ ಪಡೆದ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿಗೆ ಮೌಲ್ಯಮಾಪನ ಸಮಯ ಮುಕ್ತಾಯಗೊಂಡಾಗ, ವಿನ್ಯಾಸವು ಕಾರ್ಯನಿರ್ವಹಿಸುವುದನ್ನು ನಿಲ್ಲಿಸುತ್ತದೆ. Intel FPGA IP ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ಅನ್ನು ಬಳಸುವ ಎಲ್ಲಾ IP ಕೋರ್‌ಗಳು ವಿನ್ಯಾಸದಲ್ಲಿ ಯಾವುದೇ IP ಕೋರ್ ಸಮಯ ಮೀರಿದಾಗ ಏಕಕಾಲದಲ್ಲಿ ಸಮಯ ಮೀರುತ್ತದೆ. ಮೌಲ್ಯಮಾಪನ ಸಮಯ ಮುಕ್ತಾಯಗೊಂಡಾಗ, ಹಾರ್ಡ್‌ವೇರ್ ಪರಿಶೀಲನೆಯನ್ನು ಮುಂದುವರಿಸುವ ಮೊದಲು ನೀವು ಎಫ್‌ಪಿಜಿಎ ಸಾಧನವನ್ನು ರಿಪ್ರೊಗ್ರಾಮ್ ಮಾಡಬೇಕು. ಉತ್ಪಾದನೆಗಾಗಿ IP ಕೋರ್ನ ಬಳಕೆಯನ್ನು ವಿಸ್ತರಿಸಲು, IP ಕೋರ್ಗಾಗಿ ಪೂರ್ಣ ಉತ್ಪಾದನಾ ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸಿ.
ನೀವು ಅನಿಯಂತ್ರಿತ ಸಾಧನ ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ರಚಿಸುವ ಮೊದಲು ನೀವು ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸಬೇಕು ಮತ್ತು ಪೂರ್ಣ ಉತ್ಪಾದನಾ ಪರವಾನಗಿ ಕೀಲಿಯನ್ನು ರಚಿಸಬೇಕು file. Intel FPGA IP ಮೌಲ್ಯಮಾಪನ ಕ್ರಮದಲ್ಲಿ, ಕಂಪೈಲರ್ ಸಮಯ-ಸೀಮಿತ ಸಾಧನ ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ಮಾತ್ರ ಉತ್ಪಾದಿಸುತ್ತದೆ file ( _time_limited.sof) ಇದು ಸಮಯದ ಮಿತಿಯಲ್ಲಿ ಮುಕ್ತಾಯಗೊಳ್ಳುತ್ತದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 12

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

3. ಪ್ರಾರಂಭಿಸುವಿಕೆ 683074 | 2022.04.28

ಚಿತ್ರ 3.

ಇಂಟೆಲ್ FPGA IP ಮೌಲ್ಯಮಾಪನ ಮೋಡ್ ಫ್ಲೋ
Intel FPGA IP ಲೈಬ್ರರಿಯೊಂದಿಗೆ Intel Quartus Prime ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಸ್ಥಾಪಿಸಿ

ಪರವಾನಗಿ ಪಡೆದ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್ ಅನ್ನು ಪ್ಯಾರಾಮೀಟರೈಸ್ ಮಾಡಿ ಮತ್ತು ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಿ

ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್‌ನಲ್ಲಿ IP ಅನ್ನು ಪರಿಶೀಲಿಸಿ

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ

ಸಮಯ-ಸೀಮಿತ ಸಾಧನ ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ರಚಿಸಿ File

Intel FPGA ಸಾಧನವನ್ನು ಪ್ರೋಗ್ರಾಂ ಮಾಡಿ ಮತ್ತು ಬೋರ್ಡ್‌ನಲ್ಲಿ ಕಾರ್ಯಾಚರಣೆಯನ್ನು ಪರಿಶೀಲಿಸಿ
ಉತ್ಪಾದನೆಯ ಬಳಕೆಗೆ ಯಾವುದೇ ಐಪಿ ಸಿದ್ಧವಾಗಿಲ್ಲವೇ?
ಹೌದು ಪೂರ್ಣ ಉತ್ಪಾದನೆಯನ್ನು ಖರೀದಿಸಿ
IP ಪರವಾನಗಿ

ಗಮನಿಸಿ:

ವಾಣಿಜ್ಯ ಉತ್ಪನ್ನಗಳಲ್ಲಿ ಪರವಾನಗಿ ಪಡೆದ IP ಅನ್ನು ಸೇರಿಸಿ
ಪ್ಯಾರಾಮೀಟರೈಸೇಶನ್ ಹಂತಗಳು ಮತ್ತು ಅನುಷ್ಠಾನದ ವಿವರಗಳಿಗಾಗಿ ಪ್ರತಿ IP ಕೋರ್‌ನ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯನ್ನು ನೋಡಿ.
ಇಂಟೆಲ್ ಐಪಿ ಕೋರ್‌ಗಳಿಗೆ ಪ್ರತಿ-ಸೀಟಿಗೆ, ಶಾಶ್ವತ ಆಧಾರದ ಮೇಲೆ ಪರವಾನಗಿ ನೀಡುತ್ತದೆ. ಪರವಾನಗಿ ಶುಲ್ಕವು ಮೊದಲ ವರ್ಷದ ನಿರ್ವಹಣೆ ಮತ್ತು ಬೆಂಬಲವನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ. ಮೊದಲ ವರ್ಷದ ನಂತರ ನವೀಕರಣಗಳು, ದೋಷ ಪರಿಹಾರಗಳು ಮತ್ತು ತಾಂತ್ರಿಕ ಬೆಂಬಲವನ್ನು ಪಡೆಯಲು ನೀವು ನಿರ್ವಹಣೆ ಒಪ್ಪಂದವನ್ನು ನವೀಕರಿಸಬೇಕು. ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ಉತ್ಪಾದಿಸುವ ಮೊದಲು, ಉತ್ಪಾದನಾ ಪರವಾನಗಿ ಅಗತ್ಯವಿರುವ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗಳಿಗಾಗಿ ನೀವು ಪೂರ್ಣ ಉತ್ಪಾದನಾ ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸಬೇಕು fileನೀವು ಅನಿಯಮಿತ ಸಮಯದವರೆಗೆ ಬಳಸಬಹುದು. Intel FPGA IP ಮೌಲ್ಯಮಾಪನ ಕ್ರಮದಲ್ಲಿ, ಕಂಪೈಲರ್ ಸಮಯ-ಸೀಮಿತ ಸಾಧನ ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ಮಾತ್ರ ಉತ್ಪಾದಿಸುತ್ತದೆ file ( _time_limited.sof) ಇದು ಸಮಯದ ಮಿತಿಯಲ್ಲಿ ಮುಕ್ತಾಯಗೊಳ್ಳುತ್ತದೆ. ನಿಮ್ಮ ಉತ್ಪಾದನಾ ಪರವಾನಗಿ ಕೀಗಳನ್ನು ಪಡೆಯಲು, Intel FPGA ಸ್ವಯಂ ಸೇವಾ ಪರವಾನಗಿ ಕೇಂದ್ರಕ್ಕೆ ಭೇಟಿ ನೀಡಿ.
ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಸಾಫ್ಟ್‌ವೇರ್ ಪರವಾನಗಿ ಒಪ್ಪಂದಗಳು ಪರವಾನಗಿ ಪಡೆದ ಐಪಿ ಕೋರ್‌ಗಳು, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಡಿಸೈನ್ ಸಾಫ್ಟ್‌ವೇರ್ ಮತ್ತು ಎಲ್ಲಾ ಪರವಾನಗಿ ಪಡೆಯದ ಐಪಿ ಕೋರ್‌ಗಳ ಸ್ಥಾಪನೆ ಮತ್ತು ಬಳಕೆಯನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 13

3. ಪ್ರಾರಂಭಿಸುವಿಕೆ 683074 | 2022.04.28
ಸಂಬಂಧಿತ ಮಾಹಿತಿ · Intel FPGA ಪರವಾನಗಿ ಬೆಂಬಲ ಕೇಂದ್ರ · Intel FPGA ಸಾಫ್ಟ್‌ವೇರ್ ಸ್ಥಾಪನೆ ಮತ್ತು ಪರವಾನಗಿಗೆ ಪರಿಚಯ
3.2. IP ನಿಯತಾಂಕಗಳು ಮತ್ತು ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವುದು
ಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ನಿಮ್ಮ ಕಸ್ಟಮ್ ಐಪಿ ಬದಲಾವಣೆಯನ್ನು ತ್ವರಿತವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ IP ಆಯ್ಕೆಗಳು ಮತ್ತು ನಿಯತಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಬಳಸಿ.
1. ನಿಮ್ಮ F-Tile Serial Lite IV Intel FPGA IP ಅನ್ನು ಸಂಯೋಜಿಸಲು ನೀವು ಈಗಾಗಲೇ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಯೋಜನೆಯನ್ನು ಹೊಂದಿಲ್ಲದಿದ್ದರೆ, ನೀವು ಒಂದನ್ನು ರಚಿಸಬೇಕು. ಎ. Intel Quartus Prime Pro ಆವೃತ್ತಿಯಲ್ಲಿ, ಕ್ಲಿಕ್ ಮಾಡಿ File ಹೊಸ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಯೋಜನೆಯನ್ನು ರಚಿಸಲು ಹೊಸ ಪ್ರಾಜೆಕ್ಟ್ ವಿಝಾರ್ಡ್, ಅಥವಾ File ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಲು ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಿರಿ. ಸಾಧನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಮಾಂತ್ರಿಕ ನಿಮ್ಮನ್ನು ಕೇಳುತ್ತದೆ. ಬಿ. ಸಾಧನ ಕುಟುಂಬ Intel Agilex ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ ಮತ್ತು IP ಗಾಗಿ ವೇಗದ ದರ್ಜೆಯ ಅವಶ್ಯಕತೆಗಳನ್ನು ಪೂರೈಸುವ ಉತ್ಪಾದನಾ F-ಟೈಲ್ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ. ಸಿ. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ.
2. IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ, F-Tile Serial Lite IV Intel FPGA IP ಅನ್ನು ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಆಯ್ಕೆಮಾಡಿ. ಹೊಸ IP ಬದಲಾವಣೆ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
3. ನಿಮ್ಮ ಹೊಸ ಕಸ್ಟಮ್ ಐಪಿ ಬದಲಾವಣೆಗೆ ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರನ್ನು ಸೂಚಿಸಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ IP ಬದಲಾವಣೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು a ನಲ್ಲಿ ಉಳಿಸುತ್ತದೆ file ಹೆಸರಿಸಲಾಗಿದೆ .ip.
4. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ. 5. ನಿಮ್ಮ IP ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನಿಯತಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ. ಫಾರ್ ಪ್ಯಾರಾಮೀಟರ್ ವಿಭಾಗವನ್ನು ನೋಡಿ
F-Tile Serial Lite IV ಇಂಟೆಲ್ FPGA IP ನಿಯತಾಂಕಗಳ ಬಗ್ಗೆ ಮಾಹಿತಿ. 6. ಐಚ್ಛಿಕವಾಗಿ, ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅಥವಾ ಸಂಕಲನ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು
example, ವಿನ್ಯಾಸ Ex ನಲ್ಲಿನ ಸೂಚನೆಗಳನ್ನು ಅನುಸರಿಸಿampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ. 7. ಎಚ್‌ಡಿಎಲ್ ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಜನರೇಷನ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ. 8. ಔಟ್ಪುಟ್ ಅನ್ನು ಸೂಚಿಸಿ file ಪೀಳಿಗೆಯ ಆಯ್ಕೆಗಳು, ತದನಂತರ ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ. IP ಬದಲಾವಣೆ
fileನಿಮ್ಮ ವಿಶೇಷಣಗಳ ಪ್ರಕಾರ ರು ಉತ್ಪಾದಿಸುತ್ತದೆ. 9. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಉನ್ನತ ಮಟ್ಟದ .ip ಅನ್ನು ಸೇರಿಸುತ್ತದೆ file ಪ್ರಸ್ತುತಕ್ಕೆ
ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಯೋಜನೆ. .ip ಅನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ಸೇರಿಸಲು ನಿಮ್ಮನ್ನು ಕೇಳಿದರೆ file ಯೋಜನೆಗೆ, ಪ್ರಾಜೆಕ್ಟ್ ಸೇರಿಸು/ತೆಗೆದುಹಾಕು ಕ್ಲಿಕ್ ಮಾಡಿ Fileಸೇರಿಸಲು ಯೋಜನೆಯಲ್ಲಿ ರು file. 10. ನಿಮ್ಮ IP ವ್ಯತ್ಯಾಸವನ್ನು ರಚಿಸಿದ ಮತ್ತು ತತ್‌ಕ್ಷಣದ ನಂತರ, ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಲು ಸೂಕ್ತವಾದ ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ಮಾಡಿ ಮತ್ತು ಯಾವುದೇ ಸೂಕ್ತವಾದ ಪ್ರತಿ-ಉದಾಹರಣೆಗೆ RTL ನಿಯತಾಂಕಗಳನ್ನು ಹೊಂದಿಸಿ.
ಪುಟ 42 ರಲ್ಲಿ ಸಂಬಂಧಿತ ಮಾಹಿತಿ ನಿಯತಾಂಕಗಳು
3.3. ರಚಿಸಲಾಗಿದೆ File ರಚನೆ
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಈ ಕೆಳಗಿನ IP ಔಟ್‌ಪುಟ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file ರಚನೆ.
ಬಗ್ಗೆ ಮಾಹಿತಿಗಾಗಿ file ವಿನ್ಯಾಸದ ರಚನೆ ಉದಾample, F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ಉಲ್ಲೇಖಿಸಿampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 14

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

3. ಪ್ರಾರಂಭಿಸುವಿಕೆ 683074 | 2022.04.28

ಚಿತ್ರ 4. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ರಚಿಸಲಾಗಿದೆ Files
.ip - IP ಏಕೀಕರಣ file

ಐಪಿ ವ್ಯತ್ಯಾಸ files

_ ಐಪಿ ವ್ಯತ್ಯಾಸ files

example_design

.cmp - VHDL ಘಟಕ ಘೋಷಣೆ file _bb.v – ವೆರಿಲಾಗ್ HDL ಬ್ಲಾಕ್ ಬಾಕ್ಸ್ EDA ಸಂಶ್ಲೇಷಣೆ file _inst.v ಮತ್ತು .vhd – ಎಸ್ampತತ್‌ಕ್ಷಣದ ಟೆಂಪ್ಲೇಟ್‌ಗಳು .xml- XML ವರದಿ file

Exampನಿಮ್ಮ IP ಕೋರ್ ವಿನ್ಯಾಸಕ್ಕಾಗಿ le ಸ್ಥಳ ಎಕ್ಸ್ample fileರು. ಡೀಫಾಲ್ಟ್ ಸ್ಥಳವು ಉದಾample_design, ಆದರೆ ಬೇರೆ ಮಾರ್ಗವನ್ನು ಸೂಚಿಸಲು ನಿಮ್ಮನ್ನು ಕೇಳಲಾಗುತ್ತದೆ.

.qgsimc - ಹೆಚ್ಚುತ್ತಿರುವ ಪುನರುತ್ಪಾದನೆಯನ್ನು ಬೆಂಬಲಿಸಲು ಸಿಮ್ಯುಲೇಶನ್ ನಿಯತಾಂಕಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ .qgsynthc - ಹೆಚ್ಚುತ್ತಿರುವ ಪುನರುತ್ಪಾದನೆಯನ್ನು ಬೆಂಬಲಿಸಲು ಸಂಶ್ಲೇಷಣೆಯ ನಿಯತಾಂಕಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ

.qip - ಐಪಿ ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ files

_generation.rpt- ಐಪಿ ಉತ್ಪಾದನೆಯ ವರದಿ

.sopcinfo- ಸಾಫ್ಟ್‌ವೇರ್ ಟೂಲ್-ಚೈನ್ ಏಕೀಕರಣ file .html- ಸಂಪರ್ಕ ಮತ್ತು ಮೆಮೊರಿ ನಕ್ಷೆ ಡೇಟಾ

.csv – ಪಿನ್ ನಿಯೋಜನೆ file

.spd - ಪ್ರತ್ಯೇಕ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ಸಂಯೋಜಿಸುತ್ತದೆ

ಸಿಮ್ ಸಿಮ್ಯುಲೇಶನ್ files

ಸಿಂಥ್ ಐಪಿ ಸಂಶ್ಲೇಷಣೆ files

.v ಉನ್ನತ ಮಟ್ಟದ ಸಿಮ್ಯುಲೇಶನ್ file

.v ಉನ್ನತ ಮಟ್ಟದ IP ಸಂಶ್ಲೇಷಣೆ file

ಸಿಮ್ಯುಲೇಟರ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು

ಸಬ್‌ಕೋರ್ ಗ್ರಂಥಾಲಯಗಳು

ಸಿಂಥ್
ಸಬ್ಕೋರ್ ಸಂಶ್ಲೇಷಣೆ files

ಸಿಮ್
ಸಬ್ಕೋರ್ ಸಿಮ್ಯುಲೇಶನ್ files

ಕೋಷ್ಟಕ 9.

F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಅನ್ನು ರಚಿಸಲಾಗಿದೆ Files

File ಹೆಸರು

ವಿವರಣೆ

.ip

ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್ ಅಥವಾ ಉನ್ನತ ಮಟ್ಟದ ಐಪಿ ಬದಲಾವಣೆ file. ನಿಮ್ಮ ಐಪಿ ವ್ಯತ್ಯಾಸವನ್ನು ನೀವು ನೀಡುವ ಹೆಸರಾಗಿದೆ.

.cmp

VHDL ಕಾಂಪೊನೆಂಟ್ ಘೋಷಣೆ (.cmp) file ಒಂದು ಪಠ್ಯವಾಗಿದೆ file ನೀವು VHDL ವಿನ್ಯಾಸದಲ್ಲಿ ಬಳಸಬಹುದಾದ ಸ್ಥಳೀಯ ಜೆನೆರಿಕ್ ಮತ್ತು ಪೋರ್ಟ್ ವ್ಯಾಖ್ಯಾನಗಳನ್ನು ಒಳಗೊಂಡಿದೆ files.

.html

ಸಂಪರ್ಕ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿರುವ ವರದಿ, ಪ್ರತಿ ಸ್ಲೇವ್‌ನ ವಿಳಾಸವನ್ನು ತೋರಿಸುವ ಮೆಮೊರಿ ನಕ್ಷೆಯು ಅದು ಸಂಪರ್ಕಗೊಂಡಿರುವ ಪ್ರತಿ ಮಾಸ್ಟರ್‌ಗೆ ಸಂಬಂಧಿಸಿದಂತೆ ಮತ್ತು ಪ್ಯಾರಾಮೀಟರ್ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

_generation.rpt

IP ಅಥವಾ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಜನರೇಷನ್ ಲಾಗ್ file. IP ಉತ್ಪಾದನೆಯ ಸಮಯದಲ್ಲಿ ಸಂದೇಶಗಳ ಸಾರಾಂಶ.

.qgsimc

ಹೆಚ್ಚುತ್ತಿರುವ ಪುನರುತ್ಪಾದನೆಯನ್ನು ಬೆಂಬಲಿಸಲು ಸಿಮ್ಯುಲೇಶನ್ ನಿಯತಾಂಕಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

.qgsynthc

ಹೆಚ್ಚುತ್ತಿರುವ ಪುನರುತ್ಪಾದನೆಯನ್ನು ಬೆಂಬಲಿಸಲು ಸಂಶ್ಲೇಷಣೆಯ ನಿಯತಾಂಕಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

.qip

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಐಪಿ ಘಟಕವನ್ನು ಸಂಯೋಜಿಸಲು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡಲು ಐಪಿ ಘಟಕದ ಕುರಿತು ಅಗತ್ಯವಿರುವ ಎಲ್ಲಾ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ.
ಮುಂದುವರೆಯಿತು…

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 15

3. ಪ್ರಾರಂಭಿಸುವಿಕೆ 683074 | 2022.04.28

File ಹೆಸರು .sopcinfo
.csv .spd _bb.v _inst.v ಅಥವಾ _inst.vhd .regmap
.svd
.v ಅಥವಾ .vhd ಮಾರ್ಗದರ್ಶಕ/ ಸಿನೊಪ್ಸಿಸ್/ವಿಸಿಎಸ್/ ಸಿನೊಪ್ಸಿಸ್/ವಿಸಿಎಸ್ಎಂಎಕ್ಸ್/ ಎಕ್ಸ್‌ಸೀಲಿಯಮ್/ ಸಬ್‌ಮಾಡ್ಯೂಲ್‌ಗಳು/ /

ವಿವರಣೆ
ನಿಮ್ಮ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಂನಲ್ಲಿ ಸಂಪರ್ಕಗಳು ಮತ್ತು IP ಘಟಕಗಳ ನಿಯತಾಂಕಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ನೀವು IP ಘಟಕಗಳಿಗಾಗಿ ಸಾಫ್ಟ್‌ವೇರ್ ಡ್ರೈವರ್‌ಗಳನ್ನು ಅಭಿವೃದ್ಧಿಪಡಿಸಿದಾಗ ಅವಶ್ಯಕತೆಗಳನ್ನು ಪಡೆಯಲು ನೀವು ಅದರ ವಿಷಯಗಳನ್ನು ಪಾರ್ಸ್ ಮಾಡಬಹುದು. Nios® II ಟೂಲ್ ಚೈನ್‌ನಂತಹ ಡೌನ್‌ಸ್ಟ್ರೀಮ್ ಉಪಕರಣಗಳು ಇದನ್ನು ಬಳಸುತ್ತವೆ file. .sopcinfo file ಮತ್ತು system.h file ನಿಯೋಸ್ II ಟೂಲ್ ಚೈನ್‌ಗಾಗಿ ರಚಿಸಲಾಗಿದೆ, ಗುಲಾಮನನ್ನು ಪ್ರವೇಶಿಸುವ ಪ್ರತಿ ಯಜಮಾನನಿಗೆ ಸಂಬಂಧಿಸಿದಂತೆ ಪ್ರತಿ ಗುಲಾಮರ ವಿಳಾಸ ನಕ್ಷೆ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ. ನಿರ್ದಿಷ್ಟ ಸ್ಲೇವ್ ಘಟಕವನ್ನು ಪ್ರವೇಶಿಸಲು ವಿಭಿನ್ನ ಮಾಸ್ಟರ್‌ಗಳು ವಿಭಿನ್ನ ವಿಳಾಸ ನಕ್ಷೆಯನ್ನು ಹೊಂದಿರಬಹುದು.
IP ಘಟಕದ ಅಪ್‌ಗ್ರೇಡ್ ಸ್ಥಿತಿಯ ಕುರಿತು ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ.
ಅಗತ್ಯವಿರುವ ಇನ್ಪುಟ್ file ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್‌ಗಳಿಗಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ರಚಿಸಲು ip-make-simscript ಗಾಗಿ. .spd file ನ ಪಟ್ಟಿಯನ್ನು ಒಳಗೊಂಡಿದೆ files ಅನ್ನು ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ರಚಿಸಲಾಗಿದೆ, ಜೊತೆಗೆ ನೀವು ಪ್ರಾರಂಭಿಸಬಹುದಾದ ನೆನಪುಗಳ ಬಗ್ಗೆ ಮಾಹಿತಿ.
ನೀವು ವೆರಿಲಾಗ್ ಬ್ಲಾಕ್-ಬಾಕ್ಸ್ (_bb.v) ಅನ್ನು ಬಳಸಬಹುದು file ಕಪ್ಪು ಪೆಟ್ಟಿಗೆಯಾಗಿ ಬಳಸಲು ಖಾಲಿ ಮಾಡ್ಯೂಲ್ ಘೋಷಣೆಯಾಗಿ.
HDL ಮಾಜಿample ಇನ್ಸ್ಟಾಂಟಿಯೇಶನ್ ಟೆಂಪ್ಲೇಟ್. ನೀವು ಇದರ ವಿಷಯಗಳನ್ನು ನಕಲಿಸಬಹುದು ಮತ್ತು ಅಂಟಿಸಬಹುದು file ನಿಮ್ಮ HDL ಗೆ file IP ಬದಲಾವಣೆಯನ್ನು ತ್ವರಿತಗೊಳಿಸಲು.
IP ನೋಂದಣಿ ಮಾಹಿತಿಯನ್ನು ಹೊಂದಿದ್ದರೆ, .regmap file ಉತ್ಪಾದಿಸುತ್ತದೆ. .regmap file ಮಾಸ್ಟರ್ ಮತ್ತು ಸ್ಲೇವ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳ ರಿಜಿಸ್ಟರ್ ಮ್ಯಾಪ್ ಮಾಹಿತಿಯನ್ನು ವಿವರಿಸುತ್ತದೆ. ಈ file .sopcinfo ಗೆ ಪೂರಕವಾಗಿದೆ file ಸಿಸ್ಟಮ್ ಬಗ್ಗೆ ಹೆಚ್ಚು ವಿವರವಾದ ರಿಜಿಸ್ಟರ್ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುವ ಮೂಲಕ. ಇದು ರಿಜಿಸ್ಟರ್ ಪ್ರದರ್ಶನವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ viewಗಳು ಮತ್ತು ಸಿಸ್ಟಂ ಕನ್ಸೋಲ್‌ನಲ್ಲಿ ಬಳಕೆದಾರರ ಗ್ರಾಹಕೀಯಗೊಳಿಸಬಹುದಾದ ಅಂಕಿಅಂಶಗಳು.
ಹಾರ್ಡ್ ಪ್ರೊಸೆಸರ್ ಸಿಸ್ಟಮ್ (HPS) ಸಿಸ್ಟಮ್ ಡೀಬಗ್ ಉಪಕರಣಗಳನ್ನು ಅನುಮತಿಸುತ್ತದೆ view ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ವ್ಯವಸ್ಥೆಯಲ್ಲಿ HPS ಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಪೆರಿಫೆರಲ್‌ಗಳ ನೋಂದಣಿ ನಕ್ಷೆಗಳು. ಸಂಶ್ಲೇಷಣೆಯ ಸಮಯದಲ್ಲಿ, .svd fileಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಮಾಸ್ಟರ್‌ಗಳಿಗೆ ಗೋಚರಿಸುವ ಸ್ಲೇವ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳಿಗಾಗಿ s ಅನ್ನು .sof ನಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ file ಡೀಬಗ್ ವಿಭಾಗದಲ್ಲಿ. ಸಿಸ್ಟಂ ಕನ್ಸೋಲ್ ಈ ವಿಭಾಗವನ್ನು ಓದುತ್ತದೆ, ರಿಜಿಸ್ಟರ್ ಮ್ಯಾಪ್ ಮಾಹಿತಿಗಾಗಿ ಪ್ಲ್ಯಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಪ್ರಶ್ನಿಸಬಹುದು. ಸಿಸ್ಟಮ್ ಸ್ಲೇವ್‌ಗಳಿಗಾಗಿ, ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಹೆಸರಿನ ಮೂಲಕ ರಿಜಿಸ್ಟರ್‌ಗಳನ್ನು ಪ್ರವೇಶಿಸಬಹುದು.
ಎಚ್‌ಡಿಎಲ್ fileಸಂಶ್ಲೇಷಣೆ ಅಥವಾ ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ಪ್ರತಿ ಸಬ್‌ಮಾಡ್ಯೂಲ್ ಅಥವಾ ಚೈಲ್ಡ್ ಐಪಿಯನ್ನು ತ್ವರಿತಗೊಳಿಸುವ s.
ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು ModelSim*/QuestaSim* ಸ್ಕ್ರಿಪ್ಟ್ msim_setup.tcl ಅನ್ನು ಒಳಗೊಂಡಿದೆ.
VCS* ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು ಶೆಲ್ ಸ್ಕ್ರಿಪ್ಟ್ vcs_setup.sh ಅನ್ನು ಒಳಗೊಂಡಿದೆ. ಶೆಲ್ ಸ್ಕ್ರಿಪ್ಟ್ vcsmx_setup.sh ಮತ್ತು synopsys_sim.setup ಅನ್ನು ಒಳಗೊಂಡಿದೆ file VCS MX ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು.
ಶೆಲ್ ಸ್ಕ್ರಿಪ್ಟ್ xcelium_setup.sh ಮತ್ತು ಇತರ ಸೆಟಪ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ fileXcelium* ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಹೊಂದಿಸಲು ಮತ್ತು ರನ್ ಮಾಡಲು ರು.
HDL ಅನ್ನು ಒಳಗೊಂಡಿದೆ fileIP ಉಪ ಮಾಡ್ಯೂಲ್‌ಗಳಿಗೆ ರು.
ಪ್ರತಿ ರಚಿಸಲಾದ ಚೈಲ್ಡ್ ಐಪಿ ಡೈರೆಕ್ಟರಿಗಾಗಿ, ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಂಥ್/ ಮತ್ತು ಸಿಮ್/ ಉಪ-ಡೈರೆಕ್ಟರಿಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ.

3.4. ಇಂಟೆಲ್ FPGA IP ಕೋರ್‌ಗಳನ್ನು ಅನುಕರಿಸುವುದು
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ನಿರ್ದಿಷ್ಟ EDA ಸಿಮ್ಯುಲೇಟರ್‌ಗಳಲ್ಲಿ IP ಕೋರ್ RTL ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. ಐಪಿ ಉತ್ಪಾದನೆಯು ಐಚ್ಛಿಕವಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ರಚಿಸುತ್ತದೆ files, ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಮಾದರಿ ಸೇರಿದಂತೆ, ಯಾವುದೇ ಟೆಸ್ಟ್‌ಬೆಂಚ್ (ಅಥವಾ ಉದಾample ವಿನ್ಯಾಸ), ಮತ್ತು ಪ್ರತಿ IP ಕೋರ್‌ಗಾಗಿ ಮಾರಾಟಗಾರ-ನಿರ್ದಿಷ್ಟ ಸಿಮ್ಯುಲೇಟರ್ ಸೆಟಪ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು. ನೀವು ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಮಾದರಿ ಮತ್ತು ಯಾವುದೇ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅಥವಾ ಮಾಜಿ ಬಳಸಬಹುದುampಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ವಿನ್ಯಾಸ. ಯಾವುದೇ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ಚಲಾಯಿಸಲು ಐಪಿ ಉತ್ಪಾದನೆಯ ಔಟ್‌ಪುಟ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ಸಹ ಒಳಗೊಂಡಿರಬಹುದು. ನಿಮ್ಮ IP ಕೋರ್ ಅನ್ನು ಅನುಕರಿಸಲು ಅಗತ್ಯವಿರುವ ಎಲ್ಲಾ ಮಾದರಿಗಳು ಅಥವಾ ಲೈಬ್ರರಿಗಳನ್ನು ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು ಪಟ್ಟಿ ಮಾಡುತ್ತವೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 16

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

3. ಪ್ರಾರಂಭಿಸುವಿಕೆ 683074 | 2022.04.28

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಅನೇಕ ಸಿಮ್ಯುಲೇಟರ್‌ಗಳೊಂದಿಗೆ ಏಕೀಕರಣವನ್ನು ಒದಗಿಸುತ್ತದೆ ಮತ್ತು ನಿಮ್ಮ ಸ್ವಂತ ಸ್ಕ್ರಿಪ್ಟ್ ಮತ್ತು ಕಸ್ಟಮ್ ಸಿಮ್ಯುಲೇಶನ್ ಹರಿವುಗಳನ್ನು ಒಳಗೊಂಡಂತೆ ಬಹು ಸಿಮ್ಯುಲೇಶನ್ ಹರಿವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. ನೀವು ಆಯ್ಕೆಮಾಡುವ ಯಾವುದೇ ಹರಿವು, IP ಕೋರ್ ಸಿಮ್ಯುಲೇಶನ್ ಈ ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ:
1. ಐಪಿ ಎಚ್‌ಡಿಎಲ್, ಟೆಸ್ಟ್‌ಬೆಂಚ್ (ಅಥವಾ ಉದಾample ವಿನ್ಯಾಸ), ಮತ್ತು ಸಿಮ್ಯುಲೇಟರ್ ಸೆಟಪ್ ಸ್ಕ್ರಿಪ್ಟ್ files.
2. ನಿಮ್ಮ ಸಿಮ್ಯುಲೇಟರ್ ಪರಿಸರ ಮತ್ತು ಯಾವುದೇ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ಹೊಂದಿಸಿ.
3. ಸಿಮ್ಯುಲೇಶನ್ ಮಾದರಿ ಲೈಬ್ರರಿಗಳನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ.
4. ನಿಮ್ಮ ಸಿಮ್ಯುಲೇಟರ್ ಅನ್ನು ರನ್ ಮಾಡಿ.

3.4.1. ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸುವುದು ಮತ್ತು ಪರಿಶೀಲಿಸುವುದು

ಪೂರ್ವನಿಯೋಜಿತವಾಗಿ, ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಮಾದರಿಗಳು ಮತ್ತು ಸಿಮ್ಯುಲೇಶನ್ ಮಾದರಿ ಲೈಬ್ರರಿಯನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು, ವಿಸ್ತೃತಗೊಳಿಸಲು ಮತ್ತು ಅನುಕರಿಸಲು ಆಜ್ಞೆಗಳನ್ನು ಹೊಂದಿರುವ ಸಿಮ್ಯುಲೇಟರ್-ನಿರ್ದಿಷ್ಟ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಉತ್ಪಾದಿಸುತ್ತದೆ. fileರು. ನೀವು ಆಜ್ಞೆಗಳನ್ನು ನಿಮ್ಮ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗೆ ನಕಲಿಸಬಹುದು ಅಥವಾ ಇವುಗಳನ್ನು ಸಂಪಾದಿಸಬಹುದು fileನಿಮ್ಮ ವಿನ್ಯಾಸ ಮತ್ತು ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು, ವಿವರಿಸಲು ಮತ್ತು ಅನುಕರಿಸಲು ಆಜ್ಞೆಗಳನ್ನು ಸೇರಿಸಲು s.

ಕೋಷ್ಟಕ 10. ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು

ಸಿಮ್ಯುಲೇಟರ್

File ಡೈರೆಕ್ಟರಿ

ಮಾಡೆಲ್ ಸಿಮ್

_ಸಿಮ್/ಮಾರ್ಗದರ್ಶಿ

ಕ್ವೆಸ್ಟಾಸಿಮ್

VCS

_sim/synopsys/vcs

VCS MX

_sim/synopsys/vcsmx

Xcelium

_sim/xcelium

ಸ್ಕ್ರಿಪ್ಟ್ msim_setup.tcl (7)
vcs_setup.sh vcsmx_setup.sh synopsys_sim.setup xcelium_setup.sh

3.5 ಇತರೆ EDA ಪರಿಕರಗಳಲ್ಲಿ IP ಕೋರ್‌ಗಳನ್ನು ಸಂಶ್ಲೇಷಿಸುವುದು
ಐಚ್ಛಿಕವಾಗಿ, Intel FPGA IP ಕೋರ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ವಿನ್ಯಾಸವನ್ನು ಸಂಶ್ಲೇಷಿಸಲು ಮತ್ತೊಂದು ಬೆಂಬಲಿತ EDA ಉಪಕರಣವನ್ನು ಬಳಸಿ. ನೀವು ಐಪಿ ಕೋರ್ ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ರಚಿಸಿದಾಗ fileಮೂರನೇ ವ್ಯಕ್ತಿಯ EDA ಸಿಂಥೆಸಿಸ್ ಪರಿಕರಗಳೊಂದಿಗೆ ಬಳಸಲು, ನೀವು ಪ್ರದೇಶ ಮತ್ತು ಸಮಯದ ಅಂದಾಜು ನೆಟ್‌ಲಿಸ್ಟ್ ಅನ್ನು ರಚಿಸಬಹುದು. ಉತ್ಪಾದನೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ನಿಮ್ಮ IP ಬದಲಾವಣೆಯನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡುವಾಗ ಮೂರನೇ ವ್ಯಕ್ತಿಯ EDA ಸಂಶ್ಲೇಷಣೆಯ ಪರಿಕರಗಳಿಗಾಗಿ ಸಮಯ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಅಂದಾಜುಗಳನ್ನು ರಚಿಸಿ ಆನ್ ಮಾಡಿ.
ಪ್ರದೇಶ ಮತ್ತು ಸಮಯದ ಅಂದಾಜು ನೆಟ್‌ಲಿಸ್ಟ್ IP ಕೋರ್ ಸಂಪರ್ಕ ಮತ್ತು ವಾಸ್ತುಶಿಲ್ಪವನ್ನು ವಿವರಿಸುತ್ತದೆ, ಆದರೆ ನಿಜವಾದ ಕಾರ್ಯನಿರ್ವಹಣೆಯ ಬಗ್ಗೆ ವಿವರಗಳನ್ನು ಒಳಗೊಂಡಿಲ್ಲ. ಈ ಮಾಹಿತಿಯು ಪ್ರದೇಶ ಮತ್ತು ಸಮಯದ ಅಂದಾಜುಗಳನ್ನು ಉತ್ತಮವಾಗಿ ವರದಿ ಮಾಡಲು ಕೆಲವು ಮೂರನೇ ವ್ಯಕ್ತಿಯ ಸಂಶ್ಲೇಷಣೆ ಸಾಧನಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ. ಹೆಚ್ಚುವರಿಯಾಗಿ, ಸಮಯ-ಚಾಲಿತ ಆಪ್ಟಿಮೈಸೇಶನ್‌ಗಳನ್ನು ಸಾಧಿಸಲು ಮತ್ತು ಫಲಿತಾಂಶಗಳ ಗುಣಮಟ್ಟವನ್ನು ಸುಧಾರಿಸಲು ಸಂಶ್ಲೇಷಣೆ ಉಪಕರಣಗಳು ಸಮಯದ ಮಾಹಿತಿಯನ್ನು ಬಳಸಬಹುದು.
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಉತ್ಪಾದಿಸುತ್ತದೆ _syn.v ನೆಟ್‌ಲಿಸ್ಟ್ file ಔಟ್ಪುಟ್ ಅನ್ನು ಲೆಕ್ಕಿಸದೆ ವೆರಿಲಾಗ್ HDL ಸ್ವರೂಪದಲ್ಲಿ file ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಸ್ವರೂಪ. ನೀವು ಸಂಶ್ಲೇಷಣೆಗಾಗಿ ಈ ನೆಟ್‌ಲಿಸ್ಟ್ ಅನ್ನು ಬಳಸಿದರೆ, ನೀವು IP ಕೋರ್ ಹೊದಿಕೆಯನ್ನು ಸೇರಿಸಬೇಕು file .v ಅಥವಾ ನಿಮ್ಮ Intel Quartus Prime ಯೋಜನೆಯಲ್ಲಿ .vhd.

(7) ನೀವು ಇಡಿಎ ಟೂಲ್ ಆಯ್ಕೆಯನ್ನು ಹೊಂದಿಸದಿದ್ದರೆ– ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಿಂದ ಮೂರನೇ ವ್ಯಕ್ತಿಯ ಇಡಿಎ ಸಿಮ್ಯುಲೇಟರ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸಲು ನಿಮಗೆ ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ–ಈ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಮಾಡೆಲ್‌ಸಿಮ್ ಅಥವಾ ಕ್ವೆಸ್ಟಾಸಿಮ್ ಸಿಮ್ಯುಲೇಟರ್ ಟಿಸಿಎಲ್ ಕನ್ಸೋಲ್‌ನಲ್ಲಿ ರನ್ ಮಾಡಿ (ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಅಲ್ಲ. Tcl ಕನ್ಸೋಲ್) ಯಾವುದೇ ದೋಷಗಳನ್ನು ತಪ್ಪಿಸಲು.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 17

3. ಪ್ರಾರಂಭಿಸುವಿಕೆ 683074 | 2022.04.28
3.6. ಪೂರ್ಣ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಲಾಗುತ್ತಿದೆ
ನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಎಡಿಷನ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಪ್ರೊಸೆಸಿಂಗ್ ಮೆನುವಿನಲ್ಲಿ ನೀವು ಸ್ಟಾರ್ಟ್ ಕಂಪೈಲೇಶನ್ ಆಜ್ಞೆಯನ್ನು ಬಳಸಬಹುದು.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 18

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ

ಚಿತ್ರ 5.

F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP MAC ಮತ್ತು ಎತರ್ನೆಟ್ PCS ಅನ್ನು ಒಳಗೊಂಡಿದೆ. MAC ಕಸ್ಟಮ್ PCS ನೊಂದಿಗೆ MII ಇಂಟರ್ಫೇಸ್‌ಗಳ ಮೂಲಕ ಸಂವಹನ ನಡೆಸುತ್ತದೆ.

IP ಎರಡು ಮಾಡ್ಯುಲೇಶನ್ ವಿಧಾನಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:
· PAM4–ಆಯ್ಕೆಗಾಗಿ 1 ರಿಂದ 12 ಸಂಖ್ಯೆಯ ಲೇನ್‌ಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ. IP ಯಾವಾಗಲೂ PAM4 ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ ಪ್ರತಿ ಲೇನ್‌ಗೆ ಎರಡು PCS ಚಾನಲ್‌ಗಳನ್ನು ಸ್ಥಾಪಿಸುತ್ತದೆ.
· NRZ–ಆಯ್ಕೆಗಾಗಿ 1 ರಿಂದ 16 ಸಂಖ್ಯೆಯ ಲೇನ್‌ಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ.

ಪ್ರತಿ ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್ ಎರಡು ಡೇಟಾ ವಿಧಾನಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:
· ಬೇಸಿಕ್ ಮೋಡ್-ಇದು ಶುದ್ಧ ಸ್ಟ್ರೀಮಿಂಗ್ ಮೋಡ್ ಆಗಿದ್ದು, ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಅನ್ನು ಹೆಚ್ಚಿಸಲು ಸ್ಟಾರ್ಟ್‌ಆಫ್-ಪ್ಯಾಕೆಟ್, ಖಾಲಿ ಸೈಕಲ್ ಮತ್ತು ಎಂಡ್-ಆಫ್-ಪ್ಯಾಕೆಟ್ ಇಲ್ಲದೆ ಡೇಟಾವನ್ನು ಕಳುಹಿಸಲಾಗುತ್ತದೆ. IP ಮೊದಲ ಮಾನ್ಯವಾದ ಡೇಟಾವನ್ನು ಸ್ಫೋಟದ ಪ್ರಾರಂಭವಾಗಿ ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ.

ಮೂಲ ಮೋಡ್ ಡೇಟಾ ವರ್ಗಾವಣೆ tx_core_clkout tx_avs_ready

tx_avs_valid tx_avs_data rx_core_clkout rx_avs_ready

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

rx_avs_valid rx_avs_data

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 6.

ಪೂರ್ಣ ಮೋಡ್-ಇದು ಪ್ಯಾಕೆಟ್ ಮೋಡ್ ಡೇಟಾ ವರ್ಗಾವಣೆಯಾಗಿದೆ. ಈ ಮೋಡ್‌ನಲ್ಲಿ, ಪ್ಯಾಕೆಟ್‌ನ ಪ್ರಾರಂಭ ಮತ್ತು ಕೊನೆಯಲ್ಲಿ ಡಿಲಿಮಿಟರ್‌ಗಳಾಗಿ ಐಪಿ ಬರ್ಸ್ಟ್ ಮತ್ತು ಸಿಂಕ್ ಸೈಕಲ್ ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆ.

ಪೂರ್ಣ ಮೋಡ್ ಡೇಟಾ ವರ್ಗಾವಣೆ tx_core_clkout

tx_avs_ready tx_avs_valid tx_avs_startofpacket tx_avs_endofpacket
tx_avs_data rx_core_clkout rx_avs_ready rx_avs_valid rx_avs_startofpacket rx_avs_endofpacket

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

rx_avs_data

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9

ಸಂಬಂಧಿತ ಮಾಹಿತಿ · F-Tile Serial Lite IV Intel FPGA IP ಮುಗಿದಿದೆview ಪುಟ 6 ರಂದು · F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

4.1. TX ಡೇಟಾಪಾತ್
TX ಡೇಟಾಪಾತ್ ಈ ಕೆಳಗಿನ ಘಟಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ: · MAC ಅಡಾಪ್ಟರ್ · ಕಂಟ್ರೋಲ್ ವರ್ಡ್ ಅಳವಡಿಕೆ ಬ್ಲಾಕ್ · CRC · MII ಎನ್ಕೋಡರ್ · PCS ಬ್ಲಾಕ್ · PMA ಬ್ಲಾಕ್

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 20

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28
ಚಿತ್ರ 7. TX ಡೇಟಾಪಾತ್

ಬಳಕೆದಾರ ತರ್ಕದಿಂದ

TX MAC

ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್

MAC ಅಡಾಪ್ಟರ್

ಪದಗಳ ಅಳವಡಿಕೆಯನ್ನು ನಿಯಂತ್ರಿಸಿ

CRC

MII ಎನ್ಕೋಡರ್

MII ಇಂಟರ್ಫೇಸ್ ಕಸ್ಟಮ್ PCS
PCS ಮತ್ತು PMA

ಇತರ FPGA ಸಾಧನಕ್ಕೆ TX ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್

4.1.1. TX MAC ಅಡಾಪ್ಟರ್
TX MAC ಅಡಾಪ್ಟರ್ Avalon® ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಡೇಟಾ ಪ್ರಸರಣವನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ. ಈ ಬ್ಲಾಕ್ ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿ ರವಾನೆ ಮತ್ತು ಹರಿವಿನ ನಿಯಂತ್ರಣವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.

ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿಯನ್ನು ವರ್ಗಾಯಿಸುವುದು

ಫುಲ್ ಮೋಡ್‌ನಲ್ಲಿ, IP ಯು tx_is_usr_cmd ಸಿಗ್ನಲ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ ಅದನ್ನು ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ XOFF/XON ಪ್ರಸರಣದಂತಹ ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿ ಚಕ್ರವನ್ನು ಪ್ರಾರಂಭಿಸಲು ನೀವು ಬಳಸಬಹುದು. ಈ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುವ ಮೂಲಕ ನೀವು ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿ ಪ್ರಸರಣ ಚಕ್ರವನ್ನು ಪ್ರಾರಂಭಿಸಬಹುದು ಮತ್ತು tx_avs_startofpacket ಮತ್ತು tx_avs_valid ಸಂಕೇತಗಳ ಸಮರ್ಥನೆಯೊಂದಿಗೆ tx_avs_data ಬಳಸಿಕೊಂಡು ಮಾಹಿತಿಯನ್ನು ವರ್ಗಾಯಿಸಬಹುದು. ಬ್ಲಾಕ್ ನಂತರ ಎರಡು ಚಕ್ರಗಳಿಗೆ tx_avs_ready ಅನ್ನು ಡೀಸರ್ಟ್ ಮಾಡುತ್ತದೆ.

ಗಮನಿಸಿ:

ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿ ವೈಶಿಷ್ಟ್ಯವು ಪೂರ್ಣ ಮೋಡ್‌ನಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 21

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 8.

ಹರಿವಿನ ನಿಯಂತ್ರಣ

ಲಿಂಕ್ ಮರು-ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯ ಸಮಯದಲ್ಲಿ ಅಥವಾ ಬಳಕೆದಾರರ ತರ್ಕದಿಂದ ಪ್ರಸರಣಕ್ಕೆ ಯಾವುದೇ ಡೇಟಾ ಲಭ್ಯವಿಲ್ಲದಿರುವಾಗ ಬಳಕೆದಾರರ ತರ್ಕದಿಂದ ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಲು TX MAC ಸಿದ್ಧವಾಗಿಲ್ಲದ ಪರಿಸ್ಥಿತಿಗಳಿವೆ. ಈ ಪರಿಸ್ಥಿತಿಗಳಿಂದಾಗಿ ಡೇಟಾ ನಷ್ಟವನ್ನು ತಪ್ಪಿಸಲು, ಬಳಕೆದಾರರ ತರ್ಕದಿಂದ ಡೇಟಾ ಹರಿವನ್ನು ನಿಯಂತ್ರಿಸಲು IP tx_avs_ready ಸಂಕೇತವನ್ನು ಬಳಸುತ್ತದೆ. ಕೆಳಗಿನ ಪರಿಸ್ಥಿತಿಗಳು ಸಂಭವಿಸಿದಾಗ IP ಸಿಗ್ನಲ್ ಅನ್ನು ಡಿಸರ್ಟ್ ಮಾಡುತ್ತದೆ:
· tx_avs_startofpacket ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದಾಗ, tx_avs_ready ಅನ್ನು ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರಕ್ಕೆ ಡಿಸರ್ಟ್ ಮಾಡಲಾಗುತ್ತದೆ.
· tx_avs_endofpacket ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದಾಗ, tx_avs_ready ಅನ್ನು ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರಕ್ಕೆ ಡಿಸರ್ಟ್ ಮಾಡಲಾಗುತ್ತದೆ.
· ಯಾವುದೇ ಜೋಡಿಯಾದ CWs ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದಾಗ tx_avs_ready ಎರಡು ಗಡಿಯಾರ ಚಕ್ರಗಳಿಗೆ ಡೀಸರ್ಟ್ ಆಗುತ್ತದೆ.
· ಕಸ್ಟಮ್ PCS ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ RS-FEC ಜೋಡಣೆ ಮಾರ್ಕರ್ ಅಳವಡಿಕೆಯು ಸಂಭವಿಸಿದಾಗ, tx_avs_ready ನಾಲ್ಕು ಗಡಿಯಾರ ಚಕ್ರಗಳಿಗೆ ಡೀಸರ್ಟ್ ಆಗುತ್ತದೆ.
· PAM17 ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ ಪ್ರತಿ 4 ಎತರ್ನೆಟ್ ಕೋರ್ ಗಡಿಯಾರ ಚಕ್ರಗಳು ಮತ್ತು NRZ ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ ಪ್ರತಿ 33 ಎತರ್ನೆಟ್ ಕೋರ್ ಗಡಿಯಾರ ಚಕ್ರಗಳು. tx_avs_ready ಅನ್ನು ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರಕ್ಕೆ ಡಿಸರ್ಟ್ ಮಾಡಲಾಗಿದೆ.
· ಯಾವುದೇ ಡೇಟಾ ರವಾನೆ ಸಮಯದಲ್ಲಿ ಬಳಕೆದಾರ ತರ್ಕವು tx_avs_valid ಅನ್ನು ನಿರಾಕರಿಸಿದಾಗ.

ಕೆಳಗಿನ ಸಮಯ ರೇಖಾಚಿತ್ರಗಳು ಉದಾampಡೇಟಾ ಹರಿವಿನ ನಿಯಂತ್ರಣಕ್ಕಾಗಿ tx_avs_ready ಅನ್ನು ಬಳಸಿಕೊಂಡು TX MAC ಅಡಾಪ್ಟರ್‌ನ les.

tx_avs_valid Deassertion ಮತ್ತು START/END ಜೋಡಿಯಾಗಿರುವ CWಗಳೊಂದಿಗೆ ಫ್ಲೋ ಕಂಟ್ರೋಲ್

tx_core_clkout

tx_avs_valid tx_avs_data

D1 D2 D3

ಮಾನ್ಯ ಸಿಗ್ನಲ್ ಡೀಸರ್ಟ್‌ಗಳು

ಡಿ 5 ಡಿ 6

tx_avs_ready tx_avs_startofpacket

END-STRT CW ಅನ್ನು ಸೇರಿಸಲು ಎರಡು ಚಕ್ರಗಳಿಗೆ ರೆಡಿ ಸಿಗ್ನಲ್ ಡೀಸರ್ಟ್‌ಗಳು

tx_avs_endofpacket

usrif_data

D1 D2 D3

CW_data

DN END STRT D0 D1 D2 D3 ಖಾಲಿ D4

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 22

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 9.

ಜೋಡಣೆ ಮಾರ್ಕರ್ ಅಳವಡಿಕೆಯೊಂದಿಗೆ ಹರಿವಿನ ನಿಯಂತ್ರಣ
tx_core_clkout tx_avs_valid

tx_avs_data tx_avs_ready

DN-5 DN-4 DN-3 DN-2 DN-1

DN+1

01234

tx_avs_startofpacket tx_avs_endofpacket

usrif_data CW_data CRC_data MII_data

DN-1 DN DN DN DN DN DN DN+1 DN-1 DN DN DN DN DN DN DN+1 DN-1 DN DN DN DN DN

i_sl_tx_mii_valid

i_sl_tx_mii_d[63:0]

ಡಿಎನ್ -1

DN+1

i_sl_tx_mii_c[7:0]

0x0

i_sl_tx_mii_am

01234

i_sl_tx_mii_am_pre3

01234

ಚಿತ್ರ 10.

START/END ಜೋಡಿಯಾಗಿರುವ CW ಗಳೊಂದಿಗೆ ಹರಿವಿನ ನಿಯಂತ್ರಣವು ಜೋಡಣೆ ಮಾರ್ಕರ್ ಅಳವಡಿಕೆಯೊಂದಿಗೆ ಸೇರಿಕೊಳ್ಳುತ್ತದೆ

tx_core_clkout tx_avs_valid

tx_avs_data

DN-5 DN-4 DN-3 DN-2 DN-1

tx_avs_ಸಿದ್ಧ

012 345 6

tx_avs_startofpacket

tx_avs_endofpacket

usrif_data

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

CW_data

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

CRC_data

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

MII_ಡೇಟಾ

DN-1 DN-1 DN-1 DN-1 DN-1 DN-1 END STRT D0

i_sl_tx_mii_valid

i_sl_tx_mii_d[63:0]

ಡಿಎನ್ -1

ಅಂತ್ಯ STRT D0

i_sl_tx_mii_c[7:0]

0x0

i_sl_tx_mii_am i_sl_tx_mii_am_pre3

01234

4.1.2. ಕಂಟ್ರೋಲ್ ವರ್ಡ್ (CW) ಅಳವಡಿಕೆ
F-Tile Serial Lite IV Intel FPGA IP ಬಳಕೆದಾರರ ತರ್ಕದಿಂದ ಇನ್‌ಪುಟ್ ಸಿಗ್ನಲ್‌ಗಳ ಆಧಾರದ ಮೇಲೆ CW ಗಳನ್ನು ನಿರ್ಮಿಸುತ್ತದೆ. CW ಗಳು ಪ್ಯಾಕೆಟ್ ಡಿಲಿಮಿಟರ್‌ಗಳು, ಟ್ರಾನ್ಸ್‌ಮಿಷನ್ ಸ್ಟೇಟಸ್ ಮಾಹಿತಿ ಅಥವಾ ಬಳಕೆದಾರರ ಡೇಟಾವನ್ನು PCS ಬ್ಲಾಕ್‌ಗೆ ಸೂಚಿಸುತ್ತವೆ ಮತ್ತು ಅವುಗಳನ್ನು XGMII ನಿಯಂತ್ರಣ ಕೋಡ್‌ಗಳಿಂದ ಪಡೆಯಲಾಗಿದೆ.
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು ಬೆಂಬಲಿತ CW ಗಳ ವಿವರಣೆಯನ್ನು ತೋರಿಸುತ್ತದೆ:

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 23

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಕೋಷ್ಟಕ 11.
START END ALIGN

ಬೆಂಬಲಿತ CW ಗಳ ವಿವರಣೆ

ಪದಗಳ ಸಂಖ್ಯೆ (1 ಪದ

= 64 ಬಿಟ್‌ಗಳು)

ಹೌದು

EMPTY_CYC

ಹೌದು

ಐಡಲ್

ಸಂ

ಡೇಟಾ

ಹೌದು

ಇನ್-ಬ್ಯಾಂಡ್

ವಿವರಣೆ
ಡೇಟಾ ಡಿಲಿಮಿಟರ್ ಪ್ರಾರಂಭ. ಡೇಟಾ ಡಿಲಿಮಿಟರ್‌ನ ಅಂತ್ಯ. RX ಜೋಡಣೆಗಾಗಿ ನಿಯಂತ್ರಣ ಪದ (CW). ಡೇಟಾ ವರ್ಗಾವಣೆಯಲ್ಲಿ ಖಾಲಿ ಚಕ್ರ. IDLE (ಬ್ಯಾಂಡ್ ಹೊರಗೆ). ಪೇಲೋಡ್.

ಕೋಷ್ಟಕ 12. CW ಫೀಲ್ಡ್ ವಿವರಣೆ
ಕ್ಷೇತ್ರ RSVD num_valid_bytes_eob
EMPTY eop sop seop align CRC32 usr

ವಿವರಣೆ
ಕಾಯ್ದಿರಿಸಿದ ಕ್ಷೇತ್ರ. ಭವಿಷ್ಯದ ವಿಸ್ತರಣೆಗಾಗಿ ಬಳಸಬಹುದು. 0 ಗೆ ಕಟ್ಟಲಾಗಿದೆ.
ಕೊನೆಯ ಪದದಲ್ಲಿ (64-ಬಿಟ್) ಮಾನ್ಯ ಬೈಟ್‌ಗಳ ಸಂಖ್ಯೆ. ಇದು 3ಬಿಟ್ ಮೌಲ್ಯವಾಗಿದೆ. · 3'b000: 8 ಬೈಟ್‌ಗಳು · 3'b001: 1 ಬೈಟ್ · 3'b010: 2 ಬೈಟ್‌ಗಳು · 3'b011: 3 ಬೈಟ್‌ಗಳು · 3'b100: 4 ಬೈಟ್‌ಗಳು · 3'b101: 5 ಬೈಟ್‌ಗಳು · 3'b110: 6 ಬೈಟ್‌ಗಳು · 3'b111: 7 ಬೈಟ್‌ಗಳು
ಸ್ಫೋಟದ ಕೊನೆಯಲ್ಲಿ ಮಾನ್ಯವಲ್ಲದ ಪದಗಳ ಸಂಖ್ಯೆ.
ಪ್ಯಾಕೆಟ್ ಅಂತ್ಯದ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಲು RX Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸೂಚಿಸುತ್ತದೆ.
ಪ್ರಾರಂಭದ-ಪ್ಯಾಕೆಟ್ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಲು RX Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸೂಚಿಸುತ್ತದೆ.
ಅದೇ ಚಕ್ರದಲ್ಲಿ ಪ್ಯಾಕೆಟ್ ಮತ್ತು ಅಂತ್ಯದ ಪ್ಯಾಕೆಟ್ ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲು RX Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸೂಚಿಸುತ್ತದೆ.
RX ಜೋಡಣೆಯನ್ನು ಪರಿಶೀಲಿಸಿ.
ಕಂಪ್ಯೂಟೆಡ್ CRC ಯ ಮೌಲ್ಯಗಳು.
ನಿಯಂತ್ರಣ ಪದವು (CW) ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿಯನ್ನು ಹೊಂದಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 24

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

4.1.2.1. ಸಿಡಿಯ ಪ್ರಾರಂಭದ CW

ಚಿತ್ರ 11. ಸಿಡಿಯ ಪ್ರಾರಂಭದ CW ಸ್ವರೂಪ

ಪ್ರಾರಂಭಿಸಿ

63:56

ಆರ್ಎಸ್ವಿಡಿ

55:48

ಆರ್ಎಸ್ವಿಡಿ

47:40

ಆರ್ಎಸ್ವಿಡಿ

ಡೇಟಾ

39:32 31:24

ಆರ್ಎಸ್ವಿಡಿ ಆರ್ಎಸ್ವಿಡಿ

23:16

sop usr align=0 seop

15:8

ಚಾನಲ್

7:0

'hFB(START)

ನಿಯಂತ್ರಣ 7:0

ಕೋಷ್ಟಕ 13.

ಪೂರ್ಣ ಮೋಡ್‌ನಲ್ಲಿ, ನೀವು tx_avs_startofpacket ಸಿಗ್ನಲ್ ಅನ್ನು ಪ್ರತಿಪಾದಿಸುವ ಮೂಲಕ START CW ಅನ್ನು ಸೇರಿಸಬಹುದು. ನೀವು tx_avs_startofpacket ಸಿಗ್ನಲ್ ಅನ್ನು ಮಾತ್ರ ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಸೋಪ್ ಬಿಟ್ ಅನ್ನು ಹೊಂದಿಸಲಾಗಿದೆ. ನೀವು tx_avs_startofpacket ಮತ್ತು tx_avs_endofpacket ಎರಡೂ ಸಂಕೇತಗಳನ್ನು ಪ್ರತಿಪಾದಿಸಿದಾಗ, seop ಬಿಟ್ ಅನ್ನು ಹೊಂದಿಸಲಾಗಿದೆ.

ಸಿಡಬ್ಲ್ಯೂ ಫೀಲ್ಡ್ ಮೌಲ್ಯಗಳನ್ನು ಪ್ರಾರಂಭಿಸಿ
ಫೀಲ್ಡ್ ಸಾಪ್/ಸಿಒಪಿ
ಯುಎಸ್ಆರ್ (8)
ಜೋಡಿಸು

ಮೌಲ್ಯ

tx_is_usr_cmd ಸಂಕೇತವನ್ನು ಅವಲಂಬಿಸಿ:

1: ಯಾವಾಗ tx_is_usr_cmd = 1

0: ಯಾವಾಗ tx_is_usr_cmd = 0

ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ, ರೀಸೆಟ್ ಡಿಸರ್ಟ್ ಆದ ನಂತರ MAC START CW ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆ. ಯಾವುದೇ ಡೇಟಾ ಲಭ್ಯವಿಲ್ಲದಿದ್ದರೆ, ನೀವು ಡೇಟಾವನ್ನು ಕಳುಹಿಸಲು ಪ್ರಾರಂಭಿಸುವವರೆಗೆ MAC ನಿರಂತರವಾಗಿ END ಮತ್ತು START CW ಗಳೊಂದಿಗೆ EMPTY_CYC ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆ.

4.1.2.2. ಎಂಡ್-ಆಫ್-ಬರ್ಸ್ಟ್ CW

ಚಿತ್ರ 12. ಎಂಡ್-ಆಫ್-ಬರ್ಸ್ಟ್ CW ಫಾರ್ಮ್ಯಾಟ್

ಅಂತ್ಯ

63:56

'hFD

55:48

CRC32[31:24]

47:40

CRC32[23:16]

ಡೇಟಾ 39:32 31:24

CRC32[15:8] CRC32[7:0]

23:16 eop=1 RSVD RSVD RSVD

ಆರ್ಎಸ್ವಿಡಿ

15:8

ಆರ್ಎಸ್ವಿಡಿ

ಖಾಲಿ

7:0

ಆರ್ಎಸ್ವಿಡಿ

num_valid_bytes_eob

ನಿಯಂತ್ರಣ

7:0

(8) ಇದನ್ನು ಪೂರ್ಣ ಮೋಡ್‌ನಲ್ಲಿ ಮಾತ್ರ ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ.
ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 25

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಕೋಷ್ಟಕ 14.

tx_avs_endofpacket ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದಾಗ MAC END CW ಅನ್ನು ಸೇರಿಸುತ್ತದೆ. END CW ಕೊನೆಯ ಡೇಟಾ ಪದದಲ್ಲಿ ಮಾನ್ಯವಾದ ಬೈಟ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಮತ್ತು CRC ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ.

CRC ಮೌಲ್ಯವು START CW ಮತ್ತು END CW ಗಿಂತ ಮೊದಲು ಡೇಟಾ ಪದದ ನಡುವಿನ ಡೇಟಾಕ್ಕಾಗಿ 32-ಬಿಟ್ CRC ಫಲಿತಾಂಶವಾಗಿದೆ.

ಕೆಳಗಿನ ಕೋಷ್ಟಕವು END CW ನಲ್ಲಿನ ಕ್ಷೇತ್ರಗಳ ಮೌಲ್ಯಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

END CW ಫೀಲ್ಡ್ ಮೌಲ್ಯಗಳು
ಕ್ಷೇತ್ರ eop CRC32 num_valid_bytes_eob

ಮೌಲ್ಯ 1
CRC32 ಕಂಪ್ಯೂಟೆಡ್ ಮೌಲ್ಯ. ಕೊನೆಯ ಡೇಟಾ ಪದದಲ್ಲಿ ಮಾನ್ಯ ಬೈಟ್‌ಗಳ ಸಂಖ್ಯೆ.

4.1.2.3. ಜೋಡಣೆ ಜೋಡಿಯಾಗಿರುವ CW

ಚಿತ್ರ 13. ಜೋಡಣೆ ಜೋಡಿಯಾಗಿರುವ CW ಫಾರ್ಮ್ಯಾಟ್

START/END ನೊಂದಿಗೆ CW ಜೋಡಿಯನ್ನು ಜೋಡಿಸಿ

64+8ಬಿಟ್ಸ್ XGMII ಇಂಟರ್ಫೇಸ್

ಪ್ರಾರಂಭಿಸಿ

63:56

ಆರ್ಎಸ್ವಿಡಿ

55:48

ಆರ್ಎಸ್ವಿಡಿ

47:40

ಆರ್ಎಸ್ವಿಡಿ

ಡೇಟಾ

39:32 31:24

ಆರ್ಎಸ್ವಿಡಿ ಆರ್ಎಸ್ವಿಡಿ

23:16 eop=0 sop=0 usr=0 align=1 seop=0

15:8

ಆರ್ಎಸ್ವಿಡಿ

7:0

'hFB

ನಿಯಂತ್ರಣ 7:0

64+8ಬಿಟ್ಸ್ XGMII ಇಂಟರ್ಫೇಸ್

ಅಂತ್ಯ

63:56

'hFD

55:48

ಆರ್ಎಸ್ವಿಡಿ

47:40

ಆರ್ಎಸ್ವಿಡಿ

ಡೇಟಾ

39:32 31:24

ಆರ್ಎಸ್ವಿಡಿ ಆರ್ಎಸ್ವಿಡಿ

23:16 eop=0 RSVD RSVD RSVD

ಆರ್ಎಸ್ವಿಡಿ

15:8

ಆರ್ಎಸ್ವಿಡಿ

7:0

ಆರ್ಎಸ್ವಿಡಿ

ನಿಯಂತ್ರಣ 7:0

ALIGN CW ಎಂಬುದು START/END ಅಥವಾ END/START CW ಗಳೊಂದಿಗೆ ಜೋಡಿಯಾಗಿರುವ CW ಆಗಿದೆ. ನೀವು tx_link_reinit ಸಿಗ್ನಲ್ ಅನ್ನು ಪ್ರತಿಪಾದಿಸುವ ಮೂಲಕ, ಜೋಡಣೆ ಅವಧಿಯ ಕೌಂಟರ್ ಅನ್ನು ಹೊಂದಿಸುವ ಮೂಲಕ ಅಥವಾ ಮರುಹೊಂದಿಸುವಿಕೆಯನ್ನು ಪ್ರಾರಂಭಿಸುವ ಮೂಲಕ ALIGN ಜೋಡಿಸಲಾದ CW ಅನ್ನು ಸೇರಿಸಬಹುದು. ALIGN ಜೋಡಿಯಾಗಿರುವ CW ಅನ್ನು ಸೇರಿಸಿದಾಗ, ಎಲ್ಲಾ ಲೇನ್‌ಗಳಾದ್ಯಂತ ಡೇಟಾ ಜೋಡಣೆಯನ್ನು ಪರಿಶೀಲಿಸಲು ರಿಸೀವರ್ ಅಲೈನ್‌ಮೆಂಟ್ ಬ್ಲಾಕ್ ಅನ್ನು ಪ್ರಾರಂಭಿಸಲು align ಕ್ಷೇತ್ರವನ್ನು 1 ಕ್ಕೆ ಹೊಂದಿಸಲಾಗಿದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 26

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಕೋಷ್ಟಕ 15.

CW ಫೀಲ್ಡ್ ಮೌಲ್ಯಗಳನ್ನು ALIGN ಮಾಡಿ
ಕ್ಷೇತ್ರ ಹೊಂದಾಣಿಕೆ
ಇಒಪಿ ಸೋಪ್ ಯುಎಸ್ಆರ್ ಎಸ್ಇಒಪಿ

ಮೌಲ್ಯ 1 0 0 0 0

4.1.2.4. ಖಾಲಿ-ಚಕ್ರ CW

ಚಿತ್ರ 14. ಖಾಲಿ-ಚಕ್ರ CW ಫಾರ್ಮ್ಯಾಟ್

END/START ಜೊತೆ EMPTY_CYC ಜೋಡಿ

64+8ಬಿಟ್ಸ್ XGMII ಇಂಟರ್ಫೇಸ್

ಅಂತ್ಯ

63:56

'hFD

55:48

ಆರ್ಎಸ್ವಿಡಿ

47:40

ಆರ್ಎಸ್ವಿಡಿ

ಡೇಟಾ

39:32 31:24

ಆರ್ಎಸ್ವಿಡಿ ಆರ್ಎಸ್ವಿಡಿ

23:16 eop=0 RSVD RSVD RSVD

ಆರ್ಎಸ್ವಿಡಿ

15:8

ಆರ್ಎಸ್ವಿಡಿ

7:0

ಆರ್ಎಸ್ವಿಡಿ

ನಿಯಂತ್ರಣ 7:0

64+8ಬಿಟ್ಸ್ XGMII ಇಂಟರ್ಫೇಸ್

ಪ್ರಾರಂಭಿಸಿ

63:56

ಆರ್ಎಸ್ವಿಡಿ

55:48

ಆರ್ಎಸ್ವಿಡಿ

47:40

ಆರ್ಎಸ್ವಿಡಿ

ಡೇಟಾ

39:32 31:24

ಆರ್ಎಸ್ವಿಡಿ ಆರ್ಎಸ್ವಿಡಿ

23:16

sop=0 usr=0 align=0 seop=0

15:8

ಆರ್ಎಸ್ವಿಡಿ

7:0

'hFB

ನಿಯಂತ್ರಣ 7:0

ಕೋಷ್ಟಕ 16.

ನೀವು ಸ್ಫೋಟದ ಸಮಯದಲ್ಲಿ ಎರಡು ಗಡಿಯಾರ ಚಕ್ರಗಳಿಗೆ tx_avs_valid ಅನ್ನು ನಿರಾಕರಿಸಿದಾಗ, MAC END/START CW ಗಳೊಂದಿಗೆ ಜೋಡಿಯಾಗಿರುವ EMPTY_CYC CW ಅನ್ನು ಸೇರಿಸುತ್ತದೆ. ಕ್ಷಣಮಾತ್ರದಲ್ಲಿ ಪ್ರಸರಣಕ್ಕೆ ಯಾವುದೇ ಡೇಟಾ ಲಭ್ಯವಿಲ್ಲದಿದ್ದಾಗ ನೀವು ಈ CW ಅನ್ನು ಬಳಸಬಹುದು.

ನೀವು ಒಂದು ಚಕ್ರಕ್ಕೆ tx_avs_valid ಅನ್ನು ಡೀಸರ್ಟ್ ಮಾಡಿದಾಗ, ಒಂದು ಜೋಡಿ END/START CW ಗಳನ್ನು ಉತ್ಪಾದಿಸಲು IP tx_avs_valid ಅನ್ನು tx_avs_valid ಡೀಸರ್ಶನ್‌ನ ಎರಡು ಪಟ್ಟು ಅವಧಿಗೆ ಡಿಸರ್ಟ್ ಮಾಡುತ್ತದೆ.

EMPTY_CYC CW ಫೀಲ್ಡ್ ಮೌಲ್ಯಗಳು
ಕ್ಷೇತ್ರ ಹೊಂದಾಣಿಕೆ
ಇಒಪಿ

ಮೌಲ್ಯ 0 0

ಮುಂದುವರೆಯಿತು…

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 27

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಫೀಲ್ಡ್ ಸೋಪ್ ಯುಎಸ್ಆರ್ ಎಸ್ಇಒಪಿ

ಮೌಲ್ಯ 0 0 0

4.1.2.5. ಐಡಲ್ CW

ಚಿತ್ರ 15. ಐಡಲ್ CW ಫಾರ್ಮ್ಯಾಟ್

IDLE CW

63:56

h07

55:48

h07

47:40

h07

ಡೇಟಾ

39:32 31:24

'h07 'h07

23:16

h07

15:8

h07

7:0

h07

ನಿಯಂತ್ರಣ 7:0

ಯಾವುದೇ ಪ್ರಸರಣವಿಲ್ಲದಿದ್ದಾಗ MAC IDLE CW ಅನ್ನು ಸೇರಿಸುತ್ತದೆ. ಈ ಅವಧಿಯಲ್ಲಿ, tx_avs_valid ಸಿಗ್ನಲ್ ಕಡಿಮೆಯಾಗಿದೆ.
ಬರ್ಸ್ಟ್ ವರ್ಗಾವಣೆ ಪೂರ್ಣಗೊಂಡಾಗ ಅಥವಾ ಪ್ರಸರಣವು ನಿಷ್ಕ್ರಿಯ ಸ್ಥಿತಿಯಲ್ಲಿದ್ದಾಗ ನೀವು IDLE CW ಅನ್ನು ಬಳಸಬಹುದು.

4.1.2.6. ಡೇಟಾ ವರ್ಡ್

ಡೇಟಾ ಪದವು ಪ್ಯಾಕೆಟ್‌ನ ಪೇಲೋಡ್ ಆಗಿದೆ. XGMII ನಿಯಂತ್ರಣ ಬಿಟ್‌ಗಳನ್ನು ಡೇಟಾ ವರ್ಡ್ ಫಾರ್ಮ್ಯಾಟ್‌ನಲ್ಲಿ 0 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ.

ಚಿತ್ರ 16. ಡೇಟಾ ವರ್ಡ್ ಫಾರ್ಮ್ಯಾಟ್

64+8 ಬಿಟ್‌ಗಳು XGMII ಇಂಟರ್ಫೇಸ್

ಡೇಟಾ ವರ್ಡ್

63:56

ಬಳಕೆದಾರರ ಡೇಟಾ 7

55:48

ಬಳಕೆದಾರರ ಡೇಟಾ 6

47:40

ಬಳಕೆದಾರರ ಡೇಟಾ 5

ಡೇಟಾ

39:32 31:24

ಬಳಕೆದಾರರ ಡೇಟಾ 4 ಬಳಕೆದಾರರ ಡೇಟಾ 3

23:16

ಬಳಕೆದಾರರ ಡೇಟಾ 2

15:8

ಬಳಕೆದಾರರ ಡೇಟಾ 1

7:0

ಬಳಕೆದಾರರ ಡೇಟಾ 0

ನಿಯಂತ್ರಣ 7:0

4.1.3. TX CRC
ಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಸಿಆರ್‌ಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಬಳಸಿಕೊಂಡು ನೀವು ಟಿಎಕ್ಸ್ ಸಿಆರ್‌ಸಿ ಬ್ಲಾಕ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು. ಈ ವೈಶಿಷ್ಟ್ಯವು ಮೂಲಭೂತ ಮತ್ತು ಪೂರ್ಣ ವಿಧಾನಗಳಲ್ಲಿ ಬೆಂಬಲಿತವಾಗಿದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 28

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

MAC tx_avs_endofpacket ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುವ ಮೂಲಕ END CW ಗೆ CRC ಮೌಲ್ಯವನ್ನು ಸೇರಿಸುತ್ತದೆ. ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ, END CW ನೊಂದಿಗೆ ಜೋಡಿಸಲಾದ ALIGN CW ಮಾತ್ರ ಮಾನ್ಯ CRC ಕ್ಷೇತ್ರವನ್ನು ಹೊಂದಿರುತ್ತದೆ.
TX CRC ಬ್ಲಾಕ್ ಇಂಟರ್ಫೇಸ್ಗಳು TX ಕಂಟ್ರೋಲ್ ವರ್ಡ್ ಅಳವಡಿಕೆ ಮತ್ತು TX MII ಎನ್ಕೋಡ್ ಬ್ಲಾಕ್ನೊಂದಿಗೆ. TX CRC ಬ್ಲಾಕ್ CRC ಮೌಲ್ಯವನ್ನು 64-ಬಿಟ್ ಮೌಲ್ಯ ಪ್ರತಿ ಸೈಕಲ್ ಡೇಟಾಗೆ START CW ನಿಂದ END CW ವರೆಗೆ ಗಣಿಸುತ್ತದೆ.
CRC ದೋಷಗಳನ್ನು ರಚಿಸಲು ನಿರ್ದಿಷ್ಟ ಲೇನ್‌ನಲ್ಲಿ ಡೇಟಾವನ್ನು ಉದ್ದೇಶಪೂರ್ವಕವಾಗಿ ಭ್ರಷ್ಟಗೊಳಿಸಲು ನೀವು crc_error_inject ಸಿಗ್ನಲ್ ಅನ್ನು ಪ್ರತಿಪಾದಿಸಬಹುದು.

4.1.4. TX MII ಎನ್ಕೋಡರ್

TX MII ಎನ್‌ಕೋಡರ್ MAC ನಿಂದ TX PCS ಗೆ ಪ್ಯಾಕೆಟ್ ಪ್ರಸರಣವನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ.

ಕೆಳಗಿನ ಚಿತ್ರವು PAM8 ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ 4-ಬಿಟ್ MII ಬಸ್‌ನಲ್ಲಿನ ಡೇಟಾ ಮಾದರಿಯನ್ನು ತೋರಿಸುತ್ತದೆ. START ಮತ್ತು END CW ಪ್ರತಿ ಎರಡು MII ಲೇನ್‌ಗಳಲ್ಲಿ ಒಮ್ಮೆ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.

ಚಿತ್ರ 17. PAM4 ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್ MII ಡೇಟಾ ಪ್ಯಾಟರ್ನ್

ಸೈಕಲ್ 1

ಸೈಕಲ್ 2

ಸೈಕಲ್ 3

ಸೈಕಲ್ 4

ಸೈಕಲ್ 5

SOP_CW

DATA_1

DATA_9 DATA_17

ಐಡಲ್

DATA_DUMMY SOP_CW
DATA_DUMMY

DATA_2 DATA_3 DATA_4

DATA_10 DATA_11 DATA_12

DATA_18 DATA_19 DATA_20

EOP_CW IDLE
EOP_CW

SOP_CW

DATA_5 DATA_13 DATA_21

ಐಡಲ್

DATA_DUMMY DATA_6 DATA_14 DATA_22 EOP_CW

SOP_CW DATA_DUMMY

DATA_7 DATA_8

DATA_15 DATA_16

DATA_23 DATA_24

IDLE EOP_CW

ಕೆಳಗಿನ ಚಿತ್ರವು NRZ ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ನಲ್ಲಿ 8-ಬಿಟ್ MII ಬಸ್‌ನಲ್ಲಿನ ಡೇಟಾ ಮಾದರಿಯನ್ನು ತೋರಿಸುತ್ತದೆ. ಪ್ರತಿ MII ಲೇನ್‌ಗಳಲ್ಲಿ START ಮತ್ತು END CW ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 29

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 18. NRZ ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್ MII ಡೇಟಾ ಪ್ಯಾಟರ್ನ್

ಸೈಕಲ್ 1

ಸೈಕಲ್ 2

ಸೈಕಲ್ 3

SOP_CW

DATA_1

DATA_9

SOP_CW

DATA_2 DATA_10

SOP_CW SOP_CW

DATA_3 DATA_4

DATA_11 DATA_12

SOP_CW

DATA_5 DATA_13

SOP_CW

DATA_6 DATA_14

SOP_CW

DATA_7 DATA_15

SOP_CW

DATA_8 DATA_16

CYCLE 4 DATA_17 DATA_18 DATA_19 DATA_20 DATA_21 DATA_22 DATA_23 DATA_24

ಸೈಕಲ್ 5 EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW EOP_CW

4.1.5. TX PCS ಮತ್ತು PMA
ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿಯು ಎಫ್-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಅನ್ನು ಎತರ್ನೆಟ್ ಪಿಸಿಎಸ್ ಮೋಡ್‌ಗೆ ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ.

4.2. RX ಡೇಟಾಪತ್
RX ಡೇಟಾಪಾತ್ ಈ ಕೆಳಗಿನ ಘಟಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ: · PMA ಬ್ಲಾಕ್ · PCS ಬ್ಲಾಕ್ · MII ಡಿಕೋಡರ್ · CRC · Deskew ಬ್ಲಾಕ್ · ನಿಯಂತ್ರಣ ಪದ ತೆಗೆಯುವ ಬ್ಲಾಕ್

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 30

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28
ಚಿತ್ರ 19. RX ಡೇಟಾಪಾತ್

ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್
RX MAC
ಪದ ತೆಗೆಯುವಿಕೆಯನ್ನು ನಿಯಂತ್ರಿಸಿ
ಡೆಸ್ಕ್ಯು

CRC

MII ಡಿಕೋಡರ್

MII ಇಂಟರ್ಫೇಸ್ ಕಸ್ಟಮ್ PCS
PCS ಮತ್ತು PMA

ಇತರ FPGA ಸಾಧನದಿಂದ RX ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್
4.2.1. RX PCS ಮತ್ತು PMA
ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಎಫ್-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಅನ್ನು ಎತರ್ನೆಟ್ ಪಿಸಿಎಸ್ ಮೋಡ್‌ಗೆ ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ.
4.2.2. RX MII ಡಿಕೋಡರ್
ಒಳಬರುವ ಡೇಟಾವು ನಿಯಂತ್ರಣ ಪದ ಮತ್ತು ಜೋಡಣೆ ಗುರುತುಗಳನ್ನು ಹೊಂದಿದ್ದರೆ ಈ ಬ್ಲಾಕ್ ಗುರುತಿಸುತ್ತದೆ. RX MII ಡಿಕೋಡರ್ 1-ಬಿಟ್ ಮಾನ್ಯ, 1-ಬಿಟ್ ಮಾರ್ಕರ್ ಸೂಚಕ, 1ಬಿಟ್ ನಿಯಂತ್ರಣ ಸೂಚಕ ಮತ್ತು ಪ್ರತಿ ಲೇನ್‌ಗೆ 64-ಬಿಟ್ ಡೇಟಾ ರೂಪದಲ್ಲಿ ಡೇಟಾವನ್ನು ಔಟ್‌ಪುಟ್ ಮಾಡುತ್ತದೆ.
4.2.3. RX CRC
ಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಸಿಆರ್‌ಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಬಳಸಿಕೊಂಡು ನೀವು ಟಿಎಕ್ಸ್ ಸಿಆರ್‌ಸಿ ಬ್ಲಾಕ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು. ಈ ವೈಶಿಷ್ಟ್ಯವು ಮೂಲಭೂತ ಮತ್ತು ಪೂರ್ಣ ವಿಧಾನಗಳಲ್ಲಿ ಬೆಂಬಲಿತವಾಗಿದೆ. RX CRC ಬ್ಲಾಕ್ RX ಕಂಟ್ರೋಲ್ ವರ್ಡ್ ರಿಮೂವಲ್ ಮತ್ತು RX MII ಡಿಕೋಡರ್ ಬ್ಲಾಕ್‌ಗಳೊಂದಿಗೆ ಇಂಟರ್ಫೇಸ್ ಮಾಡುತ್ತದೆ. CRC ದೋಷ ಸಂಭವಿಸಿದಾಗ IP rx_crc_error ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 31

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28
ಪ್ರತಿ ಹೊಸ ಸ್ಫೋಟದಲ್ಲಿ IP rx_crc_error ಅನ್ನು ಡಿಸರ್ಟ್ ಮಾಡುತ್ತದೆ. ಇದು ಬಳಕೆದಾರ ತರ್ಕ ದೋಷ ನಿರ್ವಹಣೆಗಾಗಿ ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಔಟ್‌ಪುಟ್ ಆಗಿದೆ.
4.2.4. RX ಡೆಸ್ಕ್ಯು
RX deskew ಬ್ಲಾಕ್ ಪ್ರತಿ ಲೇನ್‌ಗೆ ಜೋಡಣೆ ಗುರುತುಗಳನ್ನು ಪತ್ತೆ ಮಾಡುತ್ತದೆ ಮತ್ತು RX CW ತೆಗೆಯುವ ಬ್ಲಾಕ್‌ಗೆ ಕಳುಹಿಸುವ ಮೊದಲು ಡೇಟಾವನ್ನು ಮರು-ಜೋಡಿಸುತ್ತದೆ.
IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಸ್ವಯಂ ಹೊಂದಾಣಿಕೆ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಹೊಂದಿಸುವ ಮೂಲಕ ಜೋಡಣೆ ದೋಷ ಸಂಭವಿಸಿದಾಗ ಪ್ರತಿ ಲೇನ್‌ಗೆ ಡೇಟಾವನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಜೋಡಿಸಲು IP ಕೋರ್ ಅನ್ನು ಅನುಮತಿಸಲು ನೀವು ಆಯ್ಕೆ ಮಾಡಬಹುದು. ನೀವು ಸ್ವಯಂಚಾಲಿತ ಜೋಡಣೆ ವೈಶಿಷ್ಟ್ಯವನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿದರೆ, ಜೋಡಣೆ ದೋಷವನ್ನು ಸೂಚಿಸಲು IP ಕೋರ್ rx_error ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ. ಲೇನ್ ಜೋಡಣೆ ದೋಷ ಸಂಭವಿಸಿದಾಗ ಲೇನ್ ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಪ್ರಾರಂಭಿಸಲು ನೀವು rx_link_reinit ಅನ್ನು ಪ್ರತಿಪಾದಿಸಬೇಕು.
RX ಡೆಸ್ಕ್ಯು ಸ್ಟೇಟ್ ಮೆಷಿನ್ ಅನ್ನು ಆಧರಿಸಿ ಜೋಡಣೆ ಗುರುತುಗಳನ್ನು ಪತ್ತೆ ಮಾಡುತ್ತದೆ. ಕೆಳಗಿನ ರೇಖಾಚಿತ್ರವು RX ಡೆಸ್ಕ್ಯು ಬ್ಲಾಕ್‌ನಲ್ಲಿರುವ ರಾಜ್ಯಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 32

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 20.

ಸ್ವಯಂ ಜೋಡಣೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿದ ಫ್ಲೋ ಚಾರ್ಟ್‌ನೊಂದಿಗೆ RX ಡೆಸ್ಕ್ಯು ಲೇನ್ ಅಲೈನ್‌ಮೆಂಟ್ ಸ್ಟೇಟ್ ಮೆಷಿನ್
ಪ್ರಾರಂಭಿಸಿ

ಐಡಲ್

ಮರುಹೊಂದಿಸಿ = 1 ಹೌದು ಇಲ್ಲ

ಎಲ್ಲಾ PCS

ಇಲ್ಲ

ಲೇನ್‌ಗಳು ಸಿದ್ಧವಾಗಿದೆಯೇ?

ಹೌದು

ನಿರೀಕ್ಷಿಸಿ

ಎಲ್ಲಾ ಸಿಂಕ್ ಮಾರ್ಕರ್‌ಗಳು ನಂ
ಪತ್ತೆ?
ಹೌದು
ಜೋಡಿಸು

ಇಲ್ಲ
ಹೌದು ಸಮಯ ಮೀರಿದೆಯೇ?

ಹೌದು
ಜೋಡಣೆ ಕಳೆದುಹೋಗಿದೆಯೇ?
ಅಂತ್ಯವಿಲ್ಲ

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 33

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 21.

ಸ್ವಯಂ ಜೋಡಣೆ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾದ ಫ್ಲೋ ಚಾರ್ಟ್‌ನೊಂದಿಗೆ RX ಡೆಸ್ಕ್ಯು ಲೇನ್ ಅಲೈನ್‌ಮೆಂಟ್ ಸ್ಟೇಟ್ ಮೆಷಿನ್
ಪ್ರಾರಂಭಿಸಿ

ಐಡಲ್

ಮರುಹೊಂದಿಸಿ = 1 ಹೌದು ಇಲ್ಲ

ಎಲ್ಲಾ PCS

ಇಲ್ಲ

ಲೇನ್‌ಗಳು ಸಿದ್ಧವಾಗಿದೆಯೇ?

ಹೌದು

ಹೌದು
rx_link_reinit =1
ಯಾವುದೇ ದೋಷವಿಲ್ಲ

ಇಲ್ಲ ಹೌದು ಸಮಯ ಮೀರಿದೆಯೇ?

ನಿರೀಕ್ಷಿಸಿ
ಎಲ್ಲಾ ಸಿಂಕ್ ಮಾರ್ಕರ್‌ಗಳಿಲ್ಲ
ಪತ್ತೆ?
ಹೌದು ALIGN

ಹೌದು
ಜೋಡಣೆ ಕಳೆದುಹೋಗಿದೆಯೇ?
ಇಲ್ಲ
ಅಂತ್ಯ
1. ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯು IDLE ಸ್ಥಿತಿಯೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ. ಎಲ್ಲಾ PCS ಲೇನ್‌ಗಳು ಸಿದ್ಧವಾದಾಗ ಮತ್ತು rx_link_reinit ಡೀಸರ್ಟ್ ಆಗಿರುವಾಗ ಬ್ಲಾಕ್ WAIT ಸ್ಥಿತಿಗೆ ಚಲಿಸುತ್ತದೆ.
2. WAIT ಸ್ಥಿತಿಯಲ್ಲಿ, ಪತ್ತೆಯಾದ ಎಲ್ಲಾ ಮಾರ್ಕರ್‌ಗಳನ್ನು ಒಂದೇ ಚಕ್ರದಲ್ಲಿ ಪ್ರತಿಪಾದಿಸಲಾಗಿದೆ ಎಂಬುದನ್ನು ಬ್ಲಾಕ್ ಪರಿಶೀಲಿಸುತ್ತದೆ. ಈ ಸ್ಥಿತಿಯು ನಿಜವಾಗಿದ್ದರೆ, ಬ್ಲಾಕ್ ALIGNED ಸ್ಥಿತಿಗೆ ಚಲಿಸುತ್ತದೆ.
3. ಬ್ಲಾಕ್ ALIGNED ಸ್ಥಿತಿಯಲ್ಲಿರುವಾಗ, ಲೇನ್‌ಗಳನ್ನು ಜೋಡಿಸಲಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ. ಈ ಸ್ಥಿತಿಯಲ್ಲಿ, ಬ್ಲಾಕ್ ಲೇನ್ ಜೋಡಣೆಯನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡುವುದನ್ನು ಮುಂದುವರೆಸುತ್ತದೆ ಮತ್ತು ಎಲ್ಲಾ ಮಾರ್ಕರ್‌ಗಳು ಒಂದೇ ಚಕ್ರದಲ್ಲಿ ಇದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸುತ್ತದೆ. ಅದೇ ಚಕ್ರದಲ್ಲಿ ಕನಿಷ್ಠ ಒಂದು ಮಾರ್ಕರ್ ಇಲ್ಲದಿದ್ದರೆ ಮತ್ತು ಸ್ವಯಂ ಹೊಂದಾಣಿಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಹೊಂದಿಸಿದರೆ, ಬ್ಲಾಕ್ಗೆ ಹೋಗುತ್ತದೆ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 34

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಮರು-ಪ್ರಾರಂಭಿಸಲು IDLE ಸ್ಥಿತಿ. ಸ್ವಯಂ ಹೊಂದಾಣಿಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಹೊಂದಿಸದಿದ್ದರೆ ಮತ್ತು ಅದೇ ಚಕ್ರದಲ್ಲಿ ಕನಿಷ್ಠ ಒಂದು ಮಾರ್ಕರ್ ಇಲ್ಲದಿದ್ದರೆ, ಬ್ಲಾಕ್ ದೋಷ ಸ್ಥಿತಿಗೆ ಹೋಗುತ್ತದೆ ಮತ್ತು ಲೇನ್ ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಪ್ರಾರಂಭಿಸಲು rx_link_reinit ಸಿಗ್ನಲ್ ಅನ್ನು ಪ್ರತಿಪಾದಿಸಲು ಬಳಕೆದಾರ ತರ್ಕಕ್ಕಾಗಿ ಕಾಯುತ್ತದೆ.

ಚಿತ್ರ 22. ಸ್ವಯಂ ಜೋಡಣೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುವುದರೊಂದಿಗೆ ಲೇನ್ ಮರುಜೋಡಣೆ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ rx_core_clk

rx_link_up

rx_link_reinit

ಮತ್ತು_ಎಲ್ಲಾ_ಗುರುತುಗಳು

ಡೆಸ್ಕ್ಯು ರಾಜ್ಯ

ALGNED

ಐಡಲ್

ನಿರೀಕ್ಷಿಸಿ

ALGNED

AUTO_ALIGN = 1

ಚಿತ್ರ 23. ಸ್ವಯಂ ಜೋಡಣೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುವುದರೊಂದಿಗೆ ಲೇನ್ ಮರುಜೋಡಣೆ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ rx_core_clk

rx_link_up

rx_link_reinit

ಮತ್ತು_ಎಲ್ಲಾ_ಗುರುತುಗಳು

ಡೆಸ್ಕ್ಯು ರಾಜ್ಯ

ALGNED

ದೋಷ

ಐಡಲ್

ನಿರೀಕ್ಷಿಸಿ

ALGNED

AUTO_ALIGN = 0
4.2.5. RX CW ತೆಗೆಯುವಿಕೆ
ಈ ಬ್ಲಾಕ್ CW ಗಳನ್ನು ಡಿಕೋಡ್ ಮಾಡುತ್ತದೆ ಮತ್ತು CW ಗಳನ್ನು ತೆಗೆದುಹಾಕಿದ ನಂತರ Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಬಳಕೆದಾರರ ತರ್ಕಕ್ಕೆ ಡೇಟಾವನ್ನು ಕಳುಹಿಸುತ್ತದೆ.
ಯಾವುದೇ ಮಾನ್ಯವಾದ ಡೇಟಾ ಲಭ್ಯವಿಲ್ಲದಿದ್ದಾಗ, RX CW ತೆಗೆಯುವಿಕೆ ಬ್ಲಾಕ್ rx_avs_valid ಸಿಗ್ನಲ್ ಅನ್ನು ಡೀಸರ್ಟ್ ಮಾಡುತ್ತದೆ.
ಪೂರ್ಣ ಕ್ರಮದಲ್ಲಿ, ಬಳಕೆದಾರ ಬಿಟ್ ಅನ್ನು ಹೊಂದಿಸಿದರೆ, ಈ ಬ್ಲಾಕ್ rx_is_usr_cmd ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ ಮತ್ತು ಮೊದಲ ಗಡಿಯಾರ ಚಕ್ರದಲ್ಲಿನ ಡೇಟಾವನ್ನು ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿ ಅಥವಾ ಆಜ್ಞೆಯಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ.
rx_avs_ready deasserts ಮತ್ತು rx_avs_valid ಪ್ರತಿಪಾದಿಸಿದಾಗ, RX CW ತೆಗೆಯುವಿಕೆ ಬ್ಲಾಕ್ ಬಳಕೆದಾರರ ತರ್ಕಕ್ಕೆ ದೋಷ ಸ್ಥಿತಿಯನ್ನು ಉಂಟುಮಾಡುತ್ತದೆ.
ಈ ಬ್ಲಾಕ್‌ಗೆ ಸಂಬಂಧಿಸಿದ Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್‌ಗಳು ಈ ಕೆಳಗಿನಂತಿವೆ: · rx_avs_startofpacket · rx_avs_endofpacket · rx_avs_channel · rx_avs_empty · rx_avs_data

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 35

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28
· rx_avs_valid
· rx_num_valid_bytes_eob
· rx_is_usr_cmd (ಪೂರ್ಣ ಮೋಡ್‌ನಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿದೆ)
4.3. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕ್ಲಾಕ್ ಆರ್ಕಿಟೆಕ್ಚರ್
F-Tile Serial Lite IV Intel FPGA IP ನಾಲ್ಕು ಗಡಿಯಾರ ಇನ್‌ಪುಟ್‌ಗಳನ್ನು ಹೊಂದಿದ್ದು ಅದು ವಿವಿಧ ಬ್ಲಾಕ್‌ಗಳಿಗೆ ಗಡಿಯಾರಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ: · ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರ (xcvr_ref_clk)–ಬಾಹ್ಯ ಗಡಿಯಾರದಿಂದ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ
TX MAC, RX MAC, ಮತ್ತು TX ಮತ್ತು RX ಕಸ್ಟಮ್ PCS ಬ್ಲಾಕ್‌ಗಳಿಗಾಗಿ ಗಡಿಯಾರಗಳನ್ನು ಉತ್ಪಾದಿಸುವ ಚಿಪ್ಸ್ ಅಥವಾ ಆಸಿಲೇಟರ್‌ಗಳು. ಬೆಂಬಲಿತ ಆವರ್ತನ ಶ್ರೇಣಿಗಾಗಿ ನಿಯತಾಂಕಗಳನ್ನು ನೋಡಿ. · TX ಕೋರ್ ಗಡಿಯಾರ (tx_core_clk)-ಈ ಗಡಿಯಾರವನ್ನು ಟ್ರಾನ್ಸ್‌ಸಿವರ್ PLL ನಿಂದ ಪಡೆಯಲಾಗಿದೆ TX MAC ಗಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ. ಈ ಗಡಿಯಾರವು TX ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಸಂಪರ್ಕಿಸಲು F-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಿಂದ ಔಟ್‌ಪುಟ್ ಗಡಿಯಾರವಾಗಿದೆ. · RX ಕೋರ್ ಗಡಿಯಾರ (rx_core_clk)-ಈ ಗಡಿಯಾರವನ್ನು ಟ್ರಾನ್ಸ್‌ಸಿವರ್ PLL ನಿಂದ ಪಡೆಯಲಾಗಿದೆ RX deskew FIFO ಮತ್ತು RX MAC ಗಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ. ಈ ಗಡಿಯಾರವು RX ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಸಂಪರ್ಕಿಸಲು F-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಿಂದ ಔಟ್‌ಪುಟ್ ಗಡಿಯಾರವಾಗಿದೆ. · ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ರೀಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಾಗಿ ಗಡಿಯಾರ (reconfig_clk) - ಬಾಹ್ಯ ಗಡಿಯಾರ ಸರ್ಕ್ಯೂಟ್‌ಗಳಿಂದ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ ಅಥವಾ ಆಂದೋಲಕಗಳು TX ಮತ್ತು RX ಡೇಟಾಪಾತ್‌ಗಳಲ್ಲಿ F-ಟೈಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮರುಸಂರಚನಾ ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ ಗಡಿಯಾರಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ಗಡಿಯಾರದ ಆವರ್ತನವು 100 ರಿಂದ 162 MHz ಆಗಿದೆ.
ಕೆಳಗಿನ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರವು ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಗಡಿಯಾರ ಡೊಮೇನ್‌ಗಳು ಮತ್ತು ಐಪಿ ಒಳಗಿನ ಸಂಪರ್ಕಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 36

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 24.

ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕ್ಲಾಕ್ ಆರ್ಕಿಟೆಕ್ಚರ್

ಆಂದೋಲಕ

FPGA1
ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಪುನರ್ವಿನ್ಯಾಸ ಇಂಟರ್ಫೇಸ್ ಗಡಿಯಾರ
(reconfig_clk)

tx_core_clkout (ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಸಂಪರ್ಕಪಡಿಸಿ)

tx_core_clk= clk_pll_div64[mid_ch]

FPGA2

ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP

ಟ್ರಾನ್ಸ್ಸಿವರ್ ಮರುಸಂರಚನೆ ಇಂಟರ್ಫೇಸ್ ಗಡಿಯಾರ

(reconfig_clk)

ಆಂದೋಲಕ

rx_core_clk= clk_pll_div64[mid_ch]

rx_core_clkout (ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಸಂಪರ್ಕಪಡಿಸಿ)

clk_pll_div64[mid_ch] clk_pll_div64[n-1:0]

ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ TX ಡೇಟಾ
TX MAC

serial_link[n-1:0]

ಡೆಸ್ಕ್ಯು

FIFO

ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ RX ಡೇಟಾ RX MAC

ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ RX ಡೇಟಾ
RX MAC

ಡೆಸ್ಕ್ಯು FIFO

rx_core_clkout (ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಸಂಪರ್ಕಪಡಿಸಿ)

rx_core_clk= clk_pll_div64[mid_ch]

ಕಸ್ಟಮ್ PCS

serial_link[n-1:0]

TX MAC

ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ TX ಡೇಟಾ

tx_core_clk= clk_pll_div64[mid_ch]

tx_core_clkout (ಬಳಕೆದಾರ ತರ್ಕಕ್ಕೆ ಸಂಪರ್ಕಪಡಿಸಿ)

ಟ್ರಾನ್ಸ್ಸಿವರ್ ರೆಫ್ ಗಡಿಯಾರ (xcvr_ref_clk)
ಟ್ರಾನ್ಸ್ಸಿವರ್ ರೆಫ್ ಗಡಿಯಾರ (xcvr_ref_clk)

ಆಸಿಲೇಟರ್*

ದಂತಕಥೆ

FPGA ಸಾಧನ
TX ಕೋರ್ ಗಡಿಯಾರ ಡೊಮೇನ್
RX ಕೋರ್ ಗಡಿಯಾರ ಡೊಮೇನ್
ಟ್ರಾನ್ಸ್ಸಿವರ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರ ಡೊಮೇನ್ ಬಾಹ್ಯ ಸಾಧನ ಡೇಟಾ ಸಂಕೇತಗಳು

4.4 ಮರುಹೊಂದಿಸಿ ಮತ್ತು ಲಿಂಕ್ ಇನಿಶಿಯಲೈಸೇಶನ್
MAC, F-ಟೈಲ್ ಹಾರ್ಡ್ IP, ಮತ್ತು ಮರುಸಂರಚನಾ ಬ್ಲಾಕ್‌ಗಳು ವಿಭಿನ್ನ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತಗಳನ್ನು ಹೊಂದಿವೆ: · TX ಮತ್ತು RX MAC ಬ್ಲಾಕ್‌ಗಳು tx_core_rst_n ಮತ್ತು rx_core_rst_n ಮರುಹೊಂದಿಸುವ ಸಂಕೇತಗಳನ್ನು ಬಳಸುತ್ತವೆ. · tx_pcs_fec_phy_reset_n ಮತ್ತು rx_pcs_fec_phy_reset_n ಮರುಹೊಂದಿಸುವ ಸಿಗ್ನಲ್ ಡ್ರೈವ್
F-ಟೈಲ್ ಹಾರ್ಡ್ IP ಅನ್ನು ಮರುಹೊಂದಿಸಲು ಮೃದು ಮರುಹೊಂದಿಸುವ ನಿಯಂತ್ರಕ. · ಮರುಸಂರಚನಾ ಬ್ಲಾಕ್ reconfig_reset ಮರುಹೊಂದಿಸುವ ಸಂಕೇತವನ್ನು ಬಳಸುತ್ತದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 37

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 25. ಆರ್ಕಿಟೆಕ್ಚರ್ ಅನ್ನು ಮರುಹೊಂದಿಸಿ
ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಇಂಟರ್ಫೇಸ್ TX ಡೇಟಾ
MAC
Avalon ಸ್ಟ್ರೀಮಿಂಗ್ SYNC ಇಂಟರ್ಫೇಸ್ RX ಡೇಟಾ

FPGA F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP

tx_mii rx_mii
phy_ehip_ready phy_rx_pcs_ready

ಎಫ್-ಟೈಲ್ ಹಾರ್ಡ್ ಐಪಿ

TX ಸೀರಿಯಲ್ ಡೇಟಾ RX ಸೀರಿಯಲ್ ಡೇಟಾ

tx_core_rstn rx_core_rstn tx_pcs_fec_phy_reset_n rx_pcs_fec_phy_reset_n reconfig_reset

ತರ್ಕವನ್ನು ಮರುಹೊಂದಿಸಿ
ಸಂಬಂಧಿತ ಮಾಹಿತಿ · ಪುಟ 51 ರಲ್ಲಿ ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ಮರುಹೊಂದಿಸಿ · F-Tile Serial Lite IV Intel FPGA IP ವಿನ್ಯಾಸ Exampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
4.4.1. TX ರೀಸೆಟ್ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಸೀಕ್ವೆನ್ಸ್
F-Tile Serial Lite IV Intel FPGA IP ಗಾಗಿ TX ಮರುಹೊಂದಿಸುವ ಅನುಕ್ರಮವು ಈ ಕೆಳಗಿನಂತಿರುತ್ತದೆ: 1. tx_pcs_fec_phy_reset_n, tx_core_rst_n, ಮತ್ತು reconfig_reset ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿ
ಏಕಕಾಲದಲ್ಲಿ F-ಟೈಲ್ ಹಾರ್ಡ್ IP, MAC ಮತ್ತು ಮರುಸಂರಚನಾ ಬ್ಲಾಕ್‌ಗಳನ್ನು ಮರುಹೊಂದಿಸಲು. tx_pcs_fec_phy_reset_n ಅನ್ನು ಬಿಡುಗಡೆ ಮಾಡಿ ಮತ್ತು ಬ್ಲಾಕ್‌ಗಳನ್ನು ಸರಿಯಾಗಿ ಮರುಹೊಂದಿಸಲಾಗಿದೆಯೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು tx_reset_ack ಗಾಗಿ ಕಾಯುವ ನಂತರ ಮರುಸಂರಚನಾ ಮರುಹೊಂದಿಸಿ. 2. TX PHY ಪ್ರಸರಣಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸಲು tx_pcs_fec_phy_reset_n ಮರುಹೊಂದಿಸಿದ ನಂತರ phy_tx_lanes_stable, tx_pll_locked ಮತ್ತು phy_ehip_ready ಸಂಕೇತಗಳನ್ನು IP ಪ್ರತಿಪಾದಿಸುತ್ತದೆ. 3. phy_ehip_ready ಸಿಗ್ನಲ್ ಹೆಚ್ಚು ಹೋದ ನಂತರ tx_core_rst_n ಸಿಗ್ನಲ್ ಡಿಸರ್ಟ್ ಆಗುತ್ತದೆ. 4. MAC ಮರುಹೊಂದಿಸಿದ ನಂತರ MII ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ IP IDLE ಅಕ್ಷರಗಳನ್ನು ರವಾನಿಸಲು ಪ್ರಾರಂಭಿಸುತ್ತದೆ. ಎಲ್ಲಾ ಲೇನ್‌ಗಳು ಒಂದೇ ಗಡಿಯಾರವನ್ನು ಬಳಸುವುದರಿಂದ TX ಲೇನ್ ಜೋಡಣೆ ಮತ್ತು ಓರೆಯಾಗುವಿಕೆಗೆ ಯಾವುದೇ ಅವಶ್ಯಕತೆಯಿಲ್ಲ. 5. IDLE ಅಕ್ಷರಗಳನ್ನು ರವಾನಿಸುವಾಗ, MAC tx_link_up ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ. 6. MAC ನಂತರ ಸಂಪರ್ಕಿತ ರಿಸೀವರ್‌ನ ಲೇನ್ ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಪ್ರಾರಂಭಿಸಲು ನಿಗದಿತ ಮಧ್ಯಂತರದಲ್ಲಿ START/END ಅಥವಾ END/START CW ನೊಂದಿಗೆ ಜೋಡಿಸಲಾದ ALIGN ಅನ್ನು ರವಾನಿಸಲು ಪ್ರಾರಂಭಿಸುತ್ತದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 38

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 26.

TX ರೀಸೆಟ್ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರ
reconfig_sl_clk

reconfig_clk

tx_core_rst_n

tx_pcs_fec_phy_reset_n 1

reconfig_reset

reconfig_sl_reset

tx_reset_ack

tx_pll _locked

phy_tx_lanes_stable

ಫೈ_ಇಹಿಪ್_ಸಿದ್ಧ

tx_li nk_up

7
5 6 8

4.4.2. RX ರೀಸೆಟ್ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಸೀಕ್ವೆನ್ಸ್
F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಗಾಗಿ RX ಮರುಹೊಂದಿಸುವ ಅನುಕ್ರಮವು ಈ ಕೆಳಗಿನಂತಿದೆ:
1. F-ಟೈಲ್ ಹಾರ್ಡ್ IP, MAC, ಮತ್ತು ಮರುಸಂರಚನಾ ಬ್ಲಾಕ್‌ಗಳನ್ನು ಮರುಹೊಂದಿಸಲು rx_pcs_fec_phy_reset_n, rx_core_rst_n, ಮತ್ತು reconfig_reset ಅನ್ನು ಏಕಕಾಲದಲ್ಲಿ ಪ್ರತಿಪಾದಿಸಿ. rx_pcs_fec_phy_reset_n ಅನ್ನು ಬಿಡುಗಡೆ ಮಾಡಿ ಮತ್ತು ಬ್ಲಾಕ್‌ಗಳನ್ನು ಸರಿಯಾಗಿ ಮರುಹೊಂದಿಸಲಾಗಿದೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು rx_reset_ack ಗಾಗಿ ಕಾಯುವ ನಂತರ ಮರುಸಂರಚನಾ ಮರುಹೊಂದಿಸಿ.
2. RX PHY ಪ್ರಸರಣಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸಲು ಕಸ್ಟಮ್ PCS ರೀಸೆಟ್ ಬಿಡುಗಡೆಯಾದ ನಂತರ IP phy_rx_pcs_ready ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ.
3. phy_rx_pcs_ready ಸಿಗ್ನಲ್ ಹೆಚ್ಚು ಹೋದ ನಂತರ rx_core_rst_n ಸಿಗ್ನಲ್ ಡೀಸರ್ಟ್ ಆಗುತ್ತದೆ.
4. RX MAC ರೀಸೆಟ್ ಬಿಡುಗಡೆಯಾದ ನಂತರ ಮತ್ತು START/END ಅಥವಾ END/START CW ನೊಂದಿಗೆ ಜೋಡಿಸಲಾದ ALIGN ಅನ್ನು ಸ್ವೀಕರಿಸಿದ ನಂತರ IP ಲೇನ್ ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ.
5. ಎಲ್ಲಾ ಲೇನ್‌ಗಳಿಗೆ ಜೋಡಣೆ ಪೂರ್ಣಗೊಂಡ ನಂತರ RX ಡೆಸ್ಕ್ಯು ಬ್ಲಾಕ್ rx_link_up ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ.
6. RX ಲಿಂಕ್ ಡೇಟಾ ಸ್ವೀಕಾರವನ್ನು ಪ್ರಾರಂಭಿಸಲು ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸಲು IP ನಂತರ ಬಳಕೆದಾರರ ತರ್ಕಕ್ಕೆ rx_link_up ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 39

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28

ಚಿತ್ರ 27. RX ರೀಸೆಟ್ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರ
reconfig_sl_clk

reconfig_clk

rx_core_rst_n

rx_pcs_fec_phy_reset_n 1

reconfig_reset

reconfig_sl_reset

rx_reset_ack

rx_cdr_lock

rx_block_lock

rx_pcs_ಸಿದ್ಧ

rx_link_up

3 3 3 2

4 5 5

6 7

4.5 ಲಿಂಕ್ ದರ ಮತ್ತು ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರ

F-Tile Serial Lite IV Intel FPGA IP ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಲೆಕ್ಕಾಚಾರವು ಕೆಳಕಂಡಂತಿದೆ:

ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆ = raw_rate * 64/66 * (burst_size – burst_size_ovhd)/burst_size * [align_marker_period / (align_marker_period + align_marker_width)] * [(srl4_align_period – 2) /

ಕೋಷ್ಟಕ 17. ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯ ಅಸ್ಥಿರ ವಿವರಣೆ

ವೇರಿಯಬಲ್

ವಿವರಣೆ

ಕಚ್ಚಾ_ದರ ಬರ್ಸ್ಟ್_ಗಾತ್ರ

ಇದು ಸರಣಿ ಇಂಟರ್ಫೇಸ್‌ನಿಂದ ಸಾಧಿಸಲ್ಪಟ್ಟ ಬಿಟ್ ದರವಾಗಿದೆ. raw_rate = SERDES ಅಗಲ * ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಗಡಿಯಾರದ ಆವರ್ತನ Example: raw_rate = 64 * 402.812500 Gbps = 25.78 Gbps
ಬರ್ಸ್ಟ್ ಗಾತ್ರದ ಮೌಲ್ಯ. ಸರಾಸರಿ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆಯನ್ನು ಲೆಕ್ಕಾಚಾರ ಮಾಡಲು, ಸಾಮಾನ್ಯ ಬರ್ಸ್ಟ್ ಗಾತ್ರದ ಮೌಲ್ಯವನ್ನು ಬಳಸಿ. ಗರಿಷ್ಠ ದರಕ್ಕಾಗಿ, ಗರಿಷ್ಠ ಬರ್ಸ್ಟ್ ಗಾತ್ರದ ಮೌಲ್ಯವನ್ನು ಬಳಸಿ.

burst_size_ovhd

ಬರ್ಸ್ಟ್ ಗಾತ್ರದ ಓವರ್ಹೆಡ್ ಮೌಲ್ಯ.
ಪೂರ್ಣ ಮೋಡ್‌ನಲ್ಲಿ, burst_size_ovhd ಮೌಲ್ಯವು START ಮತ್ತು END ಜೋಡಿಯಾಗಿರುವ CW ಗಳನ್ನು ಉಲ್ಲೇಖಿಸುತ್ತದೆ.
ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ, burst_size_ovhd ಇಲ್ಲ ಏಕೆಂದರೆ ಯಾವುದೇ START ಮತ್ತು END ಜೋಡಿಯಾಗಿರುವ CW ಗಳಿಲ್ಲ.

align_marker_period

ಜೋಡಣೆ ಮಾರ್ಕರ್ ಅನ್ನು ಸೇರಿಸಲಾದ ಅವಧಿಯ ಮೌಲ್ಯ. ಮೌಲ್ಯವು ಸಂಕಲನಕ್ಕಾಗಿ 81920 ಗಡಿಯಾರ ಚಕ್ರ ಮತ್ತು ವೇಗದ ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ 1280 ಆಗಿದೆ. ಈ ಮೌಲ್ಯವನ್ನು PCS ಹಾರ್ಡ್ ಲಾಜಿಕ್‌ನಿಂದ ಪಡೆಯಲಾಗಿದೆ.

align_marker_width srl4_align_period

ಮಾನ್ಯವಾದ ಜೋಡಣೆ ಮಾರ್ಕರ್ ಸಿಗ್ನಲ್ ಅನ್ನು ಹೆಚ್ಚು ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳುವ ಗಡಿಯಾರ ಚಕ್ರಗಳ ಸಂಖ್ಯೆ.
ಎರಡು ಜೋಡಣೆ ಗುರುತುಗಳ ನಡುವಿನ ಗಡಿಯಾರ ಚಕ್ರಗಳ ಸಂಖ್ಯೆ. ಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಅಲೈನ್‌ಮೆಂಟ್ ಅವಧಿಯ ನಿಯತಾಂಕವನ್ನು ಬಳಸಿಕೊಂಡು ನೀವು ಈ ಮೌಲ್ಯವನ್ನು ಹೊಂದಿಸಬಹುದು.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 40

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ 683074 | 2022.04.28
ಲಿಂಕ್ ದರ ಲೆಕ್ಕಾಚಾರಗಳು ಕೆಳಕಂಡಂತಿವೆ: ಪರಿಣಾಮಕಾರಿ ದರ = ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ದಕ್ಷತೆ * raw_rate ಕೆಳಗಿನ ಸಮೀಕರಣದೊಂದಿಗೆ ನೀವು ಗರಿಷ್ಠ ಬಳಕೆದಾರ ಗಡಿಯಾರದ ಆವರ್ತನವನ್ನು ಪಡೆಯಬಹುದು. ಗರಿಷ್ಠ ಬಳಕೆದಾರ ಗಡಿಯಾರದ ಆವರ್ತನ ಲೆಕ್ಕಾಚಾರವು ನಿರಂತರ ಡೇಟಾ ಸ್ಟ್ರೀಮಿಂಗ್ ಅನ್ನು ಊಹಿಸುತ್ತದೆ ಮತ್ತು ಬಳಕೆದಾರರ ತರ್ಕದಲ್ಲಿ ಯಾವುದೇ IDLE ಚಕ್ರವು ಸಂಭವಿಸುವುದಿಲ್ಲ. FIFO ಓವರ್‌ಫ್ಲೋ ತಪ್ಪಿಸಲು ಬಳಕೆದಾರ ಲಾಜಿಕ್ FIFO ಅನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸುವಾಗ ಈ ದರವು ಮುಖ್ಯವಾಗಿದೆ. ಗರಿಷ್ಠ ಬಳಕೆದಾರರ ಗಡಿಯಾರ ಆವರ್ತನ = ಪರಿಣಾಮಕಾರಿ ದರ / 64

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 41

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

5. ನಿಯತಾಂಕಗಳು

ಕೋಷ್ಟಕ 18. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಪ್ಯಾರಾಮೀಟರ್ ವಿವರಣೆ

ಪ್ಯಾರಾಮೀಟರ್

ಮೌಲ್ಯ

ಡೀಫಾಲ್ಟ್

ವಿವರಣೆ

ಸಾಮಾನ್ಯ ವಿನ್ಯಾಸ ಆಯ್ಕೆಗಳು

PMA ಮಾಡ್ಯುಲೇಶನ್ ಪ್ರಕಾರ

· PAM4 · NRZ

PAM4

PCS ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್ ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.

PMA ಪ್ರಕಾರ

· FHT · FGT

ಎಫ್‌ಜಿಟಿ

ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ.

PMA ಡೇಟಾ ದರ

· PAM4 ಮೋಡ್‌ಗಾಗಿ:
- FGT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರ: 20 Gbps 58 Gbps
- FHT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರ: 56.1 Gbps, 58 Gbps, 116 Gbps
· NRZ ಮೋಡ್‌ಗಾಗಿ:
- FGT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರ: 10 Gbps 28.05 Gbps
- FHT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರ: 28.05 Gbps, 58 Gbps

56.1 (FGT/FHT PAM4)
28.05 Gbps (FGT/FHT NRZ)

ಟ್ರಾನ್ಸ್ಮಿಷನ್ ಮತ್ತು ಇತರ ಓವರ್ಹೆಡ್ಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ಟ್ರಾನ್ಸ್ಸಿವರ್ನ ಔಟ್ಪುಟ್ನಲ್ಲಿ ಪರಿಣಾಮಕಾರಿ ಡೇಟಾ ದರವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. Gbps ಯೂನಿಟ್‌ನಲ್ಲಿ 1 ದಶಮಾಂಶ ಸ್ಥಾನದವರೆಗೆ ಪೂರ್ಣಗೊಳ್ಳುವ ಮೂಲಕ ಮೌಲ್ಯವನ್ನು IP ಯಿಂದ ಲೆಕ್ಕಹಾಕಲಾಗುತ್ತದೆ.

PMA ಮೋಡ್

· ಡ್ಯುಪ್ಲೆಕ್ಸ್ · Tx · Rx

ಡ್ಯುಪ್ಲೆಕ್ಸ್

FHT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರಕ್ಕಾಗಿ, ಬೆಂಬಲಿತ ನಿರ್ದೇಶನವು ಡ್ಯುಪ್ಲೆಕ್ಸ್ ಮಾತ್ರ. ಎಫ್‌ಜಿಟಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಪ್ರಕಾರಕ್ಕೆ, ಡ್ಯುಪ್ಲೆಕ್ಸ್, ಟಿಎಕ್ಸ್ ಮತ್ತು ಆರ್‌ಎಕ್ಸ್ ಬೆಂಬಲಿತ ದಿಕ್ಕು.

PMA ಸಂಖ್ಯೆ

· PAM4 ಮೋಡ್‌ಗಾಗಿ:

ಲೇನ್‌ಗಳು

- 1 ರಿಂದ 12

· NRZ ಮೋಡ್‌ಗಾಗಿ:

- 1 ರಿಂದ 16

ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಆಯ್ಕೆಮಾಡಿ. ಸಿಂಪ್ಲೆಕ್ಸ್ ವಿನ್ಯಾಸಕ್ಕಾಗಿ, ಲೇನ್‌ಗಳ ಬೆಂಬಲಿತ ಸಂಖ್ಯೆ 1 ಆಗಿದೆ.

PLL ಉಲ್ಲೇಖ ಗಡಿಯಾರದ ಆವರ್ತನ

· FHT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರಕ್ಕಾಗಿ: 156.25 MHz
· FGT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರಕ್ಕಾಗಿ: 27.5 MHz 379.84375 MHz, ಆಯ್ಕೆಮಾಡಿದ ಟ್ರಾನ್ಸ್ಸಿವರ್ ಡೇಟಾ ದರವನ್ನು ಅವಲಂಬಿಸಿ.

· FHT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರಕ್ಕಾಗಿ: 156.25 MHz
· FGT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರಕ್ಕಾಗಿ: 165 MHz

ಟ್ರಾನ್ಸ್ಸಿವರ್ನ ಉಲ್ಲೇಖ ಗಡಿಯಾರದ ಆವರ್ತನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.

ಸಿಸ್ಟಮ್ PLL

—

ಉಲ್ಲೇಖ ಗಡಿಯಾರ

ಆವರ್ತನ

170 MHz

FHT ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರಕ್ಕೆ ಮಾತ್ರ ಲಭ್ಯವಿದೆ. ಸಿಸ್ಟಮ್ ಪಿಎಲ್ಎಲ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ ಮತ್ತು ಸಿಸ್ಟಮ್ ಪಿಎಲ್ಎಲ್ ಗಡಿಯಾರವನ್ನು ಉತ್ಪಾದಿಸಲು ಎಫ್-ಟೈಲ್ ರೆಫರೆನ್ಸ್ ಮತ್ತು ಸಿಸ್ಟಮ್ ಪಿಎಲ್ಎಲ್ ಕ್ಲಾಕ್ಸ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿಯ ಇನ್‌ಪುಟ್ ಆಗಿ ಬಳಸಲಾಗುತ್ತದೆ.

ಸಿಸ್ಟಮ್ PLL ಆವರ್ತನ
ಜೋಡಣೆಯ ಅವಧಿ

- 128 65536

RS-FEC ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ

ಸಕ್ರಿಯಗೊಳಿಸಿ

876.5625 MHz 128 ಸಕ್ರಿಯಗೊಳಿಸಿ

ಸಿಸ್ಟಮ್ PLL ಗಡಿಯಾರದ ಆವರ್ತನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.
ಜೋಡಣೆ ಮಾರ್ಕರ್ ಅವಧಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಮೌಲ್ಯವು x2 ಆಗಿರಬೇಕು. RS-FEC ವೈಶಿಷ್ಟ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಆನ್ ಮಾಡಿ.
ಮುಂದುವರೆಯಿತು…

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

5. ನಿಯತಾಂಕಗಳು 683074 | 2022.04.28

ಪ್ಯಾರಾಮೀಟರ್

ಮೌಲ್ಯ

ಡೀಫಾಲ್ಟ್

ವಿವರಣೆ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ

PAM4 PCS ಮಾಡ್ಯುಲೇಶನ್ ಮೋಡ್‌ಗಾಗಿ, RS-FEC ಅನ್ನು ಯಾವಾಗಲೂ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ.

ಬಳಕೆದಾರ ಇಂಟರ್ಫೇಸ್

ಸ್ಟ್ರೀಮಿಂಗ್ ಮೋಡ್

· ಪೂರ್ಣ · ಬೇಸಿಕ್

ಪೂರ್ಣ

IP ಗಾಗಿ ಡೇಟಾ ಸ್ಟ್ರೀಮಿಂಗ್ ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.

ಪೂರ್ಣ: ಈ ಮೋಡ್ ಒಂದು ಚೌಕಟ್ಟಿನೊಳಗೆ ಸ್ಟಾರ್ಟ್-ಆಫ್-ಪ್ಯಾಕೆಟ್ ಮತ್ತು ಎಂಡ್-ಆಫ್-ಪ್ಯಾಕೆಟ್ ಸೈಕಲ್ ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆ.

ಮೂಲಭೂತ: ಇದು ಶುದ್ಧ ಸ್ಟ್ರೀಮಿಂಗ್ ಮೋಡ್ ಆಗಿದ್ದು, ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಅನ್ನು ಹೆಚ್ಚಿಸಲು ಸ್ಟಾರ್ಟ್-ಆಫ್-ಪ್ಯಾಕೆಟ್, ಖಾಲಿ ಮತ್ತು ಪ್ಯಾಕೆಟ್ ಅಂತ್ಯವಿಲ್ಲದೆ ಡೇಟಾವನ್ನು ಕಳುಹಿಸಲಾಗುತ್ತದೆ.

CRC ಸಕ್ರಿಯಗೊಳಿಸಿ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ ಸಕ್ರಿಯಗೊಳಿಸಿ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ

CRC ದೋಷ ಪತ್ತೆ ಮತ್ತು ತಿದ್ದುಪಡಿಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಆನ್ ಮಾಡಿ.

ಸ್ವಯಂ ಜೋಡಣೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ ಸಕ್ರಿಯಗೊಳಿಸಿ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ

ಸ್ವಯಂಚಾಲಿತ ಲೇನ್ ಜೋಡಣೆ ವೈಶಿಷ್ಟ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಆನ್ ಮಾಡಿ.

ಡೀಬಗ್ ಎಂಡ್ ಪಾಯಿಂಟ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ ಸಕ್ರಿಯಗೊಳಿಸಿ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ

ಆನ್ ಆಗಿರುವಾಗ, F-Tile Serial Lite IV Intel FPGA IP ಅಂತರ್ಗತವಾಗಿ Avalon ಮೆಮೊರಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ ಇಂಟರ್‌ಫೇಸ್‌ಗೆ ಸಂಪರ್ಕಿಸುವ ಎಂಬೆಡೆಡ್ ಡೀಬಗ್ ಎಂಡ್‌ಪಾಯಿಂಟ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ. IP ಕೆಲವು ಪರೀಕ್ಷೆಗಳನ್ನು ಮತ್ತು ಡೀಬಗ್ ಕಾರ್ಯಗಳನ್ನು J ಮೂಲಕ ನಿರ್ವಹಿಸಬಹುದುTAG ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಬಳಸುವುದು. ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯ ಆಫ್ ಆಗಿದೆ.

ಸಿಂಪ್ಲೆಕ್ಸ್ ವಿಲೀನಗೊಳಿಸುವಿಕೆ (ನೀವು ಎಫ್‌ಜಿಟಿ ಡ್ಯುಯಲ್ ಸಿಂಪ್ಲೆಕ್ಸ್ ವಿನ್ಯಾಸವನ್ನು ಆಯ್ಕೆ ಮಾಡಿದಾಗ ಮಾತ್ರ ಈ ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್ ಲಭ್ಯವಿರುತ್ತದೆ.)

ಅದೇ ಎಫ್‌ಜಿಟಿ ಚಾನೆಲ್‌ನಲ್ಲಿ ಇರಿಸಲಾದ ಇತರ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಸಿಂಪ್ಲೆಕ್ಸ್ ಐಪಿಯಲ್ಲಿ ಆರ್‌ಎಸ್‌ಎಫ್‌ಇಸಿ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ ಸಕ್ರಿಯಗೊಳಿಸಿ

ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿ

NRZ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮೋಡ್‌ಗಾಗಿ ಡ್ಯುಯಲ್ ಸಿಂಪ್ಲೆಕ್ಸ್ ವಿನ್ಯಾಸದಲ್ಲಿ F-Tile Serial Lite IV Intel FPGA IP ಗಾಗಿ RS-FEC ಸಕ್ರಿಯಗೊಳಿಸಿದ ಮತ್ತು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲಾದ ಕಾನ್ಫಿಗರೇಶನ್‌ನ ಮಿಶ್ರಣದ ಅಗತ್ಯವಿದ್ದರೆ ಈ ಆಯ್ಕೆಯನ್ನು ಆನ್ ಮಾಡಿ, ಅಲ್ಲಿ TX ಮತ್ತು RX ಎರಡನ್ನೂ ಒಂದೇ FGT ನಲ್ಲಿ ಇರಿಸಲಾಗುತ್ತದೆ. ಚಾನಲ್(ಗಳು).

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 43

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

6. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು

6.1. ಗಡಿಯಾರ ಸಂಕೇತಗಳು

ಕೋಷ್ಟಕ 19. ಗಡಿಯಾರ ಸಂಕೇತಗಳು

ಹೆಸರು

ಅಗಲ ನಿರ್ದೇಶನ

ವಿವರಣೆ

tx_core_clkout

TX ಕಸ್ಟಮ್ PCS ಇಂಟರ್ಫೇಸ್, TX MAC ಮತ್ತು ಬಳಕೆದಾರ ತರ್ಕಗಳಿಗಾಗಿ ಔಟ್ಪುಟ್ TX ಕೋರ್ ಗಡಿಯಾರ

TX ಡೇಟಾಪಾತ್.

ಈ ಗಡಿಯಾರವನ್ನು ಕಸ್ಟಮ್ PCS ಬ್ಲಾಕ್‌ನಿಂದ ರಚಿಸಲಾಗಿದೆ.

rx_core_clkout

RX ಕಸ್ಟಮ್ PCS ಇಂಟರ್ಫೇಸ್, RX deskew FIFO, RX MAC ಗಾಗಿ ಔಟ್ಪುಟ್ RX ಕೋರ್ ಗಡಿಯಾರ

ಮತ್ತು RX ಡೇಟಾಪಾತ್‌ನಲ್ಲಿ ಬಳಕೆದಾರ ತರ್ಕಗಳು.

ಈ ಗಡಿಯಾರವನ್ನು ಕಸ್ಟಮ್ PCS ಬ್ಲಾಕ್‌ನಿಂದ ರಚಿಸಲಾಗಿದೆ.

xcvr_ref_clk
reconfig_clk reconfig_sl_clk

ಇನ್ಪುಟ್ ಟ್ರಾನ್ಸ್ಸಿವರ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರ.

ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಪ್ರಕಾರವನ್ನು ಎಫ್‌ಜಿಟಿಗೆ ಹೊಂದಿಸಿದಾಗ, ಈ ಗಡಿಯಾರವನ್ನು ಎಫ್-ಟೈಲ್ ರೆಫರೆನ್ಸ್ ಮತ್ತು ಸಿಸ್ಟಮ್ ಪಿಎಲ್‌ಎಲ್ ಕ್ಲಾಕ್ಸ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿಯ ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್‌ಗೆ (ಔಟ್_refclk_fgt_0) ಸಂಪರ್ಕಪಡಿಸಿ. ಟ್ರಾನ್ಸ್ಸಿವರ್ ಪ್ರಕಾರವನ್ನು FHT ಗೆ ಹೊಂದಿಸಿದಾಗ, ಸಂಪರ್ಕಪಡಿಸಿ

ಈ ಗಡಿಯಾರವು ಎಫ್-ಟೈಲ್ ರೆಫರೆನ್ಸ್ ಮತ್ತು ಸಿಸ್ಟಮ್ PLL ಗಡಿಯಾರಗಳ Intel FPGA IP ಯ ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್‌ಗೆ (out_fht_cmmpll_clk_0).

ಬೆಂಬಲಿತ ಆವರ್ತನ ಶ್ರೇಣಿಗಾಗಿ ನಿಯತಾಂಕಗಳನ್ನು ನೋಡಿ.

ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮರುಸಂರಚನಾ ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ ಇನ್‌ಪುಟ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ.

ಗಡಿಯಾರದ ಆವರ್ತನವು 100 ರಿಂದ 162 MHz ಆಗಿದೆ.

ಈ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ ಸಂಕೇತವನ್ನು ಬಾಹ್ಯ ಗಡಿಯಾರ ಸರ್ಕ್ಯೂಟ್‌ಗಳು ಅಥವಾ ಆಂದೋಲಕಗಳಿಗೆ ಸಂಪರ್ಕಪಡಿಸಿ.

ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮರುಸಂರಚನಾ ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ ಇನ್‌ಪುಟ್ ಇನ್‌ಪುಟ್ ಗಡಿಯಾರ.

ಗಡಿಯಾರದ ಆವರ್ತನವು 100 ರಿಂದ 162 MHz ಆಗಿದೆ.

out_systemll_clk_ 1

ಇನ್ಪುಟ್

ಸಿಸ್ಟಮ್ PLL ಗಡಿಯಾರ.
ಈ ಗಡಿಯಾರವನ್ನು ಎಫ್-ಟೈಲ್ ರೆಫರೆನ್ಸ್ ಮತ್ತು ಸಿಸ್ಟಮ್ ಪಿಎಲ್‌ಎಲ್ ಕ್ಲಾಕ್ಸ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿಯ ಔಟ್‌ಪುಟ್ ಸಿಗ್ನಲ್‌ಗೆ (ಔಟ್_ಸಿಸ್ಟೆಂಪ್‌ಲ್ಲ್_ಕ್ಲ್ಕ್_0) ಸಂಪರ್ಕಿಸಿ.

ಪುಟ 42 ರಲ್ಲಿ ಸಂಬಂಧಿತ ಮಾಹಿತಿ ನಿಯತಾಂಕಗಳು

6.2 ಸಂಕೇತಗಳನ್ನು ಮರುಹೊಂದಿಸಿ

ಕೋಷ್ಟಕ 20. ಸಂಕೇತಗಳನ್ನು ಮರುಹೊಂದಿಸಿ

ಹೆಸರು

ಅಗಲ ನಿರ್ದೇಶನ

tx_core_rst_n

ಇನ್ಪುಟ್

ಗಡಿಯಾರ ಡೊಮೇನ್ ಅಸಮಕಾಲಿಕ

rx_core_rst_n

ಇನ್ಪುಟ್

ಅಸಮಕಾಲಿಕ

tx_pcs_fec_phy_reset_n 1

ಇನ್ಪುಟ್

ಅಸಮಕಾಲಿಕ

ವಿವರಣೆ

ಸಕ್ರಿಯ-ಕಡಿಮೆ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV TX MAC ಅನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.

ಸಕ್ರಿಯ-ಕಡಿಮೆ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV RX MAC ಅನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.

ಸಕ್ರಿಯ-ಕಡಿಮೆ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ.

ಮುಂದುವರೆಯಿತು…

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

6. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು 683074 | 2022.04.28

ಹೆಸರು

ಅಗಲ ದಿಕ್ಕಿನ ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV TX ಕಸ್ಟಮ್ PCS ಅನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.

rx_pcs_fec_phy_reset_n 1

ಇನ್ಪುಟ್

ಅಸಮಕಾಲಿಕ

ಸಕ್ರಿಯ-ಕಡಿಮೆ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV RX ಕಸ್ಟಮ್ PCS ಅನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.

reconfig_reset

ಇನ್ಪುಟ್

reconfig_clk ಸಕ್ರಿಯ-ಹೆಚ್ಚಿನ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ.

Avalon ಮೆಮೊರಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ ಇಂಟರ್ಫೇಸ್ ಮರುಸಂರಚನಾ ಬ್ಲಾಕ್ ಅನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.

reconfig_sl_reset

ಇನ್‌ಪುಟ್ reconfig_sl_clk ಸಕ್ರಿಯ-ಹೈ ರೀಸೆಟ್ ಸಿಗ್ನಲ್.

Avalon ಮೆಮೊರಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ ಇಂಟರ್ಫೇಸ್ ಮರುಸಂರಚನಾ ಬ್ಲಾಕ್ ಅನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.

6.3. MAC ಸಂಕೇತಗಳು

ಕೋಷ್ಟಕ 21.

TX MAC ಸಂಕೇತಗಳು
ಈ ಕೋಷ್ಟಕದಲ್ಲಿ, IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಹೊಂದಿಸಲಾದ ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು N ಪ್ರತಿನಿಧಿಸುತ್ತದೆ.

ಹೆಸರು

ಅಗಲ

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

tx_avs_ಸಿದ್ಧ

ಔಟ್ಪುಟ್ tx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, TX MAC ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಲು ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

tx_avs_data

· (64*N)*2 (PAM4 ಮೋಡ್)
· 64*N (NRZ ಮೋಡ್)

ಇನ್ಪುಟ್

tx_core_clkout ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್. TX ಡೇಟಾ.

tx_avs_channel

ಇನ್ಪುಟ್ tx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರಸ್ತುತ ಚಕ್ರದಲ್ಲಿ ಡೇಟಾ ವರ್ಗಾವಣೆಗೆ ಚಾನಲ್ ಸಂಖ್ಯೆ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

tx_avs_valid

ಇನ್ಪುಟ್ tx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, TX ಡೇಟಾ ಸಿಗ್ನಲ್ ಮಾನ್ಯವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

tx_avs_startofpacket

ಇನ್ಪುಟ್ tx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, TX ಡೇಟಾ ಪ್ಯಾಕೆಟ್‌ನ ಪ್ರಾರಂಭವನ್ನು ಸೂಚಿಸುತ್ತದೆ.

ಪ್ರತಿ ಪ್ಯಾಕೆಟ್‌ಗೆ ಒಂದೇ ಗಡಿಯಾರದ ಚಕ್ರವನ್ನು ಮಾತ್ರ ಪ್ರತಿಪಾದಿಸಿ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

tx_avs_endofpacket

ಇನ್ಪುಟ್ tx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, TX ಡೇಟಾ ಪ್ಯಾಕೆಟ್‌ನ ಅಂತ್ಯವನ್ನು ಸೂಚಿಸುತ್ತದೆ.

ಪ್ರತಿ ಪ್ಯಾಕೆಟ್‌ಗೆ ಒಂದೇ ಗಡಿಯಾರದ ಚಕ್ರವನ್ನು ಮಾತ್ರ ಪ್ರತಿಪಾದಿಸಿ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

tx_avs_ಖಾಲಿ

ಇನ್ಪುಟ್ tx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

TX ಡೇಟಾದ ಅಂತಿಮ ಸ್ಫೋಟದಲ್ಲಿ ಮಾನ್ಯವಲ್ಲದ ಪದಗಳ ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

tx_num_valid_bytes_eob

ಇನ್ಪುಟ್

tx_core_clkout

ಅಂತಿಮ ಸ್ಫೋಟದ ಕೊನೆಯ ಪದದಲ್ಲಿ ಮಾನ್ಯ ಬೈಟ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.
ಮುಂದುವರೆಯಿತು…

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 45

6. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು 683074 | 2022.04.28

ಹೆಸರು tx_is_usr_cmd
tx_link_up tx_link_reinit
crc_error_inject tx_error

ಅಗಲ 1
1 1
ಎನ್ 5

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

ಇನ್ಪುಟ್

tx_core_clkout

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಈ ಸಂಕೇತವು ಬಳಕೆದಾರ ವ್ಯಾಖ್ಯಾನಿತ ಮಾಹಿತಿ ಚಕ್ರವನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ.
tx_startofpacket ಸಮರ್ಥನೆಯಂತೆ ಅದೇ ಗಡಿಯಾರದ ಚಕ್ರದಲ್ಲಿ ಈ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಿ.
ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

ಔಟ್ಪುಟ್ tx_core_clkout ಪ್ರತಿಪಾದಿಸಿದಾಗ, TX ಡೇಟಾ ಲಿಂಕ್ ಡೇಟಾ ಪ್ರಸರಣಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

ಔಟ್ಪುಟ್

tx_core_clkout

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಈ ಸಂಕೇತವು ಲೇನ್‌ಗಳ ಮರು-ಜೋಡಣೆಯನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ.
ALIGN CW ಅನ್ನು ಕಳುಹಿಸಲು MAC ಅನ್ನು ಪ್ರಚೋದಿಸಲು ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರಕ್ಕೆ ಈ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಿ.

ಇನ್ಪುಟ್

tx_core_clkout ಪ್ರತಿಪಾದಿಸಿದಾಗ, MAC ಆಯ್ದ ಲೇನ್‌ಗಳಿಗೆ CRC32 ದೋಷವನ್ನು ಚುಚ್ಚುತ್ತದೆ.

ಔಟ್ಪುಟ್ tx_core_clkout ಬಳಸಲಾಗಿಲ್ಲ.

ಕೆಳಗಿನ ಸಮಯ ರೇಖಾಚಿತ್ರವು ಮಾಜಿ ವ್ಯಕ್ತಿಯನ್ನು ತೋರಿಸುತ್ತದೆamp10 TX ಸರಣಿ ಲೇನ್‌ಗಳಾದ್ಯಂತ ಬಳಕೆದಾರರ ತರ್ಕದಿಂದ 10 ಪದಗಳ TX ಡೇಟಾ ಪ್ರಸರಣಗಳ le.

ಚಿತ್ರ 28.

TX ಡೇಟಾ ಟ್ರಾನ್ಸ್ಮಿಷನ್ ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರ
tx_core_clkout

tx_avs_valid

tx_avs_ಸಿದ್ಧ

tx_avs_startofpackets

tx_avs_endofpackets

tx_avs_data

0,1..,19 10,11…19 …… N-10..

0,1,2,...,9

… ಎನ್-10..

ಲೇನ್ 0

…………

STRT 0 10

N-10 ಅಂತ್ಯ STRT 0

ಲೇನ್ 1

…………

STRT 1 11

N-9 ಅಂತ್ಯ STRT 1

N-10 END IDLE IDLE N-9 END IDLE IDLE

ಲೇನ್ 9

…………

STRT 9 19

N-1 ಅಂತ್ಯ STRT 9

N-1 ಅಂತ್ಯ IDLE IDLE

ಕೋಷ್ಟಕ 22.

RX MAC ಸಂಕೇತಗಳು
ಈ ಕೋಷ್ಟಕದಲ್ಲಿ, IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಹೊಂದಿಸಲಾದ ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು N ಪ್ರತಿನಿಧಿಸುತ್ತದೆ.

ಹೆಸರು

ಅಗಲ

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

rx_avs_ಸಿದ್ಧ

ಇನ್ಪುಟ್ rx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಬಳಕೆದಾರರ ತರ್ಕವು ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಲು ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

rx_avs_data

(64*N)*2 (PAM4 ಮೋಡ್)
64*N (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

rx_core_clkout ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್. RX ಡೇಟಾ.

rx_avs_channel

ಔಟ್ಪುಟ್ rx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಡೇಟಾ ಇರುವುದಕ್ಕೆ ಚಾನಲ್ ಸಂಖ್ಯೆ

ಪ್ರಸ್ತುತ ಚಕ್ರದಲ್ಲಿ ಸ್ವೀಕರಿಸಲಾಗಿದೆ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

rx_avs_ಮಾನ್ಯ

ಔಟ್ಪುಟ್ rx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಮುಂದುವರೆಯಿತು…

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 46

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

6. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು 683074 | 2022.04.28

ಹೆಸರು

ಅಗಲ

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

ಪ್ರತಿಪಾದಿಸಿದಾಗ, RX ಡೇಟಾ ಸಿಗ್ನಲ್ ಮಾನ್ಯವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

rx_avs_startofpacket

ಔಟ್ಪುಟ್ rx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, RX ಡೇಟಾ ಪ್ಯಾಕೆಟ್‌ನ ಪ್ರಾರಂಭವನ್ನು ಸೂಚಿಸುತ್ತದೆ.

ಪ್ರತಿ ಪ್ಯಾಕೆಟ್‌ಗೆ ಒಂದೇ ಗಡಿಯಾರದ ಚಕ್ರವನ್ನು ಮಾತ್ರ ಪ್ರತಿಪಾದಿಸಿ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

rx_avs_endofpacket

ಔಟ್ಪುಟ್ rx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, RX ಡೇಟಾ ಪ್ಯಾಕೆಟ್‌ನ ಅಂತ್ಯವನ್ನು ಸೂಚಿಸುತ್ತದೆ.

ಪ್ರತಿ ಪ್ಯಾಕೆಟ್‌ಗೆ ಒಂದೇ ಗಡಿಯಾರದ ಚಕ್ರವನ್ನು ಮಾತ್ರ ಪ್ರತಿಪಾದಿಸಿ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

rx_avs_ಖಾಲಿ

ಔಟ್ಪುಟ್ rx_core_clkout Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಸಿಗ್ನಲ್.

RX ಡೇಟಾದ ಅಂತಿಮ ಸ್ಫೋಟದಲ್ಲಿ ಮಾನ್ಯವಲ್ಲದ ಪದಗಳ ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

rx_num_valid_bytes_eob

ಔಟ್ಪುಟ್

rx_core_clkout ಅಂತಿಮ ಸ್ಫೋಟದ ಕೊನೆಯ ಪದದಲ್ಲಿ ಮಾನ್ಯ ಬೈಟ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ.
ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

rx_is_usr_cmd

ಔಟ್‌ಪುಟ್ rx_core_clkout ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಈ ಸಂಕೇತವು ಬಳಕೆದಾರರನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ-

ವ್ಯಾಖ್ಯಾನಿಸಿದ ಮಾಹಿತಿ ಚಕ್ರ.

tx_startofpacket ಸಮರ್ಥನೆಯಂತೆ ಅದೇ ಗಡಿಯಾರದ ಚಕ್ರದಲ್ಲಿ ಈ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಿ.

ಈ ಸಿಗ್ನಲ್ ಬೇಸಿಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ.

rx_link_up

ಔಟ್ಪುಟ್ rx_core_clkout ಪ್ರತಿಪಾದಿಸಿದಾಗ, RX ಡೇಟಾ ಲಿಂಕ್ ಅನ್ನು ಸೂಚಿಸುತ್ತದೆ

ಡೇಟಾ ಸ್ವೀಕಾರಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ.

rx_link_reinit

ಇನ್‌ಪುಟ್ rx_core_clkout ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಈ ಸಂಕೇತವು ಲೇನ್‌ಗಳನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತದೆ

ಮರು-ಜೋಡಣೆ.

ನೀವು ಸ್ವಯಂ ಹೊಂದಾಣಿಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿದರೆ, ಲೇನ್‌ಗಳನ್ನು ಮರು-ಜೋಡಿಸಲು MAC ಅನ್ನು ಪ್ರಚೋದಿಸಲು ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರಕ್ಕೆ ಈ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಿ. ಸಕ್ರಿಯಗೊಳಿಸಿ ಸ್ವಯಂ ಜೋಡಣೆಯನ್ನು ಹೊಂದಿಸಿದರೆ, MAC ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಲೇನ್‌ಗಳನ್ನು ಮರು-ಹೊಂದಾಣಿಕೆ ಮಾಡುತ್ತದೆ.

ಸ್ವಯಂ ಹೊಂದಾಣಿಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಹೊಂದಿಸಿದಾಗ ಈ ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಬೇಡಿ.

rx_error

(N*2*2)+3 (PAM4 ಮೋಡ್)
(N*2)*3 (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

rx_core_clkout

ಪ್ರತಿಪಾದಿಸಿದಾಗ, RX ಡೇಟಾಪಾತ್‌ನಲ್ಲಿ ದೋಷ ಪರಿಸ್ಥಿತಿಗಳು ಸಂಭವಿಸುವುದನ್ನು ಸೂಚಿಸುತ್ತದೆ.
· [(N*2+2):N+3] = ನಿರ್ದಿಷ್ಟ ಲೇನ್‌ಗಾಗಿ PCS ದೋಷವನ್ನು ಸೂಚಿಸುತ್ತದೆ.
· [N+2] = ಜೋಡಣೆ ದೋಷವನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಈ ಬಿಟ್ ಅನ್ನು ಪ್ರತಿಪಾದಿಸಿದರೆ ಲೇನ್ ಜೋಡಣೆಯನ್ನು ಮರುಪ್ರಾರಂಭಿಸಿ.
· [N+1]= ಬಳಕೆದಾರ ತರ್ಕ ಸಿದ್ಧವಾಗಿಲ್ಲದಿದ್ದಾಗ ಬಳಕೆದಾರರ ತರ್ಕಕ್ಕೆ ಡೇಟಾವನ್ನು ಫಾರ್ವರ್ಡ್ ಮಾಡಲಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.
· [N] = ಜೋಡಣೆಯ ನಷ್ಟವನ್ನು ಸೂಚಿಸುತ್ತದೆ.
· [(N-1):0] = ಡೇಟಾವು CRC ದೋಷವನ್ನು ಹೊಂದಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 47

6. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು 683074 | 2022.04.28

6.4 ಟ್ರಾನ್ಸ್ಸಿವರ್ ಮರುಸಂರಚನಾ ಸಂಕೇತಗಳು

ಕೋಷ್ಟಕ 23.

PCS ಮರುಸಂರಚನಾ ಸಂಕೇತಗಳು
ಈ ಕೋಷ್ಟಕದಲ್ಲಿ, IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಹೊಂದಿಸಲಾದ ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು N ಪ್ರತಿನಿಧಿಸುತ್ತದೆ.

ಹೆಸರು

ಅಗಲ

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

reconfig_sl_read

ಇನ್‌ಪುಟ್ reconfig_sl_ PCS ಮರುಸಂರಚನೆ ಓದುವ ಆಜ್ಞೆ

clk

ಸಂಕೇತಗಳು.

reconfig_sl_write

ಇನ್‌ಪುಟ್ reconfig_sl_ PCS ಮರುಸಂರಚನಾ ಬರಹ

clk

ಆಜ್ಞೆಯ ಸಂಕೇತಗಳು.

reconfig_sl_address

14 ಬಿಟ್‌ಗಳು + clogb2N

ಇನ್ಪುಟ್

reconfig_sl_ clk

ಆಯ್ದ ಲೇನ್‌ನಲ್ಲಿ PCS ಮರುಸಂರಚನೆಯನ್ನು Avalon ಮೆಮೊರಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ ಇಂಟರ್ಫೇಸ್ ವಿಳಾಸವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.
ಪ್ರತಿ ಲೇನ್ 14 ಬಿಟ್‌ಗಳನ್ನು ಹೊಂದಿದೆ ಮತ್ತು ಮೇಲಿನ ಬಿಟ್‌ಗಳು ಲೇನ್ ಆಫ್‌ಸೆಟ್ ಅನ್ನು ಸೂಚಿಸುತ್ತದೆ.
Example, 4-ಲೇನ್ NRZ/PAM4 ವಿನ್ಯಾಸಕ್ಕಾಗಿ, reconfig_sl_address[13:0] ವಿಳಾಸ ಮೌಲ್ಯವನ್ನು ಉಲ್ಲೇಖಿಸುತ್ತದೆ:
· reconfig_sl_address[15:1 4] ಅನ್ನು 00 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 0 ಗಾಗಿ ವಿಳಾಸ.
· reconfig_sl_address[15:1 4] ಅನ್ನು 01 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 1 ಗಾಗಿ ವಿಳಾಸ.
· reconfig_sl_address[15:1 4] ಅನ್ನು 10 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 2 ಗಾಗಿ ವಿಳಾಸ.
· reconfig_sl_address[15:1 4] ಅನ್ನು 11 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 3 ಗಾಗಿ ವಿಳಾಸ.

reconfig_sl_readdata

ಔಟ್ಪುಟ್ reconfig_sl_ PCS ಮರುಸಂರಚನಾ ಡೇಟಾವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ

clk

a ನಲ್ಲಿ ಸಿದ್ಧ ಚಕ್ರದಿಂದ ಓದಬೇಕು

ಆಯ್ಕೆಮಾಡಿದ ಲೇನ್.

reconfig_sl_waitrequest

ಔಟ್ಪುಟ್ reconfig_sl_ PCS ಮರುಸಂರಚನೆಯನ್ನು ಪ್ರತಿನಿಧಿಸುತ್ತದೆ

clk

ಅವಲಾನ್ ಮೆಮೊರಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ ಇಂಟರ್ಫೇಸ್

ಆಯ್ದ ಲೇನ್‌ನಲ್ಲಿ ಸ್ಟಾಲಿಂಗ್ ಸಿಗ್ನಲ್.

reconfig_sl_writedata

ಇನ್‌ಪುಟ್ reconfig_sl_ PCS ಮರುಸಂರಚನಾ ಡೇಟಾವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ

clk

a ನಲ್ಲಿ ಬರೆಯುವ ಚಕ್ರದಲ್ಲಿ ಬರೆಯಬೇಕು

ಆಯ್ಕೆಮಾಡಿದ ಲೇನ್.

reconfig_sl_readdata_vali

ಔಟ್ಪುಟ್

reconfig_sl_ PCS ಮರುಸಂರಚನೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ

clk

ಸ್ವೀಕರಿಸಿದ ಡೇಟಾ ಆಯ್ಕೆಮಾಡಿದರಲ್ಲಿ ಮಾನ್ಯವಾಗಿದೆ

ಲೇನ್.

ಕೋಷ್ಟಕ 24.

ಎಫ್-ಟೈಲ್ ಹಾರ್ಡ್ ಐಪಿ ರಿಕಾನ್ಫಿಗರೇಶನ್ ಸಿಗ್ನಲ್‌ಗಳು
ಈ ಕೋಷ್ಟಕದಲ್ಲಿ, IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಹೊಂದಿಸಲಾದ ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು N ಪ್ರತಿನಿಧಿಸುತ್ತದೆ.

ಹೆಸರು

ಅಗಲ

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

reconfig_read

ಇನ್‌ಪುಟ್ reconfig_clk PMA ಮರುಸಂರಚನೆಯನ್ನು ಓದಲಾಗಿದೆ

ಆಜ್ಞೆಯ ಸಂಕೇತಗಳು.

reconfig_write

ಇನ್‌ಪುಟ್ reconfig_clk PMA ಮರುಸಂರಚನಾ ಬರಹ

ಆಜ್ಞೆಯ ಸಂಕೇತಗಳು.

reconfig_address

18 ಬಿಟ್‌ಗಳು + clog2bN

ಇನ್ಪುಟ್

reconfig_clk

ಆಯ್ದ ಲೇನ್‌ನಲ್ಲಿ PMA Avalon ಮೆಮೊರಿಮ್ಯಾಪ್ ಮಾಡಿದ ಇಂಟರ್ಫೇಸ್ ವಿಳಾಸವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.
ಮುಂದುವರೆಯಿತು…

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 48

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

6. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು 683074 | 2022.04.28

ಹೆಸರು
reconfig_readdata reconfig_waitrequest reconfig_writedata reconfig_readdatavalid

ಅಗಲ
32 1 32 1

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

ಎರಡೂ PAM4 ಜಾಹೀರಾತು NRZ ಮೋಡ್‌ಗಳಲ್ಲಿ, ಪ್ರತಿ ಲೇನ್ 18 ಬಿಟ್‌ಗಳನ್ನು ಹೊಂದಿದೆ ಮತ್ತು ಉಳಿದ ಮೇಲಿನ ಬಿಟ್‌ಗಳು ಲೇನ್ ಆಫ್‌ಸೆಟ್ ಅನ್ನು ಉಲ್ಲೇಖಿಸುತ್ತದೆ.
Example, 4-ಲೇನ್ ವಿನ್ಯಾಸಕ್ಕಾಗಿ:
· reconfig_address[19:18] ಅನ್ನು 00 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 0 ಗಾಗಿ ವಿಳಾಸ.
· reconfig_address[19:18] ಅನ್ನು 01 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 1 ಗಾಗಿ ವಿಳಾಸ.
· reconfig_address[19:18] ಅನ್ನು 10 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 2 ಗಾಗಿ ವಿಳಾಸ.
· reconfig_address[19:18] ಅನ್ನು 11 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ = ಲೇನ್ 3 ಗಾಗಿ ವಿಳಾಸ.

ಔಟ್ಪುಟ್

reconfig_clk ಆಯ್ದ ಲೇನ್‌ನಲ್ಲಿ ಸಿದ್ಧ ಚಕ್ರದಿಂದ ಓದಲು PMA ಡೇಟಾವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.

ಔಟ್ಪುಟ್

reconfig_clk ಆಯ್ದ ಲೇನ್‌ನಲ್ಲಿ PMA Avalon ಮೆಮೊರಿಮ್ಯಾಪ್ಡ್ ಇಂಟರ್ಫೇಸ್ ಸ್ಟಾಲಿಂಗ್ ಸಿಗ್ನಲ್ ಅನ್ನು ಪ್ರತಿನಿಧಿಸುತ್ತದೆ.

ಇನ್ಪುಟ್

reconfig_clk ಆಯ್ದ ಲೇನ್‌ನಲ್ಲಿ ಬರೆಯುವ ಚಕ್ರದಲ್ಲಿ ಬರೆಯಬೇಕಾದ PMA ಡೇಟಾವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ.

ಔಟ್ಪುಟ್

reconfig_clk PMA ಮರುಸಂರಚನೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ ಸ್ವೀಕರಿಸಿದ ಡೇಟಾ ಆಯ್ಕೆಮಾಡಿದ ಲೇನ್‌ನಲ್ಲಿ ಮಾನ್ಯವಾಗಿದೆ.

6.5 PMA ಸಂಕೇತಗಳು

ಕೋಷ್ಟಕ 25.

PMA ಸಂಕೇತಗಳು
ಈ ಕೋಷ್ಟಕದಲ್ಲಿ, IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ಹೊಂದಿಸಲಾದ ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು N ಪ್ರತಿನಿಧಿಸುತ್ತದೆ.

ಹೆಸರು

ಅಗಲ

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

phy_tx_lanes_stable

N*2 (PAM4 ಮೋಡ್)
N (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

ಅಸಿಂಕ್ರೊನಸ್ ಪ್ರತಿಪಾದಿಸಿದಾಗ, TX ಡೇಟಾಪಾತ್ ಡೇಟಾವನ್ನು ಕಳುಹಿಸಲು ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

tx_pll_locked

N*2 (PAM4 ಮೋಡ್)
N (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

ಅಸಮಕಾಲಿಕ ಪ್ರತಿಪಾದಿಸಿದಾಗ, TX PLL ಲಾಕ್ ಸ್ಥಿತಿಯನ್ನು ಸಾಧಿಸಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

ಫೈ_ಇಹಿಪ್_ಸಿದ್ಧ

N*2 (PAM4 ಮೋಡ್)
N (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

ಅಸಮಕಾಲಿಕ

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಕಸ್ಟಮ್ PCS ಆಂತರಿಕ ಆರಂಭವನ್ನು ಪೂರ್ಣಗೊಳಿಸಿದೆ ಮತ್ತು ಪ್ರಸರಣಕ್ಕೆ ಸಿದ್ಧವಾಗಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.
tx_pcs_fec_phy_reset_n ಮತ್ತು tx_pcs_fec_phy_reset_nare ಡೀಸರ್ಟ್ ಮಾಡಿದ ನಂತರ ಈ ಸಂಕೇತವು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ.

tx_serial_data

ಔಟ್‌ಪುಟ್ TX ಸೀರಿಯಲ್ ಗಡಿಯಾರ TX ಸೀರಿಯಲ್ ಪಿನ್‌ಗಳು.

rx_serial_data

ಇನ್‌ಪುಟ್ RX ಸೀರಿಯಲ್ ಕ್ಲಾಕ್ RX ಸೀರಿಯಲ್ ಪಿನ್‌ಗಳು.

phy_rx_block_lock

N*2 (PAM4 ಮೋಡ್)
N (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

ಅಸಮಕಾಲಿಕ ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಲೇನ್‌ಗಳಿಗೆ 66b ಬ್ಲಾಕ್ ಜೋಡಣೆ ಪೂರ್ಣಗೊಂಡಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

rx_cdr_lock

N*2 (PAM4 ಮೋಡ್)

ಔಟ್ಪುಟ್

ಅಸಮಕಾಲಿಕ

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಚೇತರಿಸಿಕೊಂಡ ಗಡಿಯಾರಗಳು ಡೇಟಾಗೆ ಲಾಕ್ ಆಗಿರುವುದನ್ನು ಸೂಚಿಸುತ್ತದೆ.
ಮುಂದುವರೆಯಿತು…

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 49

6. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್‌ಗಳು 683074 | 2022.04.28

phy_rx_pcs_ready phy_rx_hi_ber ಎಂದು ಹೆಸರಿಸಿ

ಅಗಲ

ದಿಕ್ಕು ಗಡಿಯಾರ ಡೊಮೇನ್

ವಿವರಣೆ

N (NRZ ಮೋಡ್)

N*2 (PAM4 ಮೋಡ್)
N (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

ಅಸಮಕಾಲಿಕ

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಅನುಗುಣವಾದ ಎತರ್ನೆಟ್ ಚಾನಲ್‌ನ RX ಲೇನ್‌ಗಳು ಸಂಪೂರ್ಣವಾಗಿ ಜೋಡಿಸಲ್ಪಟ್ಟಿವೆ ಮತ್ತು ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಲು ಸಿದ್ಧವಾಗಿವೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

N*2 (PAM4 ಮೋಡ್)
N (NRZ ಮೋಡ್)

ಔಟ್ಪುಟ್

ಅಸಮಕಾಲಿಕ

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಅನುಗುಣವಾದ ಈಥರ್ನೆಟ್ ಚಾನಲ್‌ನ RX PCS HI BER ಸ್ಥಿತಿಯಲ್ಲಿದೆ ಎಂದು ಸೂಚಿಸುತ್ತದೆ.

F-Tile Serial Lite IV Intel® FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ 50

ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

7. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ನೊಂದಿಗೆ ವಿನ್ಯಾಸ

7.1. ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ಮರುಹೊಂದಿಸಿ
ನಿಮ್ಮ ಸಿಸ್ಟಂ ಮಟ್ಟದ ಮರುಹೊಂದಿಕೆಯನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಈ ಮರುಹೊಂದಿಸುವ ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ಅನುಸರಿಸಿ.
· TX ಮತ್ತು RX PCS ಅನ್ನು ಏಕಕಾಲದಲ್ಲಿ ಮರುಹೊಂದಿಸಲು tx_pcs_fec_phy_reset_n ಮತ್ತು rx_pcs_fec_phy_reset_n ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಸಿಸ್ಟಂ ಮಟ್ಟದಲ್ಲಿ ಒಟ್ಟಿಗೆ ಜೋಡಿಸಿ.
· tx_pcs_fec_phy_reset_n, rx_pcs_fec_phy_reset_n, tx_core_rst_n, rx_core_rst_n, ಮತ್ತು ಅದೇ ಸಮಯದಲ್ಲಿ reconfig_reset ಸಂಕೇತಗಳನ್ನು ಪ್ರತಿಪಾದಿಸಿ. ಐಪಿ ರೀಸೆಟ್ ಮತ್ತು ಇನಿಶಿಯಲೈಸೇಶನ್ ಸೀಕ್ವೆನ್ಸ್‌ಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಮರುಹೊಂದಿಸಿ ಮತ್ತು ಲಿಂಕ್ ಇನಿಶಿಯಲೈಸೇಶನ್ ಅನ್ನು ನೋಡಿ.
· tx_pcs_fec_phy_reset_n, ಮತ್ತು rx_pcs_fec_phy_reset_n ಸಿಗ್ನಲ್‌ಗಳು ಕಡಿಮೆ, ಮತ್ತು reconfig_reset ಸಿಗ್ನಲ್ ಅನ್ನು ಹಿಡಿದುಕೊಳ್ಳಿ ಮತ್ತು F-ಟೈಲ್ ಹಾರ್ಡ್ IP ಮತ್ತು ಮರುಸಂರಚನಾ ಬ್ಲಾಕ್‌ಗಳನ್ನು ಸರಿಯಾಗಿ ಮರುಹೊಂದಿಸಲು tx_reset_ack ಮತ್ತು rx_reset_ack ಗಾಗಿ ನಿರೀಕ್ಷಿಸಿ.
· FPGA ಸಾಧನಗಳ ನಡುವೆ ವೇಗದ ಲಿಂಕ್-ಅಪ್ ಸಾಧಿಸಲು, ಅದೇ ಸಮಯದಲ್ಲಿ ಸಂಪರ್ಕಿತ F-Tile Serial Lite IV Intel FPGA IPಗಳನ್ನು ಮರುಹೊಂದಿಸಿ. ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ನೋಡಿampಟೂಲ್ಕಿಟ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು IP TX ಮತ್ತು RX ಲಿಂಕ್ ಅನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡುವ ಬಗ್ಗೆ ಮಾಹಿತಿಗಾಗಿ le ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ
ಪುಟ 37 ರಲ್ಲಿ ಪ್ರಾರಂಭವನ್ನು ಮರುಹೊಂದಿಸಿ ಮತ್ತು ಲಿಂಕ್ ಮಾಡಿ
· ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

7.2 ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ನಿರ್ವಹಿಸುವಲ್ಲಿ ದೋಷ

ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ವಿನ್ಯಾಸದೊಂದಿಗೆ ಸಂಭವಿಸಬಹುದಾದ ದೋಷ ಪರಿಸ್ಥಿತಿಗಳಿಗಾಗಿ ದೋಷ ನಿರ್ವಹಣೆ ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ಕೆಳಗಿನ ಕೋಷ್ಟಕವು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

ಕೋಷ್ಟಕ 26. ದೋಷ ಸ್ಥಿತಿ ಮತ್ತು ನಿರ್ವಹಣಾ ಮಾರ್ಗಸೂಚಿಗಳು

ದೋಷ ಸ್ಥಿತಿ
ನಿರ್ದಿಷ್ಟ ಸಮಯದ ಚೌಕಟ್ಟಿನ ನಂತರ ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ ಲೇನ್‌ಗಳು ಸಂವಹನವನ್ನು ಸ್ಥಾಪಿಸಲು ಸಾಧ್ಯವಿಲ್ಲ.

ಮಾರ್ಗಸೂಚಿಗಳು
ಅಪ್ಲಿಕೇಶನ್ ಮಟ್ಟದಲ್ಲಿ ಲಿಂಕ್ ಅನ್ನು ಮರುಹೊಂದಿಸಲು ಸಮಯ ಮೀರಿದ ವ್ಯವಸ್ಥೆಯನ್ನು ಅಳವಡಿಸಿ.

ಸಂವಹನವನ್ನು ಸ್ಥಾಪಿಸಿದ ನಂತರ ಲೇನ್ ಸಂವಹನವನ್ನು ಕಳೆದುಕೊಳ್ಳುತ್ತದೆ.
ಡೆಸ್ಕ್ಯು ಪ್ರಕ್ರಿಯೆಯಲ್ಲಿ ಲೇನ್ ಸಂವಹನವನ್ನು ಕಳೆದುಕೊಳ್ಳುತ್ತದೆ.

ಡೇಟಾ ವರ್ಗಾವಣೆ ಹಂತಗಳ ನಂತರ ಅಥವಾ ಸಮಯದಲ್ಲಿ ಇದು ಸಂಭವಿಸಬಹುದು. ಅಪ್ಲಿಕೇಶನ್ ಮಟ್ಟದಲ್ಲಿ ಲಿಂಕ್ ನಷ್ಟ ಪತ್ತೆಹಚ್ಚುವಿಕೆಯನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ ಮತ್ತು ಲಿಂಕ್ ಅನ್ನು ಮರುಹೊಂದಿಸಿ.
ತಪ್ಪಾದ ಲೇನ್‌ಗಾಗಿ ಲಿಂಕ್ ಮರುಪ್ರಾರಂಭಿಸುವ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ. ಬೋರ್ಡ್ ರೂಟಿಂಗ್ 320 UI ಅನ್ನು ಮೀರುವುದಿಲ್ಲ ಎಂದು ನೀವು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಬೇಕು.

ಎಲ್ಲಾ ಲೇನ್‌ಗಳನ್ನು ಜೋಡಿಸಿದ ನಂತರ ಲಾಸ್ ಲೇನ್ ಜೋಡಣೆ.

ಡೇಟಾ ವರ್ಗಾವಣೆ ಹಂತಗಳ ನಂತರ ಅಥವಾ ಸಮಯದಲ್ಲಿ ಇದು ಸಂಭವಿಸಬಹುದು. ಲೇನ್ ಜೋಡಣೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಮರುಪ್ರಾರಂಭಿಸಲು ಅಪ್ಲಿಕೇಶನ್ ಮಟ್ಟದಲ್ಲಿ ಲೇನ್ ಜೋಡಣೆ ನಷ್ಟ ಪತ್ತೆ ಕಾರ್ಯವನ್ನು ಅಳವಡಿಸಿ.

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

8. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಆರ್ಕೈವ್ಸ್

IP ಆವೃತ್ತಿಗಳು v19.1 ವರೆಗಿನ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಡಿಸೈನ್ ಸೂಟ್ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಗಳಂತೆಯೇ ಇರುತ್ತವೆ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಡಿಸೈನ್ ಸೂಟ್ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 19.2 ಅಥವಾ ನಂತರ, IP ಕೋರ್‌ಗಳು ಹೊಸ IP ಆವೃತ್ತಿಯ ಯೋಜನೆಯನ್ನು ಹೊಂದಿವೆ.

IP ಕೋರ್ ಆವೃತ್ತಿಯನ್ನು ಪಟ್ಟಿ ಮಾಡದಿದ್ದರೆ, ಹಿಂದಿನ IP ಕೋರ್ ಆವೃತ್ತಿಗೆ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಅನ್ವಯಿಸುತ್ತದೆ.

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ
21.3

IP ಕೋರ್ ಆವೃತ್ತಿ 3.0.0

ಬಳಕೆದಾರರ ಮಾರ್ಗದರ್ಶಿ F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

683074 | 2022.04.28 ಪ್ರತಿಕ್ರಿಯೆ ಕಳುಹಿಸಿ

9. F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ ದಾಖಲೆ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ 2022.04.28
2021.11.16 2021.10.22 2021.08.18

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ
22.1
21.3 21.3 21.2

IP ಆವೃತ್ತಿ 5.0.0
3.0.0 3.0.0 2.0.0

ಬದಲಾವಣೆಗಳು
· ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ: F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ವೈಶಿಷ್ಟ್ಯಗಳು - ಹೆಚ್ಚುವರಿ FHT ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ದರ ಬೆಂಬಲದೊಂದಿಗೆ ನವೀಕರಿಸಿದ ಡೇಟಾ ವರ್ಗಾವಣೆ ವಿವರಣೆ: 58G NRZ, 58G PAM4, ಮತ್ತು 116G PAM4
· ನವೀಕರಿಸಿದ ಟೇಬಲ್: ಎಫ್-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ವಿವರಣೆ - ಹೊಸ ಪ್ಯಾರಾಮೀಟರ್ ಸೇರಿಸಲಾಗಿದೆ · ಸಿಸ್ಟಮ್ ಪಿಎಲ್‌ಎಲ್ ರೆಫರೆನ್ಸ್ ಕ್ಲಾಕ್ ಫ್ರೀಕ್ವೆನ್ಸಿ · ಡಿಬಗ್ ಎಂಡ್‌ಪಾಯಿಂಟ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ - ಪಿಎಂಎ ಡೇಟಾ ದರಕ್ಕಾಗಿ ಮೌಲ್ಯಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ - ಜಿಯುಐಗೆ ಹೊಂದಿಸಲು ಪ್ಯಾರಾಮೀಟರ್ ಹೆಸರಿಸುವಿಕೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ
· ಕೋಷ್ಟಕದಲ್ಲಿ ಡೇಟಾ ವರ್ಗಾವಣೆಗಾಗಿ ವಿವರಣೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ: F-Tile Serial Lite IV Intel FPGA IP ವೈಶಿಷ್ಟ್ಯಗಳು.
· ಸ್ಪಷ್ಟತೆಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳ ವಿಭಾಗದಲ್ಲಿ ಟೇಬಲ್ ಹೆಸರು IP ಅನ್ನು F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP ಪ್ಯಾರಾಮೀಟರ್ ವಿವರಣೆ ಎಂದು ಮರುಹೆಸರಿಸಲಾಗಿದೆ.
· ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ: IP ನಿಯತಾಂಕಗಳು: — ಅದೇ FGT ಚಾನಲ್(ಗಳು) ನಲ್ಲಿ ಇರಿಸಲಾದ ಇತರ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಸಿಂಪ್ಲೆಕ್ಸ್ IP ನಲ್ಲಿ ಹೊಸ ಪ್ಯಾರಾಮೀಟರ್-RSFEC ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ. — ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಉಲ್ಲೇಖ ಗಡಿಯಾರದ ಆವರ್ತನಕ್ಕಾಗಿ ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.
ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

intel F ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
F ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP, F ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV, Intel FPGA IP

ಇಂಟೆಲ್ F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
F-ಟೈಲ್ ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP, ಸೀರಿಯಲ್ ಲೈಟ್ IV ಇಂಟೆಲ್ FPGA IP, Lite IV ಇಂಟೆಲ್ FPGA IP, IV ಇಂಟೆಲ್ FPGA IP, FPGA IP, IP