Intel® FPGA P-Tile Avalon ®
PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್‌ಗಾಗಿ ಸ್ಟ್ರೀಮಿಂಗ್ IP*
ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
Intel® ಗಾಗಿ ನವೀಕರಿಸಲಾಗಿದೆ
ಕ್ವಾರ್ಟಸ್ ® ಪ್ರಧಾನ ವಿನ್ಯಾಸ ಸೂಟ್: 21.3
IP ಆವೃತ್ತಿ: 6.0.0
ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ವಿವರಣೆ

1.1. ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾದ ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ (PIO) ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ Example

PIO ವಿನ್ಯಾಸ ಮಾಜಿampಹೋಸ್ಟ್ ಪ್ರೊಸೆಸರ್‌ನಿಂದ ಗುರಿ ಸಾಧನಕ್ಕೆ ಮೆಮೊರಿ ವರ್ಗಾವಣೆಯನ್ನು le ನಿರ್ವಹಿಸುತ್ತದೆ. ಇದರಲ್ಲಿ ಮಾಜಿample, ಹೋಸ್ಟ್ ಪ್ರೊಸೆಸರ್ ಏಕ-dword MemRd ಮತ್ತು emWr ಅನ್ನು ವಿನಂತಿಸುತ್ತದೆ
TLP ಗಳು.
PIO ವಿನ್ಯಾಸ ಮಾಜಿample ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸುತ್ತದೆ fileಇಂಟೆಲ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಅನುಕರಿಸಲು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡಲು ರು ಅಗತ್ಯ. ವಿನ್ಯಾಸ ಮಾಜಿample ವ್ಯಾಪಕ ಶ್ರೇಣಿಯ ನಿಯತಾಂಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. ಆದಾಗ್ಯೂ, ಇದು PCIe ಗಾಗಿ P-ಟೈಲ್ ಹಾರ್ಡ್ IP ಯ ಎಲ್ಲಾ ಸಂಭಾವ್ಯ ನಿಯತಾಂಕಗಳನ್ನು ಒಳಗೊಂಡಿರುವುದಿಲ್ಲ.
ಈ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಘಟಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:

• ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳೊಂದಿಗೆ ರಚಿಸಲಾದ P-Tile Avalon ಸ್ಟ್ರೀಮಿಂಗ್ ಹಾರ್ಡ್ IP ಎಂಡ್‌ಪಾಯಿಂಟ್ ರೂಪಾಂತರ (DUT). ಈ ಘಟಕವು PIO ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ಸ್ವೀಕರಿಸಿದ TLP ಡೇಟಾವನ್ನು ಚಾಲನೆ ಮಾಡುತ್ತದೆ
• PIO ಅಪ್ಲಿಕೇಶನ್ (APPS) ಘಟಕ, ಇದು PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ TLP ಗಳ ನಡುವೆ ಅಗತ್ಯ ಅನುವಾದವನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ ಮತ್ತು ಸರಳವಾದ Avalon-MM ಅನ್ನು ಒಂಚಿಪ್ ಮೆಮೊರಿಗೆ ಬರೆಯುತ್ತದೆ ಮತ್ತು ಓದುತ್ತದೆ.
• ಆನ್-ಚಿಪ್ ಮೆಮೊರಿ (MEM) ಘಟಕ. 1×16 ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಉದಾample, ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಯು ಒಂದು 16 KB ಮೆಮೊರಿ ಬ್ಲಾಕ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ. 2×8 ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಉದಾample, ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಯು ಎರಡು 16 KB ಮೆಮೊರಿ ಬ್ಲಾಕ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
• ಬಿಡುಗಡೆ IP ಅನ್ನು ಮರುಹೊಂದಿಸಿ: ಸಾಧನವು ಸಂಪೂರ್ಣವಾಗಿ ಬಳಕೆದಾರ ಮೋಡ್ ಅನ್ನು ಪ್ರವೇಶಿಸುವವರೆಗೆ ಈ IP ನಿಯಂತ್ರಣ ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು ಮರುಹೊಂದಿಸುವಿಕೆಯಲ್ಲಿ ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳುತ್ತದೆ. ಸಾಧನವು ಬಳಕೆದಾರ ಮೋಡ್‌ನಲ್ಲಿದೆ ಎಂದು ಸೂಚಿಸಲು FPGA INIT_DONE ಔಟ್‌ಪುಟ್ ಅನ್ನು ಪ್ರತಿಪಾದಿಸುತ್ತದೆ. ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ನೀವು ಬಳಸಬಹುದಾದ nINIT_DONE ಔಟ್‌ಪುಟ್ ಅನ್ನು ರಚಿಸಲು ರೀಸೆಟ್ ರಿಲೀಸ್ IP ಆಂತರಿಕ INIT_DONE ಸಿಗ್ನಲ್‌ನ ತಲೆಕೆಳಗಾದ ಆವೃತ್ತಿಯನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ಸಂಪೂರ್ಣ ಸಾಧನವು ಬಳಕೆದಾರ ಮೋಡ್‌ಗೆ ಪ್ರವೇಶಿಸುವವರೆಗೆ nINIT_DONE ಸಿಗ್ನಲ್ ಹೆಚ್ಚಾಗಿರುತ್ತದೆ. nINIT_DONE ಪ್ರತಿಪಾದಿಸಿದ ನಂತರ (ಕಡಿಮೆ), ಎಲ್ಲಾ ತರ್ಕವು ಬಳಕೆದಾರ ಮೋಡ್‌ನಲ್ಲಿದೆ ಮತ್ತು ಸಾಮಾನ್ಯವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ. ನೀವು nINIT_DONE ಸಿಗ್ನಲ್ ಅನ್ನು ಈ ಕೆಳಗಿನ ವಿಧಾನಗಳಲ್ಲಿ ಒಂದನ್ನು ಬಳಸಬಹುದು:
  • ಬಾಹ್ಯ ಅಥವಾ ಆಂತರಿಕ ಮರುಹೊಂದಿಕೆಯನ್ನು ಗೇಟ್ ಮಾಡಲು.
  • ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮತ್ತು I/O PLL ಗಳಿಗೆ ಮರುಹೊಂದಿಸುವ ಇನ್‌ಪುಟ್ ಅನ್ನು ಗೇಟ್ ಮಾಡಲು.
  • ಎಂಬೆಡೆಡ್ ಮೆಮೊರಿ ಬ್ಲಾಕ್‌ಗಳು, ಸ್ಟೇಟ್ ಮೆಷಿನ್ ಮತ್ತು ಶಿಫ್ಟ್ ರೆಜಿಸ್ಟರ್‌ಗಳಂತಹ ವಿನ್ಯಾಸ ಬ್ಲಾಕ್‌ಗಳ ಬರೆಯುವಿಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಗೇಟ್ ಮಾಡಲು.
  • ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಸಿಂಕ್ರೊನಸ್ ಆಗಿ ರಿಜಿಸ್ಟರ್ ರಿಸೆಟ್ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಚಾಲನೆ ಮಾಡಲು.

ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ PIO ವಿನ್ಯಾಸವನ್ನು ಪೂರ್ವನಿರ್ಧರಿಸುತ್ತದೆample ಮತ್ತು ರೂಟ್ ಪೋರ್ಟ್ BFM ಟಾರ್ಗೆಟ್ ಎಂಡ್‌ಪಾಯಿಂಟ್‌ನೊಂದಿಗೆ ಇಂಟರ್‌ಫೇಸ್ ಮಾಡಲು.
ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ. *ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.
ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ
ಚಿತ್ರ 1. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ PIO 1×16 ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರampಲೆ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ಬೆಂಚ್

ಚಿತ್ರ 2. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ PIO 2×8 ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರampಲೆ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ಬೆಂಚ್

ಪರೀಕ್ಷಾ ಪ್ರೋಗ್ರಾಂ ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಯಲ್ಲಿ ಅದೇ ಸ್ಥಳದಿಂದ ಡೇಟಾವನ್ನು ಬರೆಯುತ್ತದೆ ಮತ್ತು ಓದುತ್ತದೆ. ಇದು ಓದಿದ ಡೇಟಾವನ್ನು ನಿರೀಕ್ಷಿತ ಫಲಿತಾಂಶಕ್ಕೆ ಹೋಲಿಸುತ್ತದೆ. ಯಾವುದೇ ದೋಷಗಳು ಸಂಭವಿಸದಿದ್ದರೆ "ಯಶಸ್ವಿಯಾಗಿ ಪೂರ್ಣಗೊಂಡ ಕಾರಣ ಸಿಮ್ಯುಲೇಶನ್ ನಿಲ್ಲಿಸಲಾಗಿದೆ" ಎಂದು ಪರೀಕ್ಷಾ ವರದಿಗಳು. ಪಿ-ಟೈಲ್ ಅವಲಾನ್
ಸ್ಟ್ರೀಮಿಂಗ್ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಸಂರಚನೆಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:

• Gen4 x16 ಅಂತ್ಯಬಿಂದು
• Gen3 x16 ಅಂತ್ಯಬಿಂದು
• Gen4 x8x8 ಅಂತ್ಯಬಿಂದು
• Gen3 x8x8 ಅಂತ್ಯಬಿಂದು

ಗಮನಿಸಿ: PCIe x8x8 PIO ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಎಕ್ಸ್ample ಅನ್ನು ಒಂದೇ PCIe x8 ಲಿಂಕ್‌ಗಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ ಆದಾಗ್ಯೂ ನಿಜವಾದ ವಿನ್ಯಾಸವು ಎರಡು PCIe x8 ಲಿಂಕ್‌ಗಳನ್ನು ಅಳವಡಿಸುತ್ತದೆ.
ಗಮನಿಸಿ: ಈ ವಿನ್ಯಾಸ ಮಾಜಿampಪಿಸಿಐ ಎಕ್ಸ್‌ಪ್ರೆಸ್‌ಗಾಗಿ ಪಿ-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಐಪಿಯ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿನ ಡೀಫಾಲ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಮಾತ್ರ le ಬೆಂಬಲಿಸುತ್ತದೆ.
ಚಿತ್ರ 3. P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ 1×16 PIO ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್ ವಿಷಯಗಳುample
ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಈ ವಿನ್ಯಾಸವನ್ನು Gen4 x16 ರೂಪಾಂತರಗಳಿಗೆ ಉತ್ಪಾದಿಸುತ್ತದೆ.

ಚಿತ್ರ 4. P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ 2×8 PIO ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್ ವಿಷಯಗಳುample
ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಈ ವಿನ್ಯಾಸವನ್ನು Gen4 x8x8 ರೂಪಾಂತರಗಳಿಗೆ ಉತ್ಪಾದಿಸುತ್ತದೆ.

1.2. ಸಿಂಗಲ್ ರೂಟ್ I/O ವರ್ಚುವಲೈಸೇಶನ್ (SR-IOV) ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆample
SR-IOV ವಿನ್ಯಾಸ ಮಾಜಿampಹೋಸ್ಟ್ ಪ್ರೊಸೆಸರ್‌ನಿಂದ ಗುರಿ ಸಾಧನಕ್ಕೆ ಮೆಮೊರಿ ವರ್ಗಾವಣೆಯನ್ನು le ನಿರ್ವಹಿಸುತ್ತದೆ. ಇದು ಪ್ರತಿ ಪಿಎಫ್‌ಗೆ ಎರಡು ಪಿಎಫ್‌ಗಳು ಮತ್ತು 32 ವಿಎಫ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
SR-IOV ವಿನ್ಯಾಸ ಮಾಜಿample ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸುತ್ತದೆ fileಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಅನುಕರಿಸಲು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡಲು ರು ಅಗತ್ಯ. ನೀವು ಸಂಕಲಿಸಿದ ವಿನ್ಯಾಸವನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಬಹುದು
Intel Stratix® 10 DX ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅಥವಾ Intel Agilex™ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್.
ಈ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಘಟಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:

• ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳೊಂದಿಗೆ ರಚಿಸಲಾದ P-Tile Avalon Streaming (Avalon-ST) IP ಎಂಡ್‌ಪಾಯಿಂಟ್ ರೂಪಾಂತರ (DUT). ಈ ಘಟಕವು ಸ್ವೀಕರಿಸಿದ TLP ಡೇಟಾವನ್ನು SR-IOV ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ಚಾಲನೆ ಮಾಡುತ್ತದೆ.
• SR-IOV ಅಪ್ಲಿಕೇಶನ್ (APPS) ಘಟಕ, ಇದು PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ TLP ಗಳ ನಡುವೆ ಅಗತ್ಯ ಅನುವಾದವನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ ಮತ್ತು ಸರಳವಾದ Avalon-ST ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಗೆ ಬರೆಯುತ್ತದೆ ಮತ್ತು ಓದುತ್ತದೆ. SR-IOV APPS ಘಟಕಕ್ಕಾಗಿ, ಮೆಮೊರಿ ರೀಡ್ TLP ಡೇಟಾದೊಂದಿಗೆ ಪೂರ್ಣಗೊಳಿಸುವಿಕೆಯನ್ನು ರಚಿಸುತ್ತದೆ.
  • SR-IOV ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಮಾಜಿampಪ್ರತಿ PF ಗೆ ಎರಡು PF ಗಳು ಮತ್ತು 32 VF ಗಳೊಂದಿಗೆ, ವಿನ್ಯಾಸದ ಮಾಜಿ 66 ಮೆಮೊರಿ ಸ್ಥಳಗಳಿವೆampನೀವು ಪ್ರವೇಶಿಸಬಹುದು. ಎರಡು PFಗಳು ಎರಡು ಮೆಮೊರಿ ಸ್ಥಳಗಳನ್ನು ಪ್ರವೇಶಿಸಬಹುದು, ಆದರೆ 64 VF ಗಳು (2 x 32) 64 ಮೆಮೊರಿ ಸ್ಥಳಗಳನ್ನು ಪ್ರವೇಶಿಸಬಹುದು.
• ಒಂದು ಮರುಹೊಂದಿಸಿ ಬಿಡುಗಡೆ IP.
  ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ SR-IOV ವಿನ್ಯಾಸವನ್ನು ಪೂರ್ವನಿರ್ಧರಿಸುತ್ತದೆample ಮತ್ತು ರೂಟ್ ಪೋರ್ಟ್ BFM ಟಾರ್ಗೆಟ್ ಎಂಡ್‌ಪಾಯಿಂಟ್‌ನೊಂದಿಗೆ ಇಂಟರ್‌ಫೇಸ್ ಮಾಡಲು.

ಚಿತ್ರ 5. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ SR-IOV 1×16 ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರampಲೆ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ಬೆಂಚ್

ಚಿತ್ರ 6. ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ SR-IOV 2×8 ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರampಲೆ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ಬೆಂಚ್

ಪರೀಕ್ಷಾ ಪ್ರೋಗ್ರಾಂ 2 PFಗಳು ಮತ್ತು 32 VFs ಪ್ರತಿ PF ಗಳಾದ್ಯಂತ ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಯಲ್ಲಿ ಅದೇ ಸ್ಥಳದಿಂದ ಡೇಟಾವನ್ನು ಬರೆಯುತ್ತದೆ ಮತ್ತು ಓದುತ್ತದೆ. ಇದು ಓದಿದ ಡೇಟಾವನ್ನು ನಿರೀಕ್ಷಿತಕ್ಕೆ ಹೋಲಿಸುತ್ತದೆ
ಫಲಿತಾಂಶ. ಯಾವುದೇ ದೋಷಗಳು ಸಂಭವಿಸದಿದ್ದರೆ "ಯಶಸ್ವಿಯಾಗಿ ಪೂರ್ಣಗೊಂಡ ಕಾರಣ ಸಿಮ್ಯುಲೇಶನ್ ನಿಲ್ಲಿಸಲಾಗಿದೆ" ಎಂದು ಪರೀಕ್ಷಾ ವರದಿಗಳು.
SR-IOV ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಸಂರಚನೆಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:

• Gen4 x16 ಅಂತ್ಯಬಿಂದು
• Gen3 x16 ಅಂತ್ಯಬಿಂದು
• Gen4 x8x8 ಅಂತ್ಯಬಿಂದು
• Gen3 x8x8 ಅಂತ್ಯಬಿಂದು

ಚಿತ್ರ 7. PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ 1×16 ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ SR-IOV ಜೊತೆಗೆ P-ಟೈಲ್ ಅವಲಾನ್-ST ಗಾಗಿ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್ ವಿಷಯಗಳುample

ಚಿತ್ರ 8. PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ 2×8 ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ SR-IOV ಜೊತೆಗೆ P-ಟೈಲ್ ಅವಲಾನ್-ST ಗಾಗಿ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಸಿಸ್ಟಮ್ ವಿಷಯಗಳುample

ತ್ವರಿತ ಪ್ರಾರಂಭ ಮಾರ್ಗದರ್ಶಿ

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು, ನೀವು ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾದ I/O (PIO) ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಬಹುದುampPCI ಎಕ್ಸ್‌ಪ್ರೆಸ್* IP ಕೋರ್‌ಗಾಗಿ Intel FPGA P-ಟೈಲ್ ಅವಲಾನ್-ST ಹಾರ್ಡ್ IP ಗಾಗಿ le. ರಚಿಸಲಾದ ವಿನ್ಯಾಸ ಉದಾample ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ನಿಯತಾಂಕಗಳನ್ನು ಪ್ರತಿಬಿಂಬಿಸುತ್ತದೆ. PIO ಮಾಜಿample ಹೋಸ್ಟ್ ಪ್ರೊಸೆಸರ್‌ನಿಂದ ಗುರಿ ಸಾಧನಕ್ಕೆ ಡೇಟಾವನ್ನು ವರ್ಗಾಯಿಸುತ್ತದೆ. ಕಡಿಮೆ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗೆ ಇದು ಸೂಕ್ತವಾಗಿದೆ. ಈ ವಿನ್ಯಾಸ ಮಾಜಿample ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸುತ್ತದೆ fileಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಅನುಕರಿಸಲು ಮತ್ತು ಕಂಪೈಲ್ ಮಾಡಲು ರು ಅಗತ್ಯ. ಸಂಕಲಿಸಿದ ವಿನ್ಯಾಸವನ್ನು ನಿಮ್ಮ FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಬೋರ್ಡ್‌ಗೆ ನೀವು ಡೌನ್‌ಲೋಡ್ ಮಾಡಬಹುದು. ಕಸ್ಟಮ್ ಹಾರ್ಡ್‌ವೇರ್‌ಗೆ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲು, Intel Quartus Prime ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನವೀಕರಿಸಿ File (.qsf) ಸರಿಯಾದ ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಯೊಂದಿಗೆ . ಚಿತ್ರ 9. ವಿನ್ಯಾಸದ ಅಭಿವೃದ್ಧಿ ಹಂತಗಳು ಎಕ್ಸ್ample

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ. *ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.
ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ
2.1. ಡೈರೆಕ್ಟರಿ ರಚನೆ
ಚಿತ್ರ 10. ಡೈರೆಕ್ಟರಿ ಸ್ಟ್ರಕ್ಚರ್ ಫಾರ್ ದಿ ಜೆನರೇಟೆಡ್ ಡಿಸೈನ್ ಎಕ್ಸ್ample

2.2 ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ರಚಿಸುವುದುample
ಚಿತ್ರ 11. ಕಾರ್ಯವಿಧಾನ

1. Intel Quartus Prime Pro Edition ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, ಹೊಸ ಯೋಜನೆಯನ್ನು ರಚಿಸಿ (File ➤ ಹೊಸ ಪ್ರಾಜೆಕ್ಟ್ ವಿಝಾರ್ಡ್).
2. ಡೈರೆಕ್ಟರಿ, ಹೆಸರು ಮತ್ತು ಉನ್ನತ ಮಟ್ಟದ ಘಟಕವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
3. ಪ್ರಾಜೆಕ್ಟ್ ಪ್ರಕಾರಕ್ಕಾಗಿ, ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯ, ಖಾಲಿ ಪ್ರಾಜೆಕ್ಟ್ ಅನ್ನು ಸ್ವೀಕರಿಸಿ. ಮುಂದೆ ಕ್ಲಿಕ್ ಮಾಡಿ.
4. ಸೇರಿಸಲು Fileಮುಂದೆ ಕ್ಲಿಕ್ ಮಾಡಿ.
5. ಕುಟುಂಬದ ಅಡಿಯಲ್ಲಿ ಕುಟುಂಬ, ಸಾಧನ ಮತ್ತು ಬೋರ್ಡ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳಿಗಾಗಿ, Intel Agilex ಅಥವಾ Intel Stratix 10 ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.
6. ನೀವು ಕೊನೆಯ ಹಂತದಲ್ಲಿ Intel Stratix 10 ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿದರೆ, ಸಾಧನ ಪುಲ್-ಡೌನ್ ಮೆನುವಿನಲ್ಲಿ Stratix 10 DX ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.
7. ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಟಾರ್ಗೆಟ್ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ.
8. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ.
9. IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್‌ಗಾಗಿ Intel P-Tile Avalon-ST ಹಾರ್ಡ್ IP ಅನ್ನು ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಸೇರಿಸಿ.
10. ಹೊಸ IP ರೂಪಾಂತರದ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ, ನಿಮ್ಮ IP ಗಾಗಿ ಹೆಸರನ್ನು ಸೂಚಿಸಿ. ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
11. ಉನ್ನತ ಮಟ್ಟದ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ಮತ್ತು PCIe* ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಟ್ಯಾಬ್‌ಗಳಲ್ಲಿ, ನಿಮ್ಮ IP ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನಿಯತಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ. ನೀವು SR-IOV ವಿನ್ಯಾಸವನ್ನು ಬಳಸುತ್ತಿದ್ದರೆ ಮಾಜಿample, SR-IOV ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಈ ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಮಾಡಿ:
    ಎ. PCIe* PCI Express / PCI ಸಾಮರ್ಥ್ಯಗಳ ಟ್ಯಾಬ್‌ನ ಅಡಿಯಲ್ಲಿ PCIe* ಸಾಧನ ಟ್ಯಾಬ್‌ನಲ್ಲಿ, ಬಹು ಭೌತಿಕ ಕಾರ್ಯಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಬಾಕ್ಸ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ.
    ಬಿ. PCIe* ಮಲ್ಟಿಫಂಕ್ಷನ್ ಮತ್ತು SR-IOV ಸಿಸ್ಟಮ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಟ್ಯಾಬ್‌ನಲ್ಲಿ, SR-IOV ಬೆಂಬಲವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಮತ್ತು PF ಗಳು ಮತ್ತು VF ಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ ಬಾಕ್ಸ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ. x8 ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ, ಬಾಕ್ಸ್‌ಗಳನ್ನು ಗುರುತಿಸಿ ಬಹು ಭೌತಿಕ ಕಾರ್ಯಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಮತ್ತು PCIe0 ಮತ್ತು PCIe1 ಟ್ಯಾಬ್‌ಗಳಿಗೆ SR-IOV ಬೆಂಬಲವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ.
    ಸಿ. PCIe* MSI-X ಟ್ಯಾಬ್‌ನಲ್ಲಿ PCIe* PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ / PCI ಸಾಮರ್ಥ್ಯಗಳ ಟ್ಯಾಬ್‌ನಲ್ಲಿ, ಅಗತ್ಯವಿರುವಂತೆ MSI-X ವೈಶಿಷ್ಟ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ.
    ಡಿ. PCIe* ಮೂಲ ವಿಳಾಸ ನೋಂದಣಿಗಳ ಟ್ಯಾಬ್‌ನಲ್ಲಿ, PF ಮತ್ತು VF ಎರಡಕ್ಕೂ BAR0 ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ.
    ಇ. ಈ ವಿನ್ಯಾಸಕ್ಕೆ ಇತರ ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ಬೆಂಬಲಿತವಾಗಿಲ್ಲ ಮಾಜಿampಲೆ.
12. ಮಾಜಿ ರಂದುample ವಿನ್ಯಾಸಗಳ ಟ್ಯಾಬ್, ಕೆಳಗಿನ ಆಯ್ಕೆಗಳನ್ನು ಮಾಡಿ:
    ಎ. ಉದಾample ವಿನ್ಯಾಸ Files, ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಸಿಂಥೆಸಿಸ್ ಆಯ್ಕೆಗಳನ್ನು ಆನ್ ಮಾಡಿ.
    ನಿಮಗೆ ಈ ಸಿಮ್ಯುಲೇಶನ್ ಅಥವಾ ಸಿಂಥೆಸಿಸ್ ಅಗತ್ಯವಿಲ್ಲದಿದ್ದರೆ files, ಅನುಗುಣವಾದ ಆಯ್ಕೆಯನ್ನು(ಗಳನ್ನು) ಆಫ್ ಮಾಡುವುದರಿಂದ ಮಾಜಿಯನ್ನು ಗಣನೀಯವಾಗಿ ಕಡಿಮೆ ಮಾಡುತ್ತದೆampವಿನ್ಯಾಸ ಉತ್ಪಾದನೆಯ ಸಮಯ.
    ಬಿ. ರಚಿಸಲಾದ HDL ಫಾರ್ಮ್ಯಾಟ್‌ಗಾಗಿ, ಪ್ರಸ್ತುತ ಬಿಡುಗಡೆಯಲ್ಲಿ ವೆರಿಲಾಗ್ ಮಾತ್ರ ಲಭ್ಯವಿದೆ.
    ಸಿ. ಟಾರ್ಗೆಟ್ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗಾಗಿ, Intel Stratix 10 DX P-Tile ES1 FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್, Intel Stratix 10 DX P-ಟೈಲ್ ಪ್ರೊಡಕ್ಷನ್ FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅಥವಾ Intel Agilex F-Series P-Tile ES0 FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.
    13. ಜೆನೆರೇಟ್ ಎಕ್ಸ್ ಆಯ್ಕೆಮಾಡಿampವಿನ್ಯಾಸ ಮಾಜಿ ರಚಿಸಲು ವಿನ್ಯಾಸampನೀವು ಅನುಕರಿಸಬಹುದು ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್‌ಗೆ ಡೌನ್‌ಲೋಡ್ ಮಾಡಬಹುದು. ನೀವು P-ಟೈಲ್ ಡೆವಲಪ್‌ಮೆಂಟ್ ಬೋರ್ಡ್‌ಗಳಲ್ಲಿ ಒಂದನ್ನು ಆರಿಸಿದರೆ, ಸಾಧನಗಳು ವಿಭಿನ್ನವಾಗಿದ್ದರೆ, ಆ ಬೋರ್ಡ್‌ನಲ್ಲಿರುವ ಸಾಧನವು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್‌ನಲ್ಲಿ ಹಿಂದೆ ಆಯ್ಕೆ ಮಾಡಲಾದ ಸಾಧನವನ್ನು ಓವರ್‌ರೈಟ್ ಮಾಡುತ್ತದೆ. ನಿಮ್ಮ ಮಾಜಿಗಾಗಿ ಡೈರೆಕ್ಟರಿಯನ್ನು ಸೂಚಿಸಲು ಪ್ರಾಂಪ್ಟ್ ನಿಮ್ಮನ್ನು ಕೇಳಿದಾಗample ವಿನ್ಯಾಸ, ನೀವು ಡೀಫಾಲ್ಟ್ ಡೈರೆಕ್ಟರಿಯನ್ನು ಸ್ವೀಕರಿಸಬಹುದು, ./intel_pcie_ptile_ast_0_example_design, ಅಥವಾ ಇನ್ನೊಂದು ಡೈರೆಕ್ಟರಿಯನ್ನು ಆರಿಸಿ.
    ಚಿತ್ರ 12. Example ವಿನ್ಯಾಸಗಳ ಟ್ಯಾಬ್
    
13. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ. ನಿಮ್ಮ .ip ಅನ್ನು ನೀವು ಉಳಿಸಬಹುದು file ಪ್ರಾಂಪ್ಟ್ ಮಾಡಿದಾಗ, ಆದರೆ ಮಾಜಿ ಅನ್ನು ಬಳಸಲು ಸಾಧ್ಯವಾಗುವ ಅಗತ್ಯವಿಲ್ಲample ವಿನ್ಯಾಸ.
14. ಮಾಜಿ ತೆರೆಯಿರಿampಲೆ ವಿನ್ಯಾಸ ಯೋಜನೆ.
15. ಮಾಜಿ ಕಂಪೈಲ್amp.sof ಅನ್ನು ಉತ್ಪಾದಿಸಲು le ವಿನ್ಯಾಸ ಯೋಜನೆ file ಸಂಪೂರ್ಣ ಮಾಜಿಗಾಗಿample ವಿನ್ಯಾಸ. ಈ file ಹಾರ್ಡ್‌ವೇರ್ ಪರಿಶೀಲನೆಯನ್ನು ನಿರ್ವಹಿಸಲು ನೀವು ಬೋರ್ಡ್‌ಗೆ ಡೌನ್‌ಲೋಡ್ ಮಾಡುವುದು.
16. ನಿಮ್ಮ ಮಾಜಿ ಅನ್ನು ಮುಚ್ಚಿampಲೆ ವಿನ್ಯಾಸ ಯೋಜನೆ.
    Intel Quartus Prime ಯೋಜನೆಯಲ್ಲಿ PCIe ಪಿನ್ ಹಂಚಿಕೆಗಳನ್ನು ನೀವು ಬದಲಾಯಿಸಲಾಗುವುದಿಲ್ಲ ಎಂಬುದನ್ನು ಗಮನಿಸಿ. ಆದಾಗ್ಯೂ, PCB ರೂಟಿಂಗ್ ಅನ್ನು ಸುಲಭಗೊಳಿಸಲು, ನೀವು ಅಡ್ವಾನ್ ತೆಗೆದುಕೊಳ್ಳಬಹುದುtagಲೇನ್ ರಿವರ್ಸಲ್ ಮತ್ತು ಧ್ರುವೀಯತೆಯ ವಿಲೋಮ ವೈಶಿಷ್ಟ್ಯಗಳ ಇ ಈ ಐಪಿಯಿಂದ ಬೆಂಬಲಿತವಾಗಿದೆ.

2.3 ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ಅನುಕರಿಸುವುದುample
ಸಿಮ್ಯುಲೇಶನ್ ಸೆಟಪ್ ಕೆಳಗಿನಂತೆ ತೋರಿಸಿರುವಂತೆ PCIe (DUT) ಗಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IP ಅನ್ನು ವ್ಯಾಯಾಮ ಮಾಡಲು ರೂಟ್ ಪೋರ್ಟ್ ಬಸ್ ಕ್ರಿಯಾತ್ಮಕ ಮಾದರಿಯ (BFM) ಬಳಕೆಯನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ.
ಆಕೃತಿ.
ಚಿತ್ರ 13. PIO ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ಬೆಂಚ್

ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು ಅದರಲ್ಲಿರುವ ಮಾಡ್ಯೂಲ್‌ಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ವಿವರಗಳಿಗಾಗಿ, ಪುಟ 15 ರಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ನೋಡಿ.
ಕೆಳಗಿನ ಹರಿವಿನ ರೇಖಾಚಿತ್ರವು ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸುವ ಹಂತಗಳನ್ನು ತೋರಿಸುತ್ತದೆampಲೆ:
ಚಿತ್ರ 14. ಕಾರ್ಯವಿಧಾನ

1.  ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿಗೆ ಬದಲಾಯಿಸಿ, / pcie_ed_tb/pcie_ed_tb/sim/ / ಸಿಮ್ಯುಲೇಟರ್.
2. ನಿಮ್ಮ ಆಯ್ಕೆಯ ಸಿಮ್ಯುಲೇಟರ್‌ಗಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ರನ್ ಮಾಡಿ. ಕೆಳಗಿನ ಕೋಷ್ಟಕವನ್ನು ನೋಡಿ.
3. ಫಲಿತಾಂಶಗಳನ್ನು ವಿಶ್ಲೇಷಿಸಿ.

ಗಮನಿಸಿ: P-Tile ಸಮಾನಾಂತರ PIPE ಸಿಮ್ಯುಲೇಶನ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸುವುದಿಲ್ಲ.
ಕೋಷ್ಟಕ 1. ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಕ್ರಮಗಳು

ಸಿಮ್ಯುಲೇಟರ್	ವರ್ಕಿಂಗ್ ಡೈರೆಕ್ಟರಿ	ಸೂಚನೆಗಳು
ಮಾಡೆಲ್‌ಸಿಮ್* ಎಸ್‌ಇ, ಸೀಮೆನ್ಸ್* ಇಡಿಎ ಕ್ವೆಸ್ಟಾಸಿಮ್*- ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ	<example_design>/pcie_ed_tb/ pcie_ed_tb/sim/mentor/	1. vsim ಅನ್ನು ಆಹ್ವಾನಿಸಿ (vsim ಅನ್ನು ಟೈಪ್ ಮಾಡುವ ಮೂಲಕ, ನೀವು ಈ ಕೆಳಗಿನ ಆಜ್ಞೆಗಳನ್ನು ಚಲಾಯಿಸಬಹುದಾದ ಕನ್ಸೋಲ್ ವಿಂಡೋವನ್ನು ತರುತ್ತದೆ). 2. msim_setup.tcl ಮಾಡಿ ಗಮನಿಸಿ: ಪರ್ಯಾಯವಾಗಿ, 1 ಮತ್ತು 2 ಹಂತಗಳನ್ನು ಮಾಡುವ ಬದಲು, ನೀವು ಟೈಪ್ ಮಾಡಬಹುದು: vsim -c -do msim_setup.tcl. 3. ld_debug 4. ರನ್ -ಎಲ್ಲಾ 5. ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಈ ಕೆಳಗಿನ ಸಂದೇಶದೊಂದಿಗೆ ಕೊನೆಗೊಳ್ಳುತ್ತದೆ, "ಯಶಸ್ವಿಯಾಗಿ ಪೂರ್ಣಗೊಂಡ ಕಾರಣ ಸಿಮ್ಯುಲೇಶನ್ ನಿಲ್ಲಿಸಲಾಗಿದೆ!"
VCS*	<example_design>/pcie_ed_tb/ pcie_ed_tb/sim/synopsys/vcs	1. ಟೈಪ್ sh vcs_setup.sh USER_DEFINED_COMPILE_OPTIONS=”” USER_DEFINED_ELAB_OPTIONS=”-xlrm\ uniq_prior_final” USER_DEFINED_SIM_OPTIONS=””
ಮುಂದುವರೆಯಿತು…

ಸಿಮ್ಯುಲೇಟರ್	ವರ್ಕಿಂಗ್ ಡೈರೆಕ್ಟರಿ	ಸೂಚನೆಗಳು
		ಗಮನಿಸಿ: ಮೇಲಿನ ಆಜ್ಞೆಯು ಏಕ-ಸಾಲಿನ ಆಜ್ಞೆಯಾಗಿದೆ. 2. ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಈ ಕೆಳಗಿನ ಸಂದೇಶದೊಂದಿಗೆ ಕೊನೆಗೊಳ್ಳುತ್ತದೆ, "ಯಶಸ್ವಿಯಾಗಿ ಪೂರ್ಣಗೊಂಡ ಕಾರಣ ಸಿಮ್ಯುಲೇಶನ್ ನಿಲ್ಲಿಸಲಾಗಿದೆ!" ಗಮನಿಸಿ: ಸಂವಾದಾತ್ಮಕ ಮೋಡ್‌ನಲ್ಲಿ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಚಲಾಯಿಸಲು, ಈ ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಬಳಸಿ: (ನೀವು ಈಗಾಗಲೇ ಸಂವಾದಾತ್ಮಕವಲ್ಲದ ಮೋಡ್‌ನಲ್ಲಿ ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದಾದ simv ಅನ್ನು ರಚಿಸಿದ್ದರೆ, simv ಮತ್ತು simv.diadir ಅನ್ನು ಅಳಿಸಿ) 1. vcs_setup.sh ಅನ್ನು ತೆರೆಯಿರಿ file ಮತ್ತು VCS ಆಜ್ಞೆಗೆ ಡೀಬಗ್ ಆಯ್ಕೆಯನ್ನು ಸೇರಿಸಿ: vcs -debug_access+r 2. ವಿನ್ಯಾಸ ಮಾಜಿ ಕಂಪೈಲ್ample: sh vcs_setup.sh USER_DEFINED_ELAB_OPTIONS=”- xlrm\ uniq_prior_final” SKIP_SIM=1 3. ಸಂವಾದಾತ್ಮಕ ಕ್ರಮದಲ್ಲಿ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಪ್ರಾರಂಭಿಸಿ: simv -gui &

ಈ ಟೆಸ್ಟ್‌ಬೆಂಚ್ Gen4 x16 ರೂಪಾಂತರದವರೆಗೆ ಅನುಕರಿಸುತ್ತದೆ.
ಯಾವುದೇ ದೋಷಗಳು ಸಂಭವಿಸದಿದ್ದಲ್ಲಿ, "ಯಶಸ್ವಿಯಾಗಿ ಪೂರ್ಣಗೊಂಡ ಕಾರಣ ಸಿಮ್ಯುಲೇಶನ್ ನಿಲ್ಲಿಸಲಾಗಿದೆ" ಎಂದು ಸಿಮ್ಯುಲೇಶನ್ ವರದಿ ಮಾಡುತ್ತದೆ.
2.3.1. ಟೆಸ್ಟ್ಬೆಂಚ್
ಕಾನ್ಫಿಗರೇಶನ್ ಮತ್ತು ಮೆಮೊರಿ ವಹಿವಾಟುಗಳನ್ನು ಪ್ರಾರಂಭಿಸಲು testbench ಪರೀಕ್ಷಾ ಚಾಲಕ ಮಾಡ್ಯೂಲ್, altpcietb_bfm_rp_gen4_x16.sv ಅನ್ನು ಬಳಸುತ್ತದೆ. ಪ್ರಾರಂಭದಲ್ಲಿ, ಪರೀಕ್ಷಾ ಚಾಲಕ ಮಾಡ್ಯೂಲ್ ರೂಟ್ ಪೋರ್ಟ್ ಮತ್ತು ಎಂಡ್‌ಪಾಯಿಂಟ್ ಕಾನ್ಫಿಗರೇಶನ್ ಸ್ಪೇಸ್ ರೆಜಿಸ್ಟರ್‌ಗಳಿಂದ ಮಾಹಿತಿಯನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ, ಇದರಿಂದ ನೀವು ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಬಳಸಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ನಿಯತಾಂಕಗಳಿಗೆ ಪರಸ್ಪರ ಸಂಬಂಧ ಹೊಂದಬಹುದು.
ಮಾಜಿampPCIe ಗಾಗಿ P-Tile IP ಗಾಗಿ ನೀವು ಆಯ್ಕೆ ಮಾಡುವ ಸಂರಚನೆಯ ಆಧಾರದ ಮೇಲೆ le ವಿನ್ಯಾಸ ಮತ್ತು testbench ಅನ್ನು ಕ್ರಿಯಾತ್ಮಕವಾಗಿ ರಚಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್‌ನಲ್ಲಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್‌ನಲ್ಲಿ ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ನಿಯತಾಂಕಗಳನ್ನು ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಬಳಸುತ್ತದೆ. ಈ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸರಣಿ PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು × 16 PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಲಿಂಕ್ ಅನ್ನು ಅನುಕರಿಸುತ್ತದೆ. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ವಿನ್ಯಾಸವು ಒಂದು ಸಮಯದಲ್ಲಿ ಒಂದಕ್ಕಿಂತ ಹೆಚ್ಚು PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಲಿಂಕ್‌ಗಳನ್ನು ಅನುಕರಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಕೆಳಗಿನ ಅಂಕಿ ಅಂಶವು ಉನ್ನತ ಮಟ್ಟವನ್ನು ತೋರಿಸುತ್ತದೆ view PIO ವಿನ್ಯಾಸದ ಮಾಜಿampಲೆ.
ಚಿತ್ರ 15. PIO ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ಬೆಂಚ್

ಪರೀಕ್ಷಾ ಬೆಂಚ್‌ನ ಉನ್ನತ ಹಂತವು ಈ ಕೆಳಗಿನ ಮುಖ್ಯ ಮಾಡ್ಯೂಲ್‌ಗಳನ್ನು ಸ್ಥಾಪಿಸುತ್ತದೆ:

• altpcietb_bfm_rp_gen4x16.sv —ಇದು ರೂಟ್ ಪೋರ್ಟ್ PCIe BFM ಆಗಿದೆ.
  //ಡೈರೆಕ್ಟರಿ ಮಾರ್ಗ
  /intel_pcie_ptile_ast_0_example_design/pcie_ed_tb/ip/
  pcie_ed_tb/dut_pcie_tb_ip/intel_pcie_ptile_tbed_ /ಸಿಮ್
• pcie_ed_dut.ip: ಇದು ನೀವು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ನಿಯತಾಂಕಗಳೊಂದಿಗೆ ಎಂಡ್‌ಪಾಯಿಂಟ್ ವಿನ್ಯಾಸವಾಗಿದೆ.
  //ಡೈರೆಕ್ಟರಿ ಮಾರ್ಗ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
• pcie_ed_pio0.ip: ಈ ಮಾಡ್ಯೂಲ್ PIO ವಿನ್ಯಾಸ ಮಾಜಿಗಾಗಿ ವಹಿವಾಟುಗಳ ಗುರಿ ಮತ್ತು ಪ್ರಾರಂಭಿಕವಾಗಿದೆampಲೆ.
  //ಡೈರೆಕ್ಟರಿ ಮಾರ್ಗ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
• pcie_ed_sriov0.ip: ಈ ಮಾಡ್ಯೂಲ್ SR-IOV ವಿನ್ಯಾಸ ಮಾಜಿಗಾಗಿ ವಹಿವಾಟುಗಳ ಗುರಿ ಮತ್ತು ಇನಿಶಿಯೇಟರ್ ಆಗಿದೆampಲೆ.
  //ಡೈರೆಕ್ಟರಿ ಮಾರ್ಗ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed

ಚಿತ್ರ 16. SR-IOV ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ಬೆಂಚ್

ಹೆಚ್ಚುವರಿಯಾಗಿ, ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸುವ ದಿನಚರಿಗಳನ್ನು ಹೊಂದಿದೆ:

• ಅಗತ್ಯವಿರುವ ಆವರ್ತನದಲ್ಲಿ ಎಂಡ್‌ಪಾಯಿಂಟ್‌ಗಾಗಿ ಉಲ್ಲೇಖ ಗಡಿಯಾರವನ್ನು ರಚಿಸುತ್ತದೆ.
• ಪ್ರಾರಂಭದಲ್ಲಿ PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಮರುಹೊಂದಿಕೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ.

ರೂಟ್ ಪೋರ್ಟ್ BFM ಕುರಿತು ಹೆಚ್ಚಿನ ವಿವರಗಳಿಗಾಗಿ, PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ Intel FPGA P-Tile Avalon ಸ್ಟ್ರೀಮಿಂಗ್ IP ನ TestBench ಅಧ್ಯಾಯವನ್ನು ನೋಡಿ.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ
PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ ಇಂಟೆಲ್ FPGA P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IP
2.3.1.1. ಪರೀಕ್ಷಾ ಚಾಲಕ ಮಾಡ್ಯೂಲ್
ಪರೀಕ್ಷಾ ಚಾಲಕ ಮಾಡ್ಯೂಲ್, intel_pcie_ptile_tbed_hwtcl.v, ಉನ್ನತ ಮಟ್ಟದ BFM,altpcietb_bfm_top_rp.v.
ಉನ್ನತ ಮಟ್ಟದ BFM ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ಪೂರ್ಣಗೊಳಿಸುತ್ತದೆ:

1. ಚಾಲಕ ಮತ್ತು ಮಾನಿಟರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುತ್ತದೆ.
2. ರೂಟ್ ಪೋರ್ಟ್ BFM ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುತ್ತದೆ.
3. ಸರಣಿ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುತ್ತದೆ.

ಕಾನ್ಫಿಗರೇಶನ್ ಮಾಡ್ಯೂಲ್, altpcietb_g3bfm_configure.v, ಈ ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ:

1. BAR ಗಳನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ನಿಯೋಜಿಸುತ್ತದೆ.
2. ರೂಟ್ ಪೋರ್ಟ್ ಮತ್ತು ಎಂಡ್ ಪಾಯಿಂಟ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ.
3. ಸಮಗ್ರ ಕಾನ್ಫಿಗರೇಶನ್ ಸ್ಪೇಸ್, ​​BAR, MSI, MSI-X, ಮತ್ತು AER ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.

2.3.1.2. PIO ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಟೆಸ್ಟ್ಬೆಂಚ್

ಕೆಳಗಿನ ಚಿತ್ರವು PIO ವಿನ್ಯಾಸವನ್ನು ತೋರಿಸುತ್ತದೆample ಸಿಮ್ಯುಲೇಶನ್ ವಿನ್ಯಾಸ ಕ್ರಮಾನುಗತ. PIO ವಿನ್ಯಾಸದ ಪರೀಕ್ಷೆಗಳು ಮಾಜಿample ಅನ್ನು apps_type_hwtcl ನಿಯತಾಂಕವನ್ನು ಹೊಂದಿಸುವುದರೊಂದಿಗೆ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ
3. ಈ ಪ್ಯಾರಾಮೀಟರ್ ಮೌಲ್ಯದ ಅಡಿಯಲ್ಲಿ ನಡೆಯುವ ಪರೀಕ್ಷೆಗಳನ್ನು ebfm_cfg_rp_ep_rootport, find_mem_bar ಮತ್ತು downstream_loop ನಲ್ಲಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ.
ಚಿತ್ರ 17. PIO ವಿನ್ಯಾಸ Example ಸಿಮ್ಯುಲೇಶನ್ ವಿನ್ಯಾಸ ಶ್ರೇಣಿ

ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಲಿಂಕ್ ತರಬೇತಿಯೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ ಮತ್ತು ನಂತರ ಎಣಿಕೆಗಾಗಿ IP ಯ ಕಾನ್ಫಿಗರೇಶನ್ ಜಾಗವನ್ನು ಪ್ರವೇಶಿಸುತ್ತದೆ. ಡೌನ್‌ಸ್ಟ್ರೀಮ್_ಲೂಪ್ ಎಂಬ ಕಾರ್ಯ (ರೂಟ್ ಪೋರ್ಟ್‌ನಲ್ಲಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ
PCIe BFM altpcietb_bfm_rp_gen4_x16.sv) ನಂತರ PCIe ಲಿಂಕ್ ಪರೀಕ್ಷೆಯನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ. ಈ ಪರೀಕ್ಷೆಯು ಈ ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:

1. ಎಂಡ್‌ಪಾಯಿಂಟ್‌ನ ಹಿಂದಿನ ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಗೆ ಡೇಟಾದ ಒಂದು ಡ್ವರ್ಡ್ ಅನ್ನು ಬರೆಯಲು ಮೆಮೊರಿ ರೈಟ್ ಆಜ್ಞೆಯನ್ನು ನೀಡಿ.
2. ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಯಿಂದ ಡೇಟಾವನ್ನು ಮರಳಿ ಓದಲು ಮೆಮೊರಿ ಓದುವ ಆಜ್ಞೆಯನ್ನು ನೀಡಿ.
3. ಓದುವ ಡೇಟಾವನ್ನು ಬರೆಯುವ ಡೇಟಾದೊಂದಿಗೆ ಹೋಲಿಕೆ ಮಾಡಿ. ಅವರು ಹೊಂದಾಣಿಕೆಯಾದರೆ, ಪರೀಕ್ಷೆಯು ಇದನ್ನು ಪಾಸ್ ಎಂದು ಪರಿಗಣಿಸುತ್ತದೆ.
4. 1 ಪುನರಾವರ್ತನೆಗಳಿಗಾಗಿ 2, 3 ಮತ್ತು 10 ಹಂತಗಳನ್ನು ಪುನರಾವರ್ತಿಸಿ.

ಮೊದಲ ಮೆಮೊರಿ ಬರಹ ಸುಮಾರು 219 ನಮಗೆ ನಡೆಯುತ್ತದೆ. PCIe ಗಾಗಿ P-ಟೈಲ್ ಹಾರ್ಡ್ IP ಯ Avalon-ST RX ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ಮೆಮೊರಿಯನ್ನು ಓದಲಾಗುತ್ತದೆ. Avalon-ST TX ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ಮೆಮೊರಿ ಓದುವ ವಿನಂತಿಯ ನಂತರ ಪೂರ್ಣಗೊಳಿಸುವಿಕೆ TLP ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
2.3.1.3. SR-IOV ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಟೆಸ್ಟ್ಬೆಂಚ್
ಕೆಳಗಿನ ಚಿತ್ರವು SR-IOV ವಿನ್ಯಾಸವನ್ನು ತೋರಿಸುತ್ತದೆample ಸಿಮ್ಯುಲೇಶನ್ ವಿನ್ಯಾಸ ಕ್ರಮಾನುಗತ. SR-IOV ವಿನ್ಯಾಸದ ಪರೀಕ್ಷೆಗಳು ಮಾಜಿample ಅನ್ನು sriov_test ಎಂಬ ಕಾರ್ಯದಿಂದ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ,
ಇದು altpcietb_bfm_cfbp.sv ನಲ್ಲಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ.
ಚಿತ್ರ 18. SR-IOV ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಸಿಮ್ಯುಲೇಶನ್ ವಿನ್ಯಾಸ ಶ್ರೇಣಿ

ಎಸ್‌ಆರ್-ಐಒವಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಪ್ರತಿ ಪಿಎಫ್‌ಗೆ ಎರಡು ಭೌತಿಕ ಕಾರ್ಯಗಳು (ಪಿಎಫ್‌ಗಳು) ಮತ್ತು 32 ವರ್ಚುವಲ್ ಫಂಕ್ಷನ್‌ಗಳನ್ನು (ವಿಎಫ್‌ಗಳು) ಬೆಂಬಲಿಸುತ್ತದೆ.
ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಲಿಂಕ್ ತರಬೇತಿಯೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ ಮತ್ತು ನಂತರ ಎಣಿಕೆಗಾಗಿ IP ಯ ಕಾನ್ಫಿಗರೇಶನ್ ಜಾಗವನ್ನು ಪ್ರವೇಶಿಸುತ್ತದೆ. ಅದರ ನಂತರ, ಇದು ಈ ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ:

1. ಹೋಲಿಕೆಗಾಗಿ ಅದೇ ಡೇಟಾವನ್ನು ಮತ್ತೆ ಓದಲು ಮೆಮೊರಿ ಓದುವ ವಿನಂತಿಯನ್ನು ನಂತರ PF ಗೆ ಮೆಮೊರಿ ಬರೆಯುವ ವಿನಂತಿಯನ್ನು ಕಳುಹಿಸಿ. ಓದುವ ಡೇಟಾವು ಬರೆಯುವ ಡೇಟಾದೊಂದಿಗೆ ಹೊಂದಾಣಿಕೆಯಾದರೆ, ಅದು
   ಒಂದು ಪಾಸ್. ಈ ಪರೀಕ್ಷೆಯನ್ನು my_test ಎಂಬ ಕಾರ್ಯದಿಂದ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ (altpcietb_bfm_cfbp.v ನಲ್ಲಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ). ಪ್ರತಿ ಪಿಎಫ್‌ಗೆ ಈ ಪರೀಕ್ಷೆಯನ್ನು ಎರಡು ಬಾರಿ ಪುನರಾವರ್ತಿಸಲಾಗುತ್ತದೆ.
2. ಹೋಲಿಕೆಗಾಗಿ ಅದೇ ಡೇಟಾವನ್ನು ಮತ್ತೆ ಓದಲು ಮೆಮೊರಿ ಓದುವ ವಿನಂತಿಯನ್ನು ನಂತರ VF ಗೆ ಮೆಮೊರಿ ಬರೆಯುವ ವಿನಂತಿಯನ್ನು ಕಳುಹಿಸಿ. ಓದುವ ಡೇಟಾವು ಬರೆಯುವ ಡೇಟಾದೊಂದಿಗೆ ಹೊಂದಾಣಿಕೆಯಾದರೆ, ಅದು
   ಒಂದು ಪಾಸ್. ಈ ಪರೀಕ್ಷೆಯನ್ನು cfbp_target_test ಎಂಬ ಕಾರ್ಯದಿಂದ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ (altpcietb_bfm_cfbp.v ನಲ್ಲಿ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ). ಪ್ರತಿ ವಿಎಫ್‌ಗೆ ಈ ಪರೀಕ್ಷೆಯನ್ನು ಪುನರಾವರ್ತಿಸಲಾಗುತ್ತದೆ.

ಮೊದಲ ಮೆಮೊರಿ ಬರಹ ಸುಮಾರು 263 ನಮಗೆ ನಡೆಯುತ್ತದೆ. PCIe ಗಾಗಿ P-ಟೈಲ್ ಹಾರ್ಡ್ IP ಯ PF0 ನ Avalon-ST RX ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ಮೆಮೊರಿಯನ್ನು ಓದಲಾಗುತ್ತದೆ. Avalon-ST TX ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ಮೆಮೊರಿ ಓದುವ ವಿನಂತಿಯ ನಂತರ ಪೂರ್ಣಗೊಳಿಸುವಿಕೆ TLP ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
2.4 ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಎಕ್ಸ್ample

1. ಗೆ ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ /intel_pcie_ptile_ast_0_example_design/ ಮತ್ತು pcie_ed.qpf ಅನ್ನು ತೆರೆಯಿರಿ.
2. ನೀವು ಈ ಕೆಳಗಿನ ಎರಡು ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗಳಲ್ಲಿ ಒಂದನ್ನು ಆರಿಸಿದರೆ, VID-ಸಂಬಂಧಿತ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು .qsf ನಲ್ಲಿ ಸೇರಿಸಲಾಗುತ್ತದೆ file ರಚಿತ ವಿನ್ಯಾಸದ ಉದಾample, ಮತ್ತು ನೀವು ಅವುಗಳನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ಸೇರಿಸುವ ಅಗತ್ಯವಿಲ್ಲ. ಈ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ಬೋರ್ಡ್-ನಿರ್ದಿಷ್ಟವಾಗಿವೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ.
   • Intel Stratix 10 DX P-Tile ES1 FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್
   • Intel Stratix 10 DX P-ಟೈಲ್ ಪ್ರೊಡಕ್ಷನ್ FPGA ಅಭಿವೃದ್ಧಿ ಕಿಟ್
   • Intel Agilex F-Series P-Tile ES0 FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್
3. ಸಂಸ್ಕರಣೆ ಮೆನುವಿನಲ್ಲಿ, ಪ್ರಾರಂಭ ಸಂಕಲನವನ್ನು ಆಯ್ಕೆಮಾಡಿ.

2.5 ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಸ್ಥಾಪಿಸಲಾಗುತ್ತಿದೆ

ನೀವು ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸುವ ಮೊದಲು ಮಾಜಿampಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ, ನೀವು ಲಿನಕ್ಸ್ ಕರ್ನಲ್ ಅನ್ನು ಸ್ಥಾಪಿಸಬೇಕು
ಚಾಲಕ. ಕೆಳಗಿನ ಪರೀಕ್ಷೆಗಳನ್ನು ಮಾಡಲು ನೀವು ಈ ಚಾಲಕವನ್ನು ಬಳಸಬಹುದು:
• 100 ಬರೆಯುವ ಮತ್ತು ಓದುವ PCIe ಲಿಂಕ್ ಪರೀಕ್ಷೆ
• ಮೆಮೊರಿ ಸ್ಪೇಸ್ DWORD
ಓದುತ್ತಾನೆ ಮತ್ತು ಬರೆಯುತ್ತಾನೆ
• ಕಾನ್ಫಿಗರೇಶನ್ ಸ್ಪೇಸ್ DWORD ಓದುತ್ತದೆ ಮತ್ತು ಬರೆಯುತ್ತದೆ
(1)
ಹೆಚ್ಚುವರಿಯಾಗಿ, ಈ ಕೆಳಗಿನ ನಿಯತಾಂಕಗಳ ಮೌಲ್ಯವನ್ನು ಬದಲಾಯಿಸಲು ನೀವು ಚಾಲಕವನ್ನು ಬಳಸಬಹುದು:
• ಬಾರ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತಿದೆ
• ಆಯ್ದ ಸಾಧನ (ಬಸ್, ಸಾಧನ ಮತ್ತು ಕಾರ್ಯ (BDF) ಸಂಖ್ಯೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವ ಮೂಲಕ
ಉಪಕರಣ)
ಕರ್ನಲ್ ಡ್ರೈವರ್ ಅನ್ನು ಸ್ಥಾಪಿಸಲು ಈ ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಪೂರ್ಣಗೊಳಿಸಿ:

1. ex ಅಡಿಯಲ್ಲಿ ./software/kernel/linux ಗೆ ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿample ವಿನ್ಯಾಸ ಪೀಳಿಗೆಯ ಡೈರೆಕ್ಟರಿ.
2. ಇನ್‌ಸ್ಟಾಲ್, ಲೋಡ್ ಮತ್ತು ಅನ್‌ಲೋಡ್‌ನಲ್ಲಿ ಅನುಮತಿಗಳನ್ನು ಬದಲಾಯಿಸಿ files:
   $ chmod 777 ಇನ್‌ಸ್ಟಾಲ್ ಲೋಡ್ ಅನ್‌ಲೋಡ್
3. ಚಾಲಕವನ್ನು ಸ್ಥಾಪಿಸಿ:
   $ sudo ./install
4. ಚಾಲಕ ಅನುಸ್ಥಾಪನೆಯನ್ನು ಪರಿಶೀಲಿಸಿ:
   $ lsmod | grep intel_fpga_pcie_drv
   ನಿರೀಕ್ಷಿತ ಫಲಿತಾಂಶ:
   intel_fpga_pcie_drv 17792 0
5. ಲಿನಕ್ಸ್ PCIe ವಿನ್ಯಾಸವನ್ನು ಗುರುತಿಸುತ್ತದೆ ಎಂದು ಪರಿಶೀಲಿಸಿampಲೆ:
   $ lspci -d 1172:000 -v | grep intel_fpga_pcie_drv
   ಗಮನಿಸಿ: ನೀವು ವೆಂಡರ್ ಐಡಿಯನ್ನು ಬದಲಾಯಿಸಿದ್ದರೆ, ಇಂಟೆಲ್‌ಗಾಗಿ ಹೊಸ ವೆಂಡರ್ ಐಡಿಯನ್ನು ಬದಲಿಸಿ
   ಈ ಆಜ್ಞೆಯಲ್ಲಿ ವೆಂಡರ್ ಐಡಿ.
   ನಿರೀಕ್ಷಿತ ಫಲಿತಾಂಶ:
   ಬಳಕೆಯಲ್ಲಿರುವ ಕರ್ನಲ್ ಡ್ರೈವರ್: intel_fpga_pcie_drv

2.6. ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ರನ್ ಮಾಡುವುದುample
P-Tile Avalon-ST PCIe ವಿನ್ಯಾಸದಲ್ಲಿ ನೀವು ನಿರ್ವಹಿಸಬಹುದಾದ ಪರೀಕ್ಷಾ ಕಾರ್ಯಾಚರಣೆಗಳು ಇಲ್ಲಿವೆamples:

1. ಈ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯ ಉದ್ದಕ್ಕೂ, ಪದ, DWORD ಮತ್ತು QWORD ಪದಗಳು PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಬೇಸ್ ಸ್ಪೆಸಿಫಿಕೇಶನ್‌ನಲ್ಲಿ ಹೊಂದಿರುವ ಅದೇ ಅರ್ಥವನ್ನು ಹೊಂದಿವೆ. ಒಂದು ಪದವು 16 ಬಿಟ್‌ಗಳು, DWORD 32 ಬಿಟ್‌ಗಳು ಮತ್ತು QWORD 64 ಬಿಟ್‌ಗಳು.

ಕೋಷ್ಟಕ 2. P-Tile Avalon-ST PCIe ಡಿಸೈನ್ ಎಕ್ಸ್‌ನಿಂದ ಬೆಂಬಲಿತ ಪರೀಕ್ಷಾ ಕಾರ್ಯಾಚರಣೆಗಳುampಕಡಿಮೆ

ಕಾರ್ಯಾಚರಣೆಗಳು	ಅಗತ್ಯವಿರುವ ಬಾರ್	P-Tile Avalon-ST PCIe ಡಿಸೈನ್ ಎಕ್ಸ್‌ನಿಂದ ಬೆಂಬಲಿತವಾಗಿದೆample
0: ಲಿಂಕ್ ಪರೀಕ್ಷೆ - 100 ಬರೆಯುತ್ತದೆ ಮತ್ತು ಓದುತ್ತದೆ	0	ಹೌದು
1: ಮೆಮೊರಿ ಸ್ಪೇಸ್ ಬರೆಯಿರಿ	0	ಹೌದು
2: ಮೆಮೊರಿ ಜಾಗವನ್ನು ಓದಿ	0	ಹೌದು
3: ಕಾನ್ಫಿಗರೇಶನ್ ಸ್ಪೇಸ್ ಬರೆಯಿರಿ	ಎನ್/ಎ	ಹೌದು
4: ಕಾನ್ಫಿಗರೇಶನ್ ಸ್ಪೇಸ್ ಓದಿ	ಎನ್/ಎ	ಹೌದು
5: ಬಾರ್ ಬದಲಾಯಿಸಿ	ಎನ್/ಎ	ಹೌದು
6: ಸಾಧನವನ್ನು ಬದಲಾಯಿಸಿ	ಎನ್/ಎ	ಹೌದು
7: SR-IOV ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ	ಎನ್/ಎ	ಹೌದು (*)
8: ಪ್ರಸ್ತುತ ಸಾಧನಕ್ಕೆ ಸೇರಿದ ಪ್ರತಿಯೊಂದು ಸಕ್ರಿಯಗೊಳಿಸಿದ ವರ್ಚುವಲ್ ಕಾರ್ಯಕ್ಕಾಗಿ ಲಿಂಕ್ ಪರೀಕ್ಷೆಯನ್ನು ಮಾಡಿ	ಎನ್/ಎ	ಹೌದು (*)
9: DMA ನಿರ್ವಹಿಸಿ	ಎನ್/ಎ	ಸಂ
10: ಪ್ರೋಗ್ರಾಂ ತ್ಯಜಿಸಿ	ಎನ್/ಎ	ಹೌದು

ಗಮನಿಸಿ: (*) ಈ ಪರೀಕ್ಷಾ ಕಾರ್ಯಾಚರಣೆಗಳು SR-IOV ವಿನ್ಯಾಸದ ಮಾಜಿ ಇದ್ದಾಗ ಮಾತ್ರ ಲಭ್ಯವಿರುತ್ತವೆampಲೆ ಆಯ್ಕೆ ಮಾಡಲಾಗಿದೆ.
2.6.1. PIO ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ರನ್ ಮಾಡುವುದುample

1. ./software/user/ex ಗೆ ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿampವಿನ್ಯಾಸ ಮಾಜಿ ಅಡಿಯಲ್ಲಿ leample ಡೈರೆಕ್ಟರಿ.
2. ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮಾಜಿampಲೆ ಅಪ್ಲಿಕೇಶನ್:
   $ ಮಾಡಿ
3. ಪರೀಕ್ಷೆಯನ್ನು ಚಲಾಯಿಸಿ:
   $ sudo ./intel_fpga_pcie_link_test
   ನೀವು Intel FPGA IP PCIe ಲಿಂಕ್ ಪರೀಕ್ಷೆಯನ್ನು ಹಸ್ತಚಾಲಿತ ಅಥವಾ ಸ್ವಯಂಚಾಲಿತ ಕ್ರಮದಲ್ಲಿ ಚಲಾಯಿಸಬಹುದು. ಇದರಿಂದ ಆರಿಸಿರಿ:
   • ಸ್ವಯಂಚಾಲಿತ ಕ್ರಮದಲ್ಲಿ, ಅಪ್ಲಿಕೇಶನ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಸಾಧನವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ. ವೆಂಡರ್ ಐಡಿಯನ್ನು ಹೊಂದಿಸುವ ಮೂಲಕ ಕಡಿಮೆ BDF ಅನ್ನು ಹೊಂದಿರುವ Intel PCIe ಸಾಧನವನ್ನು ಪರೀಕ್ಷೆಯು ಆಯ್ಕೆಮಾಡುತ್ತದೆ.
   ಪರೀಕ್ಷೆಯು ಲಭ್ಯವಿರುವ ಕಡಿಮೆ BAR ಅನ್ನು ಸಹ ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ.
   • ಹಸ್ತಚಾಲಿತ ಮೋಡ್‌ನಲ್ಲಿ, ಪರೀಕ್ಷೆಯು ಬಸ್, ಸಾಧನ ಮತ್ತು ಕಾರ್ಯ ಸಂಖ್ಯೆ ಮತ್ತು ಬಾರ್‌ಗಾಗಿ ನಿಮ್ಮನ್ನು ಪ್ರಶ್ನಿಸುತ್ತದೆ.
   Intel Stratix 10 DX ಅಥವಾ Intel Agilex ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗಾಗಿ, ನೀವು ನಿರ್ಧರಿಸಬಹುದು
   ಈ ಕೆಳಗಿನ ಆಜ್ಞೆಯನ್ನು ಟೈಪ್ ಮಾಡುವ ಮೂಲಕ BDF:
   $ lspci -d 1172:
   4. ಇಲ್ಲಿ ರುampಸ್ವಯಂಚಾಲಿತ ಮತ್ತು ಹಸ್ತಚಾಲಿತ ವಿಧಾನಗಳಿಗಾಗಿ le ನಕಲುಗಳು:
   ಸ್ವಯಂಚಾಲಿತ ಮೋಡ್:

ಹಸ್ತಚಾಲಿತ ಮೋಡ್:

ಸಂಬಂಧಿತ ಮಾಹಿತಿ
PCIe ಲಿಂಕ್ ಇನ್ಸ್ಪೆಕ್ಟರ್ ಓವರ್view
ಫಿಸಿಕಲ್, ಡೇಟಾ ಲಿಂಕ್ ಮತ್ತು ಟ್ರಾನ್ಸಾಕ್ಷನ್ ಲೇಯರ್‌ಗಳಲ್ಲಿ ಲಿಂಕ್ ಅನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಲು PCIe ಲಿಂಕ್ ಇನ್‌ಸ್ಪೆಕ್ಟರ್ ಅನ್ನು ಬಳಸಿ.
2.6.2. SR-IOV ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ರನ್ ಮಾಡುವುದುample

SR-IOV ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸುವ ಹಂತಗಳು ಇಲ್ಲಿವೆampಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ:

1. sudo ರನ್ ಮಾಡುವ ಮೂಲಕ Intel FPGA IP PCIe ಲಿಂಕ್ ಪರೀಕ್ಷೆಯನ್ನು ರನ್ ಮಾಡಿ ./
   intel_fpga_pcie_link_test ಆದೇಶ ಮತ್ತು ನಂತರ ಆಯ್ಕೆ 1 ಆಯ್ಕೆಮಾಡಿ:
   ಸಾಧನವನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ಆಯ್ಕೆಮಾಡಿ.
2. ವರ್ಚುವಲ್ ಕಾರ್ಯಗಳನ್ನು ನಿಯೋಜಿಸಲಾದ ಭೌತಿಕ ಕ್ರಿಯೆಯ BDF ಅನ್ನು ನಮೂದಿಸಿ.
3. ಪರೀಕ್ಷಾ ಮೆನುಗೆ ಮುಂದುವರಿಯಲು BAR "0" ಅನ್ನು ನಮೂದಿಸಿ.
4. ಪ್ರಸ್ತುತ ಸಾಧನಕ್ಕಾಗಿ SR-IOV ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಆಯ್ಕೆ 7 ಅನ್ನು ನಮೂದಿಸಿ.
5. ಪ್ರಸ್ತುತ ಸಾಧನಕ್ಕೆ ಸಕ್ರಿಯಗೊಳಿಸಲು ವರ್ಚುವಲ್ ಕಾರ್ಯಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಮೂದಿಸಿ.
   
6. ಭೌತಿಕ ಕಾರ್ಯಕ್ಕಾಗಿ ನಿಯೋಜಿಸಲಾದ ಪ್ರತಿ ಸಕ್ರಿಯಗೊಳಿಸಲಾದ ವರ್ಚುವಲ್ ಕಾರ್ಯಕ್ಕಾಗಿ ಲಿಂಕ್ ಪರೀಕ್ಷೆಯನ್ನು ಮಾಡಲು ಆಯ್ಕೆ 8 ಅನ್ನು ನಮೂದಿಸಿ. ಲಿಂಕ್ ಟೆಸ್ಟ್ ಅಪ್ಲಿಕೇಶನ್ ಪ್ರತಿಯೊಂದಕ್ಕೂ ಒಂದೇ dword ಡೇಟಾದೊಂದಿಗೆ 100 ಮೆಮೊರಿ ಬರಹಗಳನ್ನು ಮಾಡುತ್ತದೆ ಮತ್ತು ನಂತರ ಪರಿಶೀಲಿಸಲು ಡೇಟಾವನ್ನು ಮತ್ತೆ ಓದುತ್ತದೆ. ಪರೀಕ್ಷೆಯ ಕೊನೆಯಲ್ಲಿ ಲಿಂಕ್ ಪರೀಕ್ಷೆಯಲ್ಲಿ ವಿಫಲವಾದ ವರ್ಚುವಲ್ ಫಂಕ್ಷನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಅಪ್ಲಿಕೇಶನ್ ಮುದ್ರಿಸುತ್ತದೆ.
   7. ಹೊಸ ಟರ್ಮಿನಲ್‌ನಲ್ಲಿ, lspci –d 1172: | grep -c "Altera" ಆಜ್ಞೆಯನ್ನು PF ಗಳು ಮತ್ತು VF ಗಳ ಎಣಿಕೆಯನ್ನು ಪರಿಶೀಲಿಸಲು. ನಿರೀಕ್ಷಿತ ಫಲಿತಾಂಶವು ಭೌತಿಕ ಕಾರ್ಯಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ವರ್ಚುವಲ್ ಫಂಕ್ಷನ್‌ಗಳ ಮೊತ್ತವಾಗಿದೆ.

PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸಕ್ಕಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IP

Example ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಆರ್ಕೈವ್ಸ್

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
21.2	PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
20.3	PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
20.2	PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
20.1	PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
19.4	PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
19.1.1	PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ. *ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.
ISO
9001:2015
ನೋಂದಾಯಿಸಲಾಗಿದೆ

ಇಂಟೆಲ್ ಪಿ-ಟೈಲ್ ಅವಲಾನ್‌ಗಾಗಿ ದಾಖಲೆ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ

PCIe ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಹಾರ್ಡ್ ಐಪಿ ಸ್ಟ್ರೀಮಿಂಗ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	IP ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
2021.10.04	21.3	6.0.0	SR-IOV ವಿನ್ಯಾಸ ಮಾಜಿಗಾಗಿ ಬೆಂಬಲಿತ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳನ್ನು ಬದಲಾಯಿಸಲಾಗಿದೆample Gen3 x16 EP ಮತ್ತು Gen4 x16 EP ಯಿಂದ Gen3 x8 EP ಮತ್ತು Gen4 x8 EP ಗಾಗಿ ಏಕ ಮೂಲ I/O ವರ್ಚುವಲೈಸೇಶನ್ (SR-IOV) ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆಯಲ್ಲಿample ವಿಭಾಗ. ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ಉತ್ಪಾದಿಸಲು ಇಂಟೆಲ್ ಸ್ಟ್ರಾಟಿಕ್ಸ್ 10 ಡಿಎಕ್ಸ್ ಪಿ-ಟೈಲ್ ಪ್ರೊಡಕ್ಷನ್ ಎಫ್‌ಪಿಜಿಎ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆample ವಿಭಾಗ.
2021.07.01	21.2	5.0.0	PIO ಮತ್ತು SR-IOV ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ತರಂಗರೂಪಗಳನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆampಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ಅನುಕರಿಸುವ ವಿಭಾಗದಿಂದ lesampಲೆ. ವಿಭಾಗದಲ್ಲಿ BDF ಅನ್ನು ಪ್ರದರ್ಶಿಸಲು ಆಜ್ಞೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ PIO ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ರನ್ ಮಾಡುವುದುampಲೆ.
2020.10.05	20.3	3.1.0	ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ವಿನ್ಯಾಸದ ಹಿಂದಿನಿಂದಲೂ ರಿಜಿಸ್ಟರ್‌ಗಳ ವಿಭಾಗವನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆamples ಯಾವುದೇ ನಿಯಂತ್ರಣ ನೋಂದಣಿ ಹೊಂದಿಲ್ಲ.
2020.07.10	20.2	3.0.0	ವಿನ್ಯಾಸದ ಮಾಜಿಗಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ತರಂಗರೂಪಗಳು, ಪರೀಕ್ಷಾ ಪ್ರಕರಣದ ವಿವರಣೆಗಳು ಮತ್ತು ಪರೀಕ್ಷಾ ಫಲಿತಾಂಶ ವಿವರಣೆಗಳನ್ನು ಸೇರಿಸಲಾಗಿದೆampಕಡಿಮೆ ಸಿಮ್ಯುಲೇಟಿಂಗ್ ದಿ ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗೆ ಮಾಡೆಲ್‌ಸಿಮ್ ಸಿಮ್ಯುಲೇಟರ್‌ಗಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಸೂಚನೆಗಳನ್ನು ಸೇರಿಸಲಾಗಿದೆample ವಿಭಾಗ.
2020.05.07	20.1	2.0.0	PCI Express Design Ex ಗಾಗಿ Intel FPGA P-Tile Avalon ಸ್ಟ್ರೀಮಿಂಗ್ IP ಗೆ ಡಾಕ್ಯುಮೆಂಟ್ ಶೀರ್ಷಿಕೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆampಹೊಸ ಕಾನೂನು ಹೆಸರಿಸುವ ಮಾರ್ಗಸೂಚಿಗಳನ್ನು ಪೂರೈಸಲು ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ. VCS ಸಂವಾದಾತ್ಮಕ ಮೋಡ್ ಸಿಮ್ಯುಲೇಶನ್ ಆಜ್ಞೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.
2019.12.16	19.4	1.1.0	SR-IOV ವಿನ್ಯಾಸವನ್ನು ಸೇರಿಸಲಾಗಿದೆample ವಿವರಣೆ.
2019.11.13	19.3	1.0.0	ಬೆಂಬಲಿತ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳ ಪಟ್ಟಿಗೆ Gen4 x8 ಎಂಡ್‌ಪಾಯಿಂಟ್ ಮತ್ತು Gen3 x8 ಎಂಡ್‌ಪಾಯಿಂಟ್ ಅನ್ನು ಸೇರಿಸಲಾಗಿದೆ.
2019.05.03	19.1.1	1.0.0	ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ. *ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.
ISO
9001:2015
ನೋಂದಾಯಿಸಲಾಗಿದೆ

ಆನ್ಲೈನ್ ​​ಆವೃತ್ತಿ
ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ
ID: 683038
ಯುಜಿ -20234
ಆವೃತ್ತಿ: 2021.10.04

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ intel FPGA P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPample [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಎಫ್‌ಪಿಜಿಎ ಪಿ-ಟೈಲ್, ಪಿಸಿಐ ಎಕ್ಸ್‌ಪ್ರೆಸ್ ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ ಐಪಿample, PCI ಎಕ್ಸ್‌ಪ್ರೆಸ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್‌ಗಾಗಿ FPGA P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IPample, FPGA P-ಟೈಲ್ ಅವಲಾನ್ ಸ್ಟ್ರೀಮಿಂಗ್ IP

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ