ಇಂಟೆಲ್ ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ FPGA IPDesign Exampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

 

Intel® Quartus® Prime ವಿನ್ಯಾಸ ಸೂಟ್‌ಗಾಗಿ ನವೀಕರಿಸಲಾಗಿದೆ: 21.4
IP ಆವೃತ್ತಿ: 3.1.0

1. ತ್ವರಿತ ಪ್ರಾರಂಭ ಮಾರ್ಗದರ್ಶಿ

F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ Intel® FPGA IP ಕೋರ್ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಸಂಕಲನ ಮತ್ತು ಯಂತ್ರಾಂಶ ಪರೀಕ್ಷೆಯನ್ನು ಬೆಂಬಲಿಸುವ le. ನೀವು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಿದಾಗ ಮಾಜಿample, ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸುತ್ತದೆ fileವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಲು, ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ಪರೀಕ್ಷಿಸಲು ರು ಅಗತ್ಯ.

ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಮತ್ತು ವಿನ್ಯಾಸ ಮಾಜಿampಲೆ F-ಟೈಲ್ ಸಾಧನಗಳಿಗಾಗಿ NRZ ಮತ್ತು PAM4 ಮೋಡ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್ ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆampಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಡೇಟಾ ದರಗಳ ಕೆಳಗಿನ ಬೆಂಬಲಿತ ಸಂಯೋಜನೆಗಳಿಗಾಗಿ les.

ಕೋಷ್ಟಕ 1. ಲೇನ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಡೇಟಾ ದರಗಳ ಐಪಿ ಬೆಂಬಲಿತ ಸಂಯೋಜನೆಗಳು
Intel Quartus® Prime Pro ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.4 ರಲ್ಲಿ ಕೆಳಗಿನ ಸಂಯೋಜನೆಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ. ಎಲ್ಲಾ
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಯ ಭವಿಷ್ಯದ ಆವೃತ್ತಿಯಲ್ಲಿ ಇತರ ಸಂಯೋಜನೆಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ.

 

ಚಿತ್ರ 1. ವಿನ್ಯಾಸದ ಅಭಿವೃದ್ಧಿ ಹಂತಗಳು ಎಕ್ಸ್ample

(1) ಈ ರೂಪಾಂತರವು ಇಂಟರ್ಲೇಕನ್ ಲುಕ್-ಸೈಡ್ ಮೋಡ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
(2) 10-ಲೇನ್ ಕಾನ್ಫಿಗರೇಶನ್ ವಿನ್ಯಾಸಕ್ಕಾಗಿ, ಚಾನಲ್ ಓರೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಬಂಧಿತ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಗಡಿಯಾರವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು F-ಟೈಲ್‌ಗೆ TX PMA ನ 12 ಲೇನ್‌ಗಳ ಅಗತ್ಯವಿದೆ.

*ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.

F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ:

• ಆಂತರಿಕ TX ನಿಂದ RX ಸೀರಿಯಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್ ಮೋಡ್
• ಸ್ಥಿರ ಗಾತ್ರದ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಉತ್ಪಾದಿಸುತ್ತದೆ
• ಮೂಲ ಪ್ಯಾಕೆಟ್ ತಪಾಸಣೆ ಸಾಮರ್ಥ್ಯಗಳು
• ಮರು ಪರೀಕ್ಷೆ ಉದ್ದೇಶಕ್ಕಾಗಿ ವಿನ್ಯಾಸವನ್ನು ಮರುಹೊಂದಿಸಲು ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಬಳಸುವ ಸಾಮರ್ಥ್ಯ

ಚಿತ್ರ 2. ಉನ್ನತ ಮಟ್ಟದ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

• F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
• F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಬಿಡುಗಡೆ ಟಿಪ್ಪಣಿಗಳು

1.1 ಹಾರ್ಡ್ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್ವೇರ್ ಅವಶ್ಯಕತೆಗಳು
ಮಾಜಿ ಪರೀಕ್ಷಿಸಲುample ವಿನ್ಯಾಸ, ಕೆಳಗಿನ ಯಂತ್ರಾಂಶ ಮತ್ತು ಸಾಫ್ಟ್‌ವೇರ್ ಬಳಸಿ:

• ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿ 21.4
• ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್‌ನೊಂದಿಗೆ ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಲಭ್ಯವಿದೆ
• ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್:
  - ಸಾರಾಂಶ* VCS*
  - ಸಾರಾಂಶ VCS MX
  - ಸೀಮೆನ್ಸ್* EDA ಮಾಡೆಲ್‌ಸಿಮ್* SE ಅಥವಾ ಕ್ವೆಸ್ಟಾ*
  - ಕ್ಯಾಡೆನ್ಸ್* ಎಕ್ಸ್‌ಸೀಲಿಯಮ್*
• Intel Agilex™ I-Series Transceiver-SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್

1.2. ವಿನ್ಯಾಸವನ್ನು ರಚಿಸುವುದು
ಚಿತ್ರ 3. ಕಾರ್ಯವಿಧಾನ

ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ ಮಾಜಿampಲೆ ಮತ್ತು ಟೆಸ್ಟ್‌ಬೆಂಚ್:

1. Intel Quartus Prime Pro Edition ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, ಕ್ಲಿಕ್ ಮಾಡಿ File ➤ ಹೊಸ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ರಚಿಸಲು ಹೊಸ ಪ್ರಾಜೆಕ್ಟ್ ವಿಝಾರ್ಡ್, ಅಥವಾ ಕ್ಲಿಕ್ ಮಾಡಿ File ➤ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಲು ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಿರಿ. ಸಾಧನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಮಾಂತ್ರಿಕ ನಿಮ್ಮನ್ನು ಕೇಳುತ್ತದೆ.
2. ಸಾಧನದ ಕುಟುಂಬ ಅಜಿಲೆಕ್ಸ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ ಮತ್ತು ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಎಫ್-ಟೈಲ್ ಹೊಂದಿರುವ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ.
3. ಐಪಿ ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ, ಎಫ್-ಟೈಲ್ ಇಂಟರ್‌ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಹೊಸ IP ರೂಪಾಂತರ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
4. ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರನ್ನು ಸೂಚಿಸಿ ನಿಮ್ಮ ಕಸ್ಟಮ್ IP ಬದಲಾವಣೆಗಾಗಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ IP ಬದಲಾವಣೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು a ನಲ್ಲಿ ಉಳಿಸುತ್ತದೆ file ಹೆಸರಿಸಲಾಗಿದೆ .ip.
5. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.

ಚಿತ್ರ 4. ಉದಾample ವಿನ್ಯಾಸ ಟ್ಯಾಬ್

6. IP ಟ್ಯಾಬ್‌ನಲ್ಲಿ, ನಿಮ್ಮ IP ಕೋರ್ ವ್ಯತ್ಯಾಸಕ್ಕಾಗಿ ನಿಯತಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿ.
7. ಮಾಜಿ ರಂದುample ಡಿಸೈನ್ ಟ್ಯಾಬ್, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ರಚಿಸಲು ಸಿಮ್ಯುಲೇಶನ್ ಆಯ್ಕೆಯನ್ನು ಆರಿಸಿ. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಸಿಂಥೆಸಿಸ್ ಆಯ್ಕೆಯನ್ನು ಆಯ್ಕೆಮಾಡಿampಲೆ. ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ನೀವು ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಸಿಂಥೆಸಿಸ್ ಆಯ್ಕೆಗಳಲ್ಲಿ ಕನಿಷ್ಠ ಒಂದನ್ನಾದರೂ ಆಯ್ಕೆ ಮಾಡಬೇಕುampಲೆ.
8. ರಚಿಸಲಾದ HDL ಫಾರ್ಮ್ಯಾಟ್‌ಗಾಗಿ, ವೆರಿಲಾಗ್ ಮತ್ತು VHDL ಎರಡೂ ಆಯ್ಕೆಗಳು ಲಭ್ಯವಿದೆ.
9. ಟಾರ್ಗೆಟ್ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗಾಗಿ, Agilex I-Series Transceiver-SOC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.

ಗಮನಿಸಿ: ನೀವು ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಆಯ್ಕೆಯನ್ನು ಆರಿಸಿದಾಗ, Intel Agilex I-Series Transceiver-SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಸಾಧನದ ಭಾಗ ಸಂಖ್ಯೆ (AGIB027R31B1E2VR0) ಪ್ರಕಾರ ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ಹೊಂದಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ನಿಮ್ಮ ಆಯ್ಕೆಮಾಡಿದ ಸಾಧನದಿಂದ ಭಿನ್ನವಾಗಿರಬಹುದು. ನೀವು ಬೇರೆ PCB ಯಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸಲು ಬಯಸಿದರೆ, ಯಾವುದೇ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಆಯ್ಕೆಯನ್ನು ಆಯ್ಕೆಮಾಡಿ ಮತ್ತು .qsf ನಲ್ಲಿ ಸೂಕ್ತವಾದ ಪಿನ್ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳನ್ನು ಮಾಡಿ file
10. ಜೆನೆರೇಟ್ ಎಕ್ಸ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿample ವಿನ್ಯಾಸ. ಆಯ್ಕೆ Example ವಿನ್ಯಾಸ ಡೈರೆಕ್ಟರಿ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
11. ನೀವು ವಿನ್ಯಾಸವನ್ನು ಮಾರ್ಪಡಿಸಲು ಬಯಸಿದರೆ ಮಾಜಿample ಡೈರೆಕ್ಟರಿ ಪಥ ಅಥವಾ ಡಿಫಾಲ್ಟ್‌ಗಳಿಂದ ಹೆಸರನ್ನು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ (ilk_f_0_example_design), ಹೊಸ ಮಾರ್ಗವನ್ನು ಬ್ರೌಸ್ ಮಾಡಿ ಮತ್ತು ಹೊಸ ವಿನ್ಯಾಸವನ್ನು ಟೈಪ್ ಮಾಡಿample ಡೈರೆಕ್ಟರಿ ಹೆಸರು.
12. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ.

ಗಮನಿಸಿ: ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ವಿನ್ಯಾಸದಲ್ಲಿ ಮಾಜಿample, ಸಿಸ್ಟಮ್‌ಪಿಎಲ್‌ಎಲ್ ಅನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಸ್ಥಾಪಿಸಲಾಗಿದೆ ಮತ್ತು ಎಫ್-ಟೈಲ್ ಇಂಟರ್‌ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿದೆ. ವಿನ್ಯಾಸದಲ್ಲಿ SystemPLL ಕ್ರಮಾನುಗತ ಮಾರ್ಗample ಆಗಿದೆ:

example_design.test_env_inst.test_dut.dut.pll

ವಿನ್ಯಾಸದಲ್ಲಿ SystemPLL ಎಕ್ಸ್ample ಅದೇ 156.26 MHz ಉಲ್ಲೇಖ ಗಡಿಯಾರವನ್ನು ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಂತೆ ಹಂಚಿಕೊಳ್ಳುತ್ತದೆ.

1.3. ಡೈರೆಕ್ಟರಿ ರಚನೆ
F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ಕೆಳಗಿನವುಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ fileವಿನ್ಯಾಸಕ್ಕಾಗಿ ರು
exampಲೆ:
ಚಿತ್ರ 5. ಡೈರೆಕ್ಟರಿ ರಚನೆ

ಕೋಷ್ಟಕ 2. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್ample File ವಿವರಣೆಗಳು
ಇವುಗಳು fileಗಳು ಇವೆample_installation_dir>/ilk_f_0_example_design ಡೈರೆಕ್ಟರಿ.

ಟೇಬಲ್ 3. ಟೆಸ್ಟ್ಬೆಂಚ್ File ವಿವರಣೆ
ಈ file ನಲ್ಲಿದೆample_installation_dir>/ilk_f_0_example_design/example_design/rtl ಡೈರೆಕ್ಟರಿ.

ಕೋಷ್ಟಕ 4. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು
ಇವುಗಳು fileಗಳು ಇವೆample_installation_dir>/ilk_f_0_example_design/example_design/testbench ಡೈರೆಕ್ಟರಿ.

1.4 ವಿನ್ಯಾಸ ಎಕ್ಸ್ ಅನ್ನು ಅನುಕರಿಸುವುದುampಲೆ ಟೆಸ್ಟ್ಬೆಂಚ್
ಚಿತ್ರ 6. ಕಾರ್ಯವಿಧಾನ

ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಅನ್ನು ಅನುಕರಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:

1. ಕಮಾಂಡ್ ಪ್ರಾಂಪ್ಟಿನಲ್ಲಿ, ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಸಿಮ್ಯುಲೇಶನ್ ಡೈರೆಕ್ಟರಿಗೆ ಬದಲಾಯಿಸಿ. ಡೈರೆಕ್ಟರಿ ಮಾರ್ಗವಾಗಿದೆample_installation_dir>/ಉದಾample_design/testbench.
2. ನಿಮ್ಮ ಆಯ್ಕೆಯ ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್‌ಗಾಗಿ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ರನ್ ಮಾಡಿ. ಸ್ಕ್ರಿಪ್ಟ್ ಸಿಮ್ಯುಲೇಟರ್‌ನಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ರನ್ ಮಾಡುತ್ತದೆ. ಸಿಮ್ಯುಲೇಶನ್ ಪೂರ್ಣಗೊಂಡ ನಂತರ SOP ಮತ್ತು EOP ಎಣಿಕೆಗಳು ಹೊಂದಾಣಿಕೆಯಾಗುತ್ತವೆಯೇ ಎಂದು ನಿಮ್ಮ ಸ್ಕ್ರಿಪ್ಟ್ ಪರಿಶೀಲಿಸಬೇಕು.

ಕೋಷ್ಟಕ 5. ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಚಲಾಯಿಸಲು ಕ್ರಮಗಳು

3. ಫಲಿತಾಂಶಗಳನ್ನು ವಿಶ್ಲೇಷಿಸಿ. ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಕಳುಹಿಸುತ್ತದೆ ಮತ್ತು ಸ್ವೀಕರಿಸುತ್ತದೆ ಮತ್ತು "ಪರೀಕ್ಷೆ ಉತ್ತೀರ್ಣಗೊಂಡಿದೆ" ಎಂದು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.
ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮಾಜಿample ಕೆಳಗಿನ ಕಾರ್ಯಗಳನ್ನು ಪೂರ್ಣಗೊಳಿಸುತ್ತದೆ:

• F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುತ್ತದೆ.
• PHY ಸ್ಥಿತಿಯನ್ನು ಮುದ್ರಿಸುತ್ತದೆ.
• ಮೆಟಾಫ್ರೇಮ್ ಸಿಂಕ್ರೊನೈಸೇಶನ್ (SYNC_LOCK) ಮತ್ತು ಪದ (ಬ್ಲಾಕ್) ಗಡಿಗಳನ್ನು ಪರಿಶೀಲಿಸುತ್ತದೆ
  (WORD_LOCK).
• ಪ್ರತ್ಯೇಕ ಲೇನ್‌ಗಳನ್ನು ಲಾಕ್ ಮಾಡಲು ಮತ್ತು ಜೋಡಿಸಲು ಕಾಯುತ್ತಿದೆ.
• ಪ್ಯಾಕೆಟ್ಗಳನ್ನು ರವಾನಿಸಲು ಪ್ರಾರಂಭಿಸುತ್ತದೆ.
• ಪ್ಯಾಕೆಟ್ ಅಂಕಿಅಂಶಗಳನ್ನು ಪರಿಶೀಲಿಸುತ್ತದೆ:
  - CRC24 ದೋಷಗಳು
  - SOP ಗಳು
  - ಇಒಪಿಗಳು

ಕೆಳಗಿನ ಎಸ್ample ಔಟ್‌ಪುಟ್ ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಪರೀಕ್ಷಾ ಓಟವನ್ನು ವಿವರಿಸುತ್ತದೆ:

ಗಮನಿಸಿ: ಇಂಟರ್ಲೇಕನ್ ವಿನ್ಯಾಸ ಮಾಜಿample ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ 100 ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಕಳುಹಿಸುತ್ತದೆ ಮತ್ತು 100 ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಪಡೆಯುತ್ತದೆ.

ಕೆಳಗಿನ ಎಸ್ampಇಂಟರ್ಲೇಕನ್ ಲುಕ್-ಸೈಡ್ ಮೋಡ್‌ಗಾಗಿ ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್ ರನ್ ಅನ್ನು le ಔಟ್‌ಪುಟ್ ವಿವರಿಸುತ್ತದೆ:

1.5 ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಮತ್ತು ಕಾನ್ಫಿಗರ್ ಮಾಡುವುದು ಎಕ್ಸ್ample

1. ಮಾಜಿ ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿampವಿನ್ಯಾಸ ಉತ್ಪಾದನೆ ಪೂರ್ಣಗೊಂಡಿದೆ.
2. Intel Quartus Prime Pro ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ, Intel Quartus Prime ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿample_installation_dir>/ಉದಾample_design.qpf>.
3. ರಂದು ಸಂಸ್ಕರಣೆ ಮೆನು, ಕ್ಲಿಕ್ ಮಾಡಿ ಸಂಕಲನವನ್ನು ಪ್ರಾರಂಭಿಸಿ.
4. ಯಶಸ್ವಿ ಸಂಕಲನದ ನಂತರ, a .sof file ನಿಮ್ಮ ನಿಗದಿತ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ಲಭ್ಯವಿದೆ.
   ಹಾರ್ಡ್‌ವೇರ್ ಎಕ್ಸ್ ಅನ್ನು ಪ್ರೋಗ್ರಾಂ ಮಾಡಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿampಎಫ್-ಟೈಲ್‌ನೊಂದಿಗೆ ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಸಾಧನದಲ್ಲಿ le ವಿನ್ಯಾಸ:
   ಎ. ಹೋಸ್ಟ್ ಕಂಪ್ಯೂಟರ್‌ಗೆ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅನ್ನು ಸಂಪರ್ಕಿಸಿ.
   ಬಿ. ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ನ ಭಾಗವಾಗಿರುವ ಗಡಿಯಾರ ನಿಯಂತ್ರಣ ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ಪ್ರಾರಂಭಿಸಿ. ವಿನ್ಯಾಸ ಮಾಜಿ ಹೊಸ ಆವರ್ತನಗಳನ್ನು ಹೊಂದಿಸಿampಕೆಳಗಿನಂತೆ le:
   • NRZ ಮೋಡ್‌ಗಾಗಿ:
   — Si5391 (U18), OUT0: ನಿಮ್ಮ ವಿನ್ಯಾಸದ ಅಗತ್ಯಕ್ಕೆ ಅನುಗುಣವಾಗಿ pll_ref_clk(3) ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಸಿ.
   • PAM ಮೋಡ್‌ಗಾಗಿ:
   — Si5391 (U45), OUT1: ನಿಮ್ಮ ವಿನ್ಯಾಸದ ಅಗತ್ಯಕ್ಕೆ ಅನುಗುಣವಾಗಿ pll_ref_clk(3) ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಸಿ.
   — Si5391 (U19), OUT1: ನಿಮ್ಮ ವಿನ್ಯಾಸದ ಅವಶ್ಯಕತೆಗೆ ಅನುಗುಣವಾಗಿ mac_pll_ref_clk(3) ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಸಿ. ಸಿ. ಕ್ಲಿಕ್ ಪರಿಕರಗಳು ➤ ಪ್ರೋಗ್ರಾಮರ್ ➤ ಹಾರ್ಡ್‌ವೇರ್ ಸೆಟಪ್.
   ಡಿ. ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ. Intel Agilex I-Series Transceiver-SoC ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಅನ್ನು ಸೇರಿಸಿ.
   ಇ. ಅದನ್ನು ಖಚಿತ ಪಡಿಸಿಕೊ ಮೋಡ್ ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ JTAG.
   f. Intel Agilex I-Series ಸಾಧನವನ್ನು ಆಯ್ಕೆ ಮಾಡಿ ಮತ್ತು ಕ್ಲಿಕ್ ಮಾಡಿ ಸಾಧನವನ್ನು ಸೇರಿಸಿ. ಪ್ರೋಗ್ರಾಮರ್ ನಿಮ್ಮ ಬೋರ್ಡ್‌ನಲ್ಲಿರುವ ಸಾಧನಗಳ ನಡುವಿನ ಸಂಪರ್ಕಗಳ ರೇಖಾಚಿತ್ರವನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.
   ಜಿ. ಗಾಗಿ ಬಾಕ್ಸ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ.ಮೃದು.
   ಗಂ. ನಲ್ಲಿ ಬಾಕ್ಸ್ ಪರಿಶೀಲಿಸಿ ಪ್ರೋಗ್ರಾಂ/ಕಾನ್ಫಿಗರ್ ಕಾಲಮ್.
   i. ಕ್ಲಿಕ್ ಪ್ರಾರಂಭಿಸಿ.

1.6. ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸಲಾಗುತ್ತಿದೆ ಎಕ್ಸ್ample
ನೀವು F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡಿದ ನಂತರ ಮಾಜಿample ಮತ್ತು ನಿಮ್ಮ ಸಾಧನವನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ, ನೀವು IP ಕೋರ್ ಮತ್ತು ಅದರ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಪ್ರೋಗ್ರಾಂ ಮಾಡಲು ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ಬಳಸಬಹುದು.

ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಅನ್ನು ತರಲು ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸಲು ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿampಲೆ:

• CRC32, CRC24 ಮತ್ತು ಪರೀಕ್ಷಕಕ್ಕಾಗಿ ಯಾವುದೇ ದೋಷಗಳಿಲ್ಲ.
• ರವಾನೆಯಾದ SOP ಗಳು ಮತ್ತು EOP ಗಳು ಸ್ವೀಕರಿಸಿದ SOP ಗಳು ಮತ್ತು EOP ಗಳೊಂದಿಗೆ ಹೊಂದಿಕೆಯಾಗಬೇಕು.

ಕೆಳಗಿನ ಎಸ್ample ಔಟ್‌ಪುಟ್ ಇಂಟರ್‌ಲೇಕನ್ ಮೋಡ್‌ನಲ್ಲಿ ಯಶಸ್ವಿ ಪರೀಕ್ಷಾ ಓಟವನ್ನು ವಿವರಿಸುತ್ತದೆ:

ಕೆಳಗಿನ ಎಸ್ample ಔಟ್‌ಪುಟ್ ಇಂಟರ್‌ಲೇಕನ್ ಲುಕ್‌ಸೈಡ್ ಮೋಡ್‌ನಲ್ಲಿ ಯಶಸ್ವಿ ಪರೀಕ್ಷಾ ಓಟವನ್ನು ವಿವರಿಸುತ್ತದೆ:

 

2 ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ವಿವರಣೆ

ವಿನ್ಯಾಸ ಮಾಜಿample ಇಂಟರ್ಲೇಕನ್ IP ಕೋರ್ನ ಕಾರ್ಯಗಳನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.

2.1 ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಘಟಕಗಳು
ಮಾಜಿample ವಿನ್ಯಾಸವು ಸಿಸ್ಟಮ್ ಮತ್ತು PLL ಉಲ್ಲೇಖ ಗಡಿಯಾರಗಳು ಮತ್ತು ಅಗತ್ಯವಿರುವ ವಿನ್ಯಾಸ ಘಟಕಗಳನ್ನು ಸಂಪರ್ಕಿಸುತ್ತದೆ. ಮಾಜಿample ವಿನ್ಯಾಸವು IP ಕೋರ್ ಅನ್ನು ಆಂತರಿಕ ಲೂಪ್‌ಬ್ಯಾಕ್ ಮೋಡ್‌ನಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ ಮತ್ತು IP ಕೋರ್ TX ಬಳಕೆದಾರ ಡೇಟಾ ವರ್ಗಾವಣೆ ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. IP ಕೋರ್ ಈ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮೂಲಕ ಆಂತರಿಕ ಲೂಪ್‌ಬ್ಯಾಕ್ ಹಾದಿಯಲ್ಲಿ ಕಳುಹಿಸುತ್ತದೆ.

IP ಕೋರ್ ರಿಸೀವರ್ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಲೂಪ್‌ಬ್ಯಾಕ್ ಹಾದಿಯಲ್ಲಿ ಸ್ವೀಕರಿಸಿದ ನಂತರ, ಅದು ಇಂಟರ್‌ಲೇಕನ್ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಪ್ರಕ್ರಿಯೆಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಅವುಗಳನ್ನು RX ಬಳಕೆದಾರ ಡೇಟಾ ವರ್ಗಾವಣೆ ಇಂಟರ್‌ಫೇಸ್‌ನಲ್ಲಿ ರವಾನಿಸುತ್ತದೆ. ಮಾಜಿample ವಿನ್ಯಾಸವು ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಸ್ವೀಕರಿಸಿದೆ ಮತ್ತು ರವಾನಿಸಲಾಗಿದೆ ಎಂದು ಪರಿಶೀಲಿಸುತ್ತದೆ.

F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಘಟಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:

1. F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಕೋರ್
2. ಪ್ಯಾಕೆಟ್ ಜನರೇಟರ್ ಮತ್ತು ಪ್ಯಾಕೆಟ್ ಚೆಕರ್
3. ಎಫ್-ಟೈಲ್ ರೆಫರೆನ್ಸ್ ಮತ್ತು ಸಿಸ್ಟಮ್ PLL ಗಡಿಯಾರಗಳು ಇಂಟೆಲ್ FPGA IP ಕೋರ್

2.2 ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಹರಿವು
ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸ ಮಾಜಿample ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಪೂರ್ಣಗೊಳಿಸುತ್ತದೆ:

1. F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಮತ್ತು F-ಟೈಲ್ ಅನ್ನು ಮರುಹೊಂದಿಸಿ.
2. ಇಂಟರ್ಲೇಕನ್ ಐಪಿ (ಸಿಸ್ಟಮ್ ರೀಸೆಟ್) ಮತ್ತು ಎಫ್-ಟೈಲ್ TX (tile_tx_rst_n) ನಲ್ಲಿ ಮರುಹೊಂದಿಸುವಿಕೆಯನ್ನು ಬಿಡುಗಡೆ ಮಾಡಿ.
3. ಆಂತರಿಕ ಲೂಪ್‌ಬ್ಯಾಕ್ ಮೋಡ್‌ನಲ್ಲಿ F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ Intel FPGA IP ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ.
4. F-tile RX (tile_rx_rst_n) ನ ಮರುಹೊಂದಿಕೆಯನ್ನು ಬಿಡುಗಡೆ ಮಾಡಿ.
5. IP ಕೋರ್‌ನ TX ಬಳಕೆದಾರ ಡೇಟಾ ವರ್ಗಾವಣೆ ಇಂಟರ್‌ಫೇಸ್‌ಗೆ ಪೇಲೋಡ್‌ನಲ್ಲಿ ಪೂರ್ವನಿರ್ಧರಿತ ಡೇಟಾದೊಂದಿಗೆ ಇಂಟರ್ಲೇಕನ್ ಪ್ಯಾಕೆಟ್‌ಗಳ ಸ್ಟ್ರೀಮ್ ಅನ್ನು ಕಳುಹಿಸುತ್ತದೆ.
6. ಸ್ವೀಕರಿಸಿದ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಪರಿಶೀಲಿಸುತ್ತದೆ ಮತ್ತು ಸ್ಥಿತಿಯನ್ನು ವರದಿ ಮಾಡುತ್ತದೆ. ಪ್ಯಾಕೆಟ್ ಪರೀಕ್ಷಕವನ್ನು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸದಲ್ಲಿ ಸೇರಿಸಲಾಗಿದೆample ಕೆಳಗಿನ ಮೂಲಭೂತ ಪ್ಯಾಕೆಟ್ ತಪಾಸಣೆ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ:
   • ರವಾನೆಯಾದ ಪ್ಯಾಕೆಟ್ ಅನುಕ್ರಮ ಸರಿಯಾಗಿದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸಿ.
   • ಡೇಟಾವನ್ನು ರವಾನಿಸುವಾಗ ಮತ್ತು ಸ್ವೀಕರಿಸುವಾಗ ಪ್ಯಾಕೆಟ್‌ನ ಪ್ರಾರಂಭ (ಎಸ್‌ಒಪಿ) ಮತ್ತು ಪ್ಯಾಕೆಟ್‌ನ ಅಂತ್ಯ (ಇಒಪಿ) ಎಣಿಕೆಗಳೆರಡನ್ನೂ ಖಾತ್ರಿಪಡಿಸುವ ಮೂಲಕ ಸ್ವೀಕರಿಸಿದ ಡೇಟಾವು ನಿರೀಕ್ಷಿತ ಮೌಲ್ಯಗಳಿಗೆ ಹೊಂದಿಕೆಯಾಗುತ್ತದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸುತ್ತದೆ.

*ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.

2.3 ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು
ಕೋಷ್ಟಕ 6. ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಇಂಟರ್ಫೇಸ್ ಸಿಗ್ನಲ್ಗಳು

2.4 ನಕ್ಷೆಯನ್ನು ನೋಂದಾಯಿಸಿ

ಗಮನಿಸಿ:

• ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x20** ನೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ ಆದರೆ ಇಂಟರ್ಲೇಕನ್ IP ಕೋರ್ ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x10** ನಿಂದ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ.
• F-ಟೈಲ್ PHY ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x30** ನೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ ಆದರೆ F-ಟೈಲ್ FEC ರಿಜಿಸ್ಟರ್ ವಿಳಾಸವು 0x40** ನೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ. FEC ರಿಜಿಸ್ಟರ್ PAM4 ಮೋಡ್‌ನಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿದೆ.
• ಪ್ರವೇಶ ಕೋಡ್: RO—ಓದಲು ಮಾತ್ರ, ಮತ್ತು RW—ಓದಿ/ಬರೆಯಿರಿ.
• ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಹಿಂದಿನ ವಿನ್ಯಾಸವನ್ನು ಓದುತ್ತದೆample ರೆಜಿಸ್ಟರ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ಪರದೆಯ ಮೇಲೆ ಪರೀಕ್ಷಾ ಸ್ಥಿತಿಯನ್ನು ವರದಿ ಮಾಡುತ್ತದೆ.

ಕೋಷ್ಟಕ 7. ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ನೋಂದಣಿ ನಕ್ಷೆ

ಕೋಷ್ಟಕ 8. ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಇಂಟರ್ಲೇಕನ್ ಲುಕ್-ಸೈಡ್ ಡಿಸೈನ್ ಎಕ್ಸ್ ಗಾಗಿ ನೋಂದಣಿ ನಕ್ಷೆample
ನೀವು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಿದಾಗ ಈ ನೋಂದಣಿ ನಕ್ಷೆಯನ್ನು ಬಳಸಿample ಇಂಟರ್ಲೇಕನ್ ಲುಕ್-ಸೈಡ್ ಮೋಡ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಪ್ಯಾರಾಮೀಟರ್ ಆನ್ ಮಾಡಲಾಗಿದೆ.

2.5. ಮರುಹೊಂದಿಸಿ
ಎಫ್-ಟೈಲ್ ಇಂಟರ್‌ಲೇಕನ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್‌ನಲ್ಲಿ, ನೀವು ಮರುಹೊಂದಿಸುವಿಕೆಯನ್ನು ಪ್ರಾರಂಭಿಸುತ್ತೀರಿ (ರೀಸೆಟ್_n=0) ಮತ್ತು ಐಪಿ ಕೋರ್ ಮರುಹೊಂದಿಸುವ ಸ್ವೀಕೃತಿಯನ್ನು ಹಿಂದಿರುಗಿಸುವವರೆಗೆ ಹಿಡಿದುಕೊಳ್ಳಿ (ರೀಸೆಟ್_ಅಕ್_n=0). ಮರುಹೊಂದಿಕೆಯನ್ನು ತೆಗೆದುಹಾಕಿದ ನಂತರ (reset_n=1), ಮರುಹೊಂದಿಸುವ ಅಂಗೀಕಾರವು ಅದರ ಆರಂಭಿಕ ಸ್ಥಿತಿಗೆ ಮರಳುತ್ತದೆ (reset_ack_n=1). ವಿನ್ಯಾಸದಲ್ಲಿ ಮಾಜಿample, ಒಂದು rst_ack_sticky ರಿಜಿಸ್ಟರ್ ಮರುಹೊಂದಿಸುವ ಅಂಗೀಕಾರ ಪ್ರತಿಪಾದನೆಯನ್ನು ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳುತ್ತದೆ ಮತ್ತು ನಂತರ ಮರುಹೊಂದಿಸುವಿಕೆಯನ್ನು ತೆಗೆದುಹಾಕುವಿಕೆಯನ್ನು ಪ್ರಚೋದಿಸುತ್ತದೆ (reset_n=1). ನಿಮ್ಮ ವಿನ್ಯಾಸ ಅಗತ್ಯಗಳಿಗೆ ಸರಿಹೊಂದುವ ಪರ್ಯಾಯ ವಿಧಾನಗಳನ್ನು ನೀವು ಬಳಸಬಹುದು.

ಪ್ರಮುಖ: ಆಂತರಿಕ ಸರಣಿ ಲೂಪ್‌ಬ್ಯಾಕ್ ಅಗತ್ಯವಿರುವ ಯಾವುದೇ ಸನ್ನಿವೇಶದಲ್ಲಿ, ನೀವು ನಿರ್ದಿಷ್ಟ ಕ್ರಮದಲ್ಲಿ ಎಫ್-ಟೈಲ್‌ನ TX ಮತ್ತು RX ಅನ್ನು ಪ್ರತ್ಯೇಕವಾಗಿ ಬಿಡುಗಡೆ ಮಾಡಬೇಕು. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಸಿಸ್ಟಮ್ ಕನ್ಸೋಲ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ನೋಡಿ.

ಚಿತ್ರ 7. NRZ ಮೋಡ್‌ನಲ್ಲಿ ಅನುಕ್ರಮವನ್ನು ಮರುಹೊಂದಿಸಿ

ಚಿತ್ರ 8. PAM4 ಮೋಡ್‌ನಲ್ಲಿ ಅನುಕ್ರಮವನ್ನು ಮರುಹೊಂದಿಸಿ

 

3. F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್ample ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಆರ್ಕೈವ್ಸ್

IP ಕೋರ್ ಆವೃತ್ತಿಯನ್ನು ಪಟ್ಟಿ ಮಾಡದಿದ್ದರೆ, ಹಿಂದಿನ IP ಕೋರ್ ಆವೃತ್ತಿಗೆ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಅನ್ವಯಿಸುತ್ತದೆ.

 

4. F-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ ಇಂಟೆಲ್ FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

 

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ FPGA ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಪ್ರಸ್ತುತಕ್ಕೆ ಸಮರ್ಥಿಸುತ್ತದೆ
ಇಂಟೆಲ್‌ನ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ವಾರಂಟಿಗೆ ಅನುಗುಣವಾಗಿ ವಿಶೇಷಣಗಳು, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಯಾವುದೇ ಸಮಯದಲ್ಲಿ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಕೊಂಡಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆಯಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ.

 

ಈ ಕೈಪಿಡಿಯ ಬಗ್ಗೆ ಇನ್ನಷ್ಟು ಓದಿ ಮತ್ತು PDF ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ:

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಇಂಟೆಲ್ ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ FPGA IPDesign Example [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಎಫ್-ಟೈಲ್ ಇಂಟರ್ಲೇಕನ್ FPGA IPDesign Example

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ