Informasi produk

Microsemi DDR_AXI4_Arbiter minangka piranti implementasi hardware sing umum digunakake ing aplikasi video lan grafis. Iki dirancang kanggo ndhukung Double Data Rate (DDR) Synchronous Dynamic Random Access Memory (SDRAM) kanggo proses cepet ing sistem video.
Piranti kasebut dilengkapi fitur utama kayata deskripsi desain, input lan output, paramèter konfigurasi, lan diagram wektu kanggo fungsionalitas sing efisien.

Fitur Utama

• Ndhukung DDR SDRAM
• Katrangan desain sing efisien
• Multiple input lan output
• Parameter sing bisa dikonfigurasi kanggo kustomisasi
• Diagram wektu kanggo evaluasi kinerja sing akurat

Didhukung Keluarga

DDR_AXI4_Arbiter dirancang kanggo ndhukung sawetara saka sudhut kulawargané kanggo aplikasi video lan grafis.

Pandhuan Panggunaan Produk

Kanggo nggunakake piranti Microsemi DDR_AXI4_Arbiter, tindakake pandhuan instalasi kasedhiya ing manual pangguna. Piranti kasebut kudu dipasang dening teknisi sing mumpuni kanggo njamin fungsi sing tepat. Sawise diinstal, piranti bisa dikonfigurasi nggunakake paramèter konfigurasi sing kasedhiya ing manual pangguna. Diagram wektu kudu digunakake kanggo ngevaluasi kinerja piranti. Yen ana masalah utawa pitakon babagan piranti kasebut, hubungi dhukungan penjualan Microsemi liwat informasi kontak sing kasedhiya.
Microsemi ora menehi garansi, perwakilan, utawa jaminan babagan informasi sing ana ing kene utawa kesesuaian produk lan layanan kanggo tujuan tartamtu, uga Microsemi ora nanggung tanggung jawab apa wae sing muncul saka aplikasi utawa panggunaan produk utawa sirkuit apa wae. Produk sing didol ing ngisor iki lan produk liyane sing didol dening Microsemi wis diuji kanthi winates lan ora bisa digunakake bebarengan karo peralatan utawa aplikasi sing penting banget. Sembarang spesifikasi kinerja dipercaya bisa dipercaya nanging ora diverifikasi, lan Panuku kudu nindakake lan ngrampungake kabeh kinerja lan pangujian produk liyane, piyambak lan bebarengan karo, utawa dipasang ing, produk pungkasan. Panuku ora bakal ngandelake data lan spesifikasi kinerja utawa paramèter sing diwenehake dening Microsemi. Tanggung jawab Panuku kanggo nemtokake kesesuaian produk lan nyoba lan verifikasi sing padha. Informasi sing diwenehake dening Microsemi ing ngisor iki diwenehake "kaya, ing ngendi" lan kabeh kesalahane, lan kabeh risiko sing ana gandhengane karo informasi kasebut tanggung jawab kanggo Pembeli. Microsemi ora menehi, kanthi tegas utawa implisit, marang pihak apa wae hak paten, lisensi, utawa hak IP liyane, apa sing ana gandhengane karo informasi kasebut dhewe utawa apa wae sing diterangake dening informasi kasebut. Informasi sing disedhiyakake ing dokumen iki minangka kepemilikan Microsemi, lan Microsemi nduweni hak kanggo ngganti informasi ing dokumen iki utawa produk lan layanan apa wae tanpa kabar.
Babagan Microsemi
Microsemi, anak perusahaan saka Microchip Technology Inc. (Nasdaq: MCHP), nawakake portofolio komprehensif semikonduktor lan solusi sistem kanggo aerospace & pertahanan, komunikasi, pusat data lan pasar industri. Produk kalebu sirkuit terpadu sinyal campuran analog kinerja dhuwur lan radiasi-hardened, FPGA, SoC lan ASIC; produk manajemen daya; piranti wektu lan sinkronisasi lan solusi wektu sing tepat, nyetel standar wektu ing donya; piranti pangolahan swara; solusi RF; komponen diskrèt; panyimpenan perusahaan lan solusi komunikasi, teknologi keamanan lan keukur anti-tampproduk er; solusi Ethernet; Power-over-Ethernet ICs lan midspans; uga kemampuan lan layanan desain khusus. Sinau luwih lengkap ing www.microsemi.com.
Markas Microsemi
One Enterprise, Aliso Viejo,
CA 92656 AS
Ing AS: +1 800-713-4113 Ing njaba AS: +1 949-380-6100 Penjualan: +1 949-380-6136
Fax: +1 949-215-4996
Email: sales.support@microsemi.com
www.microsemi.com
©2022 Microsemi, anak perusahaan saka Microchip Technology Inc. Kabeh hak dilindhungi undhang-undhang. Microsemi lan logo Microsemi minangka merek dagang kadhaptar saka Microsemi Corporation. Kabeh merek dagang lan merek layanan liyane minangka properti saka sing nduweni.
Riwayat Revisi
Riwayat revisi nggambarake owah-owahan sing ditindakake ing dokumen kasebut. Owah-owahan kasebut didhaptar kanthi revisi, diwiwiti saka publikasi paling anyar.
Revisi 1.0
Publikasi pisanan saka dokumen iki.

Pambuka

Kenangan minangka bagean integral saka aplikasi video lan grafis sing khas. Padha digunakake kanggo buffering data piksel video. Salah buffering umum example nampilake pigura buffer kang data piksel video lengkap kanggo pigura buffer ing memori.
Double Data Rate (DDR) Synchronous Dynamic Random Access Memory (SDRAM) iku salah siji saka kenangan umum digunakake ing aplikasi video kanggo buffering. SDRAM digunakake amarga kacepetan sing dibutuhake kanggo proses cepet ing sistem video.

Implementasi Hardware

Deskripsi Desain

DDR AXI4 Arbiter nyedhiyakake antarmuka master AXI4 menyang pengontrol DDR on-chip. Arbiter ndhukung nganti wolung saluran nulis lan wolung saluran maca. Blok kasebut arbitrasi antarane wolung saluran sing diwaca kanggo menehi akses menyang saluran maca AXI kanthi cara sing luwih dhisik. Kanthi cara sing padha, blok kasebut arbitrasi antarane wolung saluran nulis kanggo menehi akses menyang saluran nulis AXI kanthi cara sing luwih dhisik. Kabeh wolung saluran maca lan nulis duwe prioritas sing padha. Antarmuka master AXI4 saka Arbiter IP bisa dikonfigurasi kanggo macem-macem jembar data saka 32 bit nganti 512 bit.
Tokoh ing ngisor iki nuduhake diagram pin-metu tingkat ndhuwur saka Arbiter DDR AXI4.
Diagram pemblokiran pin-out tingkat ndhuwur kanggo Native Arbiter Interface
Diagram pemblokiran tingkat paling dhuwur kanggo Antarmuka Bus Arbiter
A transaksi diwaca micu dening nyetel sinyal input r (x) _req_i dhuwur ing saluran diwaca tartamtu. Arbiter nanggapi kanthi ngakoni yen wis siyap nglayani panjalukan sing diwaca. Banjur iku samples alamat AXI wiwitan lan maca ukuran bledosan kang input saka master external. Saluran ngolah input lan ngasilake transaksi AXI sing dibutuhake kanggo maca data saka memori DDR. Output data sing diwaca saka arbiter umum kanggo kabeh saluran sing diwaca. Sajrone data diwaca, data waca sing bener saka saluran sing cocog dadi dhuwur. Pungkasan transaksi diwaca dituduhake dening sinyal sing wis rampung nalika kabeh bait sing dijaluk dikirim metu.
Kaya transaksi sing diwaca, transaksi nulis dipicu kanthi nyetel sinyal input w (x) _req_i dhuwur. Bebarengan karo sinyal panyuwunan, alamat wiwitan nulis lan dawa bledosan kudu diwenehake sajrone panyuwunan. Nalika arbiter kasedhiya kanggo layanan panjalukan nulis, nanggapi kanthi ngirim sinyal ngakoni ing saluran sing cocog. Banjur pangguna kudu menehi data nulis bebarengan karo sinyal data sing bener ing saluran kasebut. Jumlah jam data wektu dhuwur bener kudu cocog dawa bledosan. Arbiter ngrampungake operasi nulis lan nyetel sinyal rampung nulis dhuwur sing nuduhake rampung transaksi nulis.

Input lan Output

Tabel ing ngisor iki nampilake input lan port output saka DDR AXI4 Arbiter kanggo antarmuka Bus.
Port Input lan Output kanggo Antarmuka Bus Arbiter








Port Input lan Output kanggo Native Arbiter Interface

Parameter Konfigurasi

Tabel ing ngisor iki nampilake paramèter konfigurasi sing digunakake ing implementasi hardware saka Arbiter DDR AXI4. Iki minangka paramèter umum lan bisa mawarni-warni adhedhasar syarat aplikasi.

Diagram wektu

Tokoh ing ngisor iki nuduhake sambungan saka maca lan nulis input request, miwiti alamat memori, nulis input saka master external, maca utawa nulis ngakoni, lan maca utawa nulis input completion diwenehi dening arbiter.
Diagram Wektu kanggo Sinyal sing digunakake ing Nulis / Maca liwat Antarmuka AXI4
Gambar ing ngisor iki nuduhake sambungan antarane input data nulis saka master eksternal bebarengan karo input data sing bener. Iki padha kanggo wolung saluran nulis.
Diagram Wektu kanggo Nulis menyang Memori Internal
Tokoh ing ngisor iki nuduhake sambungan antarane output data sing diwaca menyang master eksternal bebarengan karo output data sing bener kanggo kabeh wolung saluran sing diwaca.
Diagram Wektu kanggo Data sing Ditampa liwat Arbiter DDR AXI4 kanggo Saluran Waca
Lisensi
IP bisa digunakake ing mode RTL tanpa lisensi.

Pandhuan Instalasi

Inti kudu diinstal ing piranti lunak Libero. Iki rampung kanthi otomatis liwat fungsi nganyari Katalog ing Libero, utawa CPZ file bisa ditambahake kanthi manual nggunakake fitur katalog Tambah inti. Sawise CPZ file wis diinstal ing Libero, inti bisa diatur, kui, lan instantiated ing SmartDesign kanggo Gawan ing project Libero.
Kanggo instruksi luwih lengkap babagan instalasi inti, lisensi, lan panggunaan umum, waca Bantuan Libero SoC Online.

Panggunaan sumber daya

DDR AXI4 Arbiter pemblokiran dipun ginakaken ing PolarFire® FPGA (MPF300T -1FCG1152E paket) kanggo papat saluran nulis lan papat maca konfigurasi saluran.