Informace o produktu

Microsemi DDR_AXI4_Arbiter je hardwarové implementační zařízení, které se běžně používá ve video a grafických aplikacích. Je navržen tak, aby podporoval synchronní paměť SDRAM (Double Data Rate – DDR) pro rychlé zpracování ve video systémech.
Zařízení je vybaveno klíčovými funkcemi, jako je popis konstrukce, vstupy a výstupy, konfigurační parametry a časový diagram pro efektivní funkčnost.

Klíčové vlastnosti

• Podporuje DDR SDRAM
• Efektivní popis designu
• Více vstupů a výstupů
• Konfigurovatelné parametry pro přizpůsobení
• Časový diagram pro přesné vyhodnocení výkonu

Podporované rodiny

DDR_AXI4_Arbiter je navržen tak, aby podporoval širokou škálu rodin pro video a grafické aplikace.

Návod k použití produktu

Chcete-li použít zařízení Microsemi DDR_AXI4_Arbiter, postupujte podle pokynů k instalaci uvedených v uživatelské příručce. Zařízení by měl být instalován kvalifikovaným technikem, aby byla zajištěna správná funkčnost. Po instalaci lze zařízení konfigurovat pomocí konfiguračních parametrů uvedených v uživatelské příručce. Časový diagram by měl být použit k vyhodnocení výkonu zařízení. V případě jakýchkoli problémů nebo dotazů týkajících se zařízení kontaktujte podporu prodeje Microsemi prostřednictvím poskytnutých kontaktních informací.
Microsemi neposkytuje žádnou záruku, prohlášení ani záruku týkající se informací zde obsažených nebo vhodnosti svých produktů a služeb pro jakýkoli konkrétní účel, ani nepřebírá žádnou odpovědnost vyplývající z aplikace nebo použití jakéhokoli produktu nebo okruhu. Zde prodávané produkty a jakékoli další produkty prodávané společností Microsemi byly podrobeny omezenému testování a neměly by být používány ve spojení s kritickým vybavením nebo aplikacemi. Jakékoli výkonnostní specifikace jsou považovány za spolehlivé, ale nejsou ověřeny, a Kupující musí provést a dokončit veškeré výkonnostní a další testování produktů, a to samostatně a společně s jakýmikoli koncovými produkty nebo v nich instalované. Kupující se nebude spoléhat na žádná data a výkonové specifikace nebo parametry poskytnuté společností Microsemi. Je odpovědností kupujícího nezávisle určit vhodnost jakýchkoli produktů a testovat a ověřit je. Informace poskytované společností Microsemi níže jsou poskytovány „tak, jak jsou, kde jsou“ a se všemi chybami a veškerá rizika spojená s těmito informacemi nese výhradně Kupující. Microsemi neuděluje, explicitně ani implicitně, žádné straně žádná patentová práva, licence nebo jakákoli jiná práva duševního vlastnictví, ať už se jedná o takové informace samotné nebo cokoli popsaného v těchto informacích. Informace uvedené v tomto dokumentu jsou majetkem společnosti Microsemi a společnost Microsemi si vyhrazuje právo kdykoli bez upozornění provést jakékoli změny informací v tomto dokumentu nebo jakýchkoli produktů a služeb.
O Microsemi
Microsemi, XNUMX% dceřiná společnost Microchip Technology Inc. (Nasdaq: MCHP), nabízí komplexní portfolio polovodičových a systémových řešení pro letectví a obranu, komunikace, datová centra a průmyslové trhy. Produkty zahrnují vysoce výkonné a radiací zesílené analogové integrované obvody se smíšeným signálem, FPGA, SoC a ASIC; produkty pro řízení spotřeby; časovací a synchronizační zařízení a přesná časová řešení, stanovující světový standard pro čas; Zařízení pro zpracování hlasu; RF řešení; diskrétní součásti; podniková úložiště a komunikační řešení, bezpečnostní technologie a škálovatelný anti-tamper produkty; Ethernetová řešení; Integrované obvody Power-over-Ethernet a střední rozpětí; stejně jako možnosti a služby vlastního návrhu. Více se dozvíte na www.microsemi.com.
Centrála Microsemi
Jedna Enterprise, Aliso Viejo,
CA 92656 USA
V rámci USA: +1 800-713-4113 Mimo USA: +1 949-380-6100 Prodej: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com
©2022 Microsemi, dceřiná společnost ve stoprocentním vlastnictví Microchip Technology Inc. Všechna práva vyhrazena. Microsemi a logo Microsemi jsou registrované ochranné známky společnosti Microsemi Corporation. Všechny ostatní ochranné známky a servisní známky jsou majetkem příslušných vlastníků.
Historie revizí
Historie revizí popisuje změny, které byly v dokumentu implementovány. Změny jsou uvedeny podle revizí, počínaje nejnovější publikací.
Revize 1.0
První zveřejnění tohoto dokumentu.

Zavedení

Vzpomínky jsou nedílnou součástí každé typické video a grafické aplikace. Používají se pro ukládání obrazových pixelových dat do vyrovnávací paměti. Jedno běžné ukládání do vyrovnávací paměti napřample zobrazuje vyrovnávací paměti snímků, ve kterých jsou v paměti uložena kompletní data obrazových pixelů pro snímek.
Dvojitá datová rychlost (DDR) Synchronous Dynamic Random Access Memory (SDRAM) je jednou z běžně používaných pamětí ve video aplikacích pro ukládání do vyrovnávací paměti. SDRAM se používá kvůli své rychlosti, která je vyžadována pro rychlé zpracování ve video systémech.

Implementace hardwaru

Popis designu

DDR AXI4 Arbiter poskytuje hlavní rozhraní AXI4 pro řadiče DDR na čipu. Arbiter podporuje až osm kanálů pro zápis a osm kanálů pro čtení. Blok rozhoduje mezi osmi čtecími kanály, aby zajistil přístup ke čtecímu kanálu AXI způsobem, kdo dřív přijde, je dřív na řadě. Stejným způsobem blok rozhoduje mezi osmi zapisovacími kanály, aby zajistil přístup k zapisovacímu kanálu AXI způsobem, kdo dřív přijde, je dřív na řadě. Všech osm čtecích a zapisovacích kanálů má stejnou prioritu. Hlavní rozhraní AXI4 Arbiter IP může být konfigurováno pro různé šířky dat v rozsahu od 32 bitů do 512 bitů.
Následující obrázek ukazuje schéma pin-out nejvyšší úrovně DDR AXI4 Arbiter.
Blokové schéma pin-out nejvyšší úrovně pro rozhraní Native Arbiter
Blokové schéma nejvyšší úrovně pro rozhraní sběrnice Arbiter
Transakce čtení je spuštěna nastavením vstupního signálu r(x)_req_i na vysokou hodnotu na konkrétním čteném kanálu. Rozhodčí odpoví potvrzením, když je připraven obsloužit požadavek na čtení. Pak to samps počáteční adresou AXI a velikostí shluku čtení, které jsou na vstupu z externího masteru. Kanál zpracovává vstupy a generuje požadované transakce AXI pro čtení dat z paměti DDR. Výstup čtených dat z arbitra je společný pro všechny čtené kanály. Během načítání dat jsou načtená data platná pro příslušný kanál vysoká. Konec transakce čtení je označen signálem read done, když jsou odeslány všechny požadované bajty.
Podobně jako u transakce čtení se transakce zápisu spouští nastavením vstupního signálu w(x)_req_i na vysokou hodnotu. Spolu se signálem požadavku musí být během požadavku poskytnuta počáteční adresa zápisu a délka shluku. Když je arbitr k dispozici pro obsluhu požadavku na zápis, odpoví odesláním potvrzovacího signálu na odpovídající kanál. Poté musí uživatel poskytnout data zápisu spolu s datovým platným signálem na kanálu. Počet hodin, po kterou platí horní perioda dat, by měl odpovídat délce shluku. Arbiter dokončí operaci zápisu a nastaví signál dokončení zápisu na vysokou hodnotu označující dokončení transakce zápisu.

Vstupy a výstupy

V následující tabulce jsou uvedeny vstupní a výstupní porty rozhraní DDR AXI4 Arbiter for Bus.
Vstupní a výstupní porty pro rozhraní sběrnice Arbiter








Vstupní a výstupní porty pro rozhraní Native Arbiter

Konfigurační parametry

V následující tabulce jsou uvedeny konfigurační parametry použité v hardwarové implementaci DDR AXI4 Arbiter. Jedná se o obecné parametry a lze je měnit podle požadavků aplikace.

Časový diagram

Následující obrázek ukazuje připojení vstupů požadavku čtení a zápisu, počáteční adresu paměti, vstupy zápisu z externího masteru, potvrzení čtení nebo zápisu a vstupy dokončení čtení nebo zápisu dané arbitrem.
Diagram časování pro signály používané při zápisu/čtení prostřednictvím rozhraní AXI4
Následující obrázek ukazuje spojení mezi vstupem dat pro zápis z externího masteru a platným vstupem dat. To je stejné pro osm zapisovacích kanálů.
Časový diagram pro zápis do vnitřní paměti
Následující obrázek ukazuje spojení mezi výstupem čtených dat směrem k externímu masteru spolu s výstupem dat platným pro všech osm čtených kanálů.
Diagram časování pro data přijímaná prostřednictvím DDR AXI4 Arbiter pro čtení kanálů
Licence
IP lze používat v režimu RTL bez jakékoli licence.

Pokyny k instalaci

Jádro musí být nainstalováno do softwaru Libero. Provádí se automaticky pomocí funkce Aktualizace katalogu v Liberu nebo CPZ file lze přidat ručně pomocí funkce Přidat hlavní katalog. Jednou CPZ file je nainstalován v Libero, jádro lze konfigurovat, generovat a instanciovat v rámci SmartDesign pro zahrnutí do projektu Libero.
Další pokyny k instalaci jádra, licencování a obecnému použití naleznete v online nápovědě Libero SoC.

Využití zdrojů

Blok DDR AXI4 Arbiter je implementován na PolarFire® FPGA (balíček MPF300T -1FCG1152E) pro konfiguraci čtyř kanálů pro zápis a čtyř kanálů pro čtení.