Microsemi UG0950 DDR AXI4 آربیټر IP
د محصول معلومات
مایکروسیمي DDR_AXI4_Arbiter د هارډویر پلي کولو وسیله ده چې معمولا په ویډیو او ګرافیک غوښتنلیکونو کې کارول کیږي. دا د ویډیو سیسټمونو کې د ګړندي پروسس کولو لپاره د ډبل ډیټا نرخ (DDR) همغږي متحرک بې ترتیب لاسرسي حافظې (SDRAM) ملاتړ لپاره ډیزاین شوی.
دا وسیله د کلیدي ځانګړتیاو لکه د ډیزاین توضیحات، د معلوماتو او محصولاتو، ترتیب کولو پیرامیټونو، او د اغیزمن فعالیت لپاره د وخت ډیاګرام سره سمبال شوی.
کلیدي ځانګړتیاوې
- د DDR SDRAM ملاتړ کوي
- د موثر ډیزاین توضیحات
- ډیری داخلې او محصولات
- د اصلاح کولو لپاره د تنظیم وړ پیرامیټونه
- د دقیق فعالیت ارزونې لپاره د وخت ډیاګرام
ملاتړ شوې کورنۍ
DDR_AXI4_Arbiter د ویډیو او ګرافیک غوښتنلیکونو لپاره د پراخه کورنیو ملاتړ لپاره ډیزاین شوی.
د محصول کارولو لارښوونې
د مایکروسیمي DDR_AXI4_Arbiter وسیلې کارولو لپاره ، د کارونکي لارښود کې چمتو شوي نصب لارښوونې تعقیب کړئ. وسیله باید د وړ تخنیکي لخوا نصب شي ترڅو مناسب فعالیت ډاډمن کړي. یوځل نصب شوی ، وسیله د کارونکي لارښود کې چمتو شوي ترتیب کولو پیرامیټونو په کارولو سره تنظیم کیدی شي. د وخت ډیاګرام باید د وسیلې د فعالیت ارزولو لپاره وکارول شي. د وسیلې په اړه د کومې ستونزې یا پوښتنو په صورت کې ، د چمتو شوي تماس معلوماتو له لارې د مایکروسمي پلور ملاتړ سره اړیکه ونیسئ.
مایکروسیمي دلته د معلوماتو یا د کوم ځانګړي هدف لپاره د دې محصولاتو او خدماتو مناسبیت په اړه هیڅ تضمین ، نمایندګي یا تضمین نه کوي ، او نه هم مایکروسمي د کوم محصول یا سرکټ د غوښتنلیک یا کارولو څخه رامینځته شوي کوم مسؤلیت په غاړه اخلي. لاندې پلورل شوي محصولات او نور کوم محصولات چې د مایکروسمي لخوا پلورل شوي د محدود ازموینې تابع دي او باید د ماموریت مهم تجهیزاتو یا غوښتنلیکونو سره په ګډه ونه کارول شي. د فعالیت هر ډول مشخصات باوري دي مګر تایید شوي ندي ، او پیرودونکی باید د محصولاتو ټول فعالیت او نور ازموینې ترسره او بشپړ کړي ، یوازې او په ګډه د هر ډول پای محصولاتو سره یوځای یا نصب کړي. پیرودونکی باید د مایکروسيمي لخوا چمتو شوي هیڅ ډیټا او د فعالیت مشخصاتو یا پیرامیټونو باندې تکیه ونه کړي. دا د پیرودونکي مسؤلیت دی چې په خپلواکه توګه د هر محصول مناسبیت وټاکي او ورته ازموینه او تصدیق کړي. دلته د مایکروسيمي لخوا چمتو شوي معلومات "لکه څنګه چې دي، چیرته دي" او د ټولو غلطیو سره چمتو شوي، او د دې ډول معلوماتو سره تړلی ټول خطر په بشپړ ډول د پیرودونکي سره دی. مایکروسیمي هیڅ ګوند ته په ښکاره یا ښکاره توګه د پیټینټ حقونه، جوازونه، یا کوم بل IP حقونه نه ورکوي، که دا پخپله د داسې معلوماتو په اړه وي یا د داسې معلوماتو لخوا تشریح شوي. په دې سند کې چمتو شوي معلومات د مایکروسمي ملکیت دی، او مایکروسمي حق لري چې په دې سند کې معلومات یا هر محصول او خدماتو ته هر وخت پرته له خبرتیا څخه کوم بدلون راولي.
د مایکروسیمي په اړه
مایکروسمي، د مایکروچپ ټیکنالوژۍ شرکت بشپړ ملکیت فرعي شرکت (Nasdaq: MCHP)، د فضا او دفاع، مخابراتو، معلوماتو مرکز او صنعتي بازارونو لپاره د سیمیکمډکټر او سیسټم حلونو جامع پورټ فولیو وړاندې کوي. په محصولاتو کې لوړ فعالیت او د وړانګو سخت انلاګ مخلوط سیګنال مدغم سرکټونه ، FPGAs ، SoCs او ASICs شامل دي؛ د بریښنا مدیریت محصولات؛ د وخت او همغږي کولو وسایل او دقیق وخت حلونه، د وخت لپاره د نړۍ معیار ترتیب کول؛ د غږ پروسس کولو وسایل؛ د RF حلونه؛ جلا اجزا؛ د تصدۍ ذخیره کولو او مخابراتو حلونه ، امنیت ټیکنالوژي او د توزیع وړ انټي tampد محصولاتو ایترنیټ حلونه؛ د بریښنا څخه ډیر ایترنیټ ICs او مینځپانګه؛ همدارنګه د دودیز ډیزاین وړتیاوې او خدمات. په دې اړه نور معلومات زده کړئ www.microsemi.com.
د مایکروسیمي مرکزي دفتر
یو شرکت، الیسو ویجو،
CA 92656 د متحده ایالاتو
په متحده ایالاتو کې: +1 800-713-4113 د متحده ایالاتو څخه بهر: +1 949-380-6100 خرڅلاو: +1 949-380-6136
فکس: +1 949-215-4996
بریښنالیک: sales.support@microsemi.com
www.microsemi.com
©2022 مایکروسمي، د مایکروچپ ټیکنالوژۍ شرکت بشپړ ملکیت فرعي شرکت. ټول حقونه خوندي دي. Microsemi او Microsemi لوگو د Microsemi کارپوریشن ثبت شوي سوداګریزې نښې دي. نورې ټولې سوداګریزې نښې او د خدماتو نښې د دوی د اړوندو مالکینو ملکیت دی.
د بیاکتنې تاریخ
د بیاکتنې تاریخ هغه بدلونونه بیانوي چې په سند کې پلي شوي. بدلونونه د بیاکتنې لخوا لیست شوي، د خورا اوسني خپرونې سره پیل کیږي.
بیاکتنه 1.0
د دې سند لومړۍ خپرونه.
پیژندنه
یادونه د هرډول ویډیو او ګرافیک غوښتنلیک لازمي برخه ده. دوی د ویډیو پکسل ډیټا بفر کولو لپاره کارول کیږي. یو عام بفرینګ پخوانیample د فریم بفرونه ښیې په کوم کې چې د فریم لپاره بشپړ ویډیو پکسل ډیټا په حافظه کې بفر کیږي.
د ډبل ډیټا نرخ (DDR) همغږي متحرک بې ترتیبه لاسرسي حافظه (SDRAM) د بفرینګ لپاره د ویډیو غوښتنلیکونو کې یو له عام کارول شوي یادونو څخه دی. SDRAM د دې سرعت له امله کارول کیږي کوم چې په ویډیو سیسټمونو کې د ګړندي پروسس کولو لپاره اړین دی.
د هارډویر تطبیق
ډیزاین توضیحات
د DDR AXI4 آربیټر د DDR آن چپ کنټرولرانو ته د AXI4 ماسټر انٹرفیس چمتو کوي. آربیټر تر اتو پورې د لیکلو چینلونو او اته لوستلو چینلونو ملاتړ کوي. بلاک د اتو لوستلو چینلونو ترمنځ منځګړیتوب کوي ترڅو د AXI لوستلو چینل ته د لومړي رسیدو په لومړي خدمت کې لاسرسی چمتو کړي. په ورته ډول، بلاک د اتو لیکلو چینلونو ترمنځ منځګړیتوب کوي ترڅو د AXI لیکلو چینل ته د لومړي ځل لپاره د لومړي خدمت په توګه لاسرسی چمتو کړي. ټول اته د لوستلو او لیکلو چینلونه مساوي لومړیتوب لري. د آربیټر IP AXI4 ماسټر انٹرفیس د 32 بټونو څخه تر 512 بټونو پورې د مختلف ډیټا عرضونو لپاره تنظیم کیدی شي.
لاندې ارقام د DDR AXI4 آربیټر د لوړې کچې پن آوټ ډیاګرام ښیې.
د اصلي آربیټر انٹرفیس لپاره د لوړې کچې پن آوټ بلاک ډیاګرام
د آربیټر بس انٹرفیس لپاره د لوړې کچې بلاک ډیاګرام
د لوستلو لیږد په یو ځانګړي لوستل شوي چینل کې د ان پټ سیګنال r(x)_req_i لوړ تنظیم کولو سره رامینځته کیږي. ثالث په اعتراف سره ځواب ورکوي کله چې دا د لوستلو غوښتنې خدمت کولو ته چمتو وي. بیا دا دampد پیل شوي AXI پته او د برسټ اندازه ولولئ کوم چې د بهرني ماسټر څخه داخل شوي دي. چینل داخلې پروسس کوي او د DDR حافظې څخه د معلوماتو لوستلو لپاره اړین AXI لیږدونه رامینځته کوي. د آربیټر څخه د لوستلو ډاټا محصول د ټولو لوستلو چینلونو لپاره عام دی. د معلوماتو د لوستلو په جریان کې، د اړونده چینل اعتبار لرونکي لوستل شوي ډاټا لوړه کیږي. د لوستلو لیږد پای د لوستل شوي سیګنال لخوا په ګوته کیږي کله چې ټول غوښتل شوي بایټونه لیږل کیږي.
د لوستلو لیږد ته ورته، د لیکلو لیږد د ان پټ سیګنال w(x) _req_i لوړ تنظیم کولو سره پیل کیږي. د غوښتنې سیګنال سره سره ، د لیکلو پیل پته او د برسټ اوږدوالی باید د غوښتنې پرمهال چمتو شي. کله چې ثالث د لیکلو غوښتنې خدمت کولو لپاره شتون ولري، دا په اړونده چینل کې د اعتراف سیګنال لیږلو سره ځواب ورکوي. بیا کارونکي باید په چینل کې د ډیټا معتبر سیګنال سره د لیکلو ډاټا چمتو کړي. د هغه ساعتونو شمیر چې د ډیټا معتبر لوړ وخت باید د برسټ اوږدوالی سره سمون ولري. ثالث د لیکلو عملیات بشپړوي او د لیکلو ترسره شوي سیګنال لوړ تنظیموي چې د لیکلو لیږد بشپړیدل په ګوته کوي.
داخلې او محصولات
لاندې جدول د بس انٹرفیس لپاره د DDR AXI4 آربیټر داخل او محصول بندرونه لیست کوي.
د آربیټر بس انٹرفیس لپاره د ننوتلو او محصول بندرونه
د اصلي آربیټر انٹرفیس لپاره د ننوتلو او محصول بندرونه
د ترتیب پارامترونه
لاندې جدول د ترتیب کولو پیرامیټونه لیست کوي چې د DDR AXI4 آربیټر هارډویر پلي کولو کې کارول کیږي. دا عمومي پیرامیټونه دي او د غوښتنلیک اړتیاو پراساس توپیر کیدی شي.
د وخت ډیاګرام
لاندې شمیره د لوستلو او لیکلو غوښتنې ان پټونو پیوستون ښیې ، د حافظې پته پیل کول ، د بهرني ماسټر څخه د معلوماتو لیکل ، د اقرار لوستل یا لیکل ، او د آربیټر لخوا ورکړل شوي بشپړولو آخذونو لوستل یا لیکل.
د سیګنالونو لپاره د وخت ډیاګرام د AXI4 انٹرفیس له لارې په لیکلو / لوستلو کې کارول کیږي
لاندې انځور د بهرنۍ ماسټر څخه د لیکلو ډاټا ان پټ سره اړیکه ښیي او د ډیټا ان پټ سره اعتبار لري. دا د اتو لیکلو چینلونو لپاره ورته دی.
په داخلي حافظه کې د لیکلو لپاره د وخت ډیاګرام
لاندې ارقام د بهرني ماسټر په لور د لوستلو ډیټا محصول او د ټولو اتو لوستلو چینلونو لپاره د اعتبار وړ ډیټا محصول سره اړیکه ښیې.
د لوستلو چینلونو لپاره د DDR AXI4 آربیټر له لارې ترلاسه شوي ډیټا لپاره د وخت ډیاګرام
جواز
IP د کوم جواز پرته په RTL حالت کې کارول کیدی شي.
د نصبولو لارښوونې
کور باید په لیبرو سافټویر کې نصب شي. دا په لیبرو یا CPZ کې د کتلاګ تازه فعالیت له لارې په اوتومات ډول ترسره کیږي file په لاسي ډول د اډ کور کتلاګ فیچر په کارولو سره اضافه کیدی شي. یو ځل د CPZ file په لیبرو کې نصب شوی، کور د لیبرو پروژې کې د شاملولو لپاره په SmartDesign کې ترتیب، تولید، او انسټیټیوټ کیدی شي.
د اصلي نصبولو، جواز ورکولو، او عمومي استعمال په اړه د نورو لارښوونو لپاره، د Libero SoC آنلاین مرستې ته مراجعه وکړئ.
د سرچینو کارول
د DDR AXI4 آربیټر بلاک په PolarFire® FPGA (MPF300T -1FCG1152E بسته) کې د څلورو لیکلو چینلونو او څلور لوستلو چینلونو ترتیب لپاره پلي کیږي.
سرچینه | کارول |
DFFs | 2822 |
4 LUTs داخل کړئ | 2999 |
MACC | 0 |
LSRAM 18K | 13 |
uSRAM 1K | 1 |
اسناد / سرچینې
![]() |
Microsemi UG0950 DDR AXI4 آربیټر IP [pdf] د کارونکي لارښود UG0950 DDR AXI4 Arbiter IP, UG0950, DDR AXI4 Arbiter IP, AXI4 Arbiter IP, Arbiter IP |