STM32L5シリーズ低消費電力で高度なセキュリティを実現ユーザーガイド

RM0438 リファレンスマニュアル
STM32L5シリーズ先進的なArm®ベースの32ビットMCU
導入
このリファレンスマニュアルは、アプリケーション開発者を対象としています。STM32L552xxおよびSTM32L562xxマイクロコントローラのメモリとペリフェラルの使用方法に関する詳細な情報を提供します。STM32L552xxおよびSTM32L562xxは、メモリサイズ、パッケージ、ペリフェラルが異なるSTM32L5x2マイクロコントローラシリーズに属しています。ご注文情報、機械的および電気的特性については、対応するデータシートをご覧ください。Arm® Cortex®-M33コアに関する情報は、Cortex®-M33テクニカルリファレンスマニュアルをご覧ください。STM32L552xxおよびSTM32L562xxマイクロプロセッサには、STの最先端の特許取得済み技術が搭載されています。
関連文書
· Cortex®-M33 テクニカルリファレンスマニュアルは http://infocenter.arm.com から入手可能です · STM32L552xx および STM32L562xx のデータシート · STM32L552xx および STM32L562xx のエラッタシート

2025年XNUMX月

RM0438 Rev 8

1/2187

詳しくはこちら

コンテンツ
コンテンツ

RM0438

ドキュメントの規則 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

1.1 一般情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

1.2 レジスタの略語一覧 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

1.3 レジスタのリセット値 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

1.4 用語集 . ...

1.5 周辺機器の可用性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

メモリとバスのアーキテクチャ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

2.1 システムアーキテクチャ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

2.1.1 高速 C バス . ...

2.1.2 低速 C バス . ...

2.1.3 S バス . ...

2.1.4 DMA バス . ...

2.1.5 SDMMC コントローラ DMA バス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

2.1.6 バスマトリックス . ...

2.2 TrustZone セキュリティアーキテクチャ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

2.2.1 デフォルトの TrustZone セキュリティ状態 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

2.2.2 TrustZone 周辺機器の分類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

2.3 メモリ構成 . ...

2.3.1 はじめに . ...

2.3.2 メモリマップとレジスタ境界アドレス . . . . . . . . . . . . . . . . . . . . . . 87

2.4 組み込み SRAM . ...

2.4.1 SRAM2 パリティチェック . ...

2.4.2 SRAM2 書き込み保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

2.4.3 SRAM2 読み取り保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

2.4.4 SRAM2 消去 . ...

2.5 フラッシュメモリオーバーview 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 96

ブート構成 . ...

システムセキュリティ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

4.1 はじめに . ...

4.2 主なセキュリティ機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

2/2187

RM0438 Rev 8

RM0438

コンテンツ

4.3 4.4 4.5 4.6
4.7 4.8
4.9 4.10 4.11 4.12 4.13

セキュアインストール . ...
4.4.1 はじめに . ...
セキュアなアップデート . ...
4.6.1 はじめに . ... 103 4.6.2 IDAU/SAU を使用したメモリおよび周辺装置の割り当て . . . . . . . . . . . . . . . . 103 4.6.3 GTZC を使用したメモリおよび周辺装置の割り当て . . . . . . . . . . . . . . . . . . . . . . 8 33 TrustZone 対応周辺装置のセキュリティ管理 . . . . . . . . . . . . . . . . . . 104 4.6.4 TrustZone セキュリティの有効化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 4.6.5 TrustZone セキュリティの無効化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
その他のリソースの分離 . ...
4.7.1 セキュアハイドプロテクション (HDP) を使用した時間的分離 . . . . . . . . . . . . 117
セキュア実行 . ...
4.8.1 はじめに . ... 118 4.8.2 Tamper検出および対応 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
安全な保管 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
4.9.1 概要 . ...
暗号エンジン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
4.10.1 概要 . ... . . . . . . . 121
製品ライフサイクル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
4.11.1 読み出し保護によるライフサイクル管理 (RDP) . . . . . . . . . . . . . . 124 4.11.2 推奨されるオプションバイト設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
アクセス制御デバッグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.12.1 読み出し保護付きデバッグ保護（RDP） . . . . . . . . . . . . . . . . . . . . . 125
ソフトウェアの知的財産保護と共同開発 126

RM0438 Rev 8

3/2187
54

コンテンツ

RM0438

4.13.1
4.13.2 4.13.3

読み出し保護によるソフトウェア知的財産保護 (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
OTFDECによるソフトウェア知的財産保護 . . . . . . . . . . . 127
その他のソフトウェア知的財産保護 . . . . . . . . . . . . . . . . . . . 129

グローバル TrustZone® コントローラ (GTZC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.1 GTZC の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.2 GTZC の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.2.1 GTZC TrustZone システムアーキテクチャ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.3 GTZC 機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

5.3.1 GTZC ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

5.3.2 不正アクセスの定義 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

5.3.3 TrustZone セキュリティコントローラ (TZSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

5.3.4 メモリ保護コントローラ – ブロックベース (MPCBB) . . . . . . . . . . . . . . 134

5.3.5 TrustZone不正アクセスコントローラ（TZIC） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

5.3.6 電源投入/リセット状態 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

5.3.7 DMA 要求 . ...

5.4 GTZC イベント . ...

5.5 GTZC_TZSC レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

5.5.1 GTZC_TZSC制御レジスタ（GTZC_TZSC_CR） . . . . . . . . . . . . . . . . . . . . 136

5.5.2

GTZC_TZSC セキュア構成レジスタ 1 (GTZC_TZSC_SECCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

5.5.3

GTZC_TZSC セキュア構成レジスタ 2 (GTZC_TZSC_SECCFGR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.5.4

GTZC_TZSC 権限構成レジスタ 1 (GTZC_TZSC_PRIVCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

5.5.5

GTZC_TZSC 権限構成レジスタ 2 (GTZC_TZSC_PRIVCFGR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

5.5.6

GTZC_TZSC 外部メモリ x 非セキュアウォーターマークレジスタ 1 (GTZC_TZSC_MPCWMxANSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

5.5.7

GTZC_TZSC 外部メモリ x 非セキュアウォーターマークレジスタ 2 (GTZC_TZSC_MPCWMxBNSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

5.5.8 GTZC_TZSCレジスタマップとリセット値 . . . . . . . . . . . . . . . . . . . . . . . . . . 148

5.6 GTZC_MPCBB レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

5.6.1 GTZC_MPCBBx制御レジスタ（GTZC_MPCBBx_CR）（x = 1～2） . 150

5.6.2 GTZC_MPCBB1ロックレジスタ1(GTZC_MPCBB1_LCKVTR1) . . . . . . 151

5.6.3

GTZC_MPCBB2 ロックレジスタ 1 (GTZC_MPCBB2_LCKVTR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

4/2187

RM0438 Rev 8

RM0438

コンテンツ

5.6.4

GTZC_MPCBBx ベクトルレジスタ y (GTZC_MPCBBx_VCTRy) (x = 1 ～ 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

5.6.5 GTZC_MPCBB1 レジスタマップとリセット値 . . . . . . . . . . . . . . . . . . . . 153

5.6.6 GTZC_MPCBB2 レジスタマップとリセット値 . . . . . . . . . . . . . . . . . . . . 153

5.7 GTZC_TZIC レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

5.7.1 GTZC_TZIC割り込み許可レジスタ1（GTZC_TZIC_IER1） . . . . . . . 154

5.7.2 GTZC_TZIC割り込み許可レジスタ2（GTZC_TZIC_IER2） . . . . . . . 157

5.7.3 GTZC_TZIC割り込み許可レジスタ3（GTZC_TZIC_IER3） . . . . . . . 159

5.7.4 GTZC_TZICステータスレジスタ1（GTZC_TZIC_SR1） . . . . . . . . . . . . . . . . . . . 160

5.7.5 GTZC_TZICステータスレジスタ2（GTZC_TZIC_SR2） . . . . . . . . . . . . . . . . . . . 163

5.7.6 GTZC_TZICステータスレジスタ3（GTZC_TZIC_SR3） . . . . . . . . . . . . . . . . . . . 165

5.7.7 GTZC_TZICフラグクリアレジスタ1 (GTZC_TZIC_FCR1) . . . . . . . . . . . . . 166

5.7.8 GTZC_TZICフラグクリアレジスタ2 (GTZC_TZIC_FCR2) . . . . . . . . . . . . . 169

5.7.9 GTZC_TZICフラグクリアレジスタ3 (GTZC_TZIC_FCR3) . . . . . . . . . . . . . 171

5.7.10 GTZC_TZICレジスタマップとリセット値 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

組み込みフラッシュメモリ (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

6.1 はじめに . ...

6.2 FLASH の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

6.3 フラッシュメモリの機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

6.3.1 フラッシュメモリの構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

6.3.2 エラーコード訂正（ECC） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

6.3.3 読み取りアクセスのレイテンシ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

6.3.4低容量tag読む . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180

6.3.5 フラッシュプログラムおよび消去操作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180

6.3.6 フラッシュメインメモリの消去シーケンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182

6.3.7 フラッシュメインメモリのプログラミングシーケンス . . . . . . . . . . . . . . . . . . . . . . . . 185

6.3.8 フラッシュエラーフラグ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186

6.3.9

書き込み中の読み取り (RWW) はデュアルバンクモード (DBANK = 1) でのみ使用可能です。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

6.4 フラッシュメモリオプションバイト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

6.4.1 オプションバイトの説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

6.4.2 オプションバイトプログラミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

6.5 Flash TrustZone のセキュリティと権限保護 . . . . . . . . . . . . . . . . . . 193

6.5.1 TrustZone セキュリティ保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

6.5.2 セキュア透かしベースの領域保護 . . . . . . . . . . . . . . . . . . . . . . . . . . 195

6.5.3 セキュアハイドプロテクション (HDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

RM0438 Rev 8

5/2187
54

コンテンツ

RM0438

6.5.4 セキュアブロックベースエリア (SECBB) 保護 . . . . . . . . . . . . . . . . . . . . . . 196 6.5.5 セキュアメモリアドレスからの強制ブート . . . . . . . . . . . . . . . . . . . . . . . . 197 6.5.6 フラッシュセキュリティ属性の状態 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 6.5.7 フラッシュレジスタの特権モードと非特権モード . . . . . . . . . . . . . . . . . . 198
6.6 システムメモリの保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
6.6.1 はじめに . ... . . . . . . . . . 198
6.7 フラッシュメモリ保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
6.7.1 書き込み保護 (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 6.7.2 読み出し保護 (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
6.8 FLASH 割り込み . ...
6.9.1 フラッシュアクセスコントロールレジスタ (FLASH_ACR) . . . . . . . . . . . . . . . . . . . . . . . . 213 6.9.2 フラッシュパワーダウンキーレジスタ (FLASH_PDKEYR) . . . . . . . . . . . . . . . . 214 6.9.3 フラッシュ非セキュアキーレジスタ (FLASH_NSKEYR) . . . . . . . . . . . . . . . . . 215 6.9.4 フラッシュセキュアキーレジスタ (FLASH_SECKEYR) . . . . . . . . . . . . . . . . . . . 215 6.9.5 フラッシュオプションキーレジスタ (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . . 216 6.9.6 フラッシュ低電圧tag216 フラッシュステータスレジスタ (FLASH_NSSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.9.7 217 フラッシュステータスレジスタ (FLASH_SECSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.9.8 218 フラッシュ非セキュア制御レジスタ (FLASH_NSCR) . . . . . . . . . . . . . . . 6.9.9 220 フラッシュセキュア制御レジスタ (FLASH_SECCR) . . . . . . . . . . . . . . . . . . . . . . . 6.9.10 222 フラッシュ ECC レジスタ (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.9.11 223 フラッシュオプションレジスタ (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.9.12 225 フラッシュ非セキュアブートアドレス 6.9.13 レジスタ (FLASH_NSBOOTADD0R) 0 227 フラッシュ非セキュアブートアドレス 6.9.14 レジスタ (FLASH_NSBOOTADD1R) 1 228 フラッシュセキュアブートアドレス 6.9.15 レジスタ (FLASH_SECBOOTADD0R) . . 0 228 フラッシュバンク 6.9.16 セキュアウォーターマーク 1 レジスタ (FLASH_SECWM1R1) . . . . 1 229 フラッシュセキュアウォーターマーク 6.9.17 レジスタ 1 (FLASH_SECWM2R1) . . . . . . . . . 2 230 フラッシュ WPR6.9.18 領域 A アドレスレジスタ (FLASH_WRP1AR) . . . . . . . . 1 231 フラッシュ WPR6.9.19 領域 B アドレスレジスタ (FLASH_WRP1BR) . . . . . . . . . . 1 232 フラッシュセキュアウォーターマーク 6.9.20 レジスタ (FLASH_SECWM2R2) . . . . . . . . . . . 1 233 フラッシュセキュアウォーターマーク 6.9.21 レジスタ 2 (FLASH_SECWM2R2) . . . . . . . . . 2 234 フラッシュ WPR6.9.22 領域 A アドレスレジスタ (FLASH_WRP2AR) . . . . . . . . . 2 235 フラッシュ WPR6.9.23 領域 B アドレスレジスタ (FLASH_WRP2BR) . . . . . . . . . 2

6/2187

RM0438 Rev 8

RM0438

コンテンツ

6.9.24
6.9.25
6.9.26 6.9.27 6.9.28

FLASH セキュアブロックベースバンク 1 レジスタ (FLASH_SECBB1Rx) (ここで x=1..4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
FLASH セキュアブロックベースバンク 2 レジスタ (FLASH_SECBB2Rx) (ここで x=1..4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
FLASHセキュアHDP制御レジスタ（FLASH_SECHDPCR） . . . . . . . . 238
FLASH特権設定レジスタ（FLASH_PRIVCFGR） . . . . . . . 238
FLASHレジスタマップとリセット値 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239

命令キャッシュ (ICACHE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

7.1 ICACHE の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

7.2 ICACHE の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

7.3 ICACHE 実装 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243

7.4 ICACHE 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243

7.4.1 ICACHE ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244

7.4.2 ICACHE リセットとクロック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244

7.4.3 Iキャッシュ TAG メモリ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245

7.4.4 ダイレクトマップ ICACHE (1 ウェイキャッシュ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

7.4.5 ICACHE の有効化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

7.4.6 キャッシュ可能なトラフィックとキャッシュ不可能なトラフィック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

7.4.7 アドレスの再マッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248

7.4.8 キャッシュ可能なアクセス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

7.4.9 デュアルマスターキャッシュ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

7.4.10 ICACHE セキュリティ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

7.4.11 ICACHE メンテナンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

7.4.12 ICACHE パフォーマンス監視 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

7.4.13 ICACHE ブート . ...252

7.5 ICACHE 低電力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

7.6 ICACHE エラー管理と割り込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

7.7 ICACHE レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

7.7.1 ICACHE制御レジスタ（ICACHE_CR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

7.7.2 ICACHE ステータスレジスタ (ICACHE_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254

7.7.3 ICACHE割り込み許可レジスタ（ICACHE_IER） . . . . . . . . . . . . . . . . . . . . . 255

7.7.4 ICACHEフラグクリアレジスタ（ICACHE_FCR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255

7.7.5 ICACHEヒットモニタレジスタ（ICACHE_HMONR） . . . . . . . . . . . . . . . . . . . . . 256

7.7.6 ICACHEミスモニタレジスタ（ICACHE_MMONR） . . . . . . . . . . . . . . . . . 256

7.7.7 ICACHE領域x構成レジスタ（ICACHE_CRRx） . . . . . . . . . 256

7.7.8 ICACHE レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258

RM0438 Rev 8

7/2187
54

コンテンツ

RM0438

電力制御 (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

8.1 電源と供給ドメイン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

8.1.1 独立したアナログ周辺機器の電源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

8.1.2 独立I/O電源レール . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

8.1.3 独立した USB トランシーバ電源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

8.1.4 バッテリ・バックアップ・ドメイン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

8.2 システム供給量tag規制 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266

8.2.1巻tagレギュレータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266

8.2.2 組み込みSMPSステップダウンコンバータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267

8.2.3 SMPS降圧コンバータ電源方式 . . . . . . . . . . . . . . . . 268

8.2.4 SMPSステップダウンコンバータと低電力モードの比較 . . . . . . . . . . . . . 269

8.2.5 ダイナミックボリュームtagスケーリング管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270

8.2.6 VDD12ドメインと外部SMPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

8.3 電源監視 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273

8.3.1

パワーオンリセット (POR) / パワーダウンリセット (PDR) / ブラウンアウトリセット (BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273

8.3.2 プログラマブルボリュームtag検出器（PVD）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274

8.3.3 周辺ボリュームtagモニタリング（PVM）。。。。。。。。。。。。。。。。。。。。。。。。。。 275

8.3.4 上巻tag閾値監視 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276

8.3.5 温度しきい値監視 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276

8.4 電源管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277

8.4.1 電源モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277

8.4.2 実行モード . ...

8.4.3 低電力実行モード（LP 実行） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

8.4.4 低電力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284

8.4.5 スリープモード . ...

8.4.6 低電力スリープモード（LP スリープ） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

8.4.7 ストップ 0 モード . ...

8.4.8 ストップ 1 モード . ...

8.4.9 ストップ 2 モード . ...

8.4.10 スタンバイモード . ...

8.4.11 シャットダウンモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

8.4.12 低電力モードからの自動ウェイクアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

8.5 PWR TrustZone セキュリティ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

8.5.1 PWR 特権モードと非特権モード . . . . . . . . . . . . . . . . . . . . . . . . . . . 298

8.6 PWR レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298

8/2187

RM0438 Rev 8

RM0438

コンテンツ

8.6.1 8.6.2 8.6.3 8.6.4 8.6.5 8.6.6 8.6.7 8.6.8 8.6.9 8.6.10 8.6.11 8.6.12 8.6.13 8.6.14 8.6.15 8.6.16 8.6.17 8.6.18 8.6.19 8.6.20 8.6.21 8.6.22 8.6.23 8.6.24 8.6.25 8.6.26

電力制御レジスタ 1 (PWR_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299 電力制御レジスタ 2 (PWR_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300 電力制御レジスタ 3 (PWR_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301 電力制御レジスタ 4 (PWR_CR4) . . . . . . . . . . . . . . . . . . . . . . . . . . 303 電源ステータスレジスタ 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304 電源ステータスレジスタ 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306 電源ステータスクリアレジスタ (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307 電源ポート A プルアップ制御レジスタ (PWR_PUCRA) . . . . . . . . . . . . . 308 電源ポート A プルダウン制御レジスタ (PWR_PDCRA) . . . . . . . . . . . 308 電源ポート B プルアップ制御レジスタ (PWR_PUCRB) . . . . . . . . . . . . . 309 電源ポート B プルダウン制御レジスタ (PWR_PDCRB) . . . . . . . . . . 310 電源ポート C プルアップ制御レジスタ (PWR_PUCRC) . . . . . . . . . . . . 310 電源ポート C プルダウン制御レジスタ (PWR_PDCRC) . . . . . . . . . 311 電源ポート D プルアップ制御レジスタ (PWR_PUCRD) . . . . . . . . . . . . . . 311 電源ポート D プルダウン制御レジスタ (PWR_PDCRD) . . . . . . . . . . . . 312 電源ポート E プルアップ制御レジスタ (PWR_PUCRE) . . . . . . . . . . . . . 313 電源ポート E プルダウン制御レジスタ (PWR_PDCRE) . . . . . . . . . . . 313 電源ポート F プルアップ制御レジスタ (PWR_PUCRF) . . . . . . . . . . . . . 314 電源ポート F プルダウン制御レジスタ (PWR_PDCRF) . . . . . . . . . 314 電源ポート G プルアップ制御レジスタ (PWR_PUCRG) . . . . . . . . . . . . . 315 電源ポート G プルダウン制御レジスタ (PWR_PDCRG) . . . . . . . . . . . 316 電源ポート H プルアップ制御レジスタ (PWR_PUCRH) . . . . . . . . . . . . 316 電源ポート H プルダウン制御レジスタ (PWR_PDCRH) . . . . . . . . . . . 317 電源セキュア構成レジスタ (PWR_SECCFGR) . . . . . . . . . . . 317 電源特権構成レジスタ (PWR_PRIVCFGR) . . . . . . . . . 319 PWR レジスタマップとリセット値 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320

リセットおよびクロック制御 (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

9.1 リセット . ...

9.1.1 電源リセット . ...

9.1.2 システムリセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

9.1.3 バックアップドメインのリセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325

9.2 RCC ピンと内部信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325

9.3 時計 . ...

9.3.1 HSE クロック . ...

9.3.2 HSI16 クロック . ...330

9.3.3 MSI クロック . ...

RM0438 Rev 8

9/2187
54

コンテンツ

RM0438

9.3.4 HSI48 クロック . ... 332 9.3.5 LSE システムクロック . ... . . . . . . . . . . . . . . . . . . . . . . . . 332 9.3.6 システムクロック（SYSCLK）の選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333 9.3.7 クロックソース周波数と電圧の関係tage スケーリング . . . . . . . . . . . . . . . . . . . . . . . . 335 9.3.11 クロックセキュリティシステム (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335 9.3.12 LSE 上のクロックセキュリティシステム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335 9.3.13 ADC クロック . . . . . . . . . . . . . . . 336 9.3.14 RTC クロック . ... . . . . . . . . . . . . . . . . . 336 9.3.15 ウォッチドッグクロック . ... 336 9.3.16 TIM337/TIM9.3.17/TIM337による内部/外部クロック測定 . . . . . 9.3.18 15 周辺クロックイネーブルレジスタ
(RCC_AHBxENR、RCC_APBxENRy) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
9.4 低電力モード . ... 340 RCC 割り込み . ...
9.8.1 RCC クロック制御レジスタ (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 345 9.8.2 RCC 内部クロックソースキャリブレーションレジスタ (RCC_ICSCR) . . . . . . 348 9.8.3 RCC クロックコンフィギュレーションレジスタ (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . 349 9.8.4 RCC PLL コンフィギュレーションレジスタ (RCC_PLLCFGR) . . . . . . . . . . . . . . 352 9.8.5 RCC PLLSAI1 構成レジスタ (RCC_PLLSAI1CFGR) . . . . . . . 355 9.8.6 RCC PLLSAI2 構成レジスタ (RCC_PLLSAI2CFGR) . . . . . . . . 358 9.8.7 RCC クロック割り込みイネーブルレジスタ (RCC_CIER) . . . . . . . . . . . . . . . . . . 360 9.8.8 RCC クロック割り込みフラグレジスタ (RCC_CIFR) . . . . . . . . . . . . . . . . . . . . 361 9.8.9 RCC クロック割り込みクリアレジスタ (RCC_CICR) . . . . . . . . . . 363 RCC AHB9.8.10 周辺リセットレジスタ (RCC_AHB1RSTR) . . . . . . . . . . 1 364 RCC AHB9.8.11 周辺リセットレジスタ (RCC_AHB2RSTR) . . . . . . . . . . . 2 365 RCC AHB9.8.12 周辺リセットレジスタ (RCC_AHB3RSTR) . . . . . . . . . . . 3 367 RCC APB9.8.13 周辺リセットレジスタ 1 (RCC_APB1RSTR1) . . . . . . . . 1 368 RCC APB9.8.14 周辺リセットレジスタ 1 (RCC_APB2RSTR1) . . . . . . . . 2 370 RCC APB9.8.15周辺リセットレジスタ（RCC_APB2RSTR） . . . . . . . . . . 2

10/2187

RM0438 Rev 8

RM0438

コンテンツ

9.8.16 9.8.17 9.8.18 9.8.19 9.8.20 9.8.21 9.8.22
9.8.23
9.8.24
9.8.25
9.8.26
9.8.27
9.8.28
9.8.29 9.8.30 9.8.31 9.8.32
9.8.33 9.8.34 9.8.35 9.8.36 9.8.37 9.8.38 9.8.39 9.8.40 9.8.41 9.8.42

RCC AHB1 周辺クロックイネーブルレジスタ (RCC_AHB1ENR) . . . . . 373 RCC AHB2 周辺クロックイネーブルレジスタ (RCC_AHB2ENR) . . . . . 374 RCC AHB3 周辺クロックイネーブルレジスタ (RCC_AHB3ENR) . . . . . 376
RCC APB1 周辺クロックイネーブルレジスタ 1 (RCC_APB1ENR1) . . . 377 RCC APB1 周辺クロックイネーブルレジスタ 2 (RCC_APB1ENR2) . . . 379
RCC APB2 周辺クロックイネーブルレジスタ (RCC_APB2ENR) . . . . . 381 RCC AHB1 周辺クロックスリープおよびストップモードでのイネーブルレジスタ (RCC_AHB1SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382 RCC AHB2 周辺クロックスリープおよびストップモードでのイネーブルレジスタ (RCC_AHB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
RCC AHB3 周辺クロックスリープおよびストップモードでの有効化レジスタ (RCC_AHB3SMENR) . ... . . . . . . . . . . . . . . . . . . . 386
RCC APB2 周辺クロックのスリープおよびストップモードでの有効化レジスタ (RCC_APB2SMENR) . ... . . . . . 391
RCC 制御/ステータスレジスタ (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398 RCC クロックリカバリ RC レジスタ (RCC_CRRCR) . . . . . . . . . . . . . . . . . . . . . . . . . 400 RCC 周辺装置独立クロック構成レジスタ 2 (RCC_CCIPR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
OCTOSPI 遅延構成レジスタ (RCC_DLYCFGR) . . . . . . . . . . 402 RCC セキュア構成レジスタ (RCC_SECCFGR) . . . . . . . . . . . . . 403 RCC セキュアステータスレジスタ (RCC_SECSR) . . . . . . . . . . . . . . . . . . . . . . . 405
RCC AHB1 セキュリティステータスレジスタ (RCC_AHB1SECSR) . . . . . . . . . . . 407 RCC AHB2 セキュリティステータスレジスタ (RCC_AHB2SECSR) . . . . . . . . . . 408 RCC AHB3 セキュリティステータスレジスタ (RCC_AHB3SECSR) . . . . . . . . . . 410
RCC APB1 セキュリティステータスレジスタ1 (RCC_APB1SECSR1) . . . . . . . 411 RCC APB1 セキュリティステータスレジスタ2 (RCC_APB1SECSR2) . . . . . . . 414 RCC APB2 セキュリティステータスレジスタ (RCC_APB2SECSR) . . . . . . . . . . 415
RCC レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417

クロック回復システム（CRS）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

10.1 CRS の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

10.2 CRS の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

RM0438 Rev 8

11/2187
54

コンテンツ

RM0438

10.3 10.4
10.5 10.6 10.7

CRS の実装 . ...
10.4.1 CRS ブロック図 . ... 425 周波数誤差測定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.4.2 425 周波数誤差評価および自動トリミング . . . . . . . . . . . . . . . . . . 10.4.3 426 CRS の初期化および構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.4.4
低電力モードでの CRS . ... . . . . . . . . . . . . . . 429
10.7.1 CRS 制御レジスタ (CRS_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429 10.7.2 CRS 構成レジスタ (CRS_CFGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 430 10.7.3 CRS 割り込みおよびステータスレジスタ (CRS_ISR) . . . . . . . . . . . . . . . . . . . . . . . . . 431 10.7.4 CRS 割り込みフラグクリアレジスタ (CRS_ICR) . . . . . . . . . . . 433 CRS レジスタマップ . ...

汎用 I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435

11.1 はじめに . ...

11.2 GPIO の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435

11.3 GPIO 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435

11.3.1 汎用I/O（GPIO） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438

11.3.2 I/Oピン代替機能マルチプレクサとマッピング . . . . . . . . . . . . . . . . 438

11.3.3 I/Oポート制御レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439

11.3.4 I/Oポートデータレジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439

11.3.5 I/O データのビット単位の処理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439

11.3.6 GPIO ロック機構 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440

11.3.7 I/O 代替機能入力/出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440

11.3.8 外部割り込み/ウェイクアップライン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440

11.3.9 入力構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441

11.3.10 出力構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441

11.3.11 代替機能の設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442

11.3.12 アナログ構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443

11.3.13 HSEまたはLSE発振器ピンをGPIOとして使用する . . . . . . . . . . . . . . . . . . . 443

11.3.14 RTC電源ドメインでのGPIOピンの使用 . . . . . . . . . . . . . . . . . . . 443

11.3.15 PH3 を GPIO として使用する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444

12/2187

RM0438 Rev 8

RM0438

コンテンツ

11.4 11.5 11.6

TrustZone セキュリティ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
特権モードと非特権モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
GPIO レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
11.6.1 GPIO ポートモードレジスタ (GPIOx_MODER) (x =A ～ H) . ...
11.6.2 GPIO ポート出力タイプレジスタ (GPIOx_OTYPER) (x = A ～ H) . ...
11.6.3 GPIO ポート出力速度レジスタ (GPIOx_OSPEEDR) (x = A ～ H) . ...
11.6.4 GPIO ポートプルアップ/プルダウンレジスタ (GPIOx_PUPDR) (x = A ～ H) . ...
11.6.5 GPIO ポート入力データレジスタ (GPIOx_IDR) (x = A ～ H) . ...
11.6.6 GPIO ポート出力データレジスタ (GPIOx_ODR) (x = A ～ H) . ...
11.6.7 GPIO ポートビットセット/リセットレジスタ (GPIOx_BSRR) (x = A ～ H) . ...
11.6.8 GPIO ポート構成ロックレジスタ (GPIOx_LCKR) (x = A ～ H) . ...
11.6.9 GPIO 代替機能下位レジスタ (GPIOx_AFRL) (x = A ～ H) . ...
11.6.10 GPIO 代替機能ハイレジスタ (GPIOx_AFRH) (x = A ～ H) . ...
11.6.11 GPIOポートビットリセットレジスタ（GPIOx_BRR）（x = A～H） . . . . . . . . . . . . . 452
11.6.12 GPIOセキュア構成レジスタ（GPIOx_SECCFGR）（x = A～H）452
11.6.13 GPIO レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454

システム構成コントローラ (SYSCFG) . . . . . . . . . . . . . . . . . . . . . . . . . . 456

12.1 SYSCFG の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 456

12.2 SYSCFG TrustZone のセキュリティと権限 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 456

12.3 SYSCFG レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 458

12.3.1 SYSCFGセキュア構成レジスタ（SYSCFG_SECCFGR） . . . . 458

12.3.2 SYSCFG構成レジスタ1（SYSCFG_CFGR1） . . . . . . . . . . . . . 459

12.3.3 FPU割り込みマスクレジスタ（SYSCFG_FPUIMR） . . . . . . . . . . . . . . . . . . . . 461

12.3.4 SYSCFG CPU非セキュアロックレジスタ（SYSCFG_CNSLCKR） . . . . 461

12.3.5 SYSCFG CPUセキュアロックレジスタ（SYSCFG_CSLOCKR） . . . . . . . . 462

12.3.6 SYSCFG構成レジスタ2（SYSCFG_CFGR2） . . . . . . . . . . . . . 463

12.3.7 SYSCFG SRAM2制御およびステータスレジスタ（SYSCFG_SCSR） . . . 464

12.3.8 SYSCFG SRAM2 キーレジスタ (SYSCFG_SKR) . . . . . . . . . . . . . . . . . . . . . . 465

RM0438 Rev 8

13/2187
54

コンテンツ

RM0438

12.3.9 SYSCFG SRAM2 書き込み保護レジスタ (SYSCFG_SWPR) . . . . . . 465 12.3.10 SYSCFG SRAM2 書き込み保護レジスタ 2 (SYSCFG_SWPR2) . . . 466 12.3.11 SYSCFG RSS コマンドレジスタ (SYSCFG_RSSCMDR) . . . . . . . . . . . 466 12.3.12 SYSCFG レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467

周辺機器相互接続マトリックス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469

13.1 はじめに . ...

13.2 接続の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469

13.3 相互接続の詳細 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470

13.3.1 タイマー(TIM1/TIM2/TIM3/TIM4/TIM5/TIM8/TIM15/TIM16/TIM17)からタイマー(TIM1/TIM2/TIM3/TIM4/TIM5/TIM8/TIM15)へ . . . . . . . . . . . . . . . . . 470

13.3.2 タイマー (TIM1/TIM2/TIM3/TIM4/TIM6/TIM8/TIM15) および EXTI から ADC (ADC1/ADC2) へ . ...

13.3.3 ADC1/ADC2からタイマー(TIM1/TIM8)へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471

13.3.4 タイマー (TIM2/TIM4/TIM5/TIM6/TIM7/TIM8) および EXTI から DAC (DAC1/DAC2) へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472

13.3.5 タイマー (TIM1/TIM3/TIM4/TIM6/TIM7/TIM8/TIM16/LPTIM1) および EXTI から DFSDM1 へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472

13.3.6 DFSDM1からタイマー(TIM1/TIM8/TIM15/TIM16/TIM17)へ . . . . . . . . . 473

13.3.7 HSE、LSE、LSI、MSI、MCO、RTC からタイマー (TIM2/TIM15/TIM16/TIM17) へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473

13.3.8 RTC、COMP1、COMP2 から低電力タイマー (LPTIM1/LPTIM2/LPTIM3) へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474

13.3.9 タイマー (TIM1/TIM2/TIM3/TIM8/TIM15) からコンパレータ (COMP1/COMP2) へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474

13.3.10 ADC (ADC1) から ADC (ADC2) へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474

13.3.11 USB からタイマー (TIM2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475

13.3.12 内部アナログソースからADC（ADC1/ADC2）およびOPへAMP （OPAMP1/OPAM2) 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 475

13.3.13 コンパレータ（COMP1/COMP2）からタイマー（TIM1/TIM2/TIM3/TIM8/TIM15/TIM16/TIM17）へ . . . . . . . . . . . . . . . . . . . . . . 475

13.3.14 システムエラーからタイマー（TIM1/TIM8/TIM15/TIM16/TIM17）へ . . . . 476

13.3.15 タイマー（TIM16/TIM17）から IRTIM へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476

13.3.16 ADC (ADC1/ADC2) から DFSDM へ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 477

ダイレクトメモリアクセスコントローラ (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478

14.1 はじめに . ...

14.2 DMA の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478

14.3 DMA の実装 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479

14/2187

RM0438 Rev 8

RM0438

コンテンツ

14.4
14.5 14.6

14.3.1 DMA1 と DMA2 . ...
DMA 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480
14.4.1 DMA ブロック図 . ... 480 14.4.2 DMA アービトレーション . ... 481 14.4.3 DMA データ幅、アライメント、およびエンディアン . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481 14.4.4 DMA エラー管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
DMA 割り込み . ...
14.6.1 DMA 割り込みステータスレジスタ (DMA_ISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490 14.6.2 DMA 割り込みフラグクリアレジスタ (DMA_IFCR) . . . . . . . . . . . . . . . . . . . . . . . . 494 14.6.3 DMA チャネル x 構成レジスタ (DMA_CCRx) . . . . . . . . . . . . . . . . 495 14.6.4 DMA チャネル x 転送データ数レジスタ (DMA_CNDTRx) . 500 14.6.5 DMA チャネル x 周辺アドレスレジスタ (DMA_CPARx) . . . . . . . . 501 14.6.6 DMA チャネル x メモリ 0 アドレスレジスタ (DMA_CM0ARx) . . . . . . . 501 14.6.7 DMA チャネル x メモリ 1 アドレスレジスタ (DMA_CM1ARx) . . . . . . . . 502 14.6.8 DMA レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 502

DMA 要求マルチプレクサ (DMAMUX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 506

15.1 はじめに . ...

15.2 DMAMUX の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

15.3 DMAMUX の実装 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

15.3.1 DMAMUX のインスタンス化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

15.3.2 DMAMUX マッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 508

15.4 DMAMUX 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .511

15.4.1 DMAMUX ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 511

15.4.2 DMAMUX 信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512

15.4.3 DMAMUX チャネル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512

15.4.4 DMAMUX セキュア/非セキュアチャネル . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513

15.4.5 DMAMUX 特権/非特権チャネル . . . . . . . . . . . . . . . . . . . . . . . 513

15.4.6 DMAMUX 要求ラインマルチプレクサ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513

15.4.7 DMAMUX 要求ジェネレータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 516

15.5 DMAMUX 割り込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 517

RM0438 Rev 8

15/2187
54

コンテンツ

RM0438

15.6

DMAMUX レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 519
15.6.1 DMAMUX 要求ラインマルチプレクサチャネル x 構成レジスタ (DMAMUX_CxCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 519
15.6.2 DMAMUX要求ラインマルチプレクサ割り込みチャネルステータスレジスタ（DMAMUX_CSR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 520
15.6.3 DMAMUX要求ラインマルチプレクサ割り込みチャネルクリアフラグレジスタ（DMAMUX_CCFR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 520
15.6.4 DMAMUX要求ジェネレータチャネルx構成レジスタ（DMAMUX_RGxCR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521
15.6.5 DMAMUX要求ジェネレータ割り込みステータスレジスタ（DMAMUX_RGSR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 522
15.6.6 DMAMUX要求ジェネレータ割り込みクリアフラグレジスタ（DMAMUX_RGCFR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523
15.6.7 DMAMUX レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524

ネスト型ベクター割り込みコントローラ (NVIC) . . . . . . . . . . . . . . . . . . . . . . . . . 528

16.1 NVIC の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528

16.2 SysTickキャリブレーション値レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528

16.3 割り込みおよび例外ベクター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 529

拡張割り込みおよびイベントコントローラ（EXTI） . . . . . . . . . . . . . . . . . . . 533

17.1 EXTI の主な機能。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 533

17.2 EXTI ブロック図。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 534

17.2.1 周辺機器とCPU間のEXTI接続 . . . . . . . . . . . . . . . . . . 535

17.2.2 EXTI 割り込み/イベントのマッピング。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 535

17.3 EXTI 機能の説明。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 537

17.3.1 EXTI設定可能イベント入力ウェイクアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537

17.3.2 EXTI 直接イベント入力ウェイクアップ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 539

17.3.3 EXTI マルチプレクサの選択。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 539

17.4 EXTI 機能の動作。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 540

17.5 EXTI イベント保護。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 541

17.5.1 EXTI セキュリティ保護 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

17.5.2 EXTI 権限の保護。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 542

17.6 EXTI レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 543

17.6.1 17.6.2 17.6.3 17.6.4

EXTI立ち上がりトリガ選択レジスタ(EXTI_RTSR1)。。。。。。。。。。。。。。 543 EXTI 立ち下がりトリガ選択レジスタ (EXTI_FTSR1)。。。。。。。。。。。。。 544 EXTI ソフトウェア割り込みイベントレジスタ (EXTI_SWIER1)。。。。。。。。。。。 545 EXTI 立ち上がりエッジ保留レジスタ (EXTI_RPR1)。。。。。。。。。。。。。。。。 546

16/2187

RM0438 Rev 8

RM0438

コンテンツ

17.6.5 EXTI 立ち下がりエッジ保留レジスタ (EXTI_FPR1)。。。。。。。。。。。。。。。。 547 17.6.6 EXTI セキュリティ構成レジスタ (EXTI_SECCFGR1)。。。。。。。。。。 548 17.6.7 EXTI 特権設定レジスタ (EXTI_PRIVCFGR1)。。。。。。。。。 549 17.6.8 EXTI 立ち上がりトリガ選択レジスタ (EXTI_RTSR2)。。。。。。。。。。。。。。 549 17.6.9 EXTI 立ち下がりトリガ選択レジスタ (EXTI_FTSR2)。。。。。。。。。。。。。 550 17.6.10 EXTI ソフトウェア割り込みイベントレジスタ (EXTI_SWIER2)。。。。。。。。。。。 551 17.6.11 EXTI 立ち上がりエッジ保留レジスタ (EXTI_RPR2)。。。。。。。。。。。。。。。。 551 17.6.12 EXTI 立ち下がりエッジ保留レジスタ (EXTI_FPR2)。。。。。。。。。。。。。。。。 552 17.6.13 EXTI セキュリティイネーブルレジスタ (EXTI_SECCFGR2)。。。。。。。。。。。。。。。 553 17.6.14 EXTI 特権イネーブルレジスタ (EXTI_PRIVCFGR2)。。。。。。。。。。。。。。 553 17.6.15 EXTI 外部割り込み選択レジスタ (EXTI_EXTICRn)。。。。。。。。 554 17.6.16 EXTI ロックレジスタ (EXTI_LOCKR)。。。。。。。。。。。。。。。。。。。。。。。。。。。。 557 17.6.17 EXTI CPU は割り込みマスクレジスタ (EXTI_IMR1) でウェイクアップします。。。。。。。 557 17.6.18 イベントマスクレジスタ (EXTI_EMR1) による EXTI CPU ウェイクアップ。。。。。。。。 558 17.6.19 割り込みマスクレジスタ (EXTI_IMR2) による EXTI CPU ウェイクアップ。。。。。。。 559 17.6.20 イベントマスクレジスタ (EXTI_EMR2) による EXTI CPU ウェイクアップ。。。。。。。。 559 17.6.21 EXTI レジスタマップ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 560

巡回冗長検査計算ユニット（CRC）. . . . . . . . . . . . . . . . . . . 563

18.1 CRC の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

18.2 CRC の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

18.3 CRC 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.3.1 CRC ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.3.2 CRC 内部信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.3.3 CRC 演算 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.4 CRC レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566

18.4.1 18.4.2 18.4.3 18.4.4

CRC データレジスタ (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566 CRC 独立データレジスタ (CRC_IDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 566 CRC 制御レジスタ (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567 CRC 初期値 (CRC_INIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568

18.4.5 CRC多項式（CRC_POL） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568

18.4.6 CRC レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 569

フレキシブルスタティックメモリコントローラ (FSMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

19.1 FMC の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

19.2 FMC の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

RM0438 Rev 8

17/2187
54

コンテンツ

RM0438

19.3 19.4 19.5 19.6
19.7

FMC ブロック図 . ...
19.4.1 サポートされているメモリとトランザクション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 572
外部デバイスアドレスマッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573
19.5.1 NOR/PSRAM アドレスマッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573 19.5.2 NAND フラッシュメモリアドレスマッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 574
NOR フラッシュ/PSRAM コントローラ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 575
19.6.1 外部メモリインターフェイス信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 576 19.6.2 サポートされているメモリとトランザクション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 578 19.6.3 一般的なタイミングルール . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580 19.6.4 NOR フラッシュ/PSRAM コントローラの非同期トランザクション . . . . . . . . . . . 580 19.6.5 同期トランザクション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 598 19.6.6 NOR/PSRAM コントローラのレジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605
NAND フラッシュコントローラ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613
19.7.1 外部メモリインターフェイス信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613 19.7.2 NAND フラッシュでサポートされているメモリとトランザクション . . . . . . . . . . . . . . . . . . 614 19.7.3 NAND フラッシュメモリのタイミング図 . . . . . . . . . . . . . . . . . . . . . . . . . . 615 19.7.4 NAND フラッシュの動作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615 19.7.5 NAND フラッシュのプリウェイト機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616 19.7.6 エラー訂正コード (ECC) の計算
NAND フラッシュメモリ内 . ... . . . 617

Octo-SPI インターフェイス (OCTOSPI) 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 626

20.1 OCTOSPI の紹介。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 626

20.2 OCTOSPI の主な機能。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 626

20.3 OCTOSPI の実装。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 627

20.4 OCTOSPI の機能説明。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 628

20.4.1 OCTOSPI のブロック図。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 628

20.4.2 OCTOSPIピンと内部信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 629

20.4.3 OCTOSPI インターフェースのメモリモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 630

20.4.4 OCTOSPI 通常コマンドプロトコル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 630

20.4.5 OCTOSPI通常コマンドプロトコル信号インタフェース . . . . . . . . . . . . . 634

20.4.6 HyperBus プロトコル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 637

20.4.7 特定の機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 641

18/2187

RM0438 Rev 8

RM0438

コンテンツ

20.5 20.6 20.7

20.4.8 OCTOSPI 動作モードの概要。。。。。。。。。。。。。。。。。。。。。。。。 642 20.4.9 OCTOSPI 間接モード。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 642 20.4.10 OCTOSPI 自動ステータスポーリングモード。。。。。。。。。。。。。。。。。。。。。。 644 20.4.11 OCTOSPI メモリマップドモード。。。。。。。。。。。。。。。。。。。。。。。。。。。。 645 20.4.12 OCTOSPI 構成の概要。。。。。。。。。。。。。。。。。。。。。。。。。。 646 20.4.13 OCTOSPI システム構成。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 646 20.4.14 OCTOSPI デバイス構成。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 646 20.4.15 OCTOSPI 通常コマンドモードの設定。。。。。。。。。。。。。。。。 649 20.4.16 OCTOSPI HyperBus プロトコル構成。。。。。。。。。。。。。。。。。。。。。 651 20.4.17 OCTOSPI エラー管理。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 652 20.4.18 OCTOSPI ビジーおよび中止。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 653 20.4.19 OCTOSPI の再構成または非アクティブ化。。。。。。。。。。。。。。。。。。。。。。 653 20.4.20 NCS の動作。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 . . . . 653
アドレスアライメントとデータ番号。。。。。。。。。。。。。。。。。。。。。。。。。。。 655 OCTOSPI 割り込み。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 656 個の OCTOSPI レジスタ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 657
20.7.1 OCTOSPI 制御レジスタ (OCTOSPI_CR) 。。。。。。。。。。。。。。。。。。。。。 657 20.7.2 OCTOSPI デバイス構成レジスタ 1 (OCTOSPI_DCR1)。。。。。。 659 20.7.3 OCTOSPI デバイス構成レジスタ 2 (OCTOSPI_DCR2)。。。。。。 661 20.7.4 OCTOSPI デバイス構成レジスタ 3 (OCTOSPI_DCR3)。。。。。。 662 20.7.5 OCTOSPI デバイス構成レジスタ 4 (OCTOSPI_DCR4)。。。。。。 662 20.7.6 OCTOSPI ステータスレジスタ (OCTOSPI_SR)。。。。。。。。。。。。。。。。。。。。。。 663 20.7.7 OCTOSPI フラグクリアレジスタ (OCTOSPI_FCR)。。。。。。。。。。。。。。。。。。 664 20.7.8 OCTOSPI データ長レジスタ (OCTOSPI_DLR)。。。。。。。。。。。。。。。。 664 20.7.9 OCTOSPI アドレスレジスタ (OCTOSPI_AR)。。。。。。。。。。。。。。。。。。。。 665 20.7.10 OCTOSPI データレジスタ (OCTOSPI_DR) 。。。。。。。。。。。。。。。。。。。。。。。 665 20.7.11 OCTOSPI ポーリングステータスマスクレジスタ (OCTOSPI_PSMKR)。。。。。。。 666 20.7.12 OCTOSPI ポーリングステータス一致レジスタ (OCTOSPI_PSMAR)。。。。。。。 667 20.7.13 OCTOSPI ポーリング間隔レジスタ (OCTOSPI_PIR)。。。。。。。。。。。。。。 667 20.7.14 OCTOSPI 通信設定レジスタ (OCTOSPI_CCR)。。 667 20.7.15 OCTOSPI タイミング設定レジスタ (OCTOSPI_TCR)。。。。。。。。。。 670 20.7.16 OCTOSPI 命令レジスタ (OCTOSPI_IR)。。。。。。。。。。。。。。。。。。。 670 20.7.17 OCTOSPI 代替バイトレジスタ (OCTOSPI_ABR)。。。。。。。。。。。。。 671 20.7.18 OCTOSPI 低電力タイムアウトレジスタ (OCTOSPI_LPTR)。。。。。。。。。。 671 20.7.19 OCTOSPIラップ通信構成レジスタ
(OCTOSPI_WPCCR) 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 672 20.7.20 OCTOSPI ラップタイミング設定レジスタ (OCTOSPI_WPTCR)。。 674

RM0438 Rev 8

19/2187
54

コンテンツ

RM0438

20.7.21 OCTOSPI ラップ命令レジスタ (OCTOSPI_WPIR) 。。。。。。。。。。。。 674 20.7.22 OCTOSPI ラップ代替バイトレジスタ (OCTOSPI_WPABR)。。。。。。 675 20.7.23 OCTOSPI書き込み通信構成レジスタ
(OCTOSPI_WCCR) 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 675 20.7.24 OCTOSPI 書き込みタイミング設定レジスタ (OCTOSPI_WTCR)。。。。 677 20.7.25 OCTOSPI書き込み命令レジスタ(OCTOSPI_WIR)。。。。。。。。。。。。。 678 20.7.26 OCTOSPI 書き込み代替バイトレジスタ (OCTOSPI_WABR)。。。。。。。 678 20.7.27 OCTOSPI HyperBus レイテンシ構成レジスタ
(OCTOSPI_HLCR) 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 679 20.7.28 OCTOSPI レジスタマップ。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 679

アナログ-デジタルコンバータ（ADC）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683

21.1 ADC の概要 . ...

21.2 ADC の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684

21.3 ADC の実装 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 685

21.4 ADC 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686

21.4.1 ADC ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686

21.4.2 ADC ピンと内部信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 687

21.4.3 ADC クロック . ...

21.4.4 ADC1/2 接続 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 690

21.4.5 スレーブ AHB インターフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692

21.4.6 ADCディープパワーダウンモード（DEEPPWD）とADCボリュームtagレギュレータ（ADVREGEN）. ...692

21.4.7 シングルエンドおよび差動入力チャネル . . . . . . . . . . . . . . . . . . . . . . . . 693

21.4.8 キャリブレーション（ADCAL、ADCALDIF、ADC_CALFACT） . . . . . . . . . . . . . . . . . . 693

21.4.9 ADCオン/オフ制御（ADEN、ADDIS、ADRDY） . . . . . . . . . . . . . . . . . . . . . . . . . . 696

21.4.10 ADC制御ビットの書き込み時の制約 . . . . . . . . . . . . . . . . . . . . . . . 697

21.4.11 チャネル選択（ADC_SQRy、ADC_JSQR） . . . . . . . . . . . . . . . . . . . . . . . . . 698

21.4.12 チャネルごとのプログラム可能なsampリング時間（SMPR1、SMPR2）. . . . . 699

21.4.13 シングル変換モード（CONT = 0） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 699

21.4.14 連続変換モード（CONT = 1） . . . . . . . . . . . . . . . . . . . . . . . . . . . . 700

21.4.15 変換の開始 (ADSTART、JADSTART) . . . . . . . . . . . . . . . . . . . . . . . . 701

21.4.16 ADC タイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 702

21.4.17 進行中の変換の停止 (ADSTP、JADSTP) . . . . . . . . . . . . . . . 702

21.4.18 外部トリガによる変換とトリガ極性（EXTSEL、EXTEN、JEXTSEL、JEXTEN） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 704

21.4.19 挿入されたチャネルの管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 706

21.4.20 不連続モード (DISCEN、DISCNUM、JDISCEN)。。。。。。。。。。。。 708

20/2187

RM0438 Rev 8

RM0438

コンテンツ

21.5 21.6 21.7

21.4.21 挿入された変換のコンテキストのキュー . . . . . . . . . . . . . . . . . . . . . . . . . . 709 21.4.22 プログラマブル解像度（RES）– 高速変換モード . . . . . . . . . . . 717 21.4.23 変換の終了、s の終了ampリングフェーズ（EOC、JEOC、EOSMP）. . 718 21.4.24 変換シーケンスの終了（EOS、JEOS）. . . . . . . . . . . . . . . . . . . . . . . . . 718 21.4.25 タイミング図例ample（シングル/連続モード、
719 データ管理 . ... 21.4.26 721 動的低消費電力機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21.4.27 726 アナログウィンドウウォッチドッグ（AWD21.4.28EN、JAWD727EN、AWD21.4.29SGL、
AWD1CH、AWD2CH、AWD3CH、AWD_HTx、AWD_LTx、AWDx)。。。。。 732 21.4.30 オーバーampler . ... . . . . . . . . . . . . . . . . . . . . . . . . . . 736 21.4.31 VBAT電源監視 . ...tag参照 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758
低電力モードの ADC . ... . . . . . . 759
21.7.1 ADC 割り込みおよびステータスレジスタ (ADC_ISR) . . . . . . . . . . . . . . . . . . . . . . . . 761 21.7.2 ADC 割り込みイネーブルレジスタ (ADC_IER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 763 21.7.3 ADC 制御レジスタ (ADC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 765 21.7.4 ADC 構成レジスタ (ADC_CFGR) . . . . . . . . . . . . . . . . . . . . . . . . 768 21.7.5 ADC 構成レジスタ 2 (ADC_CFGR2) . . . . . . . . . . . . . . . . . . . . . . 772 21.7.6 ADC samp時刻レジスタ１（ADC_SMPR1） . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 774 ADC samp2 ADC ウォッチドッグしきい値レジスタ 2 (ADC_TR775) . . . . . . . . . . . . . . . . . . . . . . . . . . 21.7.8 1 ADC ウォッチドッグしきい値レジスタ 1 (ADC_TR776) . . . . . . . . . . . . . . . . . . . . . . . 21.7.9 2 ADC ウォッチドッグしきい値レジスタ 2 (ADC_TR776) . . . . . . . . . . . . . . . . 21.7.10 3 ADC 通常シーケンスレジスタ 3 (ADC_SQR777) . . . . . . . . . . . . . . . . . . . . . . . 21.7.11 1 ADC 通常シーケンスレジスタ 1 (ADC_SQR778) . . . . . . . . . . . . . . . . . . . . . . 21.7.12 2 ADC 通常シーケンスレジスタ 2 (ADC_SQR779) . . . . . . . . . . . . . . . . . . . . . 21.7.13 3 ADC 通常シーケンスレジスタ 3 (ADC_SQR780) . . . . . . . . . . . . . . . . 21.7.14 4 ADC 通常データレジスタ (ADC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 781 ADC 注入シーケンスレジスタ (ADC_JSQR) . . . . . . . . . . . . . . . . . . . . . . . . . . 21.7.15 781 ADC オフセット y レジスタ (ADC_OFRy) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21.7.16 782 ADC注入チャネルyデータレジスタ（ADC_JDRy） . . . . . . . . . . . . . . . . . . 21.7.17

RM0438 Rev 8

21/2187
54

コンテンツ

RM0438

21.8 21.9

21.7.19 ADC アナログウォッチドッグ 2 構成レジスタ (ADC_AWD2CR) . . . . 785 21.7.20 ADC アナログウォッチドッグ 3 構成レジスタ (ADC_AWD3CR) . . . . 786 21.7.21 ADC 差動モード選択レジスタ (ADC_DIFSEL) . . . . . . . . . . 786 21.7.22 ADC キャリブレーション係数 (ADC_CALFACT) . . . . . . . . . . . . . . . . . . . . . . . 787
ADC 共通レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 787
21.8.1 ADC共通ステータスレジスタ（ADC_CSR）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 787 21.8.2 ADC共通制御レジスタ（ADC_CCR）. . . . . . . . . . . . . . . . . . . . . . . . . . 789 21.8.3 デュアルモード用ADC共通通常データレジスタ（ADC_CDR）. . . . . 792
ADC レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 792

デジタル-アナログコンバータ (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796

22.1 DAC の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796

22.2 DAC の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796

22.3 DAC の実装 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 797

22.4 DAC 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 798

22.4.1 DAC ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 798

22.4.2 DAC チャンネルの有効化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 799

22.4.3 DAC データ形式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 799

22.4.4 DAC 変換 . ...

22.4.5 DAC出力ボリュームtage 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 801

22.4.6 DACトリガー選択 . ...

22.4.7 DMA 要求 . ...

22.4.8 ノイズの発生 . ...

22.4.9 三角波生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 805

22.4.10 DAC チャンネルモード . ...

22.4.11 DACチャンネルバッファのキャリブレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 809

22.4.12 DACチャンネル変換モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 810

22.4.13 デュアル DAC チャンネル変換モード（デュアルチャンネルが利用可能な場合） . ...

22.5 低電力モードの DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815

22.6 DAC 割り込み . ...

22.7 DAC レジスタ . ...

22.7.1 DAC制御レジスタ（DAC_CR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

22.7.2 DACソフトウェアトリガーレジスタ（DAC_SWTRGR） . . . . . . . . . . . . . . . . . . . . . . . . 820

22.7.3 DAC チャンネル 1 12 ビット右揃えデータ保持レジスタ (DAC_DHR12R1) . ...

22/2187

RM0438 Rev 8

RM0438

コンテンツ

22.7.4 DAC チャンネル 1 12 ビット左揃えデータ保持レジスタ (DAC_DHR12L1) . ...
22.7.5 DAC チャンネル 1 8 ビット右揃えデータ保持レジスタ (DAC_DHR8R1) . ...
22.7.6 DAC チャンネル 2 12 ビット右揃えデータ保持レジスタ (DAC_DHR12R2) . ...
22.7.7 DAC チャンネル 2 12 ビット左揃えデータ保持レジスタ (DAC_DHR12L2) . ...
22.7.8 DAC チャンネル 2 8 ビット右揃えデータ保持レジスタ (DAC_DHR8R2) . ...
22.7.9 デュアル DAC 12 ビット右揃えデータ保持レジスタ (DAC_DHR12RD) . ...
22.7.10 デュアル DAC 12 ビット左揃えデータ保持レジスタ (DAC_DHR12LD) . ...
22.7.11 デュアル DAC 8 ビット右揃えデータ保持レジスタ (DAC_DHR8RD) . ...
22.7.12 DACチャンネル1データ出力レジスタ（DAC_DOR1） . . . . . . . . . . . . . . . . . . . . . 825
22.7.13 DACチャンネル2データ出力レジスタ（DAC_DOR2） . . . . . . . . . . . . . . . . . . . . . 825
22.7.14 DACステータスレジスタ（DAC_SR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 825
22.7.15 DACキャリブレーション制御レジスタ（DAC_CCR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . 827
22.7.16 DACモード制御レジスタ（DAC_MCR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 827
22.7.17 DACチャンネル1sampleとホールドsample タイムレジスタ (DAC_SHSR1) . ...
22.7.18 DACチャンネル2sampleとホールドsample タイムレジスタ (DAC_SHSR2) . ...
22.7.19 DAC sampDAC_SHHRおよびホールド時間レジスタ（DAC_SHHR）. . . . . . . . . . . . . . . . . . . . 829
22.7.20 DAC sampリフレッシュ時間レジスタ（DAC_SHRR） . . . . . . . . . 830
22.7.21 DAC レジスタマップ . ...

巻tag参照バッファ（VREFBUF） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833

23.1 VREFBUF の概要 . ...

23.2 VREFBUF の機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833

23.3 VREFBUF トリミング . ...

23.4 VREFBUF レジスタ . ...

23.4.1 VREFBUF制御およびステータスレジスタ（VREFBUF_CSR） . . . . . . . . . . 835

23.4.2 VREFBUFキャリブレーション制御レジスタ（VREFBUF_CCR） . . . . . . . . . . 836

23.4.3 VREFBUF レジスタマップ . ...

コンパレータ (COMP) . ...

24.1 はじめに . ...

RM0438 Rev 8

23/2187
54

コンテンツ

RM0438

24.2 24.3
24.4 24.5 24.6

COMP の主な機能 . ...
24.3.1 COMP ブロック図 . ... . . . . . 838 24.3.2 コンパレータ LOCK 機構 . ... 838 コンパレータ出力ブランキング機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24.3.3 839 COMP 電力および速度モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24.3.4
COMP 低電力モード . ... . . . . . . . . . . . . 842
24.6.1 コンパレータ 1 制御およびステータスレジスタ (COMP1_CSR) . . . . . . . . . . . 843 24.6.2 コンパレータ 2 制御およびステータスレジスタ (COMP2_CSR) . . . . . . . . . . . 845 24.6.3 COMP レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 848

運用 ampリファイアー (OPAMP） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.1 はじめに . ...

25.2 OPAMP 主な特徴 . ...

25.3 OPAMP 機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.3.1 OPAMP リセットとクロック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.3.2 初期設定 . ...

25.3.3 信号ルーティング . ...

25.3.4 OPAMP モード . ...

25.3.5 キャリブレーション . ...

25.4 OPAMP 低電力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 856

25.5 OPAMP レジスタ . ...

25.5.1 OPAMP1つの制御/ステータスレジスタ（OPAMP1_CSR) . . . . . . . . . . . . . . . . . . . . . 857

25.5.2 OPAMP通常モードでの1つのオフセットトリミングレジスタ（OPAMP1_OTR) . . 858

25.5.3 OPAMP低電力モードでの1つのオフセットトリミングレジスタ（OPAMP1_LPOTR) . ...

25.5.4 OPAMP2つの制御/ステータスレジスタ（OPAMP2_CRS) . . . . . . . . . . . . . . . . . . . . . 859

25.5.5 OPAMP通常モードでの2つのオフセットトリミングレジスタ（OPAMP2_OTR) . . 860

25.5.6 OPAMP低電力モードでの2つのオフセットトリミングレジスタ（OPAMP2_LPOTR) . ...

25.5.7 OPAMP レジスタマップ . ...

24/2187

RM0438 Rev 8

RM0438

コンテンツ

シグマデルタ変調器用デジタルフィルタ（DFSDM） . . . . . . . . . . . . . . . . . 862

26.1 はじめに . ...

26.2 DFSDM の主な機能 . ...

26.3 DFSDM の実装 . ...

26.4 DFSDM 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 865

26.4.1 DFSDM ブロック図 . ...

26.4.2 DFSDMピンと内部信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 866

26.4.3 DFSDM リセットとクロック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867

26.4.4 シリアルチャネルトランシーバー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 868

26.4.5 入力シリアルインターフェースの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 878

26.4.6 パラレルデータ入力 . ...

26.4.7 チャンネル選択 . ...

26.4.8 デジタルフィルタの構成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 881

26.4.9 積分ユニット . ...

26.4.10 アナログウォッチドッグ . ...

26.4.11 短絡検出器 . ...

26.4.12 エクストリーム検出器 . ...

26.4.13 データ単位ブロック . ...

26.4.14 符号付きデータ形式 . ...

26.4.15 変換の開始 . ...

26.4.16 連続モードと高速連続モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 888

26.4.17 要求の優先順位 . ...

26.4.18 実行モードでの電力最適化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 890

26.5 DFSDM 割り込み . ...

26.6 DFSDM DMA 転送 . ...

26.7 DFSDM チャネル y レジスタ (y=0..3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 892

26.7.1 DFSDMチャネルy構成レジスタ（DFSDM_CHyCFGR1） . . . . 892

26.7.2 DFSDMチャネルy構成レジスタ（DFSDM_CHyCFGR2） . . . . 894

26.7.3 DFSDM チャネル y アナログウォッチドッグおよび短絡検出器レジスタ (DFSDM_CHyAWSCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 895

26.7.4 DFSDM チャネル y ウォッチドッグフィルタデータレジスタ (DFSDM_CHyWDATR) . ...

26.7.5 DFSDMチャネルyデータ入力レジスタ（DFSDM_CHyDATINR） . . . . . 896

26.7.6 DFSDM チャネル y 遅延レジスタ (DFSDM_CHyDLYR)。。。。。。。。。。。。 897

26.8 DFSDMフィルタxモジュールレジスタ（x=0..3） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 898

26.8.1 DFSDMフィルタx制御レジスタ1（DFSDM_FLTxCR1） . . . . . . . . . . . . . 898

26.8.2 DFSDMフィルタx制御レジスタ2（DFSDM_FLTxCR2） . . . . . . . . . . . . . 901

RM0438 Rev 8

25/2187
54

コンテンツ

RM0438

26.8.3 DFSDMフィルタx割り込みおよびステータスレジスタ（DFSDM_FLTxISR） . . . . 902
26.8.4 DFSDMフィルタx割り込みフラグクリアレジスタ（DFSDM_FLTxICR） . . . . 904
26.8.5 DFSDMフィルタx注入チャネルグループ選択レジスタ（DFSDM_FLTxJCHGR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 905
26.8.6 DFSDMフィルタx制御レジスタ（DFSDM_FLTxFCR） . . . . . . . . . . . . . . . . . 905
26.8.7 注入されたグループの DFSDM フィルタ x データレジスタ (DFSDM_FLTxJDATAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 906
26.8.8 通常チャネルの DFSDM フィルタ x データレジスタ (DFSDM_FLTxRDATAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 907
26.8.9 DFSDMフィルタxアナログウォッチドッグ高しきい値レジスタ（DFSDM_FLTxAWHTR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 908
26.8.10 DFSDMフィルタxアナログウォッチドッグ低しきい値レジスタ（DFSDM_FLTxAWLTR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 908
26.8.11 DFSDMフィルタxアナログウォッチドッグステータスレジスタ（DFSDM_FLTxAWSR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 909
26.8.12 DFSDMフィルタxアナログウォッチドッグクリアフラグレジスタ（DFSDM_FLTxAWCFR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 910
26.8.13 DFSDM フィルタ x 極値検出器最大レジスタ (DFSDM_FLTxEXMAX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 910
26.8.14 DFSDM フィルタ x 極値検出器最小レジスタ (DFSDM_FLTxEXMIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 911
26.8.15 DFSDMフィルタx変換タイマーレジスタ（DFSDM_FLTxCNVTIMR）. . 911
26.8.16 DFSDM レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 912

タッチセンシングコントローラ (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 920

27.1 はじめに . ...

27.2 TSC の主な特徴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 920

27.3 TSC 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 921

27.3.1 TSC ブロック図 . ...

27.3.2 表面電荷移動獲得view 。。。。。。。。。。。。。。。。。。。 921

27.3.3 リセットとクロック . ...

27.3.4 電荷転送取得シーケンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924

27.3.5 スペクトラム拡散機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 925

27.3.6 最大カウントエラー . ...

27.3.7年ampリングコンデンサI/OとチャンネルI/Oモードの選択. . . . . . . . . . . . 926

27.3.8 取得モード . ...

27.3.9 I/Oヒステリシスとアナログスイッチ制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 927

27.4 TSC 低電力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928

27.5 TSC 割り込み . ...

26/2187

RM0438 Rev 8

RM0438

コンテンツ

27.6

TSC レジスタ . ...
27.6.1 TSC 制御レジスタ (TSC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928 27.6.2 TSC 割り込み許可レジスタ (TSC_IER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 931 27.6.3 TSC 割り込みクリアレジスタ (TSC_ICR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 932 27.6.4 TSC 割り込みステータスレジスタ (TSC_ISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 932 27.6.5 TSC I/Oヒステリシス制御レジスタ（TSC_IOHCR）. . . . . . . . . . . . . . . . . . 933 27.6.6 TSC I/Oアナログスイッチ制御レジスタ
(TSC_IOASCR) . ...amp934 TSC I/O チャネル制御レジスタ (TSC_IOCCR) . . . . . . . . . . . . . . . . . . . . . . . 27.6.8 934 TSC I/O グループ制御ステータスレジスタ (TSC_IOGCSR) . . . . . . . . . . . . . 27.6.9 935 TSC I/O グループ x カウンタレジスタ (TSC_IOGxCR) . . . . . . . . . . . . . . . . . . 27.6.10 935 TSC レジスタマップ . . . . ...

真の乱数ジェネレーター (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 938

28.1 RNG の紹介 . ...

28.2 RNG の主な機能 . ...

28.3 RNG 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 939

28.3.1 RNG ブロック図 . ...

28.3.2 RNG 内部信号 . ...

28.3.3 乱数生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 939

28.3.4 RNG の初期化 . ...

28.3.5 RNG 演算 . ...

28.3.6 RNG クロッキング . ...

28.3.7 エラー管理 . ...

28.3.8 RNG 低電力使用 . ...

28.4 RNG 割り込み . ...

28.5 RNG 処理時間 . ...

28.6 RNG エントロピーソースの検証 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947

28.6.1 はじめに . ...

28.6.2 検証条件 . ...

28.6.3 データ収集 . ...

28.7 RNG レジスタ . ...

28.7.1 RNG制御レジスタ（RNG_CR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 948

28.7.2 RNGステータスレジスタ（RNG_SR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 950

28.7.3 RNGデータレジスタ（RNG_DR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 951

28.7.4 RNGヘルステスト制御レジスタ（RNG_HTCR） . . . . . . . . . . . . . . . . . . . . . . . . . 952

RM0438 Rev 8

27/2187
54

コンテンツ

RM0438

28.7.5 RNG レジスタマップ . ...

AES ハードウェアアクセラレータ (AES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 953

29.1 はじめに . ...

29.2 AES の主な機能 . ...

29.3 AES の実装 . ...

29.4 AES 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 954

29.4.1 AES ブロック図 . ...

29.4.2 AES 内部信号 . ...

29.4.3 AES 暗号化コア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 954

29.4.4 暗号操作を実行するAES手順 . . . . . . . . . . . . . . . . . . . . . . . 960

29.4.5 AES復号ラウンドキーの準備 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 963

29.4.6 AES暗号文の盗難とデータパディング . . . . . . . . . . . . . . . . . . . . . . . . . . . . 963

29.4.7 AES タスクの中断と再開 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 964

29.4.8 AES 基本連鎖モード (ECB、CBC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 964

29.4.9 AES カウンター (CTR) モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 969

29.4.10 AES ガロア/カウンターモード (GCM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 971

29.4.11 AES ガロアメッセージ認証コード（GMAC） . . . . . . . . . . . . . . . 976

29.4.12 CBC-MAC (CCM) 付き AES カウンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 978

29.4.13 AES データレジスタとデータスワッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 983

29.4.14 AES キーレジスタ . ...

29.4.15 AES初期化ベクトルレジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 985

29.4.16 AES DMA インターフェース . ...

29.4.17 AES エラー管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 987

29.5 AES 割り込み . ...

29.6 AES 処理遅延 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 988

29.7 AES レジスタ . ...

29.7.1 AES 制御レジスタ (AES_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 989

29.7.2 AES ステータスレジスタ (AES_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 991

29.7.3 AES データ入力レジスタ（AES_DINR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993

29.7.4 AES データ出力レジスタ（AES_DOUTR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993

29.7.5 AES キーレジスタ 0 (AES_KEYR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994

29.7.6 AES キーレジスタ 1 (AES_KEYR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994

29.7.7 AES キーレジスタ 2 (AES_KEYR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 995

29.7.8 AES キーレジスタ 3 (AES_KEYR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 995

29.7.9 AES初期化ベクトルレジスタ0（AES_IVR0） . . . . . . . . . . . . . . . . . . . . . . . . 995

28/2187

RM0438 Rev 8

RM0438

コンテンツ

29.7.10 AES 初期化ベクトルレジスタ 1 (AES_IVR1) . . . . . . . . . . . . . . . . . . . . . . . 996 29.7.11 AES 初期化ベクトルレジスタ 2 (AES_IVR2) . . . . . . . . . . . . . . . . . . . . . . 996 29.7.12 AES 初期化ベクトルレジスタ 3 (AES_IVR3) . . . . . . . . . . . . . . . . . . . . . . . 996 29.7.13 AES キーレジスタ 4 (AES_KEYR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997 29.7.14 AES キーレジスタ 5 (AES_KEYR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997 29.7.15 AES キーレジスタ 6 (AES_KEYR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997 29.7.16 AES キーレジスタ 7 (AES_KEYR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998 29.7.17 AES サスペンドレジスタ (AES_SUSPxR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998 29.7.18 AES レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 999

ハッシュプロセッサ (HASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1001

30.1 はじめに . ...

30.2 HASH の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1001

30.3 HASH の実装 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1002

30.4 HASH機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1002

30.4.1 HASH ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1002

30.4.2 HASH 内部シグナル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003

30.4.3 セキュアハッシュアルゴリズムについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003

30.4.4 メッセージデータの供給 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003

30.4.5 メッセージダイジェストの計算 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1005

30.4.6 メッセージのパディング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1006

30.4.7 HMAC 操作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1008

30.4.8 HASH 中断/再開操作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1010

30.4.9 HASH DMA インターフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1012

30.4.10 HASH エラー管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1012

30.4.11 HASH処理時間 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1012

30.5 ハッシュ割り込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1013

30.6 ハッシュレジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014

30.6.1 ハッシュ制御レジスタ（HASH_CR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014

30.6.2 HASHデータ入力レジスタ（HASH_DIN） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1016

30.6.3 HASH開始レジスタ（HASH_STR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1017

30.6.4 HASHダイジェストレジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1018

30.6.5 HASH割り込み許可レジスタ（HASH_IMR） . . . . . . . . . . . . . . . . . . . . . . . . 1019

30.6.6 HASHステータスレジスタ（HASH_SR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1020

30.6.7 HASHコンテキストスワップレジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1020

30.6.8 ハッシュレジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1021

RM0438 Rev 8

29/2187
54

コンテンツ

RM0438

オンザフライ復号エンジン (OTFDEC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023

31.1 OTFDEC の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023

31.2 OTFDEC の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023

31.3 OTFDEC の機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024

31.3.1 OTFDEC ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024

31.3.2 OTFDEC 内部信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024

31.3.3 OTFDEC オンザフライ復号化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1025

31.3.4 OTFDEC カウンタモード復号化における AES の使用 . . . . . . . . . . . . . 1026

31.3.5 フロー制御管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027

31.3.6 OTFDEC エラー管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027

31.4 OTFDEC 割り込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028

31.5 OTFDEC アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028

31.5.1 OTFDEC 初期化プロセス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028

31.5.2 OTFDEC と電源管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1030

31.5.3 OTFDEC の暗号化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1030

31.5.4 OTFDEC キー CRC ソースコード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1031

31.6 OTFDEC レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1032

31.6.1 OTFDEC制御レジスタ（OTFDEC_CR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1032

31.6.2 OTFDEC 特権アクセス制御構成レジスタ (OTFDEC_PRIVCFGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1033

31.6.3 OTFDEC領域x構成レジスタ（OTFDEC_RxCFGR） . . . . 1033

31.6.4 OTFDEC 領域 x 開始アドレスレジスタ (OTFDEC_RxSTARTADDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1035

31.6.5 OTFDEC領域x終了アドレスレジスタ（OTFDEC_RxENDADDR）1035

31.6.6 OTFDEC領域xノンスレジスタ0 (OTFDEC_RxNONCER0) . . . . 1036

31.6.7 OTFDEC領域xノンスレジスタ1 (OTFDEC_RxNONCER1) . . . . 1037

31.6.8 OTFDEC領域xキーレジスタ0 (OTFDEC_RxKEYR0) . . . . . . . . . . 1037

31.6.9 OTFDEC領域xキーレジスタ1 (OTFDEC_RxKEYR1) . . . . . . . . . . 1038

31.6.10 OTFDEC領域xキーレジスタ2 (OTFDEC_RxKEYR2) . . . . . . . . . . 1038

31.6.11 OTFDEC領域xキーレジスタ3 (OTFDEC_RxKEYR3) . . . . . . . . . . 1039

31.6.12 OTFDEC割り込みステータスレジスタ（OTFDEC_ISR） . . . . . . . . . . . . . . . . . 1039

31.6.13 OTFDEC割り込みクリアレジスタ（OTFDEC_ICR） . . . . . . . . . . . . . . . . . . . 1040

31.6.14 OTFDEC割り込み許可レジスタ（OTFDEC_IER） . . . . . . . . . . . . . . . . . 1041

31.6.15 OTFDEC レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1042

公開鍵アクセラレータ (PKA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046

32.1 はじめに . ...

30/2187

RM0438 Rev 8

RM0438

コンテンツ

32.2 32.3
32.4
32.5 32.6 32.7

PKA の主な機能 . ...
32.3.1 PKA ブロック図 . ... . . . . . . . . . . . . . . . . . 1046 32.3.2 PKA 公開鍵アクセラレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1047 32.3.3 PKA の一般的な用途 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1047 32.3.4 操作を実行する PKA 手順 . . . . . . . . . . . . . . . . . . . . . 1047 32.3.5 PKA エラー管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1049
PKA 動作モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1052
32.4.1 はじめに . ... 1052 32.4.2 モジュラー減算 . ... 1053 32.4.3 モジュラー反転 . ... 1054 32.4.4 算術減算 . ... 1054 32.4.5 算術比較 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1055 32.4.6 RSA CRT 指数計算 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1056 32.4.7 楕円曲線上の点 Fp チェック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1056 32.4.8 ECC Fp スカラー乗算 . ... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1057
Examp構成と処理時間のリスト . . . . . . . . . . . . . . . . . . . . . 1064
32.5.1 サポートされている楕円曲線 . ...
PKA 割り込み . ...
32.7.1 PKA 制御レジスタ (PKA_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1068 32.7.2 PKA ステータスレジスタ (PKA_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1069 32.7.3 PKA クリアフラグレジスタ (PKA_CLRFR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1070 32.7.4 PKA RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1070

RM0438 Rev 8

31/2187
54

コンテンツ

RM0438

32.7.5 PKA レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1071

高度制御タイマー（TIM1/TIM8） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1072

33.1 TIM1/TIM8 の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1072

33.2 TIM1/TIM8 の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1072

33.3 TIM1/TIM8 の機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074

33.3.1 時間基準単位 . ...

33.3.2 カウンタモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1076

33.3.3 繰り返しカウンタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1087

33.3.4 外部トリガー入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1089

33.3.5 クロックの選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1090

33.3.6 チャネルのキャプチャ/比較 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1094

33.3.7 入力キャプチャモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1096

33.3.8 PWM入力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1097

33.3.9 強制出力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1098

33.3.10 出力比較モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1099

33.3.11 PWM モード . ...1100

33.3.12 非対称 PWM モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1103

33.3.13 複合 PWM モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1104

33.3.14 複合3相PWMモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1105

33.3.15 相補出力とデッドタイム挿入 . . . . . . . . . . . . . . . . 1106

33.3.16 ブレーク機能の使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1108

33.3.17 双方向ブレーク入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1114

33.3.18 外部イベントによるOCxREF信号のクリア . . . . . . . . . . . . . . . 1115

33.3.19 6ステップPWM生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1117

33.3.20 ワンパルスモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1118

33.3.21 再トリガ可能な1119パルスモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . XNUMX

33.3.22 エンコーダインターフェースモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1120

33.3.23 UIF ビットの再マッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1122

33.3.24 タイマー入力 XOR 関数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1123

33.3.25 ホールセンサとのインターフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1123

33.3.26 タイマー同期 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1126

33.3.27 ADC 同期 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1130

33.3.28 DMA バーストモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1130

33.3.29 デバッグモード . ...

33.4 TIM1/TIM8 レジスタ . ...

33.4.1 TIMx制御レジスタ1 (TIMx_CR1)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . 1132

32/2187

RM0438 Rev 8

RM0438

コンテンツ
33.4.2 TIMx制御レジスタ2 (TIMx_CR2)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . 1133
33.4.3 TIMxスレーブモード制御レジスタ（TIMx_SMCR）（x = 1、8） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1136
33.4.4 TIMx DMA/割り込み許可レジスタ (TIMx_DIER)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1138
33.4.5 TIMxステータスレジスタ（TIMx_SR）（x = 1、8） . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1140
33.4.6 TIMxイベント生成レジスタ（TIMx_EGR）（x = 1, 8） . . . . . . . . . . . . 1142
33.4.7 TIMxキャプチャ/コンペアモードレジスタ1 (TIMx_CCMR1)(x = 1, 8) . . 1143
33.4.8 TIMxキャプチャ/コンペアモードレジスタ1 [代替] (TIMx_CCMR1)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1144
33.4.9 TIMxキャプチャ/コンペアモードレジスタ2 (TIMx_CCMR2)(x = 1, 8) . . 1147
33.4.10 TIMxキャプチャ/コンペアモードレジスタ2 [代替] (TIMx_CCMR2)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1148
33.4.11 TIMxキャプチャ/コンペアイネーブルレジスタ（TIMx_CCER）（x = 1、8） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1149
33.4.12 TIMxカウンタ (TIMx_CNT)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1153
33.4.13 TIMxプリスケーラ（TIMx_PSC）（x = 1, 8） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1153
33.4.14 TIMx自動リロードレジスタ（TIMx_ARR）（x = 1, 8） . . . . . . . . . . . . . . . . . . 1153
33.4.15 TIMx繰り返しカウンタレジスタ（TIMx_RCR）（x = 1, 8） . . . . . . . . . . . 1154
33.4.16 TIMxキャプチャ/コンペアレジスタ1 (TIMx_CCR1)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1154
33.4.17 TIMxキャプチャ/コンペアレジスタ2 (TIMx_CCR2)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1155
33.4.18 TIMxキャプチャ/コンペアレジスタ3 (TIMx_CCR3)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1155
33.4.19 TIMxキャプチャ/コンペアレジスタ4 (TIMx_CCR4)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1156
33.4.20 TIMxブレークおよびデッドタイムレジスタ（TIMx_BDTR）（x = 1、8） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1156
33.4.21 TIMx DMA制御レジスタ（TIMx_DCR）（x = 1、8） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1160
33.4.22 フル転送の TIMx DMA アドレス (TIMx_DMAR)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1161
33.4.23 TIM1 オプションレジスタ 1 (TIM1_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1162
33.4.24 TIM8 オプションレジスタ 1 (TIM8_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1162
33.4.25 TIMxキャプチャ/コンペアモードレジスタ3 (TIMx_CCMR3)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1163
33.4.26 TIMxキャプチャ/コンペアレジスタ5 (TIMx_CCR5)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164
33.4.27 TIMxキャプチャ/コンペアレジスタ6 (TIMx_CCR6)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1165

RM0438 Rev 8

33/2187
54

コンテンツ

RM0438

33.4.28 TIM1 オプションレジスタ 2 (TIM1_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1165 33.4.29 TIM1 オプションレジスタ 3 (TIM1_OR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1167 33.4.30 TIM8 オプションレジスタ 2 (TIM8_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1168 33.4.31 TIM8 オプションレジスタ 3 (TIM8_OR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1170 33.4.32 TIM1 レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1172 33.4.33 TIM8 レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1174

汎用タイマー（TIM2/TIM3/TIM4/TIM5） . . . . . . . . . . . . . . . . . . 1177

34.1 TIM2/TIM3/TIM4/TIM5 の概要 . ...

34.2 TIM2/TIM3/TIM4/TIM5 の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1177

34.3 TIM2/TIM3/TIM4/TIM5 の機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1179

34.3.1 時間基準単位 . ...

34.3.2 カウンタモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1181

34.3.3 クロックの選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1191

34.3.4 チャンネルのキャプチャ/比較 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1195

34.3.5 入力キャプチャモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1197

34.3.6 PWM入力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1198

34.3.7 強制出力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1199

34.3.8 出力比較モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1200

34.3.9 PWM モード . ...1201

34.3.10 非対称 PWM モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1204

34.3.11 複合 PWM モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1205

34.3.12 外部イベントによるOCxREF信号のクリア . . . . . . . . . . . . . . . 1206

34.3.13 ワンパルスモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1208

34.3.14 再トリガ可能な1209パルスモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . XNUMX

34.3.15 エンコーダインターフェースモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1210

34.3.16 UIF ビットの再マッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1212

34.3.17 タイマー入力 XOR 関数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1212

34.3.18 タイマーと外部トリガー同期 . . . . . . . . . . . . . . . . . . . . . . . 1213

34.3.19 タイマー同期 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1216

34.3.20 DMA バーストモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1221

34.3.21 デバッグモード . ...

34.4 TIM2/TIM3/TIM4/TIM5 レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1223

34.4.1 TIMx制御レジスタ1 (TIMx_CR1)(x = 2～5) . . . . . . . . . . . . . . . . . . . 1223

34.4.2 TIMx制御レジスタ2 (TIMx_CR2)(x = 2～5) . . . . . . . . . . . . . . . . . . . 1224

34.4.3 TIMxスレーブモード制御レジスタ（TIMx_SMCR）（x = 2～5） . . . . . . 1226

34.4.4 TIMx DMA/割り込み許可レジスタ（TIMx_DIER）（x = 2～5） . . . . . 1229

34/2187

RM0438 Rev 8

RM0438

コンテンツ

34.4.5 TIMxステータスレジスタ (TIMx_SR)(x = 2 ～ 5) . . . . . . . . . . . . . . . . . . . . . . . 1230 34.4.6 TIMxイベント生成レジスタ (TIMx_EGR)(x = 2 ～ 5) . . . . . . . . . . . 1231 34.4.7 TIMxキャプチャ/コンペアモードレジスタ1 (TIMx_CCMR1)(x = 2 ～ 5) . 1232 34.4.8 TIMxキャプチャ/コンペアモードレジスタ1[代替] (TIMx_CCMR1)
(x = 2 ～ 5) . ...
(x = 2 ～ 5) . ...
(TIMx_CCER)(x = 2 ～ 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1238 34.4.12 TIMx カウンタ (TIMx_CNT)(x = 2 ～ 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1239 34.4.13 TIMx カウンタ [代替] (TIMx_CNT)(x = 2 ～ 5) . . . . . . . . . . . . . . . . 1240 34.4.14 TIMx プリスケーラ (TIMx_PSC)(x = 2 ～ 5) . . . . . . . . . . . . . . . . . . . . . . . . . . 1240 34.4.15 TIMx 自動リロードレジスタ (TIMx_ARR)(x = 2 ～ 5) . . . . . . . . . . . . . . . 1241 34.4.16 TIMx キャプチャ/コンペアレジスタ 1 (TIMx_CCR1)(x = 2 ～ 5) . . . . . . . . 1241 34.4.17 TIMx キャプチャ/コンペアレジスタ 2 (TIMx_CCR2)(x = 2 ～ 5) . . . . . . . 1241 34.4.18 TIMx キャプチャ/コンペアレジスタ 3 (TIMx_CCR3)(x = 2 ～ 5) . . . . . . . 1242 34.4.19 TIMx キャプチャ/コンペアレジスタ 4 (TIMx_CCR4)(x = 2 ～ 5) . . . . . . . . 1242 34.4.20 TIMx DMA 制御レジスタ (TIMx_DCR)(x = 2 ～ 5) . . . . . . . . . . . . . 1243 34.4.21 フル転送の TIMx DMA アドレス (TIMx_DMAR)(x = 2 ～ 5) . . . . . . 1244 34.4.22 TIM2 オプションレジスタ 1 (TIM2_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1244 34.4.23 TIM3 オプションレジスタ 1 (TIM3_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1244 34.4.24 TIM2 オプションレジスタ 2 (TIM2_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 1245 34.4.25 TIM3 オプションレジスタ 2 (TIM3_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1245 34.4.26 TIMx レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1247

汎用タイマー（TIM15/TIM16/TIM17） . . . . . . . . . . . . . . . . . . . . 1250

35.1 TIM15/TIM16/TIM17 の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1250

35.2 TIM15 の主な特徴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1250

35.3 TIM16/TIM17 の主な特徴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1251

35.4 TIM15/TIM16/TIM17 の機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . 1254

35.4.1 時間基準単位 . ...

35.4.2 カウンタモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256

35.4.3 繰り返しカウンタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1260

35.4.4 35.4.5 35.4.6 35.4.7

クロック選択 . ... . 1261 PWM入力モード（TIM1263のみ）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1265

RM0438 Rev 8

35/2187
54

コンテンツ

RM0438

35.5

35.4.8 強制出力モード . ... . . . . . . . . . . . . . . . . . . . . . . 1267 35.4.9 複合 PWM モード (TIM1268 のみ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35.4.10 1269 相補出力とデッドタイム挿入 . . . . . . . . . . . . . . . . . . . 35.4.11 15 ブレーク機能の使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1270 35.4.12 双方向ブレーク入力 . ... . . . . . . . . . . . . . . . . . . . 1271 35.4.13 再トリガ可能な 1273 パルスモード (TIM35.4.14 のみ) . . . . . . . . . . . . . . . . . . . . . . 1278 35.4.15 UIF ビットの再マッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 1279 タイマー入力 XOR 機能 (TIM35.4.16 のみ) . . . . . . . . . . . . . . . . . . . . . . . . 1281 35.4.17 外部トリガー同期 (TIM15 のみ) . . . . . . . . . . . . . . . . . . . 1282 35.4.18 スレーブモード (リセット + トリガーモードの組み合わせ) . . . . . . . . . . . . . . . . . . . . . . . 1283 35.4.19 DMA バーストモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 1284 タイマー同期 (TIM35.4.20) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 1285 タイマー出力を他のタイマーのトリガーとして使用 (TIM35.4.21/TIM1287) . . . . . . . 35.4.22 1287 デバッグモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35.4.23
TIM15 レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1290
35.5.1 TIM15 制御レジスタ 1 (TIM15_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1290 35.5.2 TIM15 制御レジスタ 2 (TIM15_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1291 35.5.3 TIM15 スレーブモード制御レジスタ (TIM15_SMCR) . . . . . . . . . . . . . . 1293 35.5.4 TIM15 DMA/割り込み許可レジスタ (TIM15_DIER) . . . . . . . . . . . 1294 35.5.5 TIM15 ステータスレジスタ (TIM15_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1295 35.5.6 TIM15 イベント生成レジスタ (TIM15_EGR) . . . . . . . . . . . . . . . . . . . 1297 35.5.7 TIM15 キャプチャ/コンペアモードレジスタ 1 (TIM15_CCMR1) . . . . . . . 1298 35.5.8 TIM15 キャプチャ/コンペアモードレジスタ 1[代替] (TIM15_CCMR1) . . . 1299 35.5.9 TIM15 キャプチャ/コンペアイネーブルレジスタ (TIM15_CCER) . . . . . . . . . . 1302 35.5.10 TIM15 カウンタ (TIM15_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1305 35.5.11 TIM15 プリスケーラ (TIM15_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1305 35.5.12 TIM15 自動リロードレジスタ (TIM15_ARR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1305 35.5.13 TIM15 繰り返しカウンタレジスタ (TIM15_RCR) . . . . . . . . . . . . . . . . . . . . 1306 35.5.14 TIM15 キャプチャ/コンペアレジスタ 1 (TIM15_CCR1) . . . . . . . . . . . . . . . 1306 35.5.15 TIM15 キャプチャ/コンペアレジスタ 2 (TIM15_CCR2) . . . . . . . . . . . . . . . . 1307 35.5.16 TIM15 ブレークおよびデッドタイムレジスタ (TIM15_BDTR) . . . . . . . . . . . . . 1307 35.5.17 TIM15 DMA 制御レジスタ (TIM15_DCR) . . . . . . . . . . . . . . . . . . . . . 1310

36/2187

RM0438 Rev 8

RM0438

コンテンツ

35.6

35.5.18 完全転送の TIM15 DMA アドレス (TIM15_DMAR) . . . . . . . . . . . . . 1310 35.5.19 TIM15 オプションレジスタ 1 (TIM15_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1311 35.5.20 TIM15 オプションレジスタ 2 (TIM15_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1311 35.5.21 TIM15 レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1313
TIM16/TIM17 レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1316
35.6.1 TIMx 制御レジスタ 1 (TIMx_CR1)(x = 16 ～ 17) . . . . . . . . . . . . . . . 1316 35.6.2 TIMx 制御レジスタ 2 (TIMx_CR2)(x = 16 ～ 17) . . . . . . . . . . . . . . . . 1317 35.6.3 TIMx DMA/割り込み許可レジスタ (TIMx_DIER)(x = 16 ～ 17) . . . . 1318 35.6.4 TIMx ステータスレジスタ (TIMx_SR)(x = 16 ～ 17) . . . . . . . . . . . . . . . . . 1319 35.6.5 TIMxイベント生成レジスタ（TIMx_EGR）（x = 16～17）. . . . . . . . 1320 35.6.6 TIMxキャプチャ/コンペアモードレジスタ1
(TIMx_CCMR1)(x = 16 ～ 17) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1321 35.6.7 TIMx キャプチャ/コンペアモードレジスタ 1 [代替] (TIMx_CCMR1)(x = 16 ～ 17) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1322 35.6.8 TIMx キャプチャ/コンペアイネーブルレジスタ (TIMx_CCER)(x = 16 ～ 17) . 1324 35.6.9 TIMx カウンタ (TIMx_CNT)(x = 16 ～ 17) . . . . . . . . . . . . . . . . . . . . . . . . . . 1326 35.6.10 TIMx プリスケーラ (TIMx_PSC)(x = 16 ～ 17) . . . . . . . . . . . . . . . . . . . . . . . . 1327 35.6.11 TIMx 自動リロードレジスタ (TIMx_ARR)(x = 16 ～ 17) . . . . . . . . . . . . 1327 35.6.12 TIMx 繰り返しカウンタレジスタ (TIMx_RCR)(x = 16 ～ 17) . . . . . . . 1328 35.6.13 TIMx キャプチャ/コンペアレジスタ 1 (TIMx_CCR1)(x = 16 ～ 17) . . . . 1328 35.6.14 TIMx ブレークおよびデッドタイムレジスタ (TIMx_BDTR)(x = 16 ～ 17) . . . . 1329 35.6.15 TIMx DMA 制御レジスタ (TIMx_DCR)(x = 16 ～ 17) . . . . . . . . . . 1331 35.6.16 完全転送の TIMx DMA アドレス (TIMx_DMAR)(x = 16 ～ 17) . . . . 1332 35.6.17 TIM16 オプションレジスタ 1 (TIM16_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1332 35.6.18 TIM16 オプションレジスタ 2 (TIM16_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1333 35.6.19 TIM17 オプションレジスタ 1 (TIM17_OR1) . . . . 1334 TIM35.6.20 オプションレジスタ 17 (TIM2_OR17) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1335 TIM35.6.21/TIM16 レジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

基本タイマー (TIM6/TIM7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339

36.1 TIM6/TIM7 の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339

36.2 TIM6/TIM7 の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339

36.3 TIM6/TIM7 の機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1340

36.3.1 時間基準単位 . ...

36.3.2 カウントモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1342

36.3.3 UIF ビットの再マッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1345

36.3.4 クロックソース . ...

RM0438 Rev 8

37/2187
54

コンテンツ

RM0438

36.4

36.3.5 デバッグモード . ...
TIM6/TIM7 レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1346
36.4.1 TIMx 制御レジスタ 1 (TIMx_CR1)(x = 6 ～ 7) . . . . . . . . . . . . . . . . . . 1346 36.4.2 TIMx 制御レジスタ 2 (TIMx_CR2)(x = 6 ～ 7) . . . . . . . . . . . . . . . . . . 1348 36.4.3 TIMx DMA/割り込み許可レジスタ (TIMx_DIER)(x = 6 ～ 7) . . . . . . . 1348 36.4.4 TIMx ステータスレジスタ (TIMx_SR)(x = 6 ～ 7) . . . . . . . . . . . . . . . . . . . . . 1349 36.4.5 TIMx イベント生成レジスタ (TIMx_EGR)(x = 6 ～ 7) . . . . . . . . . . . 1349 36.4.6 TIMx カウンタ (TIMx_CNT)(x = 6 ～ 7) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1349 36.4.7 TIMx プリスケーラ (TIMx_PSC)(x = 6 ～ 7) . . . . . . . . . . . . . . . . . . . . . 1350 36.4.8 TIMx自動リロードレジスタ（TIMx_ARR)(x = 6 ～ 7) . . . . . . . . . . . . . . . . . . . 1350 36.4.9 TIMxレジスタマップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1351

低電力タイマー (LPTIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.1 LPTIM の概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.2 LPTIM の主な機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.3 LPTIM の実装 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.4 LPTIM 機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1353

37.4.1 LPTIM ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1353

37.4.2 LPTIMピンと内部信号 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1353

37.4.3 LPTIM入力とトリガーマッピング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1354

37.4.4 LPTIM リセットとクロック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1355

37.4.5 グリッチフィルター . ...

37.4.6 プリスケーラ . ...

37.4.7 トリガー・マルチプレクサ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1356

37.4.8 動作モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1357

37.4.9 タイムアウト機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359

37.4.10 波形生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359

37.4.11 レジスタの更新 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1360

37.4.12 カウンターモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1361

37.4.13 タイマーの有効化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1362

37.4.14 タイマーカウンタのリセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1362

37.4.15 エンコーダモード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1363

37.4.16 繰り返しカウンタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1364

37.4.17 デバッグモード . ...

37.5 LPTIM 低電力モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1366

37.6 LPTIM 割り込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1366

38/2187

RM0438 Rev 8

RM0438

コンテンツ

37.7

LPTIM レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1367
37.7.1 LPTIM 割り込みおよびステータスレジスタ (LPTIM_ISR) . . . . . . . . . . . . . . . . . . . 1367 37.7.2 LPTIM 割り込みクリアレジスタ (LPTIM_ICR) . . . . . . . . . . . . . . . . . . . . . . . . 1368 37.7.3 LPTIM 割り込み有効レジスタ (LPTIM_IER) . . . . . . . . . . . . . . . . . . . . . . . 1369 37.7.4 LPTIM 構成レジスタ (LPTIM_CFGR) . . . . . . . . . . . . . . . . . 1370 37.7.5 LPTIM制御レジスタ（LPTIM_CR） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1373 37.7.6 LPTIM比較r

ドキュメント / リソース

ST STM32L5シリーズ低消費電力で高いセキュリティを実現 [pdf] ユーザーガイド
RM0438、STM32L5シリーズ低消費電力で高いセキュリティを実現、STM32L5シリーズ低消費電力で高いセキュリティを実現、低消費電力、消費電力

参考文献

ユーザーマニュアル

STM32L5シリーズ低消費電力で高度なセキュリティを実現ユーザーガイド

STM32L5シリーズ低消費電力で高いセキュリティを実現

仕様:

製品情報:

製品使用方法:

メモリとバスアーキテクチャ:

TrustZone セキュリティアーキテクチャ:

メモリの構成:

組み込みSRAM:

フラッシュメモリオーバーview:

ブート構成：

システムセキュリティ：

よくある質問（FAQ）:

Q: レジスターリセットに関する情報はどこで入手できますか
値?

Q: TrustZone セキュリティアーキテクチャとは何ですか?

Q: ブート設定を構成するにはどうすればよいですか?

ドキュメント / リソース

参考文献

コメントを残す

返信をキャンセル

STM32L5シリーズ 低消費電力で高いセキュリティを実現

仕様:

製品情報:

製品使用方法:

メモリとバスアーキテクチャ:

TrustZone セキュリティ アーキテクチャ:

メモリの構成:

組み込みSRAM:

フラッシュメモリオーバーview:

ブート構成：

システムセキュリティ：

よくある質問（FAQ）:

Q: レジスターリセットに関する情報はどこで入手できますか 値?

Q: TrustZone セキュリティ アーキテクチャとは何ですか?

Q: ブート設定を構成するにはどうすればよいですか?

ドキュメント / リソース

参考文献

コメントを残す

返信をキャンセル

STM32L5シリーズ低消費電力で高いセキュリティを実現

TrustZone セキュリティアーキテクチャ:

Q: レジスターリセットに関する情報はどこで入手できますか
値?

Q: TrustZone セキュリティアーキテクチャとは何ですか?