Guia de l'usuari de la sèrie STM32L5, altament segura i amb baix consum d'energia

El manual de referència RM0438 proporciona informació detallada sobre
arquitectura de memòria i bus, arquitectura de seguretat TrustZone,
organització de la memòria, SRAM integrada, memòria flashview, bota
configuració i seguretat del sistema.

Instruccions d'ús del producte:

Arquitectura de memòria i bus:

L'arquitectura del sistema inclou bus C ràpid, bus C lent, bus S,
Bus DMA, bus DMA del controlador SDMMC i BusMatrix.

Arquitectura de seguretat de TrustZone:

Explica l'estat de seguretat per defecte de TrustZone i TrustZone.
classificació perifèrica.

Organització de la memòria:

Descriu el mapa de memòria, les adreces dels límits de registre i la
Organització de la SRAM integrada.

SRAM integrada:

Detalls de la comprovació de paritat SRAM2, protecció d'escriptura, protecció de lectura,
operacions d'esborrat.

Memòria flash acabadaview:

Proporciona un finalview de la memòria flash utilitzada al sistema.

Configuració d'arrencada:

Cobreix els paràmetres de configuració d'arrencada del sistema.

Seguretat del sistema:

Introducció a les mesures de seguretat del sistema.

Preguntes freqüents (FAQ):

P: On puc trobar informació sobre el restabliment del registre
valors?

A: Els valors de reinici del registre es detallen a la secció 1.3 del
manual.

P: Què és l'arquitectura de seguretat de TrustZone?

A: L'arquitectura de seguretat de TrustZone s'explica a la secció 2.2
del manual.

P: Com puc configurar els paràmetres d'arrencada?

A: Les instruccions per a la configuració d'arrencada es poden trobar a la secció 3
del manual.

View Fullscreen

Manual de referència RM0438
MCU de 32 bits basats en Arm® avançats de la sèrie STM5L32
Introducció
Aquest manual de referència està dirigit a desenvolupadors d'aplicacions. Proporciona informació completa sobre com utilitzar la memòria i els perifèrics dels microcontroladors STM32L552xx i STM32L562xx. Els STM32L552xx i STM32L562xx pertanyen a la línia de microcontroladors STM32L5x2 amb diferents mides de memòria, paquets i perifèrics. Per obtenir informació sobre comandes i característiques mecàniques i elèctriques del dispositiu, consulteu les fitxes tècniques corresponents. Per obtenir informació sobre el nucli Arm® Cortex®-M33, consulteu el manual de referència tècnica del Cortex®-M33. Els microprocessadors STM32L552xx i STM32L562xx inclouen tecnologia patentada d'última generació de ST.
Documents relacionats
· Manual de referència tècnica de Cortex®-M33 disponible a http://infocenter.arm.com · Fulls tècnics de STM32L552xx i STM32L562xx · Fulls d'errors de STM32L552xx i STM32L562xx

Juny 2025

RM0438 Rev. 8

1/2187

www.st.com

Continguts
Continguts

0438 RM

Convencions de documentació. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

1.1 Informació general . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

1.2 Llista d'abreviatures per a registres . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

1.3 Valor de restabliment del registre. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

1.4 Glossari . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

1.5 Disponibilitat de perifèrics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

Arquitectura de memòria i bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

2.1 Arquitectura del sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

2.1.1 Bus C ràpid. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

2.1.2 Bus C lent . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

2.1.3 Bus S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

2.1.4 Bus DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

2.1.5 Bus DMA del controlador SDMMC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

2.1.6 BusMatrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

2.2 Arquitectura de seguretat de TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

2.2.1 Estat de seguretat per defecte de TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

2.2.2 Classificació perifèrica de TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

2.3 Organització de la memòria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

2.3.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

2.3.2 Mapa de memòria i adreces de límit de registre. . . . . . . . . . . . . . . . . . . 87

2.4 SRAM integrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

2.4.1 Comprovació de paritat SRAM2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

2.4.2 Protecció contra escriptura de SRAM2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

2.4.3 Protecció de lectura de SRAM2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

2.4.4 Esborrar SRAM2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

2.5 Memòria flash superiorview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

Configuració d'arrencada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Seguretat del sistema. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

4.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

4.2 Característiques clau de seguretat. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

2/2187

RM0438 Rev. 8

0438 RM

Continguts

4.3 4.4 4.5 4.6
4.7 4.8
4.9 4.10 4.11 4.12 4.13

Instal·lació segura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 Arrencada segura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
4.4.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 4.4.2 Entrada d'arrencada única i BOOT_LOCK . . . . . . . . . . . . . . . . . . . . . . . . . . 102 4.4.3 Arrel immutable de confiança a la memòria flash del sistema . . . . . . . . . . . . . . . . . 102
Actualització segura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Aïllament de recursos mitjançant TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
4.6.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 4.6.2 Arquitectura de seguretat de TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 4.6.3 Extensió de seguretat Armv8-M de Cortex-M33 . . . . . . . . . . . . . . . . . . . . 104 4.6.4 Assignació de memòria i perifèrics mitjançant IDAU/SAU . . . . . . . . . . . . . . 104 4.6.5 Assignació de memòria i perifèrics mitjançant GTZC . . . . . . . . . . . . . . . . . 106 4.6.6 Gestió de la seguretat en perifèrics compatibles amb TrustZone . . . . . . . . . . . . . . . . 109 4.6.7 Activació de la seguretat de TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 4.6.8 Desactivació de la seguretat de TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Altres aïllaments de recursos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
4.7.1 Aïllament temporal mitjançant protecció segura de la pell (HDP) . . . . . . . . . . . . . 117
Execució segura. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
4.8.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 4.8.2 Unitat de protecció de memòria (MPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 4.8.3 Protecció contra escriptura de memòria flash integrada . . . . . . . . . . . . . . . . . . . . . . . 118 4.8.4 Tampdetecció i resposta... 118
Emmagatzematge segur. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
4.9.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 4.9.2 Identificador únic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Motors de criptografia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
4.10.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 4.10.2 Característiques dels motors criptogràfics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 4.10.3 Motor de desxifratge sobre la marxa (OTFDEC) . . . . . . . . . . . . . . . . . . . . . . . 122
Cicle de vida del producte. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
4.11.1 Gestió del cicle de vida amb protecció de lectura (RDP) . . . . . . . . . . . . . 124 4.11.2 Configuració recomanada dels bytes d'opció . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Depuració amb control d'accés. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
4.12.1 Protecció de depuració amb protecció de lectura (RDP) . . . . . . . . . . . . . . . . . 125
Protecció de la propietat intel·lectual del programari i desenvolupament col·laboratiu 126

RM0438 Rev. 8

3/2187
54

Continguts

0438 RM

4.13.1
4.13.2 4.13.3

Protecció de la propietat intel·lectual del programari amb protecció de lectura (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Protecció de la propietat intel·lectual del programari amb OTFDEC . . . . . . . . . . . . 127
Altres proteccions de la propietat intel·lectual del programari . . . . . . . . . . . . . . . . . . 129

Controlador global TrustZone® (GTZC) . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.1 Introducció a la GTZC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.2 Característiques principals de la GTZC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.2.1 Arquitectura del sistema GTZC TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

5.3 Descripció funcional de GTZC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

5.3.1 Diagrama de blocs de GTZC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

5.3.2 Definició d'accés il·legal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

5.3.3 Controlador de seguretat TrustZone (TZSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

5.3.4 Controlador de protecció de memòria basat en blocs (MPCBB) . . . . . . . . . . . . . . 134

5.3.5 Controlador d'accés il·legal de TrustZone (TZIC) . . . . . . . . . . . . . . . . . . . . . . . 135

5.3.6 Estat d'encesa/reinici . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

5.3.7 Sol·licituds DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

5.4 Esdeveniments de la GTZC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

5.5 Registres GTZC_TZSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

5.5.1 Registre de control GTZC_TZSC (GTZC_TZSC_CR) . . . . . . . . . . . . . . . . 136

5.5.2

Registre de configuració segura GTZC_TZSC 1 (GTZC_TZSC_SECCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

5.5.3

Registre de configuració segura GTZC_TZSC 2 (GTZC_TZSC_SECCFGR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.5.4

Registre de configuració de privilegis GTZC_TZSC 1 (GTZC_TZSC_PRIVCFGR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

5.5.5

Registre de configuració de privilegis GTZC_TZSC 2 (GTZC_TZSC_PRIVCFGR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

5.5.6

GTZC_TZSC memòria externa x registre de marca d'aigua no segur 1 (GTZC_TZSC_MPCWMxANSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

5.5.7

Memòria externa GTZC_TZSC x registre de marca d'aigua no segur 2 (GTZC_TZSC_MPCWMxBNSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

5.5.8 Mapa de registres GTZC_TZSC i reinici de valors. . . . . . . . . . . . . . . . . . . . . 148

5.6 Registres GTZC_MPCBB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

5.6.1 Registre de control GTZC_MPCBBx (GTZC_MPCBBx_CR) (x = 1 a 2). 150

5.6.2 Registre de bloqueig GTZC_MPCBB1 1(GTZC_MPCBB1_LCKVTR1) . . . . . . 151

5.6.3

Registre de bloqueig GTZC_MPCBB2 1 (GTZC_MPCBB2_LCKVTR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

4/2187

RM0438 Rev. 8

0438 RM

Continguts

5.6.4

Registre vectorial GTZC_MPCBBx y (GTZC_MPCBBx_VCTRy) (x = 1 a 2) . . . . . . . . . . . . . . . . . . . . . . . . 152

5.6.5 Mapa de registres GTZC_MPCBB1 i reinici de valors. . . . . . . . . . . . . . . . . . 153

5.6.6 Mapa de registres GTZC_MPCBB2 i reinici de valors. . . . . . . . . . . . . . . . . . 153

5.7 Registres GTZC_TZIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

5.7.1 Registre d'habilitació d'interrupció GTZC_TZIC 1 (GTZC_TZIC_IER1) . . . . . . . 154

5.7.2 Registre d'habilitació d'interrupció GTZC_TZIC 2 (GTZC_TZIC_IER2) . . . . . . . 157

5.7.3 Registre d'habilitació d'interrupció GTZC_TZIC 3 (GTZC_TZIC_IER3) . . . . . . . 159

5.7.4 Registre d'estat GTZC_TZIC 1 (GTZC_TZIC_SR1) . . . . . . . . . . . . . . . 160

5.7.5 Registre d'estat GTZC_TZIC 2 (GTZC_TZIC_SR2) . . . . . . . . . . . . . . . 163

5.7.6 Registre d'estat GTZC_TZIC 3 (GTZC_TZIC_SR3) . . . . . . . . . . . . . . . 165

5.7.7 Esborra el registre 1 del senyalador GTZC_TZIC (GTZC_TZIC_FCR1) . . . . . . . . . . . . 166

5.7.8 Esborra el registre 2 del senyalador GTZC_TZIC (GTZC_TZIC_FCR2) . . . . . . . . . . . . 169

5.7.9 Esborra el registre 3 del senyalador GTZC_TZIC (GTZC_TZIC_FCR3) . . . . . . . . . . . . 171

5.7.10 Mapa de registres GTZC_TZIC i reinici de valors. . . . . . . . . . . . . . . . . . . . . . 172

Memòria flash integrada (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

6.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

6.2 Característiques principals de FLASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

6.3 Descripció funcional de la memòria flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

6.3.1 Organització de la memòria flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

6.3.2 Correcció del codi d'error (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

6.3.3 Latència d'accés de lectura. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

6.3.4 Baix voltagvaig llegir . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180

6.3.5 Operacions de flasheig i esborrat de programes. . . . . . . . . . . . . . . . . . . . . . . . . . . . 180

6.3.6 Seqüències d'esborrat de la memòria flash principal. . . . . . . . . . . . . . . . . . . . . . . . . . . 182

6.3.7 Seqüències de programació de la memòria flash principal . . . . . . . . . . . . . . . . . . . . 185

6.3.8 Indicadors d'errors de flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186

6.3.9

Lectura mentre escriu (RWW) només disponible en mode de doble banc (DBANK = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

6.4 Bytes d'opció de memòria flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

6.4.1 Descripció dels bytes d'opció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

6.4.2 Programació de bytes d'opció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

6.5 Proteccions de seguretat i privilegis de Flash TrustZone . . . . . . . . . . . . . . . . . 193

6.5.1 Protecció de seguretat de TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

6.5.2 Protecció segura d'àrea basada en marques d'aigua . . . . . . . . . . . . . . . . . . . . . . . . 195

6.5.3 Protecció segura de la pell (HDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

RM0438 Rev. 8

5/2187
54

Continguts

0438 RM

6.5.4 Protecció d'àrea basada en blocs segura (SECBB) . . . . . . . . . . . . . . . . . . 196 6.5.5 Forçar l'arrencada des d'una adreça de memòria segura . . . . . . . . . . . . . . . . . . . . 197 6.5.6 Estat de l'atribut de seguretat del flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 6.5.7 El flash registra els modes privilegiats i no privilegiats . . . . . . . . . . . . . . . 198
6.6 Memòria segura del sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
6.6.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 6.6.2 L'RSS assigna recursos al carregador d'arrencada . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 6.6.3 Funcions RSSLIB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
6.7 Protecció de la memòria FLASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
6.7.1 Protecció contra escriptura (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 6.7.2 Protecció de lectura (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
6.8 Interrupcions FLASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212 6.9 Registres FLASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
6.9.1 Registre de control d'accés a la memòria flaix (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 213 6.9.2 Registre de clau d'apagada de la memòria flaix (FLASH_PDKEYR) . . . . . . . . . . . . . . 214 6.9.3 Registre de clau flaix no segura (FLASH_NSKEYR) . . . . . . . . . . . . . . . 215 6.9.4 Registre de clau segura flaix (FLASH_SECKEYR) . . . . . . . . . . . . . . . . 215 6.9.5 Registre de clau d'opció flaix (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . . 216 6.9.6 Flash de baix volumtagRegistre de clau e (FLASH_LVEKEYR) . . . . . . . . . . . . . . 216 6.9.7 Registre d'estat del flaix (FLASH_NSSR) . . . . . . . . . . . . . . . . . . . . . . . . . . 217 6.9.8 Registre d'estat del flaix (FLASH_SECSR) . . . . . . . . . . . . . . . . . . . . . . . . 218 6.9.9 Registre de control no segur del flaix (FLASH_NSCR) . . . . . . . . . . . . . . . 220 6.9.10 Registre de control segur de la memòria flaix (FLASH_SECCR) . . . . . . . . . . . . . . . . 222 6.9.11 Registre ECC de la memòria flaix (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 223 6.9.12 Registre d'opcions de la memòria flaix (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . 225 6.9.13 Registre d'adreça d'arrencada no segura 0 de la memòria flash (FLASH_NSBOOTADD0R) 227 6.9.14 Registre d'adreça d'arrencada no segura 1 de la memòria flash (FLASH_NSBOOTADD1R) 228 6.9.15 Registre d'adreça d'arrencada segura 0 de la memòria flash (FLASH_SECBOOTADD0R) . . 228 6.9.16 Registre watermak1 segur del banc flash 1 (FLASH_SECWM1R1) . . . . 229 6.9.17 Registre watermak1 segur del flash 2 (FLASH_SECWM1R2) . . . . . . . . 230 6.9.18 Registre d'adreça de l'àrea A de la memòria flash WPR1 (FLASH_WRP1AR) . . . . . . . . . 231 6.9.19 Registre d'adreces de l'àrea B de la memòria flash WPR1 (FLASH_WRP1BR) . . . . . . . . . 232 6.9.20 Registre segur watermak2 de la memòria flash (FLASH_SECWM2R1) . . . . . . . . . . 233 6.9.21 Registre segur watermak2 de la memòria flash 2 (FLASH_SECWM2R2) . . . . . . . . 234 6.9.22 Registre d'adreces de l'àrea A de la memòria flash WPR2 (FLASH_WRP2AR) . . . . . . . . . 235 6.9.23 Registre d'adreces de l'àrea B de la memòria flash WPR2 (FLASH_WRP2BR) . . . . . . . . . 236

6/2187

RM0438 Rev. 8

0438 RM

Continguts

6.9.24
6.9.25
6.9.26 6.9.27 6.9.28

Registre del banc 1 basat en blocs segurs FLASH (FLASH_SECBB1Rx) (on x=1..4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
Registre del banc 2 basat en blocs segurs FLASH (FLASH_SECBB2Rx) (on x=1..4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
Registre de control HDP segur FLASH (FLASH_SECHDPCR) . . . . . . . . 238
Registre de configuració de privilegis FLASH (FLASH_PRIVCFGR) . . . . . . . 238
Mapa de registres FLASH i reinici de valors. . . . . . . . . . . . . . . . . . . . . . . . . . 239

Memòria cau d'instruccions (ICACHE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

7.1 Introducció a ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

7.2 Característiques principals d'ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

7.3 Implementació d'ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243

7.4 Descripció funcional de ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243

7.4.1 Diagrama de blocs de l'ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244

7.4.2 Reinici de l'ICACHE i rellotges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244

7.4.3 ICACHE TAG memòria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245

7.4.4 ICACHE de mapatge directe (memòria cau unidireccional) . . . . . . . . . . . . . . . . . . . . . . . . . 1

7.4.5 Habilitació d'ICACHE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

7.4.6 Trànsit emmagatzemable i no emmagatzemable a la memòria cau . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

7.4.7 Remapatge d'adreces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248

7.4.8 Accessos que es poden emmagatzemar a la memòria cau . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

7.4.9 Memòria cau de doble mestre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

7.4.10 Seguretat ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

7.4.11 Manteniment de l'ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251

7.4.12 Monitorització del rendiment de l'ICACHE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

7.4.13 Arrencada ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

7.5 Modes de baix consum d'ICACHE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

7.6 Gestió d'errors i interrupcions de l'ICACHE . . . . . . . . . . . . . . . . . . . . . . . . 253

7.7 Registres ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253

7.7.1 Registre de control ICACHE (ICACHE_CR) . . . . . . . . . . . . . . . . . . . . . . . 253

7.7.2 Registre d'estat ICACHE (ICACHE_SR) . . . . . . . . . . . . . . . . . . . . . . . . 254

7.7.3 Registre d'habilitació d'interrupcions ICACHE (ICACHE_IER) . . . . . . . . . . . . . . . . 255

7.7.4 Esborrar el registre del senyalador ICACHE (ICACHE_FCR) . . . . . . . . . . . . . . . . . . . . 255

7.7.5 Registre del monitor de hits ICACHE (ICACHE_HMONR) . . . . . . . . . . . . . . . . 256

7.7.6 Registre de monitorització de fallades ICACHE (ICACHE_MMONR) . . . . . . . . . . . . . . 256

7.7.7 Registre de configuració de la regió x d'ICACHE (ICACHE_CRRx) . . . . . . . . . 256

7.7.8 Mapa de registres de l'ICACHE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258

RM0438 Rev. 8

7/2187
54

Continguts

0438 RM

Control de potència (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

8.1 Fonts d'alimentació i dominis de subministrament . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259

8.1.1 Alimentació de perifèrics analògics independents. . . . . . . . . . . . . . . . . . . . . . . . . . . 264

8.1.2 Carril de subministrament d'E/S independent. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

8.1.3 Alimentació de transceptors USB independents. . . . . . . . . . . . . . . . . . . . . . . . . . . . 264

8.1.4 Domini de còpia de seguretat de la bateria. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

8.2 Volum de subministrament del sistematagReglament electrònic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266

8.2.1 voltagregulador electrònic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266

8.2.2 Convertidor reductor SMPS integrat. . . . . . . . . . . . . . . . . . . . . . . . . . 267

8.2.3 Esquema d'alimentació del convertidor reductor SMPS. . . . . . . . . . . . . . . . 268

8.2.4 Convertidor reductor SMPS versus mode de baixa potència. . . . . . . . . . . . . . . 269

8.2.5 Volum dinàmictaggestió de l'escalat electrònic. . . . . . . . . . . . . . . . . . . . . . . . . 270

8.2.6 Domini VDD12 i SMPS extern . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271

8.3 Supervisió de la font d'alimentació . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273

8.3.1

Reinici d'engegada (POR) / reinici per apagada (PDR) / reinici per caiguda de tensió (BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273

8.3.2 Volum programabletagdetector electrònic (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 274

8.3.3 Volum perifèrictage monitorització (PVM) . . . . . . . . . . . . . . . . . . . . . . . . . . 275

8.3.4 Volum superiortagmonitorització del llindar electrònic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276

8.3.5 Monitorització del llindar de temperatura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276

8.4 Gestió d'energia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277

8.4.1 Modes d'energia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277

8.4.2 Mode d'execució . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

8.4.3 Mode de funcionament de baix consum (funcionament LP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283

8.4.4 Modes de baix consum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284

8.4.5 Mode de repòs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285

8.4.6 Mode de repòs de baix consum (repòs LP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286

8.4.7 Mode d'aturada 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287

8.4.8 Mode d'aturada 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289

8.4.9 Mode d'aturada 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290

8.4.10 Mode d'espera . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292

8.4.11 Mode d'apagada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295

8.4.12 Activació automàtica des d'un mode de baix consum. . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

8.5 Seguretat de PWR TrustZone . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296

8.5.1 Modes privilegiats i no privilegiats de PWR . . . . . . . . . . . . . . . . . . . . . . . . 298

8.6 Registres PWR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298

8/2187

RM0438 Rev. 8

0438 RM

Continguts

8.6.1 8.6.2 8.6.3 8.6.4 8.6.5 8.6.6 8.6.7 8.6.8 8.6.9 8.6.10 8.6.11 8.6.12 8.6.13 8.6.14 8.6.15 8.6.16 8.6.17 8.6.18 8.6.19 8.6.20 8.6.21 8.6.22 8.6.23 8.6.24 8.6.25 8.6.26

Registre de control de potència 1 (PWR_CR1) . . . . . . . . . . . . . . . . . . . . . . . . 299 Registre de control de potència 2 (PWR_CR2) . . . . . . . . . . . . . . . . . . . . . . . . 300 Registre de control de potència 3 (PWR_CR3) . . . . . . . . . . . . . . . . . . . . . . . 301 Registre de control de potència 4 (PWR_CR4) . . . . . . . . . . . . . . . . . . . . . . . 303 Registre d'estat d'alimentació 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 304 Registre d'estat d'alimentació 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . 306 Registre d'esborrat de l'estat d'alimentació (PWR_SCR) . . . . . . . . . . . . . . . . . . . . 307 Registre de control de pull-up del port d'alimentació A (PWR_PUCRA) . . . . . . . . . . . . . 308 Registre de control desplegable del port d'alimentació A (PWR_PDCRA) . . . . . . . . . . 308 Registre de control desplegable del port d'alimentació B (PWR_PUCRB) . . . . . . . . . . . . 309 Registre de control desplegable del port d'alimentació B (PWR_PDCRB) . . . . . . . . . 310 Registre de control desplegable del port d'alimentació C (PWR_PUCRC) . . . . . . . . . . . 310 Registre de control desplegable del port d'alimentació C (PWR_PDCRC) . . . . . . . . . . 311 Registre de control desplegable del port d'alimentació D (PWR_PUCRD) . . . . . . . . . . . . 311 Registre de control desplegable del port d'alimentació D (PWR_PDCRD) . . . . . . . . . . 312 Registre de control desplegable del port d'alimentació E (PWR_PUCRE) . . . . . . . . . . . . . 313 Registre de control desplegable del port d'alimentació E (PWR_PDCRE) . . . . . . . . . . 313 Registre de control desplegable del port d'alimentació F (PWR_PUCRF) . . . . . . . . . . . . 314 Registre de control desplegable del port d'alimentació F (PWR_PDCRF) . . . . . . . . . . 314 Registre de control de desplegament del port d'alimentació G (PWR_PUCRG) . . . . . . . . . . . . 315 Registre de control desplegable del port d'alimentació G (PWR_PDCRG) . . . . . . . . . . 316 Registre de control de desplegament del port d'alimentació H (PWR_PUCRH) . . . . . . . . . . . 316 Registre de control desplegable del port d'alimentació H (PWR_PDCRH) . . . . . . . . . . 317 Registre de configuració segura d'alimentació (PWR_SECCFGR) . . . . . . . . . . . 317 Registre de configuració de privilegis d'alimentació (PWR_PRIVCFGR) . . . . . . . . . 319 Mapa del registre PWR i reinici dels valors. . . . . . . . . . . . . . . . . . . . . . . . . . . . 320

Reinici i control del rellotge (RCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

9.1 Restableix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

9.1.1 Restabliment de l'alimentació . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

9.1.2 Restabliment del sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

9.1.3 Restabliment del domini de còpia de seguretat. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325

9.2 Pins RCC i senyals interns . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325

9.3 Rellotges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325

9.3.1 Rellotge HSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329

9.3.2 Rellotge HSI16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 330

9.3.3 Rellotge MSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331

RM0438 Rev. 8

9/2187
54

Continguts

0438 RM

9.3.4 Rellotge HSI48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332 9.3.5 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332 9.3.6 Rellotge LSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333 9.3.7 Rellotge del sistema LSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333 9.3.8 Rellotge LSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334 9.3.9 Selecció del rellotge del sistema (SYSCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334 9.3.10 Freqüència de la font del rellotge en funció del volumtagEscalat electrònic . . . . . . . . . . . . . . . . . . 335 9.3.11 Sistema de seguretat del rellotge (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335 9.3.12 Sistema de seguretat del rellotge a l'LSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335 9.3.13 Rellotge ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336 9.3.14 Rellotge RTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336 9.3.15 Rellotge temporitzador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336 9.3.16 Rellotge de vigilància . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337 9.3.17 Capacitat de rellotge de sortida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337 9.3.18 Mesura del rellotge intern/extern amb TIM15/TIM16/TIM17 . . . . . 337 9.3.19 Registres d'habilitació del rellotge perifèric
(RCC_AHBxENR, RCC_APBxENRy) . . . . . . . . . . . . . . . . . . . . . . . . . 340
9.4 Modes de baix consum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340 9.5 Seguretat RCC TrustZone® . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341 9.6 Mode privilegiat i sense privilegis RCC . . . . . . . . . . . . . . . . . . . . . . . . . . 343 9.7 Interrupcions RCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343 9.8 Registres RCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 345
9.8.1 Registre de control de rellotge RCC (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . 345 9.8.2 Registre de calibratge de fonts de rellotge internes RCC (RCC_ICSCR) . . . . . . 348 9.8.3 Registre de configuració del rellotge RCC (RCC_CFGR) . . . . . . . . . . . . . . . . 349 9.8.4 Registre de configuració PLL RCC (RCC_PLLCFGR) . . . . . . . . . . . . . . . 352 9.8.5 Registre de configuració PLLSAI1 RCC (RCC_PLLSAI1CFGR) . . . . . . . 355 9.8.6 Registre de configuració RCC PLLSAI2 (RCC_PLLSAI2CFGR) . . . . . . . 358 9.8.7 Registre d'habilitació d'interrupció de rellotge RCC (RCC_CIER) . . . . . . . . . . . . . . . 360 9.8.8 Registre de senyalització d'interrupció de rellotge RCC (RCC_CIFR) . . . . . . . . . . . . . . . . . . 361 9.8.9 Registre d'esborrat d'interrupció de rellotge RCC (RCC_CICR) . . . . . . . . . . . . . . . . . 363 9.8.10 Registre de reinici perifèric RCC AHB1 (RCC_AHB1RSTR) . . . . . . . . . . 364 9.8.11 Registre de reinici perifèric RCC AHB2 (RCC_AHB2RSTR) . . . . . . . . . . 365 9.8.12 Registre de reinici perifèric RCC AHB3 (RCC_AHB3RSTR) . . . . . . . . . . 367 9.8.13 Registre de reinici perifèric RCC APB1 1 (RCC_APB1RSTR1) . . . . . . . . 368 9.8.14 Registre de reinici perifèric RCC APB1 2 (RCC_APB1RSTR2) . . . . . . . . 370 9.8.15 Registre de reinici perifèric RCC APB2 (RCC_APB2RSTR) . . . . . . . . . . 371

10/2187

RM0438 Rev. 8

0438 RM

Continguts

9.8.16 9.8.17 9.8.18 9.8.19 9.8.20 9.8.21 9.8.22
9.8.23
9.8.24
9.8.25
9.8.26
9.8.27
9.8.28
9.8.29 9.8.30 9.8.31 9.8.32
9.8.33 9.8.34 9.8.35 9.8.36 9.8.37 9.8.38 9.8.39 9.8.40 9.8.41 9.8.42

Registre d'habilitació del rellotge perifèric RCC AHB1 (RCC_AHB1ENR) . . . . . 373 Registre d'habilitació del rellotge perifèric RCC AHB2 (RCC_AHB2ENR) . . . . . 374 Registre d'habilitació del rellotge perifèric RCC AHB3 (RCC_AHB3ENR) . . . . . . 376
Registre d'habilitació del rellotge perifèric RCC APB1 1 (RCC_APB1ENR1) . . . 377 Registre d'habilitació del rellotge perifèric RCC APB1 2 (RCC_APB1ENR2) . . . 379
Registre d'habilitació del rellotge perifèric RCC APB2 (RCC_APB2ENR) . . . . . 381 Registre d'habilitació dels rellotges perifèrics RCC AHB1 en els modes de repòs i aturada (RCC_AHB1SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382 Registre d'habilitació dels rellotges perifèrics RCC AHB2 en els modes de repòs i aturada (RCC_AHB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
Els rellotges perifèrics RCC AHB3 s'habiliten en el registre dels modes de repòs i aturada (RCC_AHB3SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386 Els rellotges perifèrics RCC APB1 s'habiliten en el registre 1 dels modes de repòs i aturada (RCC_APB1SMENR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 387 Els rellotges perifèrics RCC APB1 s'habiliten en el registre 2 dels modes de repòs i aturada (RCC_APB1SMENR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390
Els rellotges perifèrics RCC APB2 s'habiliten en el registre dels modes de repòs i aturada (RCC_APB2SMENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 391 Registre de configuració de rellotge independent dels perifèrics RCC 1 (RCC_CCIPR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393 Registre de control de domini de còpia de seguretat RCC (RCC_BDCR) . . . . . . . . . . . ... 395
Registre de control/estat RCC (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . 398 Registre RC de recuperació de rellotge RCC (RCC_CRRCR) . . . . . . . . . . . . . . . . 400 Registre de configuració de rellotge independent dels perifèrics RCC 2 (RCC_CCIPR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
Registre de configuració de retard OCTOSPI (RCC_DLYCFGR) . . . . . . . . . 402 Registre de configuració segura RCC (RCC_SECCFGR) . . . . . . . . . . . . 403 Registre d'estat segur RCC (RCC_SECSR) . . . . . . . . . . . . . . . . . . . 405
Registre d'estat de seguretat RCC AHB1 (RCC_AHB1SECSR) . . . . . . . . . . 407 Registre d'estat de seguretat RCC AHB2 (RCC_AHB2SECSR) . . . . . . . . . . 408 Registre d'estat de seguretat RCC AHB3 (RCC_AHB3SECSR) . . . . . . . . . . 410
Registre d'estat de seguretat 1 de l'RCC APB1 (RCC_APB1SECSR1) . . . . . . . 411 Registre d'estat de seguretat 1 de l'RCC APB2 (RCC_APB1SECSR2) . . . . . . . 414 Registre d'estat de seguretat 2 de l'RCC APB2 (RCC_APB415SECSR) . . . . . . . . . . XNUMX
Mapa de registre del RCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417

Sistema de recuperació de rellotge (CRS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

10.1 Introducció al CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

10.2 Característiques principals del CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

RM0438 Rev. 8

11/2187
54

Continguts

0438 RM

10.3 10.4
10.5 10.6 10.7

Implementació del CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424 Descripció funcional del CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425
10.4.1 Diagrama de blocs del CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425 10.4.2 Senyals interns del CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425 10.4.3 Entrada de sincronització . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426 10.4.4 Mesura de l'error de freqüència . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426 10.4.5 Avaluació de l'error de freqüència i retall automàtic . . . . . . . . . . . . . . . 427 10.4.6 Inicialització i configuració del CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428
CRS en modes de baix consum. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429 Interrupcions CRS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429 Registres CRS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429
10.7.1 Registre de control CRS (CRS_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429 10.7.2 Registre de configuració CRS (CRS_CFGR) . . . . . . . . . . . . . . . . . . . . . . 430 10.7.3 Registre d'interrupció i estat CRS (CRS_ISR) . . . . . . . . . . . . . . . . . . 431 10.7.4 Registre d'esborrat del senyalador d'interrupció CRS (CRS_ICR) . . . . . . . . . . . . . . . . . . . . 433 10.7.5 Mapa de registre CRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434

E/S d'ús general (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435

11.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435

11.2 Característiques principals de GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435

11.3 Descripció funcional de GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435

11.3.1 E/S d'ús general (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438

11.3.2 Multiplexor i mapatge de funcions alternatives de pins d'E/S. . . . . . . . . . . . . . . . 438

11.3.3 Registres de control de ports d'E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439

11.3.4 Registres de dades del port d'E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439

11.3.5 Tractament de dades d'E/S a nivell de bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439

11.3.6 Mecanisme de bloqueig de GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440

11.3.7 Entrada/sortida de funció alternativa d'E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440

11.3.8 Línies d'interrupció/activació externes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440

11.3.9 Configuració d'entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441

11.3.10 Configuració de la sortida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441

11.3.11 Configuració de funcions alternatives. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442

11.3.12 Configuració analògica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443

11.3.13 Ús dels pins de l'oscil·lador HSE o LSE com a GPIO. . . . . . . . . . . . . . . . . . 443

11.3.14 Ús dels pins GPIO al domini de subministrament RTC. . . . . . . . . . . . . . . . . . 443

11.3.15 Ús de PH3 com a GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444

12/2187

RM0438 Rev. 8

0438 RM

Continguts

11.4 11.5 11.6

Seguretat de TrustZone. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
Modes privilegiats i no privilegiats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
Registres GPIO... 446
11.6.1 Registre de mode de port GPIO (GPIOx_MODER) (x =A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
11.6.2 Registre de tipus de sortida del port GPIO (GPIOx_OTYPER) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
11.6.3 Registre de velocitat de sortida del port GPIO (GPIOx_OSPEEDR) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447
11.6.4 Registre pull-up/pull-down del port GPIO (GPIOx_PUPDR) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447
11.6.5 Registre de dades d'entrada del port GPIO (GPIOx_IDR) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
11.6.6 Registre de dades de sortida del port GPIO (GPIOx_ODR) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
11.6.7 Registre d'establiment/restabliment del bit de port GPIO (GPIOx_BSRR) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
11.6.8 Registre de bloqueig de configuració del port GPIO (GPIOx_LCKR) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 449
11.6.9 Registre baix de funció alternativa GPIO (GPIOx_AFRL) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 450
11.6.10 Registre alt de funció alternativa GPIO (GPIOx_AFRH) (x = A a H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451
11.6.11 Registre de reinici del bit de port GPIO (GPIOx_BRR) (x = A a H) . . . . . . . . . . . . . 452
11.6.12 Registre de configuració segura de GPIO (GPIOx_SECCFGR) (x = A a H). 452
11.6.13 Mapa de registres GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454

Controlador de configuració del sistema (SYSCFG) . . . . . . . . . . . . . . . . . . . . 456

12.1 Característiques principals de SYSCFG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 456

12.2 Seguretat i privilegis de SYSCFG TrustZone . . . . . . . . . . . . . . . . . . . . . . . . 456

12.3 Registres SYSCFG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 458

12.3.1 Registre de configuració segura SYSCFG (SYSCFG_SECCFGR) . . . . . 458

12.3.2 Registre de configuració SYSCFG 1 (SYSCFG_CFGR1) . . . . . . . . . . . . 459

12.3.3 Registre de màscara d'interrupció de la FPU (SYSCFG_FPUIMR) . . . . . . . . . . . . . . . . 461

12.3.4 Registre de bloqueig no segur de la CPU SYSCFG (SYSCFG_CNSLCKR) . . . . . 461

12.3.5 Registre de bloqueig segur de la CPU SYSCFG (SYSCFG_CSLOCKR) . . . . . . . . 462

12.3.6 Registre de configuració SYSCFG 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 463

12.3.7 Registre de control i estat SYSCFG SRAM2 (SYSCFG_SCSR) . . . . 464

12.3.8 Registre de clau SYSCFG SRAM2 (SYSCFG_SKR) . . . . . . . . . . . . . . . . 465

RM0438 Rev. 8

13/2187
54

Continguts

0438 RM

12.3.9 Registre de protecció contra escriptura SYSCFG SRAM2 (SYSCFG_SWPR) . . . . . . 465 12.3.10 Registre de protecció contra escriptura SYSCFG SRAM2 2 (SYSCFG_SWPR2) . . . 466 12.3.11 Registre d'ordres RSS SYSCFG (SYSCFG_RSSCMDR) . . . . . . . . . 466 12.3.12 Mapa de registres SYSCFG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467

Matriu d'interconnexió de perifèrics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469

13.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469

13.2 Resum de la connexió . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469

13.3 Detalls d'interconnexió. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470

13.3.1 Del temporitzador (TIM1/TIM2/TIM3/TIM4/TIM5/TIM8/TIM15/TIM16/TIM17) al temporitzador (TIM1/TIM2/TIM3/TIM4/TIM5/TIM8/TIM15) . . . . . . . . . . . . . . . . 470

13.3.2 Del temporitzador (TIM1/TIM2/TIM3/TIM4/TIM6/TIM8/TIM15) i EXTI a ADC (ADC1/ADC2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471

13.3.3 De l'ADC1/ADC2 al temporitzador (TIM1/TIM8) . . . . . . . . . . . . . . . . . . . . . . . . 471

13.3.4 Del temporitzador (TIM2/TIM4/TIM5/TIM6/TIM7/TIM8) i EXTI al DAC (DAC1/DAC2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472

13.3.5 Des del temporitzador (TIM1/TIM3/TIM4/TIM6/TIM7/TIM8/TIM16/LPTIM1) i EXTI a DFSDM1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472

13.3.6 De DFSDM1 al temporitzador (TIM1/TIM8/TIM15/TIM16/TIM17) . . . . . . . . . 473

13.3.7 Des de HSE, LSE, LSI, MSI, MCO, RTC al temporitzador (TIM2/TIM15/TIM16/TIM17) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473

13.3.8 Des de RTC, COMP1, COMP2 fins a temporitzador de baix consum (LPTIM1/LPTIM2/LPTIM3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474

13.3.9 Del temporitzador (TIM1/TIM2/TIM3/TIM8/TIM15) als comparadors (COMP1/COMP2) ... 474

13.3.10 De ADC (ADC1) a ADC (ADC2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 474

13.3.11 De l'USB al temporitzador (TIM2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475

13.3.12 De la font analògica interna al ADC (ADC1/ADC2) i OPAMP (OP)AMP1/OPAM2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475

13.3.13 De comparadors (COMP1/COMP2) a temporitzadors (TIM1/TIM2/TIM3/TIM8/TIM15/TIM16/TIM17) . . . . . . . . . . . . . . . . . . . 475

13.3.14 D'errors de sistema a temporitzadors (TIM1/TIM8/TIM15/TIM16/TIM17) . . . . 476

13.3.15 Dels temporitzadors (TIM16/TIM17) a IRTIM. . . . . . . . . . . . . . . . . . . . . . . . . . 476

13.3.16 De ADC (ADC1/ADC2) a DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . 477

Controladora d'accés directe a memòria (DMA) . . . . . . . . . . . . . . . . . . . . . . . . 478

14.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478

14.2 Característiques principals del DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478

14.3 Implementació de DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479

14/2187

RM0438 Rev. 8

0438 RM

Continguts

14.4
14.5 14.6

14.3.1 DMA1 i DMA2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479 14.3.2 Mapatge de sol·licituds DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479
Descripció funcional del DMA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480
14.4.1 Diagrama de blocs DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480 14.4.2 Pins DMA i senyals interns . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481 14.4.3 Transferències DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481 14.4.4 Arbitratge DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482 14.4.5 Canals DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483 14.4.6 Amplada, alineació i endianness de les dades DMA. . . . . . . . . . . . . . . . . . . . 488 14.4.7 Gestió d'errors DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 489
Interrupcions DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490 Registres DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490
14.6.1 Registre d'estat d'interrupció DMA (DMA_ISR) . . . . . . . . . . . . . . . . . . . . . . . 490 14.6.2 Registre d'esborrat del senyalador d'interrupció DMA (DMA_IFCR) . . . . . . . . . . . . . . . . . 494 14.6.3 Registre de configuració del canal DMA x (DMA_CCRx) . . . . . . . . . . . . . . 495 14.6.4 Registre de nombre de dades a transferir del canal DMA x (DMA_CNDTRx) . 500 14.6.5 Registre d'adreces perifèriques del canal DMA x (DMA_CPARx) . . . . . . . . 501 14.6.6 Registre d'adreces de memòria 0 del canal DMA x (DMA_CM0ARx) . . . . . . . 501 14.6.7 Registre d'adreces de memòria 1 del canal DMA x (DMA_CM1ARx) . . . . . . . 502 14.6.8 Mapa de registres DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 502

Multiplexor de sol·licituds DMA (DMAMUX) . . . . . . . . . . . . . . . . . . . . . . . . . 506

15.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 506

15.2 Característiques principals de DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

15.3 Implementació de DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

15.3.1 Instanciació de DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507

15.3.2 Mapeig DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 508

15.4 Descripció funcional de DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .511

15.4.1 Diagrama de blocs de DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 511

15.4.2 Senyals DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512

15.4.3 Canals DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512

15.4.4 Canals segurs/no segurs de DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . 513

15.4.5 Canals privilegiats / no privilegiats de DMAMUX . . . . . . . . . . . . . . . . . . . . 513

15.4.6 Multiplexor de línia de sol·licitud DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513

15.4.7 Generador de sol·licituds DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 516

15.5 Interrupcions DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 517

RM0438 Rev. 8

15/2187
54

Continguts

0438 RM

15.6

Registres DMAMUX... 519
15.6.1 Registre de configuració del canal x del multiplexor de línia de sol·licitud DMAMUX (DMAMUX_CxCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 519
15.6.2 Registre d'estat del canal d'interrupció del multiplexor de línia de sol·licitud DMAMUX (DMAMUX_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 520
15.6.3 Registre de senyalador d'esborrat del canal d'interrupció del multiplexor de línia de sol·licitud DMAMUX (DMAMUX_CCFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 520
15.6.4 Registre de configuració del canal x del generador de sol·licituds DMAMUX (DMAMUX_RGxCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521
15.6.5 Registre d'estat d'interrupció del generador de sol·licituds DMAMUX (DMAMUX_RGSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 522
15.6.6 Registre de senyalador d'esborrat d'interrupció del generador de sol·licituds DMAMUX (DMAMUX_RGCFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523
15.6.7 Mapa de registres DMAMUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524

Controlador d'interrupcions vectorials imbricat (NVIC) . . . . . . . . . . . . . . . . . . . . 528

16.1 Característiques principals de NVIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528

16.2 Registre de valor de calibratge SysTick . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528

16.3 Vectors d'interrupció i excepció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 529

Controlador d'interrupcions i esdeveniments estesos (EXTI) . . . . . . . . . . . . . . . . 533

17.1 Característiques principals d'EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533

17.2 Diagrama de blocs EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 534

17.2.1 Connexions EXTI entre perifèrics i CPU . . . . . . . . . . . . . . . . 535

17.2.2 Assignació d'interrupcions/esdeveniments EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535

17.3 Descripció funcional EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537

17.3.1 Despertació de l'entrada d'esdeveniments configurable EXTI . . . . . . . . . . . . . . . . . . . . . . . . . 537

17.3.2 Activació d'entrada directe d'esdeveniments EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539

17.3.3 Selecció EXTI mux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539

17.4 Comportament funcional EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540

17.5 Protecció d'esdeveniments EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

17.5.1 Protecció de seguretat EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

17.5.2 Protecció de privilegis EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542

17.6 Registres EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543

17.6.1 17.6.2 17.6.3 17.6.4

Registre de selecció de disparador ascendent EXTI (EXTI_RTSR1) . . . . . . . . . . . . . . 543 Registre de selecció de disparador caiguda EXTI (EXTI_FTSR1) . . . . . . . . . . . . . 544 Registre d'esdeveniments d'interrupció de programari EXTI (EXTI_SWIER1) . . . . . . . . . . . 545 Registre pendent de front ascendent EXTI (EXTI_RPR1) . . . . . . . . . . . . . . . . 546

16/2187

RM0438 Rev. 8

0438 RM

Continguts

17.6.5 Registre pendent de front descendent EXTI (EXTI_FPR1) . . . . . . . . . . . . . . . . 547 17.6.6 Registre de configuració de seguretat EXTI (EXTI_SECCFGR1) . . . . . . . . . . 548 17.6.7 Registre de configuració de privilegis EXTI (EXTI_PRIVCFGR1) . . . . . . . . . 549 17.6.8 Registre de selecció de disparador ascendent EXTI (EXTI_RTSR2) . . . . . . . . . . . . . . 549 17.6.9 Registre de selecció de disparador caiguda EXTI (EXTI_FTSR2) . . . . . . . . . . . . . 550 17.6.10 Registre d'esdeveniments d'interrupció de programari EXTI (EXTI_SWIER2) . . . . . . . . . . . 551 17.6.11 Registre pendent de front ascendent EXTI (EXTI_RPR2) . . . . . . . . . . . . . . . . 551 17.6.12 Registre pendent de caiguda EXTI (EXTI_FPR2) . . . . . . . . . . . . . . . . 552 17.6.13 Registre d'habilitació de seguretat EXTI (EXTI_SECCFGR2) . . . . . . . . . . . . . . . 553 17.6.14 Registre d'habilitació de privilegis EXTI (EXTI_PRIVCFGR2) . . . . . . . . . . . . . . 553 17.6.15 Registre de selecció d'interrupcions externes EXTI (EXTI_EXTICRn) . . . . . . . . 554 17.6.16 Registre de bloqueig EXTI (EXTI_LOCKR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 557 17.6.17 Activació de la CPU EXTI amb registre de màscara d'interrupció (EXTI_IMR1) . . . . . . . 557 17.6.18 Activació de la CPU EXTI amb registre de màscara d'esdeveniment (EXTI_EMR1) . . . . . . . . 558 17.6.19 Activació de la CPU EXTI amb registre de màscara d'interrupció (EXTI_IMR2) . . . . . . . 559 17.6.20 Activació de la CPU EXTI amb registre de màscara d'esdeveniment (EXTI_EMR2) . . . . . . . . 559 17.6.21 Mapa registre EXTI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 560

Unitat de càlcul de comprovació de redundància cíclica (CRC) . . . . . . . . . . . . . . . . 563

18.1 Introducció al CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

18.2 Característiques principals del CRC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

18.3 Descripció funcional del CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.3.1 Diagrama de blocs CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.3.2 Senyals interns CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.3.3 Operació CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

18.4 Registres CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566

18.4.1 18.4.2 18.4.3 18.4.4

Registre de dades CRC (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566 Registre de dades independent de CRC (CRC_IDR) . . . . . . . . . . . . . . . . . . . 566 Registre de control CRC (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567 Valor inicial de CRC (CRC_INIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568

18.4.5 Polinomi CRC (CRC_POL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568

18.4.6 Mapa de registres CRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 569

Controlador de memòria estàtica flexible (FSMC) . . . . . . . . . . . . . . . . . . . . . 570

19.1 Introducció a l'FMC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

19.2 Característiques principals de l'FMC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

RM0438 Rev. 8

17/2187
54

Continguts

0438 RM

19.3 19.4 19.5 19.6
19.7

Diagrama de blocs de l'FMC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 571 Interfície AHB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 571
19.4.1 Memòries i transaccions compatibles. . . . . . . . . . . . . . . . . . . . . . . . . 572
Assignació d'adreces de dispositius externs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573
19.5.1 Mapatge d'adreces NOR/PSRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573 19.5.2 Mapatge d'adreces de memòria flash NAND . . . . . . . . . . . . . . . . . . . . . . . . . 574
Controlador de memòria flash NOR/PSRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 575
19.6.1 Senyals d'interfície de memòria externa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 576 19.6.2 Memòries i transaccions compatibles . . . . . . . . . . . . . . . . . . . . . . . . . 578 19.6.3 Regles generals de sincronització . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580 19.6.4 Transaccions asíncrones del controlador NOR flash/PSRAM . . . . . . . . . . 580 19.6.5 Transaccions síncrones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 598 19.6.6 Registres del controlador NOR/PSRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605
Controladora de memòria flaix NAND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613
19.7.1 Senyals d'interfície de memòria externa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613 19.7.2 Memòries i transaccions compatibles amb la memòria flash NAND . . . . . . . . . . . . . . . . 614 19.7.3 Diagrames de temporització per a la memòria flash NAND . . . . . . . . . . . . . . . . . . . . . . . . 615 19.7.4 Operacions de la memòria flash NAND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615 19.7.5 Funcionalitat de preespera de la memòria flash NAND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616 19.7.6 Càlcul del codi de correcció d'errors (ECC)
a la memòria flash NAND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617 19.7.7 Registres de la controladora flash NAND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618 19.7.8 Mapa de registres FMC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624

Interfície Octo-SPI (OCTOSPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

20.1 Introducció a OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

20.2 Característiques principals d'OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

20.3 Implementació d'OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 627

20.4 Descripció funcional d'OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 628

20.4.1 Diagrama de blocs OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 628

20.4.2 Pins OCTOSPI i senyals interns . . . . . . . . . . . . . . . . . . . . . . . . . . . . 629

20.4.3 Interfície OCTOSPI per als modes de memòria. . . . . . . . . . . . . . . . . . . . . . . . . . 630

20.4.4 Protocol de comandaments regulars OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . 630

20.4.5 Interfície de senyal del protocol de comandes regulars OCTOSPI . . . . . . . . . . . . . . 634

20.4.6 Protocol HyperBus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 637

20.4.7 Característiques específiques. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 641

18/2187

RM0438 Rev. 8

0438 RM

Continguts

20.5 20.6 20.7

20.4.8 Introducció al mode de funcionament OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . 642 20.4.9 Mode indirecte OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642 20.4.10 Mode de sondeig d'estat automàtic OCTOSPI . . . . . . . . . . . . . . . . . . . . . . 644 20.4.11 Mode d'assignació de memòria OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . 645 20.4.12 Introducció a la configuració d'OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . 646 20.4.13 Configuració del sistema OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 646 20.4.14 Configuració del dispositiu OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 646 20.4.15 Configuració del mode de comandament normal d'OCTOSPI . . . . . . . . . . . . . . . . 649 20.4.16 Configuració del protocol OCTOSPI HyperBus . . . . . . . . . . . . . . . . . . . . . 651 20.4.17 Gestió d'errors OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 652 20.4.18 OCTOSPI OCUPAT i ABORTAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 653 20.4.19 Reconfiguració o desactivació d'OCTOSPI . . . . . . . . . . . . . . . . . . . . . . 653 20.4.20 Comportament NCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 653
Alineació d'adreça i número de dades. . . . . . . . . . . . . . . . . . . . . . . . . . . 655 OCTOSPI interromp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 656 registres OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657
20.7.1 Registre de control OCTOSPI (OCTOSPI_CR) . . . . . . . . . . . . . . . . . . . . . 657 20.7.2 Registre de configuració del dispositiu OCTOSPI 1 (OCTOSPI_DCR1) . . . . . . 659 20.7.3 Registre 2 de configuració del dispositiu OCTOSPI (OCTOSPI_DCR2) . . . . . . 661 20.7.4 Registre de configuració del dispositiu OCTOSPI 3 (OCTOSPI_DCR3) . . . . . . 662 20.7.5 Registre de configuració del dispositiu OCTOSPI 4 (OCTOSPI_DCR4) . . . . . . 662 20.7.6 Registre d'estat d'OCTOSPI (OCTOSPI_SR) . . . . . . . . . . . . . . . . . . . . . . 663 20.7.7 Registre d'eliminació de la bandera OCTOSPI (OCTOSPI_FCR) . . . . . . . . . . . . . . . . . . 664 20.7.8 Registre de longitud de dades OCTOSPI (OCTOSPI_DLR) . . . . . . . . . . . . . . . . 664 20.7.9 Registre d'adreces OCTOSPI (OCTOSPI_AR) . . . . . . . . . . . . . . . . . . . . 665 20.7.10 Registre de dades OCTOSPI (OCTOSPI_DR) . . . . . . . . . . . . . . . . . . . . . . . 665 20.7.11 Registre de màscara d'estat de votació OCTOSPI (OCTOSPI_PSMKR) . . . . . . . 666 20.7.12 Registre de coincidència d'estat de votació OCTOSPI (OCTOSPI_PSMAR) . . . . . . . 667 20.7.13 Registre d'interval de sondeig OCTOSPI (OCTOSPI_PIR) . . . . . . . . . . . . . . 667 20.7.14 Registre de configuració de comunicació OCTOSPI (OCTOSPI_CCR) . . 667 20.7.15 Registre de configuració de temporització OCTOSPI (OCTOSPI_TCR) . . . . . . . . . . 670 20.7.16 Registre d'instruccions OCTOSPI (OCTOSPI_IR) . . . . . . . . . . . . . . . . . . . 670 20.7.17 Registre de bytes alternatius OCTOSPI (OCTOSPI_ABR) . . . . . . . . . . . . . 671 20.7.18 Registre de temps d'espera de baixa potència OCTOSPI (OCTOSPI_LPTR) . . . . . . . . . . 671 20.7.19 Registre de configuració de comunicació encapsulada d'OCTOSPI
(OCTOSPI_WPCCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 672 20.7.20 Registre de configuració de temps d'embolcall d'OCTOSPI (OCTOSPI_WPTCR) . . 674

RM0438 Rev. 8

19/2187
54

Continguts

0438 RM

20.7.21 Registre d'instruccions d'embolcall OCTOSPI (OCTOSPI_WPIR) . . . . . . . . . . . . 674 20.7.22 OCTOSPI embolcalla el registre de bytes alternatius (OCTOSPI_WPABR) . . . . . . 675 20.7.23 Registre de configuració de comunicació d'escriptura OCTOSPI
(OCTOSPI_WCCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 675 20.7.24 Registre de configuració de temps d'escriptura OCTOSPI (OCTOSPI_WTCR) . . . . 677 20.7.25 Registre d'instruccions d'escriptura OCTOSPI (OCTOSPI_WIR) . . . . . . . . . . . . . 678 20.7.26 OCTOSPI escriviu registre de bytes alternatius (OCTOSPI_WABR) . . . . . . . 678 20.7.27 Registre de configuració de latència d'OCTOSPI HyperBus
(OCTOSPI_HLCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 679 20.7.28 mapa registre OCTOSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 679

Convertidors analògic-digitals (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683

21.1 Introducció a l'ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683

21.2 Característiques principals de l'ADC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684

21.3 Implementació de l'ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 685

21.4 Descripció funcional de l'ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686

21.4.1 Diagrama de blocs ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686

21.4.2 Pins ADC i senyals interns . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 687

21.4.3 Rellotges ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 688

21.4.4 Connectivitat ADC1/2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 690

21.4.5 Interfície AHB esclau . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692

21.4.6 Mode de desconnexió profunda de l'ADC (DEEPPWD) i volum de l'ADCtagregulador e (ADVREGEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 692

21.4.7 Canals d'entrada unidireccionals i diferencials . . . . . . . . . . . . . . . . . . . . . 693

21.4.8 Calibratge (ADCAL, ADCALDIF, ADC_CALFACT) . . . . . . . . . . . . . . . 693

21.4.9 Control ADC d'activació/desactivació (ADEN, ADDIS, ADRDY) . . . . . . . . . . . . . . . . . . . . 696

21.4.10 Restriccions en escriure els bits de control ADC. . . . . . . . . . . . . . . . . . . . 697

21.4.11 Selecció de canal (ADC_SQRy, ADC_JSQR) . . . . . . . . . . . . . . . . . . . 698

21.4.12 Programables per canalsamptemps de lectura (SMPR1, SMPR2) . . . . . 699

21.4.13 Mode de conversió única (CONT = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 699

21.4.14 Mode de conversió contínua (CONT = 1) . . . . . . . . . . . . . . . . . . . . . . 700

21.4.15 Inici de conversions (ADSTART, JADSTART) . . . . . . . . . . . . . . . . . . . 701

21.4.16 Tempsització ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 702

21.4.17 Aturar una conversió en curs (ADSTP, JADSTP) . . . . . . . . . . . . . . 702

21.4.18 Conversió en disparador extern i polaritat del disparador (EXTSEL, EXTEN, JEXTSEL, JEXTEN) . . . . . . . . . . . . . . . . . . . . . . . 704

21.4.19 Gestió de canals injectats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 706

21.4.20 Mode discontinu (DISCEN, DISCNUM, JDISCEN) . . . . . . . . . . . . 708

20/2187

RM0438 Rev. 8

0438 RM

Continguts

21.5 21.6 21.7

21.4.21 Cua de context per a conversions injectades. . . . . . . . . . . . . . . . . . . . . . . 709 21.4.22 Resolució programable (RES): mode de conversió ràpida. . . . . . . . . . . 717 21.4.23 Final de la conversió, final de sampfase ling (EOC, JEOC, EOSMP) . . 718 21.4.24 Final de la seqüència de conversió (EOS, JEOS) . . . . . . . . . . . . . . . . . . . . . . 718 21.4.25 Diagrames de temps example (modes simples/continus,
disparadors de maquinari/programari) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 719 21.4.26 Gestió de dades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 721 21.4.27 Gestió de conversions mitjançant el DFSDM . . . . . . . . . . . . . . . . . . . . . . . 726 21.4.28 Funcions dinàmiques de baix consum. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 727 21.4.29 Controlador de finestra analògic (AWD1EN, JAWD1EN, AWD1SGL,
AWD1CH, AWD2CH, AWD3CH, AWD_HTx, AWD_LTx, AWDx) . . . . . 732 21.4.30 Oversampler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 736 21.4.31 Modes ADC duals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 742 21.4.32 Sensor de temperatura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755 21.4.33 Monitorització del subministrament VBAT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 757 21.4.34 Monitorització del volum interntagreferència electrònica . . . . . . . . . . . . . . . . . . . . . . 758
ADC en mode de baix consum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 759 interrupcions ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 760 registres ADC (per a cada ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 761
21.7.1 Registre d'interrupció i estat de l'ADC (ADC_ISR) . . . . . . . . . . . . . . . . . . 761 21.7.2 Registre d'habilitació d'interrupció de l'ADC (ADC_IER) . . . . . . . . . . . . . . . . . . . . . . 763 21.7.3 Registre de control de l'ADC (ADC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 765 21.7.4 Registre de configuració de l'ADC (ADC_CFGR) . . . . . . . . . . . . . . . . . . . . . . . 768 21.7.5 Registre de configuració ADC 2 (ADC_CFGR2) . . . . . . . . . . . . . . . . . . 772 21.7.6 ADCampregistre de temps 1 (ADC_SMPR1) . . . . . . . . . . . . . . . . . . . 774 21.7.7 ADCampRegistre de temps 2 (ADC_SMPR2) . . . . . . . . . . . . . . . . . . . 775 21.7.8 Registre de llindar de vigilància ADC 1 (ADC_TR1) . . . . . . . . . . . . . . . . 776 21.7.9 Registre de llindar de vigilància ADC 2 (ADC_TR2) . . . . . . . . . . . . . . . . 776 21.7.10 Registre de llindar de vigilància ADC 3 (ADC_TR3) . . . . . . . . . . . . . . . . 777 21.7.11 Registre de seqüència regular ADC 1 (ADC_SQR1) . . . . . . . . . . . . . . . . 778 21.7.12 Registre de seqüència regular ADC 2 (ADC_SQR2) . . . . . . . . . . . . . . . . 779 21.7.13 Registre de seqüència regular ADC 3 (ADC_SQR3) . . . . . . . . . . . . . . . . 780 21.7.14 Registre de seqüència regular ADC 4 (ADC_SQR4) . . . . . . . . . . . . . . . . 781 21.7.15 Registre de dades regulars de l'ADC (ADC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . 781 21.7.16 Registre de seqüència injectada de l'ADC (ADC_JSQR) . . . . . . . . . . . . . . . . . 782 21.7.17 Registre y de desplaçament de l'ADC (ADC_OFRy) . . . . . . . . . . . . . . . . . . . . . . . . . . . 784 21.7.18 Registre de dades y del canal injectat de l'ADC (ADC_JDRy). . . . . . . . . . . . . . . . 785

RM0438 Rev. 8

21/2187
54

Continguts

0438 RM

21.8 21.9

21.7.19 Registre de configuració del watchdog analògic 2 de l'ADC (ADC_AWD2CR) . . . . 785 21.7.20 Registre de configuració del watchdog analògic 3 de l'ADC (ADC_AWD3CR) . . . . 786 21.7.21 Registre de selecció de mode diferencial de l'ADC (ADC_DIFSEL) . . . . . . . . . . 786 21.7.22 Factors de calibratge de l'ADC (ADC_CALFACT) . . . . . . . . . . . . . . . . . . . . . 787
Registres comuns d'ADC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 787
21.8.1 Registre d'estat comú de l'ADC (ADC_CSR) . . . . . . . . . . . . . . . . . . . . . 787 21.8.2 Registre de control comú de l'ADC (ADC_CCR) . . . . . . . . . . . . . . . . . . . . 789 21.8.3 Registre de dades regulars comú de l'ADC per al mode dual (ADC_CDR) . . . . . 792
Mapa de registres ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 792

Convertidor digital-analògic (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796

22.1 Introducció al DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796

22.2 Característiques principals del DAC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796

22.3 Implementació del DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 797

22.4 Descripció funcional del DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 798

22.4.1 Diagrama de blocs del DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 798

22.4.2 Habilitació del canal DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 799

22.4.3 Format de dades DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 799

22.4.4 Conversió DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 801

22.4.5 Volum de sortida DACtage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 801

22.4.6 Selecció del disparador DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 802

22.4.7 Sol·licituds DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 803

22.4.8 Generació de soroll . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 803

22.4.9 Generació d'ones triangulars . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 805

22.4.10 Modes de canal DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 806

22.4.11 Calibratge de la memòria intermèdia del canal DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 809

22.4.12 Modes de conversió de canal DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 810

22.4.13 Modes de conversió de canal DAC dual (si hi ha canals duals disponibles) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811

DAC de 22.5 en modes de baix consum. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815

22.6 Interrupcions DAC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

22.7 Registres DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

22.7.1 Registre de control DAC (DAC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

22.7.2 Registre de disparador de programari DAC (DAC_SWTRGR) . . . . . . . . . . . . . . . . . 820

22.7.3 Registre de retenció de dades de 1 bits alineat a la dreta del canal 12 DAC (DAC_DHR12R1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 820

22/2187

RM0438 Rev. 8

0438 RM

Continguts

22.7.4 Registre de retenció de dades de 1 bits alineat a l'esquerra del canal 12 DAC (DAC_DHR12L1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 821
22.7.5 Registre de retenció de dades de 1 bits alineat a la dreta del canal 8 DAC (DAC_DHR8R1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 821
22.7.6 Registre de retenció de dades de 2 bits alineat a la dreta del canal 12 del DAC (DAC_DHR12R2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 822
22.7.7 Registre de retenció de dades de 2 bits alineat a l'esquerra del canal 12 DAC (DAC_DHR12L2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 822
22.7.8 Registre de retenció de dades de 2 bits alineat a la dreta del canal 8 del DAC (DAC_DHR8R2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823
22.7.9 Registre de retenció de dades DAC dual de 12 bits alineat a la dreta (DAC_DHR12RD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823
22.7.10 Registre de retenció de dades de 12 bits alineat a l'esquerra de DAC dual (DAC_DHR12LD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 824
22.7.11 Registre de retenció de dades DAC dual de 8 bits alineat a la dreta (DAC_DHR8RD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 824
22.7.12 Registre de sortida de dades del canal DAC 1 (DAC_DOR1) . . . . . . . . . . . . . . . 825
22.7.13 Registre de sortida de dades del canal DAC 2 (DAC_DOR2) . . . . . . . . . . . . . . . 825
22.7.14 Registre d'estat del DAC (DAC_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 825
22.7.15 Registre de control de calibratge DAC (DAC_CCR) . . . . . . . . . . . . . . . . . . . 827
22.7.16 Registre de control del mode DAC (DAC_MCR) . . . . . . . . . . . . . . . . . . . . . . . 827
22.7.17 DAC canal 1 sample i mantén premuda la sampregistre de temps (DAC_SHSR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 829
22.7.18 DAC canal 2 sample i mantén premuda la sampregistre de temps (DAC_SHSR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 829
22.7.19 DACample i registre de temps de retenció (DAC_SHHR) . . . . . . . . . . . . . . . 829
22.7.20 DACample i mantenir premut el registre de temps d'actualització (DAC_SHRR) . . . . . . . . . 830
22.7.21 Mapa de registres DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 831

Voltagmemòria intermèdia de referència (VREFBUF) . . . . . . . . . . . . . . . . . . . . . . . . . . 833

23.1 Introducció a VREFBUF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833

23.2 Descripció funcional de VREFBUF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833

23.3 Retall VREFBUF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 834

23.4 Registres VREFBUF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 835

23.4.1 Registre de control i estat VREFBUF (VREFBUF_CSR) . . . . . . . . . . 835

23.4.2 Registre de control de calibratge VREFBUF (VREFBUF_CCR) . . . . . . . . . . 836

23.4.3 Mapa de registre VREFBUF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 836

Comparador (COMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837

24.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837

RM0438 Rev. 8

23/2187
54

Continguts

0438 RM

24.2 24.3
24.4 24.5 24.6

Característiques principals de COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837 Descripció funcional de COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 838
24.3.1 Diagrama de blocs del COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 838 24.3.2 Pins i senyals interns del COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 838 24.3.3 Reinici i rellotges del COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 839 24.3.4 Mecanisme de bloqueig del comparador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 839 24.3.5 Comparador de finestra . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 840 24.3.6 Histèresi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 840 24.3.7 Funció de supressió de la sortida del comparador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 841 24.3.8 Modes de potència i velocitat COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 842
Modes de baix consum COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 842 interrupcions COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 842 registres COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 843
24.6.1 Registre de control i estat del comparador 1 (COMP1_CSR) . . . . . . . . . . 843 24.6.2 Registre de control i estat del comparador 2 (COMP2_CSR) . . . . . . . . . . . 845 24.6.3 Mapa del registre COMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 848

Operatiu amplificadors (OPAMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.2 OPAMP característiques principals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.3 OPAMP descripció funcional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.3.1 OPAMP reinici i rellotges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 849

25.3.2 Configuració inicial. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 850

25.3.3 Encaminament de senyals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 850

25.3.4 OPAMP modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 851

25.3.5 Calibratge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 854

25.4 OPAMP modes de baix consum. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 856

25.5 OPAMP registres . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 857

25.5.1 OPAMP1 registre de control/estat (OP)AMP1_RSC) . . . . . . . . . . . . . . . . 857

25.5.2 OPAMP1 registre de retallament de desplaçament en mode normal (OPAMP1_OTR) . . 858

25.5.3 OPAMP1 registre de retallament de desplaçament en mode de baix consum (OPAMP1_LPOTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858

25.5.4 OPAMP2 registre de control/estat (OP)AMP2_CRS) . . . . . . . . . . . . . . . . 859

25.5.5 OPAMP2 registre de retallament de desplaçament en mode normal (OPAMP2_OTR) . . 860

25.5.6 OPAMP2 registre de retallament de desplaçament en mode de baix consum (OPAMP2_LPOTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 860

25.5.7 OPAMP mapa de registre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 861

24/2187

RM0438 Rev. 8

0438 RM

Continguts

Filtre digital per a moduladors sigma-delta (DFSDM)... 862

26.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 862

26.2 Característiques principals de DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863

26.3 Implementació de DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 864

26.4 Descripció funcional de DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 865

26.4.1 Diagrama de blocs del DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 865

26.4.2 Pins DFSDM i senyals interns . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 866

26.4.3 Reinici i rellotges DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867

26.4.4 Transceptors de canal sèrie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 868

26.4.5 Configuració de la interfície sèrie d'entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . 878

26.4.6 Entrades de dades paral·leles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 878

26.4.7 Selecció de canal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 880

26.4.8 Configuració del filtre digital. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 881

26.4.9 Unitat integradora . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 882

26.4.10 Controlador analògic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 883

26.4.11 Detector de curtcircuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 885

26.4.12 Detector extrem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 886

26.4.13 Bloc d'unitats de dades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 886

26.4.14 Format de dades signades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 887

26.4.15 Llançament de conversions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 888

26.4.16 Modes continu i continu ràpid. . . . . . . . . . . . . . . . . . . . . . . . . . 888

26.4.17 Prioritat de sol·licitud. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 889

26.4.18 Optimització de potència en mode d'execució. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 890

26.5 Interrupcions DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 890

26.6 Transferència DFSDM DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 892

26.7 Registres y del canal DFSDM (y=0..3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 892

26.7.1 Registre de configuració del canal y de DFSDM (DFSDM_CHyCFGR1) . . . . 892

26.7.2 Registre de configuració del canal y de DFSDM (DFSDM_CHyCFGR2) . . . . 894

26.7.3 Registre de vigilància analògic i detector de curtcircuits del canal y DFSDM (DFSDM_CHyAWSCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 895

26.7.4 Registre de dades del filtre de watchdog del canal y DFSDM (DFSDM_CHyWDATR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 896

26.7.5 Registre d'entrada de dades del canal y DFSDM (DFSDM_CHyDATINR) . . . . . . 896

26.7.6 DFSDM canal i registre de retard (DFSDM_CHyDLYR) . . . . . . . . . . . . 897

26.8 Registres del mòdul de filtre x DFSDM (x=0..3) . . . . . . . . . . . . . . . . . . . . . . . . . 898

26.8.1 Registre de control 1 del filtre x DFSDM (DFSDM_FLTxCR1) . . . . . . . . . . . . 898

26.8.2 Registre de control 2 del filtre x DFSDM (DFSDM_FLTxCR2) . . . . . . . . . . . . 901

RM0438 Rev. 8

25/2187
54

Continguts

0438 RM

26.8.3 Filtre DFSDM x interrupció i registre d'estat (DFSDM_FLTxISR) . . . . . 902
26.8.4 Registre d'esborrat del senyalador d'interrupció del filtre x DFSDM (DFSDM_FLTxICR) . . . . . 904
26.8.5 Registre de selecció de grup de canals injectat pel filtre DFSDM x (DFSDM_FLTxJCHGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 905
26.8.6 Registre de control del filtre x DFSDM (DFSDM_FLTxFCR) . . . . . . . . . . . . . . 905
26.8.7 Registre de dades del filtre x DFSDM per al grup injectat (DFSDM_FLTxJDATAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 906
26.8.8 Registre de dades del filtre x DFSDM per al canal normal (DFSDM_FLTxRDATAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 907
26.8.9 Filtre DFSDM x registre de llindar alt del watchdog analògic (DFSDM_FLTxAWHTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 908
26.8.10 Filtre DFSDM x registre de llindar baix del watchdog analògic (DFSDM_FLTxAWLTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 908
26.8.11 Registre d'estat del watchdog analògic del filtre DFSDM x (DFSDM_FLTxAWSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 909
26.8.12 Registre de senyalador d'esborrat del watchdog analògic del filtre DFSDM x (DFSDM_FLTxAWCFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 910
26.8.13 Filtre DFSDM x registre màxim del detector d'extrems (DFSDM_FLTxEXMAX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 910
26.8.14 Registre mínim del detector d'extrems x filtre DFSDM (DFSDM_FLTxEXMIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 911
26.8.15 Registre del temporitzador de conversió x filtre DFSDM (DFSDM_FLTxCNVTIMR) . . 911
26.8.16 Mapa de registre DFSDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 912

Controlador de detecció tàctil (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 920

27.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 920

27.2 Característiques principals del TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 920

27.3 Descripció funcional del TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 921

27.3.1 Diagrama de blocs del TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 921

27.3.2 Adquisició de transferència de càrrega superficial sobreview . . . . . . . . . . . . . . . . . . . 921

27.3.3 Reinici i rellotges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924

27.3.4 Seqüència d'adquisició de transferència de càrrega. . . . . . . . . . . . . . . . . . . . . . . . . . 924

27.3.5 Característica d'espectre expandit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 925

27.3.6 Error de recompte màxim. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 926

27.3.7 SampE/S del condensador ling i selecció del mode d'E/S del canal. . . . . . . . . . . . 926

27.3.8 Mode d'adquisició . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 927

27.3.9 Histèresi d'E/S i control de commutador analògic. . . . . . . . . . . . . . . . . . . . . . . . 927

27.4 Modes de baix consum TSC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928

27.5 Interrupcions TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928

26/2187

RM0438 Rev. 8

0438 RM

Continguts

27.6

Registres TSC... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928
27.6.1 Registre de control TSC (TSC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928 27.6.2 Registre d'habilitació d'interrupcions TSC (TSC_IER) . . . . . . . . . . . . . . . . . . . . . . 931 27.6.3 Registre d'esborrat d'interrupcions TSC (TSC_ICR) . . . . . . . . . . . . . . . . . . . . . . . 932 27.6.4 Registre d'estat d'interrupcions TSC (TSC_ISR) . . . . . . . . . . . . . . . . . . . . . . . 932 27.6.5 Registre de control d'histèresi d'E/S TSC (TSC_IOHCR) . . . . . . . . . . . . . . . 933 27.6.6 Registre de control de commutador analògic d'E/S TSC
(TSC_IOASCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 933 27.6.7 E/S TSCampRegistre de control de llenguatge (TSC_IOSCR) . . . . . . . . . . . . . . . 934 27.6.8 Registre de control del canal d'E/S TSC (TSC_IOCCR) . . . . . . . . . . . . . . . . 934 27.6.9 Registre d'estat de control del grup d'E/S TSC (TSC_IOGCSR) . . . . . . . . . . . . 935 27.6.10 Registre del comptador del grup x d'E/S TSC (TSC_IOGxCR) . . . . . . . . . . . . . . . 935 27.6.11 Mapa de registres TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 936

Generador de nombres aleatoris veritables (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . 938

28.1 Introducció a l'habitual generador d'almenys nombre (HNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 938

28.2 Característiques principals de l'haver generat aleatori (HNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 938

28.3 Descripció funcional de l'habitual generador d'almenys nombre (HNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 939

28.3.1 Diagrama de blocs RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 939

28.3.2 Senyals interns RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 939

28.3.3 Generació de nombres aleatoris . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 939

28.3.4 Inicialització de l'algoritme de nombres aleatoris (RNG). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 942

28.3.5 Funcionament RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 943

28.3.6 Rellotgejament RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 945

28.3.7 Gestió d'errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 945

28.3.8 Ús de baix consum d'almenys nombre d'èxits (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 946

28.4 Interrupcions RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 946

28.5 Temps de processament RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947

28.6 Validació de la font d'entropia RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947

28.6.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947

28.6.2 Condicions de validació. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 947

28.6.3 Recopilació de dades. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 948

28.7 Registres RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 948

28.7.1 Registre de control RNG (RNG_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 948

28.7.2 Registre d'estat RNG (RNG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 950

28.7.3 Registre de dades RNG (RNG_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 951

28.7.4 Registre de control de la prova d'estat RNG (RNG_HTCR) . . . . . . . . . . . . . . . . . . 952

RM0438 Rev. 8

27/2187
54

Continguts

0438 RM

28.7.5 Mapa de registre RNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 952

Accelerador de maquinari AES (AES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 953

29.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 953

29.2 Característiques principals de l'AES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 953

29.3 Implementació d'AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 953

29.4 Descripció funcional de l'AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 954

29.4.1 Diagrama de blocs de l'AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 954

29.4.2 Senyals interns AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 954

29.4.3 Nucli criptogràfic AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 954

29.4.4 Procediment AES per realitzar una operació de xifratge. . . . . . . . . . . . . . . . . . . . . 960

29.4.5 Preparació de la clau rodona de desxifratge AES. . . . . . . . . . . . . . . . . . . . . . . . . . 963

29.4.6 Robatori de text xifrat AES i farciment de dades . . . . . . . . . . . . . . . . . . . . . . . 963

29.4.7 Suspensió i represa de la tasca AES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 964

29.4.8 Modes d'encadenament bàsics d'AES (ECB, CBC) . . . . . . . . . . . . . . . . . . . . . . . . 964

29.4.9 Mode de comptador AES (CTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 969

29.4.10 Mode comptador/de Galois AES (GCM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 971

29.4.11 Codi d'autenticació de missatges AES Galois (GMAC) . . . . . . . . . . . . . . . 976

29.4.12 Comptador AES amb CBC-MAC (CCM) . . . . . . . . . . . . . . . . . . . . . . . . . . . 978

29.4.13 Registres de dades AES i intercanvi de dades . . . . . . . . . . . . . . . . . . . . . . . . . . 983

29.4.14 Registres de clau AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 985

29.4.15 Registres de vector d'inicialització AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 985

29.4.16 Interfície AES DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 986

29.4.17 Gestió d'errors AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 987

29.5 Interrupcions AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 988

29.6 Latència de processament AES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 988

29.7 Registres AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 989

29.7.1 Registre de control AES (AES_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 989

29.7.2 Registre d'estat AES (AES_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 991

29.7.3 Registre d'entrada de dades AES (AES_DINR) . . . . . . . . . . . . . . . . . . . . . . . . . . 993

29.7.4 Registre de sortida de dades AES (AES_DOUTR) . . . . . . . . . . . . . . . . . . . . . . 993

29.7.5 Registre de clau AES 0 (AES_KEYR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 994

29.7.6 Registre de clau AES 1 (AES_KEYR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 994

29.7.7 Registre de clau AES 2 (AES_KEYR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 995

29.7.8 Registre de clau AES 3 (AES_KEYR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . 995

29.7.9 Registre vectorial d'inicialització AES 0 (AES_IVR0) . . . . . . . . . . . . . . . . . . 995

28/2187

RM0438 Rev. 8

0438 RM

Continguts

29.7.10 Registre de vector d'inicialització AES 1 (AES_IVR1) . . . . . . . . . . . . . . . . . 996 29.7.11 Registre de vector d'inicialització AES 2 (AES_IVR2) . . . . . . . . . . . . . . . . . 996 29.7.12 Registre de vector d'inicialització AES 3 (AES_IVR3) . . . . . . . . . . . . . . . . . 996 29.7.13 Registre de clau AES 4 (AES_KEYR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997 29.7.14 Registre de clau AES 5 (AES_KEYR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997 29.7.15 Registre de clau AES 6 (AES_KEYR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 997 29.7.16 Registre de clau AES 7 (AES_KEYR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998 29.7.17 Registres de suspensió AES (AES_SUSPxR) . . . . . . . . . . . . . . . . . . . . . . . . 998 29.7.18 Mapa de registres AES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 999

Processador hash (HASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1001

30.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1001

30.2 Característiques principals de HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1001

30.3 Implementació de HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1002

30.4 Descripció funcional de HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1002

30.4.1 Diagrama de blocs HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1002

30.4.2 Senyals interns HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003

30.4.3 Quant als algoritmes de hash segurs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003

30.4.4 Alimentació de dades de missatges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1003

30.4.5 Càlcul del resum de missatges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1005

30.4.6 Farciment de missatges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1006

30.4.7 Funcionament HMAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1008

30.4.8 Operacions de suspensió/reprenguda HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . 1010

30.4.9 Interfície HASH DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1012

30.4.10 Gestió d'errors HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1012

30.4.11 Temps de processament HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1012

30.5 Interrupcions HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1013

30.6 Registres HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014

30.6.1 Registre de control HASH (HASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . 1014

30.6.2 Registre d'entrada de dades HASH (HASH_DIN) . . . . . . . . . . . . . . . . . . . . . . . 1016

30.6.3 Registre d'inici HASH (HASH_STR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1017

30.6.4 Registres de resum HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1018

30.6.5 Registre d'habilitació d'interrupcions HASH (HASH_IMR) . . . . . . . . . . . . . . . . . . 1019

30.6.6 Registre d'estat HASH (HASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1020

30.6.7 Registres d'intercanvi de context HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1020

30.6.8 Mapa de registres HASH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1021

RM0438 Rev. 8

29/2187
54

Continguts

0438 RM

Motor de desxifratge sobre la marxa (OTFDEC) . . . . . . . . . . . . . . . . . . . . . . 1023

31.1 Introducció a l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023

31.2 Característiques principals de l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023

31.3 Descripció funcional de l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024

31.3.1 Diagrama de blocs de l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024

31.3.2 Senyals interns de l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024

31.3.3 Desxifratge sobre la marxa de l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1025

31.3.4 Ús d'AES a l'OTFDEC en el desxifratge en mode comptador. . . . . . . . . . . . . . 1026

31.3.5 Gestió del control de flux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027

31.3.6 Gestió d'errors OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027

31.4 Interrupcions OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028

31.5 Informació de l'aplicació OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028

31.5.1 Procés d'inicialització de l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028

31.5.2 OTFDEC i gestió d'energia. . . . . . . . . . . . . . . . . . . . . . . . . . . 1030

31.5.3 Xifratge per a OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1030

31.5.4 Codi font CRC de la clau OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1031

31.6 Registres OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1032

31.6.1 Registre de control OTFDEC (OTFDEC_CR) . . . . . . . . . . . . . . . . . . . . . 1032

31.6.2 Registre de configuració de control d'accés privilegiat OTFDEC (OTFDEC_PRIVCFGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1033

31.6.3 Registre de configuració de la regió x d'OTFDEC (OTFDEC_RxCFGR) . . . . . 1033

31.6.4 Registre d'adreça d'inici de la regió x d'OTFDEC (OTFDEC_RxSTARTADDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1035

31.6.5 Registre d'adreça final de la regió x d'OTFDEC (OTFDEC_RxENDADDR). 1035

31.6.6 Registre nonce de la regió x d'OTFDEC 0 (OTFDEC_RxNONCER0) . . . . . 1036

31.6.7 Registre nonce de la regió x d'OTFDEC 1 (OTFDEC_RxNONCER1) . . . . . 1037

31.6.8 Registre de clau 0 de la regió x de l'OTFDEC (OTFDEC_RxKEYR0) . . . . . . . . . . 1037

31.6.9 Registre de clau 1 de la regió x de l'OTFDEC (OTFDEC_RxKEYR1) . . . . . . . . . . 1038

31.6.10 Registre de clau 2 de la regió x de l'OTFDEC (OTFDEC_RxKEYR2) . . . . . . . . . . 1038

31.6.11 Registre de clau 3 de la regió x de l'OTFDEC (OTFDEC_RxKEYR3) . . . . . . . . . . 1039

31.6.12 Registre d'estat d'interrupció OTFDEC (OTFDEC_ISR) . . . . . . . . . . . . . . 1039

31.6.13 Registre d'esborrat d'interrupcions OTFDEC (OTFDEC_ICR) . . . . . . . . . . . . . . . 1040

31.6.14 Registre d'habilitació d'interrupcions OTFDEC (OTFDEC_IER) . . . . . . . . . . . . . . 1041

31.6.15 Mapa de registre de l'OTFDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1042

Accelerador de clau pública (PKA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046

32.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046

30/2187

RM0438 Rev. 8

0438 RM

Continguts

32.2 32.3
32.4
32.5 32.6 32.7

Característiques principals del PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046 Descripció funcional del PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046
32.3.1 Diagrama de blocs del PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046 32.3.2 Senyals interns del PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1047 32.3.3 Reinici i rellotges del PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1047 32.3.4 Acceleració de clau pública PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1047 32.3.5 Aplicacions típiques per a PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1049 32.3.6 Procediment PKA per realitzar una operació . . . . . . . . . . . . . . . . . . . . . . . 1051 32.3.7 Gestió d'errors PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1052
Modes de funcionament del PKA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1052
32.4.1 Introducció . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1052 32.4.2 Càlcul del paràmetre de Montgomery . . . . . . . . . . . . . . . . . . . . . . . . . . 1053 32.4.3 Suma modular . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1054 32.4.4 Resta modular . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1054 32.4.5 Multiplicació modular i de Montgomery . . . . . . . . . . . . . . . . . . . . . 1055 32.4.6 Exponenciació modular . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1056 32.4.7 Inversió modular . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1056 32.4.8 Reducció modular . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1057 32.4.9 Suma aritmètica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1057 32.4.10 Resta aritmètica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1057 32.4.11 Multiplicació aritmètica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1058 32.4.12 Comparació aritmètica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1058 32.4.13 Exponenciació RSA CRT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1059 32.4.14 Punt sobre la corba el·líptica Comprovació Fp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1059 32.4.15 Multiplicació escalar ECC Fp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1060 32.4.16 Signe ECDSA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1061 32.4.17 Verificació ECDSA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1063
Example de configuracions i temps de processament. . . . . . . . . . . . . . . . . 1064
32.5.1 Corbes el·líptiques compatibles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1064 32.5.2 Temps de càlcul . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1066
Interrupcions PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1067 Registres PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1068
32.7.1 Registre de control PKA (PKA_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1068 32.7.2 Registre d'estat PKA (PKA_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1069 32.7.3 Registre de senyalització d'esborrat PKA (PKA_CLRFR) . . . . . . . . . . . . . . . . . . . . . . . 1070 32.7.4 PKA RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1070

RM0438 Rev. 8

31/2187
54

Continguts

0438 RM

32.7.5 Mapa de registre PKA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1071

Temporitzadors de control avançat (TIM1/TIM8) . . . . . . . . . . . . . . . . . . . . . . . . 1072

33.1 Introducció a TIM1/TIM8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1072

33.2 Característiques principals de TIM1/TIM8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1072

33.3 Descripció funcional de TIM1/TIM8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074

33.3.1 Unitat de base de temps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074

33.3.2 Modes de comptador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1076

33.3.3 Comptador de repeticions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1087

33.3.4 Entrada de disparador extern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1089

33.3.5 Selecció del rellotge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1090

33.3.6 Capturar/comparar canals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1094

33.3.7 Mode de captura d'entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1096

33.3.8 Mode d'entrada PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1097

33.3.9 Mode de sortida forçada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1098

33.3.10 Mode de comparació de sortida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1099

33.3.11 Mode PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1100

33.3.12 Mode PWM asimètric . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1103

33.3.13 Mode PWM combinat . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1104

33.3.14 Mode PWM trifàsic combinat. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

33.3.15 Sortides complementàries i inserció en temps mort. . . . . . . . . . . . . . . . 1106

33.3.16 Ús de la funció break . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1108

33.3.17 Entrades de ruptura bidireccionals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1114

33.3.18 Esborrar el senyal OCxREF en un esdeveniment extern. . . . . . . . . . . . . . . 1115

33.3.19 Generació de PWM de 6 passos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1117

33.3.20 Mode d'un pols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1118

33.3.21 Mode d'un pols redisparable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1119

33.3.22 Mode d'interfície del codificador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1120

33.3.23 Remapatge de bits UIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1122

33.3.24 Funció XOR d'entrada de temporitzador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1123

33.3.25 Interfície amb sensors Hall . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1123

33.3.26 Sincronització del temporitzador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1126

33.3.27 Sincronització ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1130

33.3.28 Mode de ràfega DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1130

33.3.29 Mode de depuració . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1131

33.4 Registres TIM1/TIM8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1132

33.4.1 Registre de control TIMx 1 (TIMx_CR1)(x = 1, 8) . . . . . . . . . . . . . . . . . . 1132

32/2187

RM0438 Rev. 8

0438 RM

Continguts
33.4.2 Registre de control TIMx 2 (TIMx_CR2)(x = 1, 8) . . . . . . . . . . . . . . . . . . 1133
33.4.3 Registre de control del mode esclau TIMx (TIMx_SMCR)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1136
33.4.4 Registre d'habilitació d'interrupcions/DMA TIMx (TIMx_DIER)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1138
33.4.5 Registre d'estat TIMx (TIMx_SR)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . 1140
33.4.6 Registre de generació d'esdeveniments TIMx (TIMx_EGR)(x = 1, 8) . . . . . . . . . . . . . 1142
33.4.7 Registre 1 del mode de captura/comparació de TIMx (TIMx_CCMR1)(x = 1, 8) . . 1143
33.4.8 Registre 1 del mode de captura/comparació TIMx [alternatiu] (TIMx_CCMR1)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1144
33.4.9 Registre 2 del mode de captura/comparació de TIMx (TIMx_CCMR2)(x = 1, 8) . . 1147
33.4.10 Registre 2 del mode de captura/comparació TIMx [alternatiu] (TIMx_CCMR2)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1148
33.4.11 Registre d'habilitació de captura/comparació TIMx (TIMx_CCER)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1149
33.4.12 Comptador TIMx (TIMx_CNT)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . 1153
33.4.13 Preescalador TIMx (TIMx_PSC)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . 1153
33.4.14 Registre de recàrrega automàtica de TIMx (TIMx_ARR)(x = 1, 8) . . . . . . . . . . . . . . . . 1153
33.4.15 Registre del comptador de repetició TIMx (TIMx_RCR)(x = 1, 8) . . . . . . . . . . . . 1154
33.4.16 Registre de captura/comparació TIMx 1 (TIMx_CCR1)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1154
33.4.17 Registre de captura/comparació TIMx 2 (TIMx_CCR2)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1155
33.4.18 Registre de captura/comparació TIMx 3 (TIMx_CCR3)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1155
33.4.19 Registre de captura/comparació TIMx 4 (TIMx_CCR4)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1156
33.4.20 Registre de pausa i temps mort TIMx (TIMx_BDTR)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1156
33.4.21 Registre de control DMA TIMx (TIMx_DCR)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1160
33.4.22 Adreça TIMx DMA per a la transferència completa (TIMx_DMAR)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1161
33.4.23 Registre d'opcions TIM1 1 (TIM1_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 1162
33.4.24 Registre d'opcions TIM8 1 (TIM8_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 1162
33.4.25 Registre 3 del mode de captura/comparació de TIMx (TIMx_CCMR3)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1163
33.4.26 Registre de captura/comparació TIMx 5 (TIMx_CCR5)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164
33.4.27 Registre de captura/comparació TIMx 6 (TIMx_CCR6)(x = 1, 8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1165

RM0438 Rev. 8

33/2187
54

Continguts

0438 RM

33.4.28 Registre d'opcions TIM1 2 (TIM1_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 1165 33.4.29 Registre d'opcions TIM1 3 (TIM1_OR3) . . . . . . . . . . . . . . . . . . . . . . . . . . 1167 33.4.30 Registre d'opcions TIM8 2 (TIM8_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . 1168 33.4.31 Registre d'opcions TIM8 3 (TIM8_OR3) . . . . . . . . . . . . . . . . . . . . . . . . . . 1170 33.4.32 Mapa de registres TIM1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1172 33.4.33 Mapa de registres TIM8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1174

Temporitzadors d'ús general (TIM2/TIM3/TIM4/TIM5) . . . . . . . . . . . . . . . . 1177

34.1 Introducció a TIM2/TIM3/TIM4/TIM5 . . . . . . . . . . . . . . . . . . . . . . . . . . . .1177

34.2 Característiques principals de TIM2/TIM3/TIM4/TIM5. . . . . . . . . . . . . . . . . . . . . . . . . . . .1177

34.3 Descripció funcional de TIM2/TIM3/TIM4/TIM5 . . . . . . . . . . . . . . . . . . . . .1179

34.3.1 Unitat de base de temps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1179

34.3.2 Modes de comptador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1181

34.3.3 Selecció del rellotge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1191

34.3.4 Captura/Comparació de canals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1195

34.3.5 Mode de captura d'entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1197

34.3.6 Mode d'entrada PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1198

34.3.7 Mode de sortida forçada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1199

34.3.8 Mode de comparació de sortida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1200

34.3.9 Mode PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1201

34.3.10 Mode PWM asimètric . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1204

34.3.11 Mode PWM combinat . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1205

34.3.12 Esborrar el senyal OCxREF en un esdeveniment extern. . . . . . . . . . . . . . . 1206

34.3.13 Mode d'un pols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1208

34.3.14 Mode d'un pols redisparable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1209

34.3.15 Mode d'interfície del codificador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1210

34.3.16 Remapatge de bits UIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1212

34.3.17 Funció XOR d'entrada de temporitzador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1212

34.3.18 Temporitzadors i sincronització de disparadors externs. . . . . . . . . . . . . . . . . . . . 1213

34.3.19 Sincronització del temporitzador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1216

34.3.20 Mode de ràfega DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1221

34.3.21 Mode de depuració . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1222

34.4 Registres TIM2/TIM3/TIM4/TIM5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1223

34.4.1 Registre de control TIMx 1 (TIMx_CR1)(x = 2 a 5) . . . . . . . . . . . . . . . . . 1223

34.4.2 Registre de control TIMx 2 (TIMx_CR2)(x = 2 a 5) . . . . . . . . . . . . . . . . . 1224

34.4.3 Registre de control del mode esclau TIMx (TIMx_SMCR)(x = 2 a 5) . . . . . . . 1226

34.4.4 Registre d'habilitació d'interrupcions/DMA TIMx (TIMx_DIER)(x = 2 a 5) . . . . . . 1229

34/2187

RM0438 Rev. 8

0438 RM

Continguts

34.4.5 Registre d'estat TIMx (TIMx_SR)(x = 2 a 5) . . . . . . . . . . . . . . . . . . . . 1230 34.4.6 Registre de generació d'esdeveniments TIMx (TIMx_EGR)(x = 2 a 5) . . . . . . . . . . 1231 34.4.7 Registre 1 del mode de captura/comparació TIMx (TIMx_CCMR1)(x = 2 a 5) . 1232 34.4.8 Registre 1 del mode de captura/comparació TIMx [alternatiu] (TIMx_CCMR1)
(x = 2 a 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1234 34.4.9 Registre 2 del mode de captura/comparació de TIMx (TIMx_CCMR2)(x = 2 a 5) . 1236 34.4.10 Registre 2 del mode de captura/comparació de TIMx [alternatiu] (TIMx_CCMR2)
(x = 2 a 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1237 34.4.11 Registre d'habilitació de captura/comparació de TIMx
(TIMx_CCER)(x = 2 a 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1238 34.4.12 Comptador TIMx (TIMx_CNT)(x = 2 a 5) . . . . . . . . . . . . . . . . . . . . . . . . 1239 34.4.13 Comptador TIMx [alternatiu] (TIMx_CNT)(x = 2 a 5) . . . . . . . . . . . . . . . . 1240 34.4.14 Preescalador TIMx (TIMx_PSC)(x = 2 a 5) . . . . . . . . . . . . . . . . . . . . . . . 1240 34.4.15 Registre de recàrrega automàtica TIMx (TIMx_ARR)(x = 2 a 5) . . . . . . . . . . . . . 1241 34.4.16 Registre de captura/comparació TIMx 1 (TIMx_CCR1)(x = 2 a 5) . . . . . . . 1241 34.4.17 Registre de captura/comparació TIMx 2 (TIMx_CCR2)(x = 2 a 5) . . . . . . . 1241 34.4.18 Registre de captura/comparació TIMx 3 (TIMx_CCR3)(x = 2 a 5) . . . . . . . 1242 34.4.19 Registre de captura/comparació TIMx 4 (TIMx_CCR4)(x = 2 a 5) . . . . . . . 1242 34.4.20 Registre de control DMA TIMx (TIMx_DCR)(x = 2 a 5) . . . . . . . . . . . . . . 1243 34.4.21 Adreça DMA TIMx per a la transferència completa (TIMx_DMAR)(x = 2 a 5) . . . . . . . 1244 34.4.22 Registre d'opcions TIM2 1 (TIM2_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 1244 34.4.23 Registre d'opcions TIM3 1 (TIM3_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1244 34.4.24 Registre d'opcions TIM2 2 (TIM2_OR2) . . . . . . . . . . . . . . . . . . . . . . . . 1245 34.4.25 Registre d'opcions 3 de TIM2 (TIM3_OR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1245 34.4.26 Mapa de registres TIMx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1247

Temporitzadors d'ús general (TIM15/TIM16/TIM17) . . . . . . . . . . . . . . . . . 1250

35.1 Introducció a TIM15/TIM16/TIM17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1250

35.2 Característiques principals del TIM15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1250

35.3 Característiques principals del TIM16/TIM17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1251

35.4 Descripció funcional de TIM15/TIM16/TIM17 . . . . . . . . . . . . . . . . . . . . . 1254

35.4.1 Unitat de base de temps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254

35.4.2 Modes de comptador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256

35.4.3 Comptador de repeticions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1260

35.4.4 35.4.5 35.4.6 35.4.7

Selecció de rellotge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1261 Captura/comparació de canals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1263 Mode de captura d'entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1265 Mode d'entrada PWM (només per a TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1266

RM0438 Rev. 8

35/2187
54

Continguts

0438 RM

35.5

35.4.8 Mode de sortida forçada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1267 35.4.9 Mode de comparació de sortida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1268 35.4.10 Mode PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1269 35.4.11 Mode PWM combinat (només TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . 1270 35.4.12 Sortides complementàries i inserció de temps mort . . . . . . . . . . . . . . . . 1271 35.4.13 Ús de la funció break . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1273 35.4.14 Entrades de pausa bidireccionals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1278 35.4.15 Generació de PWM de 6 passos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1279 35.4.16 Mode d'un pols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1281 35.4.17 Mode d'un pols redisparable (només TIM15) . . . . . . . . . . . . . . . . . . . 1282 35.4.18 Remapatge de bits UIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1283 35.4.19 Funció XOR d'entrada de temporitzador (només TIM15) . . . . . . . . . . . . . . . . . . . . . . . 1284 35.4.20 Sincronització de disparador extern (només TIM15) . . . . . . . . . . . . . . . . . 1285 35.4.21 Mode esclau combinat de reinici + disparador . . . . . . . . . . . . . . . . . . 1287 35.4.22 Mode de ràfega DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1287 35.4.23 Sincronització del temporitzador (TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1289 35.4.24 Ús de la sortida del temporitzador com a disparador per a altres temporitzadors (TIM16/TIM17) . . . . . . 1289 35.4.25 Mode de depuració . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1289
Registres TIM15... 1290
35.5.1 Registre de control 15 del TIM1 (TIM15_CR1) . . . . . . . . . . . . . . . . . . . . . . . 1290 35.5.2 Registre de control 15 del TIM2 (TIM15_CR2) . . . . . . . . . . . . . . . . . . . . . . 1291 35.5.3 Registre de control del mode esclau del TIM15 (TIM15_SMCR) . . . . . . . . . . . . . 1293 35.5.4 Registre d'habilitació d'interrupcions/DMA del TIM15 (TIM15_DIER) . . . . . . . . . . . . 1294 35.5.5 Registre d'estat TIM15 (TIM15_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 1295 35.5.6 Registre de generació d'esdeveniments TIM15 (TIM15_EGR) . . . . . . . . . . . . . . . 1297 35.5.7 Registre 15 del mode de captura/comparació TIM1 (TIM15_CCMR1) . . . . . . . 1298 35.5.8 Registre 15 del mode de captura/comparació TIM1 [alternatiu] (TIM15_CCMR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1299 35.5.9 Registre d'habilitació de captura/comparació TIM15 (TIM15_CCER) . . . . . . . . . 1302 35.5.10 Comptador TIM15 (TIM15_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1305 35.5.11 Preescalador TIM15 (TIM15_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1305 35.5.12 Registre de recàrrega automàtica TIM15 (TIM15_ARR) . . . . . . . . . . . . . . . . . . . . 1305 35.5.13 Registre de comptador de repetició TIM15 (TIM15_RCR) . . . . . . . . . . . . . . . 1306 35.5.14 Registre de captura/comparació 15 TIM1 (TIM15_CCR1) . . . . . . . . . . . . . . 1306 35.5.15 Registre de captura/comparació 15 de TIM2 (TIM15_CCR2) . . . . . . . . . . . . . . 1307 35.5.16 Registre de interrupció i temps mort de TIM15 (TIM15_BDTR) . . . . . . . . . . . . . 1307 35.5.17 Registre de control DMA de TIM15 (TIM15_DCR) . . . . . . . . . . . . . . . . . . . 1310

36/2187

RM0438 Rev. 8

0438 RM

Continguts

35.6

35.5.18 Adreça DMA TIM15 per a la transferència completa (TIM15_DMAR) . . . . . . . . . . . . 1310 35.5.19 Registre d'opcions TIM15 1 (TIM15_OR1) . . . . . . . . . . . . . . . . . . . . . . . . 1311 35.5.20 Registre d'opcions TIM15 2 (TIM15_OR2) . . . . . . . . . . . . . . . . . . . . . . . 1311 35.5.21 Mapa de registres TIM15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1313
Registres TIM16/TIM17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1316
35.6.1 Registre de control TIMx 1 (TIMx_CR1)(x = 16 a 17) . . . . . . . . . . . . . . . 1316 35.6.2 Registre de control TIMx 2 (TIMx_CR2)(x = 16 a 17) . . . . . . . . . . . . . . . 1317 35.6.3 Registre d'habilitació d'interrupció/DMA TIMx (TIMx_DIER)(x = 16 a 17) . . . . 1318 35.6.4 Registre d'estat TIMx (TIMx_SR)(x = 16 a 17) . . . . . . . . . . . . . . . . . 1319 35.6.5 Registre de generació d'esdeveniments TIMx (TIMx_EGR)(x = 16 a 17) . . . . . . . . 1320 35.6.6 Registre 1 del mode de captura/comparació TIMx
(TIMx_CCMR1)(x = 16 a 17) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1321 35.6.7 Registre 1 del mode de captura/comparació de TIMx [alternatiu] (TIMx_CCMR1)(x = 16 a 17) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1322 35.6.8 Registre d'habilitació de captura/comparació de TIMx (TIMx_CCER)(x = 16 a 17) . 1324 35.6.9 Comptador TIMx (TIMx_CNT)(x = 16 a 17) . . . . . . . . . . . . . . . . . . . . . . 1326 35.6.10 Preescalador TIMx (TIMx_PSC)(x = 16 a 17) . . . . . . . . . . . . . . . . . . . . . 1327 35.6.11 Registre de recàrrega automàtica TIMx (TIMx_ARR)(x = 16 a 17) . . . . . . . . . . . . . 1327 35.6.12 Registre de comptador de repetició TIMx (TIMx_RCR)(x = 16 a 17) . . . . . . . . 1328 35.6.13 Registre de captura/comparació TIMx 1 (TIMx_CCR1)(x = 16 a 17) . . . . . 1328 35.6.14 Registre de interrupció i temps mort TIMx (TIMx_BDTR)(x = 16 a 17) . . . . 1329 35.6.15 Registre de control DMA TIMx (TIMx_DCR)(x = 16 a 17) . . . . . . . . . . . . 1331 35.6.16 Adreça DMA TIMx per a la transferència completa (TIMx_DMAR)(x = 16 a 17) . . . . 1332 35.6.17 Registre d'opcions TIM16 1 (TIM16_OR1) . . . . . . . . . . . . . . . . . . . . . . . . . 1332 35.6.18 Registre d'opcions TIM16 2 (TIM16_OR2) . . . . . . . . . . . . . . . . . . . . . . . . 1333 35.6.19 Registre d'opcions TIM17 1 (TIM17_OR1) . . . . . . . . . . . . . . . . . . . . . . . . 1334 35.6.20 Registre d'opcions 17 de TIM2 (TIM17_OR2) . . . . . . . . . . . . . . . . . . . . . . . . 1335 35.6.21 Mapa de registres TIM16/TIM17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1337

Temporitzadors bàsics (TIM6/TIM7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339

36.1 Introducció a TIM6/TIM7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339

36.2 Característiques principals de TIM6/TIM7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1339

36.3 Descripció funcional de TIM6/TIM7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1340

36.3.1 Unitat de base de temps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1340

36.3.2 Mode de recompte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1342

36.3.3 Remapatge de bits UIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1345

36.3.4 Font de rellotge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1345

RM0438 Rev. 8

37/2187
54

Continguts

0438 RM

36.4

36.3.5 Mode de depuració . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1346
Registres TIM6/TIM7... 1346
36.4.1 Registre de control TIMx 1 (TIMx_CR1)(x = 6 a 7) . . . . . . . . . . . . . . . . 1346 36.4.2 Registre de control TIMx 2 (TIMx_CR2)(x = 6 a 7) . . . . . . . . . . . . . . . . . 1348 36.4.3 Registre d'habilitació d'interrupcions/DMA TIMx (TIMx_DIER)(x = 6 a 7) . . . . . . 1348 36.4.4 Registre d'estat TIMx (TIMx_SR)(x = 6 a 7) . . . . . . . . . . . . . . . . . . . . 1349 36.4.5 Registre de generació d'esdeveniments TIMx (TIMx_EGR)(x = 6 a 7) . . . . . . . . . . 1349 36.4.6 Comptador TIMx (TIMx_CNT)(x = 6 a 7) . . . . . . . . . . . . . . . . . . . . . . . . . 1349 36.4.7 Preescalador TIMx (TIMx_PSC)(x = 6 a 7) . . . . . . . . . . . . . . . . . . . . . . . 1350 36.4.8 Registre de recàrrega automàtica de TIMx (TIMx_ARR)(x = 6 a 7) . . . . . . . . . . . . . . 1350 36.4.9 Mapa de registres TIMx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1351

Temporitzador de baix consum (LPTIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.1 Introducció a LPTIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.2 Característiques principals de LPTIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.3 Implementació de LPTIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1352

37.4 Descripció funcional de LPTIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1353

37.4.1 Diagrama de blocs de LPTIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1353

37.4.2 Pins LPTIM i senyals interns . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1353

37.4.3 Entrada LPTIM i mapatge de disparadors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1354

37.4.4 Reinici LPTIM i rellotges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1355

37.4.5 Filtre d'errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1355

37.4.6 Preescalador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1356

37.4.7 Multiplexor de disparador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1356

37.4.8 Mode de funcionament . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1357

37.4.9 Funció de temps d'espera . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359

37.4.10 Generació de formes d'ona . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1359

37.4.11 Actualització del registre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1360

37.4.12 Mode comptador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1361

37.4.13 Habilitació del temporitzador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1362

37.4.14 Reinici del comptador del temporitzador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1362

37.4.15 Mode de codificador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1363

37.4.16 Comptador de repeticions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1364

37.4.17 Mode de depuració . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1365

37.5 Modes de baix consum LPTIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1366

37.6 Interrupcions LPTIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1366

38/2187

RM0438 Rev. 8

0438 RM

Continguts

37.7

Registres LPTIM... 1367
37.7.1 Registre d'interrupció i estat LPTIM (LPTIM_ISR) . . . . . . . . . . . . . . . 1367 37.7.2 Registre d'esborrat d'interrupcions LPTIM (LPTIM_ICR) . . . . . . . . . . . . . . . . . . . 1368 37.7.3 Registre d'habilitació d'interrupcions LPTIM (LPTIM_IER) . . . . . . . . . . . . . . . . . 1369 37.7.4 Registre de configuració LPTIM (LPTIM_CFGR) . . . . . . . . . . . . . . . . . 1370 37.7.5 Registre de control LPTIM (LPTIM_CR) . . . . . . . . . . . . . . . . . . . . . . . . . 1373 37.7.6 Registre de comparació LPTIM

Documents/Recursos

Sèrie ST STM32L5 altament segura amb baix consum d'energia [pdfGuia de l'usuari
RM0438, Sèrie STM32L5 Altament segura amb baix consum d'energia, Sèrie STM32L5, Altament segura amb baix consum d'energia, Baix consum d'energia, Consum

Referències

Manual d'usuari

Guia de l'usuari de la sèrie STM32L5, altament segura i amb baix consum d'energia

Sèrie STM32L5 altament segura amb baix consum d'energia

Especificacions:

Informació del producte:

Instruccions d'ús del producte:

Arquitectura de memòria i bus:

Arquitectura de seguretat de TrustZone:

Organització de la memòria:

SRAM integrada:

Memòria flash acabadaview:

Configuració d'arrencada:

Seguretat del sistema:

Preguntes freqüents (FAQ):

P: On puc trobar informació sobre el restabliment del registre
valors?

P: Què és l'arquitectura de seguretat de TrustZone?

P: Com puc configurar els paràmetres d'arrencada?

Documents/Recursos

Referències

Deixa un comentari

Cancel·la la resposta

Sèrie STM32L5 altament segura amb baix consum d'energia

Especificacions:

Informació del producte:

Instruccions d'ús del producte:

Arquitectura de memòria i bus:

Arquitectura de seguretat de TrustZone:

Organització de la memòria:

SRAM integrada:

Memòria flash acabadaview:

Configuració d'arrencada:

Seguretat del sistema:

Preguntes freqüents (FAQ):

P: On puc trobar informació sobre el restabliment del registre valors?

P: Què és l'arquitectura de seguretat de TrustZone?

P: Com puc configurar els paràmetres d'arrencada?

Documents/Recursos

Referències

Deixa un comentari

Cancel·la la resposta

P: On puc trobar informació sobre el restabliment del registre
valors?