माइक्रोचिप पीटीपी अंशांकन विन्यास गाइड
परिचय
यह कॉन्फ़िगरेशन गाइड पोर्ट-टू-पोर्ट और 1PPS अंशांकन करने के बारे में जानकारी प्रदान करता है ताकि प्रवेश/निकास विलंबता को समायोजित करके समय में सुधार किया जा सके।
विशेषता विवरण
अंशांकन परिणामों की दृढ़ता
नीचे वर्णित अंशांकन करने के परिणाम फ्लैश में सहेजे जाते हैं ताकि डिवाइस के पावर-साइकिल या रीबूट होने पर भी वे लगातार बने रहें।
रीलोड-डिफॉल्ट्स के लिए दृढ़ता
नीचे वर्णित अंशांकन करने के परिणाम रीलोड-डिफॉल्ट्स में भी लगातार बने रहते हैं। यदि रीलोड-डिफॉल्ट्स कैलिब्रेशन को बिल्ट-इन डिफॉल्ट्स में रीसेट करेगा, तो इसे रीलोड-डिफॉल्ट्स के पैरामीटर के रूप में निर्दिष्ट किया जाना चाहिए अर्थात:
टाइमस्ट का स्वत: समायोजनamp विमान संदर्भ
सीएलआई में एक कमांड है जो लूपबैक मोड में एक पीटीपी पोर्ट के लिए अंतर टी2-टी1 को मापता है और फिर स्वचालित रूप से बंदरगाह के निकास और प्रवेश विलंबता को समायोजित करता है ताकि टी2 और टी1 बराबर हो जाएं। इस आदेश द्वारा किया गया अंशांकन केवल उस मोड के लिए है जिसमें पोर्ट वास्तव में चलाने के लिए कॉन्फ़िगर किया गया है। पोर्ट द्वारा समर्थित सभी मोड के लिए अंशांकन करने के लिए, प्रत्येक मोड के लिए कमांड को दोहराना होगा।
कमांड के लिए सिंटैक्स है:
विकल्प 'ext' निर्दिष्ट करता है कि बाहरी लूपबैक का उपयोग किया जा रहा है। जब 'int' विकल्प का उपयोग किया जाता है, तो पोर्ट को आंतरिक लूपबैक के लिए कॉन्फ़िगर किया जाएगा।
नोट: उन प्रणालियों के लिए जिनमें एक बड़ा लिंकअप-टू-लिंकअप लेटेंसी वेरिएशन (अनकंपेंसेटेड सीरियल-टू-पैरेलल बैरल शिफ्टर पोजिशन) है, कैलिब्रेशन लिंक को कई बार नीचे ले जाता है ताकि यह सुनिश्चित हो सके कि कैलिब्रेशन मध्य मान (माध्य मूल्य नहीं) पर किया गया है। .
पोर्ट-टू-पोर्ट अंशांकन
सीएलआई में उसी स्विच के दूसरे पीटीपी पोर्ट (संदर्भ पोर्ट) के संबंध में एक पीटीपी पोर्ट को कैलिब्रेट करने के लिए एक कमांड है। इस आदेश द्वारा किया गया अंशांकन केवल उस मोड के लिए है जिसमें पोर्ट वास्तव में चलाने के लिए कॉन्फ़िगर किया गया है। पोर्ट द्वारा समर्थित सभी मोड के लिए अंशांकन करने के लिए, प्रत्येक मोड के लिए कमांड को दोहराना होगा।
कमांड के लिए सिंटैक्स है:
कैलिब्रेट किए जा रहे पोर्ट से जुड़े PTP स्लेव इंस्टेंस को जांच मोड में चलना चाहिए ताकि PTP समय में कोई समायोजन नहीं किया जा सके। अंशांकन प्रक्रिया T2-T1 और T4-T3 के अंतर को मापेगी और केबल विलंबता को ध्यान में रखते हुए निम्नलिखित समायोजन करेगी:
- T2-T1-cable_latency के साथ पोर्ट के लिए प्रवेश विलंबता समायोजित करें
- T4-T3-cable_latency के साथ पोर्ट के लिए निकास विलंबता समायोजित करें
टिप्पणी: उन प्रणालियों के लिए जिनमें एक बड़ा लिंकअप-टू-लिंकअप लेटेंसी वेरिएशन (अनकंपेंसेटेड सीरियल-टू-पैरेलल बैरल शिफ्टर पोजीशन) है, कैलिब्रेशन लिंक को कई बार नीचे ले जाता है ताकि यह सुनिश्चित हो सके कि कैलिब्रेशन मध्य मान (माध्य मान नहीं) पर किया गया है।
1PPS का उपयोग करके बाहरी संदर्भ में अंशांकन
CLI में 1PPS सिग्नल के माध्यम से बाहरी संदर्भ के संबंध में PTP पोर्ट को कैलिब्रेट करने के लिए एक कमांड है। इस आदेश द्वारा किया गया अंशांकन केवल उस मोड के लिए है जिसमें पोर्ट वास्तव में चलाने के लिए कॉन्फ़िगर किया गया है। पोर्ट द्वारा समर्थित सभी मोड के लिए अंशांकन करने के लिए, प्रत्येक मोड के लिए कमांड को दोहराना होगा।
कमांड के लिए सिंटैक्स है:
सिंक विकल्प पोर्ट को कैलिब्रेशन के तहत सिंकई का उपयोग करके संदर्भ में इसकी घड़ी की आवृत्ति को लॉक करता है। अंशांकन प्रक्रिया के हिस्से के रूप में, अंशांकन के तहत बंदरगाह से जुड़े पीटीपी दास उदाहरण अपने चरण को संदर्भ में लॉक कर देगा। एक बार PTP स्लेव पूरी तरह से लॉक और स्थिर हो जाने के बाद, अंशांकन माध्य पथ विलंब को मापेगा और निम्नलिखित समायोजन करेगा:
- प्रवेश विलंबता = प्रवेश विलंबता + (MeanPathDelay - cable_latency)/2
- इग्रेस लेटेंसी = इग्रेस लेटेंसी + (मीनपाथडेल - केबल_लेटेंसी) / 2
टिप्पणी: एक सफल अंशांकन के बाद, माध्य पथ विलंब केबल विलंबता के बराबर होगा।
टिप्पणी: उन प्रणालियों के लिए जिनमें एक बड़ा लिंकअप-टू-लिंकअप लेटेंसी वेरिएशन (अनकंपेंसेटेड सीरियल-टू-पैरेलल बैरल शिफ्टर पोजीशन) है, कैलिब्रेशन लिंक को कई बार नीचे ले जाता है ताकि यह सुनिश्चित हो सके कि कैलिब्रेशन मध्य मान (माध्य मान नहीं) पर किया गया है।
1PPS तिरछा अंशांकन
'ptp cal port' कमांड (ऊपर) 1PPS का उपयोग करके PTP पोर्ट को बाहरी संदर्भ में कैलिब्रेट करता है। यह अंशांकन हालांकि अंशांकन के तहत पोर्ट के लिए 1PPS सिग्नल के आउटपुट विलंब को ध्यान में नहीं रखता है। अंशांकन के तहत डिवाइस के 1PPS आउटपुट को संदर्भ के 1PPS के साथ मेल खाने के लिए, अंशांकन को 1PPS तिरछा करने के लिए क्षतिपूर्ति करने की आवश्यकता है। CLI में 1PPS आउटपुट तिरछा के लिए पोर्ट अंशांकन समायोजित करने के लिए एक कमांड है। इस आदेश द्वारा किया गया अंशांकन केवल उस मोड के लिए है जिसमें पोर्ट वास्तव में चलाने के लिए कॉन्फ़िगर किया गया है। पोर्ट द्वारा समर्थित सभी मोड के लिए अंशांकन करने के लिए, प्रत्येक मोड के लिए कमांड को दोहराना होगा।
कमांड के लिए सिंटैक्स है:
- पीटीपी कैल बंदरगाह ओफ़्सेट
टिप्पणी: उन प्रणालियों के लिए जिनमें एक बड़ा लिंकअप-टू-लिंकअप लेटेंसी वेरिएशन (अनकंपेंसेटेड सीरियल-टू-पैरेलल बैरल शिफ्टर पोजीशन) है, कैलिब्रेशन लिंक को कई बार नीचे ले जाता है ताकि यह सुनिश्चित हो सके कि कैलिब्रेशन मध्य मान (माध्य मान नहीं) पर किया गया है।
1PPS इनपुट अंशांकन
CLI में 1PPS इनपुट विलंब के लिए पोर्ट अंशांकन समायोजित करने के लिए एक कमांड है।
कमांड के लिए सिंटैक्स है:
- पीटीपी कैल 1pps
आदेश जारी करने से पहले, 1PPS आउटपुट को ज्ञात विलंब वाले केबल का उपयोग करके 1PPS इनपुट से जोड़ा जाना चाहिए। केबल जितना संभव हो उतना छोटा होना चाहिए। कमांड 1PPS आउटपुट को सक्षम करेगा और samp1PPS इनपुट पर LTC समय। एसampएलईडी एलटीसी समय एक देरी को दर्शाता है जो निम्नानुसार बना है: 1 पीपीएस आउटपुट बफर देरी + 1 पीपीएस इनपुट देरी + केबल विलंबता 1 पीपीएस आउटपुट बफर देरी आमतौर पर 1 एनएस की सीमा में होती है। 1PPS इनपुट विलंब की गणना की जानी चाहिए और बाद में उपयोग के लिए सहेजी जानी चाहिए जब PTP 1PPS इनपुट का उपयोग कर रहा हो।
दस्तावेज़ का अंत।
दस्तावेज़ / संसाधन
 |
माइक्रोचिप पीटीपी अंशांकन विन्यास गाइड [पीडीएफ] उपयोगकर्ता गाइड पीटीपी अंशांकन विन्यास गाइड |
