MICROCHIP PTP કેલિબ્રેશન રૂપરેખાંકન માર્ગદર્શિકા

પરિચય

આ રૂપરેખાંકન માર્ગદર્શિકા પોર્ટ-ટુ-પોર્ટ અને 1PPS કેલિબ્રેશન કેવી રીતે બનાવવી તે અંગેની માહિતી પ્રદાન કરે છે જેથી પ્રવેશ/નિગમન વિલંબને સમાયોજિત કરીને સમય સુધારવામાં આવે.

લક્ષણ વર્ણન

માપાંકન પરિણામોની દ્રઢતા
નીચે વર્ણવેલ માપાંકન કરવાનાં પરિણામો ફ્લેશમાં સાચવવામાં આવે છે જેથી ઉપકરણ પાવર-સાયકલ અથવા રીબૂટ કરવામાં આવ્યું હોય તો પણ તે સતત રહે છે.

રીલોડ-ડિફોલ્ટ્સ માટે દ્રઢતા

નીચે વર્ણવેલ માપાંકન કરવાનાં પરિણામો ફરીથી લોડ-ડિફોલ્ટ્સમાં પણ સતત છે. જો રીલોડ-ડિફોલ્ટ્સ બિલ્ટ-ઇન ડિફોલ્ટ્સ પર કેલિબ્રેશન રીસેટ કરશે, તો આને ફરીથી લોડ-ડિફોલ્ટ્સ માટે પરિમાણ તરીકે ઉલ્લેખિત કરવું જોઈએ એટલે કે:

ટાઈમસ્ટનું ઓટોમેટિક એડજસ્ટમેન્ટamp પ્લેન સંદર્ભ

CLI એક આદેશ આપે છે જે લૂપબેક મોડમાં PTP પોર્ટ માટે T2-T1 તફાવતને માપે છે અને પછી આપોઆપ પોર્ટની બહાર નીકળવા અને પ્રવેશવાની લેટન્સીને સમાયોજિત કરે છે જેથી T2 અને T1 સમાન બને. આ આદેશ દ્વારા કરવામાં આવેલું માપાંકન ફક્ત તે મોડ માટે છે જેમાં પોર્ટ ખરેખર ચલાવવા માટે ગોઠવેલ છે. પોર્ટ દ્વારા સમર્થિત તમામ મોડ્સ માટે માપાંકન કરવા માટે, દરેક મોડ માટે આદેશનું પુનરાવર્તન કરવું પડશે.

આદેશ માટે વાક્યરચના છે:

વિકલ્પ 'ext' સ્પષ્ટ કરે છે કે બાહ્ય લૂપબેકનો ઉપયોગ થઈ રહ્યો છે. જ્યારે 'int' વિકલ્પનો ઉપયોગ કરવામાં આવે છે, ત્યારે પોર્ટ આંતરિક લૂપબેક માટે ગોઠવેલું હશે.
નોંધ: મોટી લિંકઅપ-ટુ-લિંકઅપ લેટન્સી ભિન્નતા ધરાવતી સિસ્ટમો માટે (અસરભર સીરીયલ-થી-સમાંતર બેરલ શિફ્ટર પોઝિશન) કેલિબ્રેશન મધ્યમ મૂલ્ય (મતલબ મૂલ્ય નહીં) પર થાય છે તેની ખાતરી કરવા માટે લિંકને ઘણી વખત નીચે લઈ જાય છે. .

પોર્ટ-ટુ-પોર્ટ કેલિબ્રેશન
CLI એ સમાન સ્વીચના અન્ય PTP પોર્ટ (સંદર્ભ પોર્ટ) ના સંદર્ભમાં PTP પોર્ટને માપાંકિત કરવા માટે આદેશ આપે છે. આ આદેશ દ્વારા કરવામાં આવેલું માપાંકન ફક્ત તે મોડ માટે છે જેમાં પોર્ટ ખરેખર ચલાવવા માટે ગોઠવેલ છે. પોર્ટ દ્વારા સમર્થિત તમામ મોડ્સ માટે માપાંકન કરવા માટે, દરેક મોડ માટે આદેશનું પુનરાવર્તન કરવું પડશે.

આદેશ માટે વાક્યરચના છે:

કેલિબ્રેટ થઈ રહેલા પોર્ટ સાથે સંકળાયેલ PTP સ્લેવ ઈન્સ્ટન્સ પ્રોબ મોડમાં ચાલવું જોઈએ જેથી કરીને PTP સમય સાથે કોઈ ગોઠવણ કરવામાં ન આવે. માપાંકન પ્રક્રિયા T2-T1 અને T4-T3 તફાવતોને માપશે અને કેબલ લેટન્સીને ધ્યાનમાં રાખીને નીચેના ગોઠવણો કરશે:

1. T2-T1-કેબલ_લેટન્સી સાથે પોર્ટ માટે પ્રવેશ વિલંબને સમાયોજિત કરો
2. T4-T3-cable_latency સાથે પોર્ટ માટે બહાર નીકળવાની વિલંબને સમાયોજિત કરો

નોંધ: મોટી લિંકઅપ-ટુ-લિંકઅપ લેટન્સી ભિન્નતા ધરાવતી સિસ્ટમો માટે (અનુકમ્પન્સેડ સીરીયલ-ટુ-સમાંતર બેરલ શિફ્ટર પોઝિશન) કેલિબ્રેશન મધ્યમ મૂલ્ય (મધ્યમ મૂલ્ય નહીં) પર થાય છે તેની ખાતરી કરવા માટે લિંકને ઘણી વખત નીચે લે છે.

1PPS નો ઉપયોગ કરીને બાહ્ય સંદર્ભ માટે માપાંકન

CLI એ 1PPS સિગ્નલ દ્વારા બાહ્ય સંદર્ભના સંદર્ભમાં PTP પોર્ટને માપાંકિત કરવા માટે આદેશ આપે છે. આ આદેશ દ્વારા કરવામાં આવેલું માપાંકન ફક્ત તે મોડ માટે છે જેમાં પોર્ટ ખરેખર ચલાવવા માટે ગોઠવેલ છે. પોર્ટ દ્વારા સમર્થિત તમામ મોડ્સ માટે માપાંકન કરવા માટે, દરેક મોડ માટે આદેશનું પુનરાવર્તન કરવું પડશે.
આદેશ માટે વાક્યરચના છે:

સમન્વયન વિકલ્પ કેલિબ્રેશન હેઠળના પોર્ટને તેની ઘડિયાળની આવર્તનને SyncE નો ઉપયોગ કરીને સંદર્ભ માટે લૉક કરે છે. કેલિબ્રેશન પ્રક્રિયાના ભાગ રૂપે, કેલિબ્રેશન હેઠળના પોર્ટ સાથે સંકળાયેલ PTP સ્લેવ દાખલા તેના તબક્કાને સંદર્ભમાં લૉક કરશે. એકવાર PTP સ્લેવ સંપૂર્ણપણે લૉક થઈ જાય અને સ્થિર થઈ જાય, કેલિબ્રેશન સરેરાશ પાથ વિલંબને માપશે અને નીચેના ગોઠવણો કરશે:

1. પ્રવેશ વિલંબ = પ્રવેશ વિલંબ + (મીનપાથડેલે - કેબલ_લેટન્સી)/2
2. એગ્રેસ લેટન્સી = એગ્રેસ લેટન્સી + (મીનપાથડેલે - કેબલ_લેટન્સી)/2

નોંધ: સફળ માપાંકન પછી, સરેરાશ પાથ વિલંબ કેબલ વિલંબ સમાન હશે.
નોંધ: મોટી લિંકઅપ-ટુ-લિંકઅપ લેટન્સી ભિન્નતા ધરાવતી સિસ્ટમો માટે (અનુકમ્પન્સેડ સીરીયલ-ટુ-સમાંતર બેરલ શિફ્ટર પોઝિશન) કેલિબ્રેશન મધ્યમ મૂલ્ય (મધ્યમ મૂલ્ય નહીં) પર થાય છે તેની ખાતરી કરવા માટે લિંકને ઘણી વખત નીચે લે છે.

1PPS સ્ક્યુનું માપાંકન
'ptp cal પોર્ટ' આદેશ (ઉપર) PTP પોર્ટને 1PPS નો ઉપયોગ કરીને બાહ્ય સંદર્ભ માટે માપાંકિત કરે છે. આ કેલિબ્રેશન જો કે કેલિબ્રેશન હેઠળના પોર્ટ માટે 1PPS સિગ્નલના આઉટપુટ વિલંબને ધ્યાનમાં લેતું નથી. કેલિબ્રેશન હેઠળના ઉપકરણના 1PPS આઉટપુટને સંદર્ભના 1PPS સાથે સુસંગત બનાવવા માટે, કેલિબ્રેશનને 1PPS સ્ક્યુ માટે વળતરની જરૂર છે. CLI 1PPS આઉટપુટ સ્ક્યુ માટે પોર્ટ કેલિબ્રેશનને સમાયોજિત કરવા માટે આદેશ આપે છે. આ આદેશ દ્વારા કરવામાં આવેલું માપાંકન ફક્ત તે મોડ માટે છે જેમાં પોર્ટ ખરેખર ચલાવવા માટે ગોઠવેલ છે. પોર્ટ દ્વારા સમર્થિત તમામ મોડ્સ માટે માપાંકન કરવા માટે, દરેક મોડ માટે આદેશનું પુનરાવર્તન કરવું પડશે.
આદેશ માટે વાક્યરચના છે:

• ptp cal પોર્ટ ઓફસેટ

નોંધ: મોટી લિંકઅપ-ટુ-લિંકઅપ લેટન્સી ભિન્નતા ધરાવતી સિસ્ટમો માટે (અનુકમ્પન્સેડ સીરીયલ-ટુ-સમાંતર બેરલ શિફ્ટર પોઝિશન) કેલિબ્રેશન મધ્યમ મૂલ્ય (મધ્યમ મૂલ્ય નહીં) પર થાય છે તેની ખાતરી કરવા માટે લિંકને ઘણી વખત નીચે લે છે.

1PPS ઇનપુટ કેલિબ્રેશન

CLI 1PPS ઇનપુટ વિલંબ માટે પોર્ટ કેલિબ્રેશનને સમાયોજિત કરવા માટે એક આદેશ દર્શાવે છે.
આદેશ માટે વાક્યરચના છે: 

• ptp cal 1pps

આદેશ જારી કરતા પહેલા, 1PPS આઉટપુટ જાણીતા વિલંબ સાથે કેબલનો ઉપયોગ કરીને 1PPS ઇનપુટ સાથે જોડાયેલ હોવું જોઈએ. કેબલ શક્ય તેટલી ટૂંકી હોવી જોઈએ. આદેશ 1PPS આઉટપુટ અને s ને સક્ષમ કરશેamp1PPS ઇનપુટ પર LTC સમય. આ એસampled LTC સમય દર્શાવે છે કે વિલંબ નીચે પ્રમાણે રચાયેલ છે: 1PPS આઉટપુટ બફર વિલંબ + 1PPS ઇનપુટ વિલંબ + કેબલ લેટન્સી 1PPS આઉટપુટ બફર વિલંબ સામાન્ય રીતે 1 ns ની રેન્જમાં હોય છે. જ્યારે PTP 1PPS ઇનપુટનો ઉપયોગ કરી રહ્યું હોય ત્યારે 1PPS ઇનપુટ વિલંબની ગણતરી કરવી જોઈએ અને પછીના ઉપયોગ માટે સાચવવી જોઈએ.

દસ્તાવેજનો અંત.

દસ્તાવેજો / સંસાધનો

MICROCHIP PTP કેલિબ્રેશન રૂપરેખાંકન માર્ગદર્શિકા [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા PTP કેલિબ્રેશન રૂપરેખાંકન માર્ગદર્શિકા

સંદર્ભો

• વપરાશકર્તા માર્ગદર્શિકા