Manuel d'utilisation du microcontrôleur basé sur NXP LPC55S0x M33

Tour	Date	Description
1.3	20211110	Ajout de la note CAN-FD.1 dans la section 3.3 "CAN-FD.1 : l'abandon de la transaction de bus peut se produire lorsque le périphérique CAN-FD utilise un alias sécurisé".
1.2	20210810	Ajout de VBAT_DCDC.1 : Section 3.2 « VBAT_DCDC.1 : Le temps de montée minimum de l'alimentation doit être de 2.6 ms ou moins pour Tamb = -40 C, et de 0.5 ms ou moins pour Tamb = 0 C pour
		+105 °C »
1.1	20201006	Deuxième version.
1.0	20200814	Version initiale.

Identification du produit

Le boîtier LPC55S0x/LPC550x HTQFP64 porte le marquage supérieur suivant :

Première ligne : LPC55S0x/LPC550x
Deuxième ligne : JBD64

Troisième ligne : xxxx
La quatrième ligne : xxxx

La cinquième ligne : zzzyywwxR
- yyww : code de date avec yy = année et ww = semaine.
- xR : révision A de l'appareil

Le boîtier LPC55S0x/LPC550x HVQFN48 porte le marquage supérieur suivant :

Première ligne : LPC55S0x/LPC550x
Deuxième ligne : JHI48

Troisième ligne : xxxxxxx
La quatrième ligne : xxxx

Cinquième ligne : zzzyywwxR
- yyww : code de date avec yy = année et ww = semaine.
- xR : révision A de l'appareil

Errata terminéview

Tableau des problèmes fonctionnels

Tableau 1. Tableau des problèmes fonctionnels
Fonctionnel Brève description des problèmes	Identifiant de révision	Description détaillée
ROM.1 La ROM ne parvient pas à entrer en mode ISP lorsque l'image est corrompue avec des pages flash dans un état effacé ou non programmé.	A	Section 3.1
VBAT_DCDC.1 Le temps de montée minimum de l'alimentation doit être de 2.6 ms ou moins pour Tamb = -40 C, et de 0.5 ms ou moins pour Tamb = 0 C à +105 C.	A	Section 3.2
CAN-FD.1 L'abandon de la transaction du bus peut se produire lorsque le périphérique CAN-FD utilise un alias sécurisé.	A	Section 3.3.

Tableau des écarts AC/DC

Notes d'errata

Détail des problèmes fonctionnels

ROM.1 : la ROM ne parvient pas à entrer en mode ISP lorsque l'image est corrompue avec des pages flash dans un état effacé ou non programmé

Introduction
Sur le LPC55S0x/LPC550x, si l'image est corrompue avec des pages flash dans un état effacé ou non programmé, la ROM peut ne pas entrer automatiquement en mode ISP.

Problème
Lorsque le démarrage sécurisé est activé dans CMPA et que la mémoire flash contient une page de mémoire effacée ou non programmée dans la région de mémoire spécifiée par le champ de taille d'image dans l'en-tête de l'image, l'appareil n'entre pas automatiquement en mode ISP à l'aide du mécanisme de secours, comme dans le cas d'un échec de démarrage pour une image invalide. Ce problème se produit lorsque l'image de l'application n'est que partiellement écrite ou effacée mais qu'un en-tête d'image valide est toujours présent en mémoire.

Solution de contournement
Effectuez un effacement en masse pour supprimer l'image incomplète et corrompue en utilisant l'une des méthodes suivantes :

Exécutez la commande d'effacement à l'aide de Debug L'appareil entrera directement en mode ISP après avoir quitté la boîte aux lettres.
Entrez en mode ISP à l'aide de la commande Debug Mailbox et utilisez la commande flash-erase.
Réinitialisez l'appareil et entrez en mode ISP à l'aide de l'ISP Utilisez la commande flash-erase pour effacer l'image corrompue (incomplète).

VBAT_DCDC.1 : Le temps de montée minimum de l'alimentation doit être de 2.6 ms ou moins pour Tamb = -40 C, et de 0.5 ms ou moins pour Tamb = 0 C à +105 C

Introduction
La fiche technique ne spécifie aucune exigence de mise sous tension pour l'alimentation sur la broche VBAT_DCDC.

Problème
L'appareil peut ne pas toujours démarrer si le temps de montée minimum de l'alimentation ramp est de 2.6 ms ou plus rapide pour Tamb = -40 C, et de 0.5 ms ou plus rapide pour Tamb = 0 C à +105 C.

Solution de contournement
Aucun.

CAN-FD.1 : l'abandon de la transaction de bus peut se produire lorsque le périphérique CAN-FD utilise un alias sécurisé

Introduction
Contrairement au CM33, pour les autres maîtres AHB (CAN-FD, USB-FS, DMA), le niveau de sécurité de la transaction est fixé en fonction du niveau attribué au maître dans le registre SEC_AHB->MASTER_SEC_LEVEL. Ainsi, si l'application doit restreindre le CAN-FD pour sécuriser, les étapes suivantes sont nécessaires :

Définissez le niveau de sécurité de CAN-FD sur secure-user (0x2) ou secure privilege (0x3) dans le registre SEC_AHB->MASTER_SEC_LEVEL.
Attribuez un niveau d'utilisateur sécurisé ou de privilège sécurisé pour l'espace de registre CAN-FD dans le registre SEC_AHB-> SEC_CTRL_AHB_PORT8_SLAVE1.
Affectez un niveau d'utilisateur sécurisé ou de privilège sécurisé pour la RAM de messages.

Example:
Si 16 Ko de banque SRAM 2 (0x2000_C000) sont utilisés pour la RAM de message CAN. Définissez ensuite les règles dans le registre SEC_AHB-> SEC_CTRL_RAM2_MEM_RULE0 sur secure-user (0x2) ou secure privilege (0x3).

Problème
La mémoire partagée utilisée par le contrôleur CAN-FD et la CPU doit être accessible à l'aide d'un alias sécurisé avec le bit d'adresse 28 défini (ex.ampfichier 0x3000_C000). Cependant, lorsque CAN-FD effectue une transaction de bus à l'aide d'un alias sécurisé (bit d'adresse 28 défini), la transaction est abandonnée.

Solution de contournement

Lorsque la CPU accède au registre CAN-FD ou à la RAM de messages, elle doit toujours utiliser un alias sécurisé, c'est-à-dire 0x3000_C000 pour la manipulation de la RAM de messages. .
Pour toute structure utilisée par le périphérique CAN-FD pour récupérer ou écrire, la mémoire doit être configurée pour utiliser 0x2000_C000 afin que les transactions de bus fonctionnent. Le pilote logiciel CAN-FD doit définir le «registre d'adresse de base de la RAM de message (MRBA, décalage 0x200)» avec l'adresse physique de la RAM au lieu de l'alias sécurisé.

Détail des déviations AC/DC

Aucun errata connu.

Détail des notes d'errata

Aucun errata connu.

Garantie et responsabilité limitées

Les informations contenues dans ce document sont fournies uniquement pour permettre aux développeurs de systèmes et de logiciels d'utiliser les produits NXP. Il n'y a aucune licence de copyright expresse ou implicite accordée en vertu des présentes pour concevoir ou fabriquer des circuits intégrés sur la base des informations contenues dans ce document. NXP se réserve le droit d'apporter des modifications sans préavis à tous les produits contenus dans le présent document.

NXP n'offre aucune garantie, représentation ou garantie concernant l'adéquation de ses produits à un usage particulier, et NXP n'assume aucune responsabilité découlant de l'application.
ou l'utilisation de tout produit ou circuit, et décline spécifiquement toute responsabilité, y compris, sans s'y limiter, les dommages consécutifs ou accessoires. Les paramètres « typiques » qui peuvent être fournis dans les fiches techniques et/ou les spécifications NXP peuvent varier et varient selon les applications, et les performances réelles peuvent varier dans le temps. Tous les paramètres de fonctionnement, y compris les « typiques », doivent être validés pour chaque application client par les experts techniques du client. NXP ne cède aucune licence en vertu de ses droits de brevet ni des droits d'autrui. NXP vend des produits conformément aux conditions générales de vente, qui peuvent être consultées à l'adresse suivante : nxp.com/SalesTermsandConditions.

Droit d'apporter des modifications
NXP Semiconductors se réserve le droit d'apporter des modifications aux informations publiées dans ce document, y compris, mais sans s'y limiter, les spécifications et les descriptions de produits, à tout moment et sans préavis. Ce document annule et remplace toutes les informations fournies avant sa publication.

Sécurité
Le client comprend que tous les produits NXP peuvent être sujets à des vulnérabilités non identifiées ou documentées. Le client est responsable de la conception et de l'exploitation de ses applications et produits tout au long de leur cycle de vie afin de réduire l'effet de ces vulnérabilités sur les applications et produits des clients. La responsabilité du client s'étend également aux autres technologies ouvertes et/ou propriétaires prises en charge par les produits NXP pour une utilisation dans les applications des clients. NXP décline toute responsabilité pour toute vulnérabilité. Les clients doivent vérifier régulièrement les mises à jour de sécurité de NXP et effectuer un suivi approprié. Le client doit sélectionner les produits dotés de fonctionnalités de sécurité qui répondent le mieux aux règles, réglementations et normes de l'application prévue et prendre les décisions de conception finales concernant ses produits et est seul responsable du respect de toutes les exigences légales, réglementaires et liées à la sécurité concernant ses produits, indépendamment de toute information ou assistance pouvant être fournie par NXP. NXP dispose d'une équipe de réponse aux incidents de sécurité des produits (PSIRT) (joignable à l'adresse PSIRT@nxp.com) qui gère l'enquête, le reporting et la publication de solutions aux vulnérabilités de sécurité des produits NXP.

NXP, le logo NXP, NXP SECURE CONNECTIONS FOR A SMARTER WORLD, COOLFLUX, EMBRACE, GREEN CHIP, HITAG, ICODE, JCOP, LIFE, VIBES, MIFARE, MIFARE CLASSIC, MIFARE DESFire, MIFARE PLUS, MIFARE FLEX, MANTIS, MIFARE ULTRALIGHT, MIFARE4MOBILE, MIGLO, NTAG, ROAD LINK, SMARTLX, SMART MX, STARPLUG, TOP FET, TRENCHMOS, UCODE, Freescale, le logo Freescale, AltiVec, CodeWarrior, ColdFire, ColdFire+, le logo Energy Efficient Solutions, Kinetis, Layerscape, MagniV, mobileGT, PEG, PowerQUICC, Processor Expert, QorIQ, QorIQ Qonverge, SafeAssure, le logo SafeAssure, StarCore, Symphony, VortiQa, Vybrid, Airfast, BeeKit, BeeStack, CoreNet, Flexis, MXC, Platform in a Package, QUICC Engine, Tower, TurboLink, EdgeScale, EdgeLock, eIQ et Immersive3D sont des marques déposées de NXP BV Tous les autres noms de produits ou de services sont la propriété de leurs propriétaires respectifs. AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINK-PLUS, ULINKpro, µVision, Versatile sont des marques ou des marques déposées d'Arm Limited (ou de ses filiales) aux États-Unis et/ou ailleurs. La technologie associée peut être protégée par tout ou partie des brevets, droits d'auteur, dessins et secrets commerciaux. Tous les droits sont réservés. Oracle et Java sont des marques déposées d'Oracle et/ou de ses filiales. Les marques verbales Power Architecture et Power.org ainsi que les logos Power et Power.org et les marques associées sont des marques commerciales et des marques de service sous licence de Power.org. M, M Mobileye et les autres marques ou logos de Mobileye apparaissant ici sont des marques de Mobileye Vision Technologies Ltd. aux États-Unis, dans l'UE et/ou dans d'autres juridictions.

Documents / Ressources

Microcontrôleur basé sur NXP LPC55S0x M33 [pdf] Manuel de l'utilisateur
LPC55S0x, microcontrôleur basé sur M33, microcontrôleur basé, LPC55S0x, microcontrôleur

Références

Manuel d'utilisation

Microcontrôleur basé sur NXP LPC55S0x M33

Informations sur le document