Intel Mailbox Client amb Avalon Streaming Interface FPGA IP Guia d'usuari

Intel Mailbox Client amb Avalon Streaming Interface FPGA IP Guia d'usuari

Continguts amagar

1 Client de bústia de correu amb interfície de streaming Avalon® Intel FPGA IP Overview

Client de bústia de correu amb interfície de streaming Avalon® Intel FPGA IP Overview

El client de bústia de correu amb la interfície de streaming Avalon® Intel® FPGA IP (client de bústia de correu amb IP client d'Avalon ST) proporciona un canal de comunicació entre la vostra lògica personalitzada i el gestor de dispositius segur (SDM). Podeu utilitzar Mailbox Client amb Avalon ST IP per enviar paquets d'ordres i rebre paquets de resposta dels mòduls perifèrics SDM. El client de bústia de correu amb Avalon ST IP defineix les funcions que executa l'SDM.

La vostra lògica personalitzada pot utilitzar aquest canal de comunicació per rebre informació i accedir a la memòria flash des dels mòduls perifèrics següents:

L'identificador del xip
El sensor de temperatura

El Voltage Sensor
Memòria flaix d'interfície perifèrica en sèrie quàdruple (SPI).

Nota: Al llarg d'aquesta guia de l'usuari, el terme Avalon ST abreuja la interfície de transmissió o IP d'Avalon.

Figura 1. Client de bústia amb disseny de sistema IP Avalon ST

La figura següent mostra una aplicació en la qual el client de bústia de correu amb Avalon ST IP llegeix l'ID del xip.

Figura 2. El client de bústia amb Avalon ST IP llegeix l'ID de xip

Suport familiar de dispositius

A continuació s'enumeren les definicions del nivell de suport del dispositiu per a les IP Intel FPGA:

Suport anticipat — La IP està disponible per a la simulació i la compilació per a aquesta família de dispositius. Els models de cronometratge inclouen estimacions inicials d'enginyeria de retards basades en la informació primerenca posterior al disseny. Els models de temporització estan subjectes a canvis, ja que les proves de silici milloren la correlació entre el silici real i els models de temporització. Podeu utilitzar aquesta IP per a estudis d'arquitectura del sistema i d'utilització de recursos, simulació, pin-out, avaluacions de latència del sistema, avaluacions bàsiques de temps (pressupost de pipeline) i estratègia de transferència d'E/S (amplada del camí de dades, profunditat de ràfega, comerç d'estàndards d'E/S). offs).

Suport previ — La IP es verifica amb models de temporització preliminars per a aquesta família de dispositius. La IP compleix tots els requisits funcionals, però és possible que encara estigui en procés d'anàlisi de temps per a la família de dispositius. Es pot utilitzar en dissenys de producció amb precaució.
Suport final — La IP es verifica amb els models de cronometratge finals per a aquesta família de dispositius. La IP compleix tots els requisits funcionals i de temporització de la família de dispositius i es pot utilitzar en dissenys de producció.

Taula 1. Suport familiar de dispositius

Família de dispositius	Suport
Intel Agilex™	Avançar

Nota: No podeu simular el client de la bústia de correu amb la interfície de streaming Avalon Intel FPGA IP perquè la IP rep les respostes de l'SDM. Per validar aquesta IP, Intel recomana que realitzeu una avaluació del maquinari.

Informació relacionada
Client de bústia de correu amb interfície de streaming Avalon Intel FPGA IP Notes de versió

Paràmetres

Nom del paràmetre	Valor	Descripció
Activa la interfície d'estat	Activat Desactivat	Quan activeu aquesta interfície, el client de la bústia de correu amb la interfície de transmissió Intel FPGA IP d'Avalon inclou el senyal command_status_invalid. Quan command_status_invalid afirma, heu de restablir la IP.

Interfícies
La figura següent il·lustra el client de la bústia de correu amb les interfícies IP Intel FPGA de la interfície de streaming Avalon:

Figura 3. Client de bústia de correu amb interfície de streaming Avalon Interfícies IP Intel FPGA

Per obtenir més informació sobre les interfícies de streaming d'Avalon, consulteu les especificacions de la interfície d'Avalon.
Informació relacionada
Especificacions de la interfície Avalon

Rellotge i restabliment d'interfícies

Taula 2. Rellotge i restabliment d'interfícies

Nom del senyal	Direcció	Descripció
in_clk	Entrada	Aquest és el rellotge de les interfícies de streaming d'Avalon. La freqüència màxima en 250 MHz.
in_reset	Entrada	Aquest és un restabliment alt actiu. Afirma in_reset per restablir el client de la bústia de correu amb la interfície de transmissió d'Avalon Intel FPGA IP (client de la bústia amb Avalon ST IP). Quan s'afirma el senyal in_reset, l'SDM ha d'eliminar qualsevol activitat pendent del client de bústia amb Avalon ST IP. L'SDM continua processant ordres d'altres clients. Per garantir que el client de la bústia de correu amb Avalon ST IP funcioni correctament quan el dispositiu entra en mode d'usuari, el vostre disseny ha d'incloure l'IP Reset Release Intel FPGA per mantenir el restabliment fins que el teixit FPGA entri en mode d'usuari. Intel recomana utilitzar un sincronitzador de restabliment quan connecteu el restabliment de l'usuari o la sortida de l'IP de llançament de restabliment
		el port de restabliment del client de bústia amb Avalon ST IP. Per implementar el sincronitzador de restabliment, utilitzeu el Reset Bridge Intel FPGA IP disponible al Platform Designer. Nota: Per obtenir les directrius d'instanciació d'IP i connexió al Dissenyador de la plataforma, consulteu els components de comunicació i amfitrió necessaris per al disseny d'actualització del sistema remot Ex.ampfigura a la Guia d'usuari de configuració d'Intel Agilex.

Interfície de comandaments
Utilitzeu la interfície Avalon Streaming (Avalon ST) per enviar ordres a l'SDM.

Taula 3. Interfície d'ordres

Nom del senyal	Direcció	Descripció
comanda_preparat	Sortida	El client de bústia de correu amb Avalon ST Intel FPGA IP afirma command_ready quan està preparat per rebre ordres de l'aplicació. La latència_preparada és de 0 cicles. El client de la bústia de correu amb Avalon ST pot acceptar command_data[31:0] en el mateix cicle que comanda_ready afirma.
comanda_vàlida	Entrada	El senyal command_valid afirma que indica que command_data és vàlid.
dades_comandes[31:0]	Entrada	El bus command_data condueix les ordres a l'SDM. Consulteu la llista i la descripció d'ordres per obtenir les definicions de les ordres.
command_startofpacket	Entrada	El comandament_startofpacket s'afirma en el primer cicle d'un paquet d'ordres.
comanda_endofpacket	Entrada	Command_endofpacket afirma en l'últim cicle de comandament un paquet.

Figura 4. Temps per al paquet de comandaments Avalon ST

Interfície de resposta
L'SDM Avalon ST Client IP envia respostes a la vostra aplicació mitjançant la interfície de resposta.

Taula 4. Interfície de resposta

Senyal 5	Direcció	Descripció
resposta_preparada	Entrada	La lògica de l'aplicació pot afirmar el senyal response_ready sempre que pugui rebre una resposta.
resposta_vàlida	Sortida	L'SDM afirma response_valid per indicar que response_data és vàlid.
dades_resposta[31:0]	Sortida	L'SDM condueix response_data per proporcionar la informació sol·licitada. La primera paraula de la resposta és una capçalera que identifica l'ordre que proporciona l'SDM. Consulteu Llista d'ordres i descripció per a les definicions de les ordres.
response_startofpacket	Sortida	El response_startofpacket s'afirma en el primer cicle d'un paquet de resposta.
response_endofpacket	Sortida	El response_endofpacket s'afirma en l'últim cicle d'un paquet de resposta.

Figura 5. Temporització del paquet de resposta Avalon ST

Interfície d'estat de comandaments

Taula 5. Interfície d'estat de comandaments

Nom del senyal	Direcció	Descripció
comanda_estat_invàlid	Sortida	Command_status_invalid afirma per indicar un error. Aquest senyal normalment indica que la longitud de l'ordre especificada a la capçalera de l'ordre no coincideix amb la longitud de l'ordre enviada. Quan command_status_invalid s'afirma, la lògica de l'aplicació ha d'afirmar in_reset per reiniciar el client de bústia amb la interfície de transmissió d'Avalon Intel FPGA IP.

Figura 6. Restableix després de les afirmacions command_status_invalid

Ordres i respostes

El controlador de l'amfitrió es comunica amb l'SDM mitjançant paquets d'ordres i resposta a través de la IP FPGA d'Intel de client de bústia.

La primera paraula dels paquets d'ordres i resposta és una capçalera que proporciona informació bàsica sobre l'ordre o la resposta.

Figura 7. Format de capçalera d'ordres i resposta

Nota: El camp LENGTH de la capçalera de l'ordre ha de coincidir amb la longitud de l'ordre corresponent.
La taula següent descriu els camps de l'ordre de capçalera.

Taula 6. Descripció de la capçalera de l'ordre i la resposta

Capçalera	Bit	Descripció
Reservat	[31:28]	Reservat.
ID	[27:24]	L'ID de la comanda. La capçalera de la resposta retorna l'ID especificat a la capçalera de l'ordre. Consulteu Ordres d'operació per obtenir descripcions de comandaments.
0	[23]	Reservat.
LONGITUD	[22:12]	Nombre de paraules d'arguments després de la capçalera. La IP respon amb un error si s'introdueix un nombre incorrecte de paraules d'arguments per a una ordre determinada. Si hi ha una discrepància entre la longitud de l'ordre especificada a la capçalera de l'ordre i el nombre de paraules enviades. La IP augmenta el bit 3 del registre d'estat d'interrupció (COMMAND_INVALID) i s'ha de restablir el client de la bústia.
Reservat	[11]	Reservat. S'ha de posar a 0.
Codi d'ordres/Codi d'error	[10:0]	Codi d'ordres especifica l'ordre. El codi d'error indica si l'ordre ha estat correcta o ha fallat. A la capçalera de l'ordre, aquests bits representen el codi de l'ordre. A la capçalera de la resposta, aquests bits representen el codi d'error. Si l'ordre té èxit, el codi d'error és 0. Si l'ordre falla, consulteu els codis d'error definits a la Respostes del codi d'error.

Comandaments d'operació

Reinicialització del flaix Quad SPI
Important: Per als dispositius Intel Agilex, heu de connectar el pin de restabliment del flaix en sèrie o SPI quad al pin AS_nRST. L'SDM ha de controlar completament el restabliment del QSPI. No connecteu el pin de restabliment quad SPI a cap host extern.

Taula 7. Llista d'ordres i descripció

Comandament	Codi (hexadecimal)	Longitud de comandament (1)	Durada de la resposta (1)	Descripció
NOOP	0	0	0	Envia una resposta d'estat d'acord.
GET_IDCODE	10	0	1	La resposta conté un argument que és el JTAG CODI ID del dispositiu
GET_CHIPID	12	0	2	La resposta conté un valor CHIPID de 64 bits amb la paraula menys significativa primer.
GET_USERCODE	13	0	1	La resposta conté un argument que és el J de 32 bitsTAG CODI D'USUARI que el flux de bits de configuració escriu al dispositiu.
GET_VOLTAGE	18	1	n(2)	El GET_VOLTAGL'ordre E té un sol argument que és una màscara de bits que especifica els canals a llegir. El bit 0 especifica el canal 0, el bit 1 especifica el canal 1, i així successivament. La resposta inclou un argument d'una paraula per a cada conjunt de bits a la màscara de bits. El voltagEl retornat és un nombre de punt fix sense signe amb 16 bits per sota del punt binari. Per exampel, a voltage de 0.75 V retorna 0x0000C000. (3) Els dispositius Intel Agilex tenen un sol volumtage sensor. En conseqüència, la resposta és sempre una paraula.
GET_ TEMPERATURA	19	1	n(4)	L'ordre GET_TEMPERATURE retorna la temperatura o les temperatures del teixit central o les ubicacions del canal del transceptor que especifiqueu. Per als dispositius Intel Agilex, utilitzeu l'argument sensor_req per especificar les ubicacions. El sensor_req inclou els camps següents: Bits[31:28]: reservat. Bits[27:16]: ubicació del sensor. Especifica la ubicació del TSD. Bits[15:0]: màscara del sensor. Especifica els sensors que cal llegir per a la ubicació del sensor especificada. La resposta conté una paraula per a cada temperatura sol·licitada. Si s'omet, l'ordre llegeix el canal 0. El bit menys significatiu (lsb) correspon al sensor 0. El bit més significatiu (msb) correspon al canal 15. La temperatura retornada és un valor fix amb signe amb 8 bits per sota del punt binari. Per example, una temperatura de 10°C retorna 0x00000A00. A de temperatura -1.5°C retorna 0xFFFFFE80. Si la màscara de bits especifica una ubicació no vàlida, l'ordre retorna un codi d'error que és qualsevol valor de l'interval 0x80000000 -0x800000FF. Per als dispositius Intel Agilex, consulteu la Guia d'usuari d'Intel Agilex Power Management per obtenir més informació sobre els sensors de temperatura locals integrats.
RSU_IMAGE_ ACTUALITZACIÓ	5C	2	0	Activa la reconfiguració des de la font de dades que pot ser la imatge de fàbrica o una aplicació.
continuat…

Aquest número no inclou la capçalera de l'ordre o la resposta.
Per als dispositius Intel Agilex que admeten la lectura de diversos dispositius, l'índex n coincideix amb el nombre de canals que activeu al vostre dispositiu.
Consulteu el Guia de l'usuari Intel Agilex Power Management per obtenir més informació sobre els canals i les ubicacions dels sensors de temperatura.
L'índex n depèn del nombre de màscares de sensor.

Comandament	Codi (hexadecimal)	Longitud de comandament (1)	Durada de la resposta (1)	Descripció
				Aquesta ordre pren un argument opcional de 64 bits que especifica l'adreça de dades de reconfiguració al flash. Quan envieu l'argument a la IP, primer envieu bits [31:0] seguits de bits [63:32]. Si no proporcioneu aquest argument, se suposa que el seu valor és 0. Bit [31:0]: l'adreça inicial d'una imatge d'aplicació. Bit [63:32]: reservat (escriu com a 0). Un cop el dispositiu processa aquesta ordre, torna la capçalera de resposta a la resposta FIFO abans de procedir a reconfigurar el dispositiu. Assegureu-vos que l'ordinador amfitrió o el controlador de l'amfitrió deixi de donar servei a altres interrupcions i es concentri a llegir les dades de la capçalera de la resposta per indicar que l'ordre s'ha completat correctament. En cas contrari, és possible que l'ordinador amfitrió o el controlador de l'amfitrió no puguin rebre la resposta un cop iniciat el procés de reconfiguració. Un cop el dispositiu procedeix a la reconfiguració, es perd l'enllaç entre l'amfitrió extern i l'FPGA. Si utilitzeu PCIe al vostre disseny, haureu de tornar a enumerar l'enllaç PCIe. Important: Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.
RSU_GET_SPT	5A	0	4	RSU_GET_SPT recupera la ubicació flash SPI quad per a les dues taules de subparticions que utilitza la RSU: SPT0 i SPT1. La resposta de 4 paraules conté la informació següent:
				Paraula	Nom	Descripció
				0	SPT0[63:32]	Adreça SPT0 en quad SPI flash.
				1	SPT0[31:0]
				2	SPT1[63:32]	Adreça SPT1 en quad SPI flash.
				3	SPT1[31:0]
CONFIG_ STATUS	4	0	6	Informa de l'estat de la darrera reconfiguració. Podeu utilitzar aquesta ordre per comprovar l'estat de la configuració durant i després de la configuració. La resposta conté la informació següent:
				Paraula	Resum	Descripció
				0	Estat	Descriu l'error relacionat amb la configuració més recent. Retorna 0 quan no hi ha errors de configuració. El camp d'error té 2 camps: 16 bits superiors: codi d'error important. 16 bits inferiors: codi d'error menor. Consulteu l'apèndix: CONFIG_STATUS i Descripcions dels codis d'error RSU_STATUS al client de bústia Intel IP FPGA Guia d'usuari per a més informació.
				1	Versió Quartus	Disponible a les versions de programari Intel Quartus® Prime entre 19.4 i 21.2, el camp mostra: Bit [31:28]: índex del microprogramari o còpia del microprogramari de decisió que s'ha utilitzat més recentment. Els valors possibles són 0, 1, 2 i 3. Bit [27:24]: Reservat Bit [23:16]: el valor és '0'

						Disponible a la versió del programari Intel Quartus Prime 21.3 o posterior, la versió Quartus mostra: Bit [31:28]: índex del microprogramari o còpia del microprogramari de decisió que s'ha utilitzat més recentment. Els valors possibles són 0, 1, 2 i 3. Bit [27:24]: Reservat Bit [23:16]: número de llançament de Major Quartus Bit [15:8]: número de llançament de Quartus menor Bit [7:0]: número d'actualització de Quartus Per example, a la versió 21.3.1 del programari Intel Quartus Prime, els valors següents representen els números de llançament de Quartus major i menor i el número d'actualització de Quartus: Bit [23:16] = 8'd21 = 8'h15 Bit [15:8] = 8'd3 = 8'h3 Bit [7:0] = 8'd1 = 8'h1
				2	Estat del pin	Bit [31]: valor de sortida nSTATUS actual (actiu baix) Bit [30]: valor d'entrada nCONFIG detectat (actiu baix) Bit [29:8]: Reservat Bit [7:6]: font del rellotge de configuració 01 = Oscil·lador intern 10 = OSC_CLK_1 Bit [5:3]: Reservat Bit [2:0]: el valor MSEL a l'encesa
				3	Estat de la funció suau	Conté el valor de cadascuna de les funcions suaus, fins i tot si no heu assignat la funció a un pin SDM. Bit [31:6]: Reservat Bit [5]: HPS_WARMRESET Bit [4]: HPS_COLDRESET Bit [3]: SEU_ERROR Bit [2]: CVP_DONE Bit [1]: INIT_DONE Bit [0]: CONF_DONE
				4	Error d'ubicació	Conté la ubicació de l'error. Retorna 0 si no hi ha errors.
				5	Detalls de l'error	Conté els detalls de l'error. Retorna 0 si no hi ha errors.
RSU_STATUS	5B	0	9	Informa de l'estat actual d'actualització del sistema remot. Podeu utilitzar aquesta ordre per comprovar l'estat de la configuració durant la configuració i després que s'hagi completat. Aquesta ordre retorna les respostes següents:
				Paraula	Resum	Descripció (Continua....)

Aquest número no inclou la capçalera de l'ordre o la resposta

	0-1	Imatge actual	Desplaçament de flaix de la imatge de l'aplicació en execució.
	2-3	Imatge fallida	Desplaçament de flaix de la imatge de l'aplicació que falla la prioritat més alta. Si hi ha diverses imatges disponibles a la memòria flaix, emmagatzema el valor de la primera imatge que ha fallat. Un valor de tots els 0 indica que no hi ha imatges fallides. Si no hi ha imatges fallides, la resta de les paraules restants de la informació d'estat no emmagatzemen informació vàlida. Nota:Un avantatge a nCONFIG per reconfigurar-se des d'ASx4 no esborra aquest camp. La informació sobre la imatge que falla només s'actualitza quan el client de la bústia rep una ordre RSU_IMAGE_UPDATE nova i es configura correctament des de la imatge d'actualització.
	4	Estat	Codi d'error de la imatge que falla. El camp d'error té dues parts: Bit [31:16]: codi d'error important Bit [15:0]: codi d'error menor Retorna 0 si no hi ha errors. Consulteu Apèndix: descripcions dels codis d'error CONFIG_STATUS i RSU_STATUS a la Guia d'usuari d'Intel FPGA IP del client de bústia per obtenir més informació.
	5	Versió	Versió de la interfície RSU i font d'error. Per obtenir més informació, consulteu la secció d'estat de la RSU i codis d'error a la Guia d'usuari de l'actualització del sistema remot del sistema del processador dur.
	6	Error d'ubicació	Emmagatzema la ubicació d'error de la imatge que falla. Retorna 0 sense errors.
	7	Detalls de l'error	Emmagatzema els detalls de l'error de la imatge que falla. Retorna 0 si no hi ha errors.
	8	Comptador de reintents de la imatge actual	Recompte del nombre de reintents que s'han intentat per a la imatge actual. El comptador és 0 inicialment. El comptador s'estableix a 1 després del primer reintent, després a 2 després d'un segon reintent. Especifiqueu el nombre màxim de reintents a la configuració d'Intel Quartus Prime File (.qsf). L'ordre és: set_global_assignment -name RSU_MAX_RETRY_COUNT 3. Els valors vàlids per al comptador MAX_RETRY són 1-3. El nombre real de reintents disponibles és MAX_RETRY -1 Aquest camp es va afegir a la versió 19.3 del programari Intel Quartus Prime Pro Edition.
*continuat…*

Aquest número no inclou la capçalera de l'ordre o la resposta.

RSU_NOTIFY	5D	1	0	Esborra tota la informació d'error de la resposta RSU_STATUS i restableix el comptador de reintents. L'argument d'una paraula té els camps següents: 0x00050000: esborra el comptador de reintents de restabliment actual. En restablir el comptador de reintents actual, el comptador torna a zero, com si la imatge actual s'hagués carregat correctament per primera vegada. 0x00060000: esborra la informació d'estat d'error. Tots els altres valors estan reservats. Aquesta ordre no està disponible abans de la versió 19.3 del programari Intel Quartus Prime Pro Edition.
QSPI_OPEN	32	0	0	Demana accés exclusiu al quad SPI. Emeteu aquesta sol·licitud abans de qualsevol altra sol·licitud de QSPI. L'SDM accepta la sol·licitud si l'SPI quad no està en ús i l'SDM no està configurant el dispositiu. Retorna OK si l'SDM concedeix accés. L'SDM concedeix accés exclusiu al client mitjançant aquesta bústia de correu. Altres clients no poden accedir a l'SPI quad fins que el client actiu renuncia a l'accés mitjançant l'ordre QSPI_CLOSE. L'accés als dispositius de memòria flash quad SPI mitjançant qualsevol IP de client de bústia de correu no està disponible de manera predeterminada en dissenys que inclouen l'HPS, tret que desactiveu el QSPI a la configuració del programari d'HPS. Important: Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.
QSPI_CLOSE	33	0	0	Tanca l'accés exclusiu a la interfície quad SPI. Important:Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.
QSPI_SET_CS	34	1	0	Especifica un dels dispositius SPI quàdruple connectats mitjançant les línies de selecció de xip. Pren un argument d'una paraula tal com es descriu a continuació Bits[31:28]: dispositiu flash per seleccionar. Consulteu la informació següent per obtenir el valor que correspon als pins nCSO[0:3]. El valor 4'h0000 selecciona el flaix que correspon a nCSO[0]. El valor 4'h0001 selecciona el flaix que correspon a nCSO[1]. El valor 4'h0002 selecciona el flaix que correspon a nCSO[2]. El valor 4'h0003 selecciona el flaix que correspon nCSO[3]. Bits[27:0]: reservat (escriu com a 0). Nota: Els dispositius Intel Agilex o Intel Stratix® 10 admeten un dispositiu de memòria flash AS x4 per a la configuració AS des d'un dispositiu SPI quad connectat a nCSO[0]. Un cop el dispositiu hagi entrat en mode d'usuari, podeu utilitzar fins a quatre memòries flash AS x4 per utilitzar-les amb Mailbox Client IP o HPS com a emmagatzematge de dades. TheMailbox Client IP o HPS poden utilitzar nCSO[3:0] per accedir a dispositius SPI quad. Aquesta ordre és opcional per a l'esquema de configuració AS x4, la línia de selecció de xip segueix l'última ordre QSPI_SET_CS executada o per defecte a nCSO[0] després de la configuració AS x4. El JTAG L'esquema de configuració requereix executar aquesta ordre per accedir al flash QSPI que connecta els pins SDM_IO. L'accés als dispositius de memòria flash QSPI mitjançant pins SDM_IO només està disponible per a l'esquema de configuració AS x4, JTAG configuració i un disseny compilat per a la configuració AS x4. Per a l'esquema de configuració de la interfície de transmissió d'Avalon (Avalon ST), heu de connectar les memòries flash QSPI als pins GPIO.
*continuat…*

Aquest número no inclou la capçalera de l'ordre o la resposta

				Important: Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.
QSPI_READ	3A	2	N	Llegeix el dispositiu quad SPI connectat. La mida màxima de transferència és de 4 kilobytes (KB) o 1024 paraules. Pren dos arguments: L'adreça flash SPI quad (una paraula). L'adreça ha d'estar alineada amb paraules. El dispositiu retorna el codi d'error 0x1 per a adreces no alineades. Nombre de paraules a llegir (una paraula). Quan tingui èxit, retorna OK seguit de les dades de lectura del dispositiu SPI quad. Una resposta d'error retorna un codi d'error. Per a una lectura parcialment correcta, QSPI_READ pot retornar erròniament l'estat d'acord. Nota: No podeu executar l'ordre QSPI_READ mentre la configuració del dispositiu està en curs. Important:Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.
QSPI_WRITE	39	2+N	0	Escriu dades al dispositiu quad SPI. La mida màxima de transferència és de 4 kilobytes (KB) o 1024 paraules. Pren tres arguments: El desplaçament de l'adreça flash (una paraula). L'adreça d'escriptura ha d'estar alineada amb paraules. El nombre de paraules a escriure (una paraula). Les dades a escriure (una o més paraules). Una escriptura correcta retorna el codi de resposta OK. Per preparar la memòria per a les escriptures, utilitzeu l'ordre QSPI_ERASE abans d'emetre aquesta ordre. Nota: No podeu executar l'ordre QSPI_WRITE mentre la configuració del dispositiu està en curs. Important:Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.
QSPI_ERASE	38	2	0	Esborra un sector de 4/32/64 KB del dispositiu SPI quad. Pren dos arguments: Desplaçament de l'adreça flash per iniciar l'esborrat (una paraula). Segons el nombre de paraules a esborrar, l'adreça inicial ha de ser: 4 KB alineats si les paraules numèriques a esborrar són 0x400 32 KB alineats si les paraules numèriques a esborrar són 0x2000 64 KB alineats si les paraules numèriques que cal esborrar són 0x4000. Retorna un error per a adreces que no estan alineades amb 4/32/64 KB. El nombre de paraules a esborrar s'especifica en múltiples de: 0x400 per esborrar 4 KB (100 paraules) de dades. Aquesta opció és la mida d'esborrat mínima. 0x2000 per esborrar 32 KB (500 paraules) de dades 0x4000 per esborrar 64 KB (1000 paraules) de dades Un esborrat correcte retorna el codi de resposta OK. Important:Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.
QSPI_READ_ DEVICE_REG	35	2	N	Llegeix registres des del dispositiu quad SPI. La lectura màxima és de 8 bytes. Pren dos arguments: El codi operatiu per a l'ordre de lectura. El nombre de bytes a llegir.
*continuat…*

Aquest número no inclou la capçalera de l'ordre o la resposta.

Una lectura correcta retorna el codi de resposta OK seguit de les dades llegides des del dispositiu. El retorn de dades de lectura és en múltiples de 4 bytes. Si els bytes a llegir no són un múltiple exacte de 4 bytes, s'omple de múltiple de 4 bytes fins al límit de la següent paraula i el valor del bit encoixinat és zero.
Important: Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.

QSPI_WRITE_DEVICE_REG

2+N

Escriu als registres del quad SPI. L'escriptura màxima és de 8 bytes. Pren tres arguments:

El codi operatiu per a l'ordre d'escriptura.
El nombre de bytes per escriure.
Les dades a escriure.

Per esborrar un sector o un subsector, heu d'especificar l'adreça flash sèrie en l'ordre del byte més significatiu (MSB) al byte menys significatiu (LSB) com el següent ex.ampli il·lustra.
Per esborrar un sector d'un flash Micron 2 gigabit (Gb) a l'adreça 0x04FF0000 mitjançant l'ordre QSPI_WRITE_DEVICE_REG, escriviu l'adreça flash en ordre MSB a LSB tal com es mostra aquí:
Capçalera: 0x00003036 Opcode: 0x000000DC
Nombre de bytes per escriure: 0x00000004 Adreça flash: 0x0000FF04
Una escriptura correcta retorna el codi de resposta OK. Aquesta ordre rellena les dades que no són múltiple de 4 bytes al límit de paraula següent. L'ordre emplena les dades amb zero.
Important:Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.

QSPI_SEND_DEVICE_OP

Envia un codi operatiu d'ordres al quad SPI. Pren un argument:

El codi operatiu per enviar el dispositiu SPI quad.

Una ordre correcta retorna el codi de resposta OK.
Important:Quan reinicieu quad SPI, heu de seguir les instruccions especificades a Reinicialització del flaix Quad SPI a la pàgina 9.

Per obtenir descripcions dels codis d'error majors i menors de CONFIG_STATUS i RSU_STATUS, consulteu l'Apèndix: Descripcions dels codis d'error CONFIG_STATUS i RSU_STATUS a la Guia d'usuari d'IP Intel FPGA del client de bústia de correu.
Informació relacionada

Mailbox Client Intel FPGA IP User Guide: CONFIG_STATUS i RSU_STATUS Descripcions dels codis d'error
Per obtenir més informació sobre els codis d'error CONFIG_STATUS i RSU_STATUS.
Guia de l'usuari Intel Agilex Power Management
Per obtenir més informació sobre els números de canal del sensor de temperatura i els díodes sensors de temperatura (TSD).
Manual de referència tècnica del sistema de processadors durs Intel Agilex

Guia d'usuari de l'actualització del sistema remot del sistema del processador dur Intel Agilex

Respostes del codi d'error

Taula 8. Codis d'error

Valor (hexadecimal)		Codi d'error de resposta	Descripció
0		OK	Indica que l'ordre s'ha completat correctament. Una ordre pot retornar erròniament l'estat OK si una ordre, com ara QSPI_READ té èxit parcial.
1		INVALID_COMMAND	Indica que la ROM d'arrencada carregada actualment no pot descodificar ni reconèixer el codi d'ordre.
3		ORDRE DESCONEGUDA	Indica que el microprogramari carregat actualment no pot descodificar el codi de comanda.
4		INVALID_COMMAND_ PARAMETERS	Indica que l'ordre té un format incorrecte. Per example, la configuració del camp de longitud a la capçalera no és vàlida.
6		COMMAND_INVALID_ON_ SOURCE	Indica que l'ordre prové d'una font per a la qual no està habilitat.
8		CLIENT_ID_NO_MATCH	Indica que el Client ID no pot completar la sol·licitud per tancar l'accés exclusiu a quad SPI. L'identificador de client no coincideix amb el client existent amb l'accés exclusiu actual a quad SPI.
9		INVALID_ADDRESS	L'adreça no és vàlida. Aquest error indica una de les condicions següents: Una adreça no alineada Un problema d'interval d'adreces Un problema de permís de lectura Un valor de selecció de xip no vàlid, que mostra un valor superior a 3 Una adreça no vàlida en cas RSU Un valor de màscara de bits no vàlid per a GET_VOLTAGComandament E Una selecció de pàgina no vàlida per a l'ordre GET_TEMPERATURE
A		AUTHENTICATION_FAIL	Indica l'error d'autenticació de signatura del flux de bits de configuració.
B		TEMPS D'EXPLORACIÓ	Aquest error indica el temps d'espera a causa de les condicions següents: Comandament S'està esperant que finalitzi l'operació QSPI_READ S'està esperant la lectura de temperatura sol·licitada d'un dels sensors de temperatura. Pot indicar un possible error de maquinari al sensor de temperatura.
C		HW_NOT_PREST	Indica una de les condicions següents: El maquinari no està preparat. Pot indicar un problema d'inicialització o de configuració. El maquinari pot fer referència a quad SPI. La imatge RSU no s'utilitza per configurar l'FPGA.
D		HW_ERROR	Indica que l'ordre s'ha completat sense èxit a causa d'un error de maquinari irrecuperable.
80 – 8F		COMMAND_SPECIFIC_ERROR	Indica un error específic de l'ordre a causa d'una ordre SDM que heu utilitzat.
			SDM Comandament		Nom de l'error			Codi d'error	Descripció
			GET_CHIPID		EFUSE_SYSTEM_ FAILURE			0 x 82	Indica que el punter de la memòria cau d'eFuse no és vàlid.
			QSPI_OPEN/ QSPI_CLOSE/ QSPI_SET_CS/ QSPI_READ_D EVICE_REG/		QSPI_HW_ERROR			0 x 80	Indica un error de memòria flash QSPI. Aquest error indica una de les condicions següents:
				QSPI_WRITE_ DEVICE_REG/ QSPI_SEND_D EVICE_OP/ QSPI_READ						Un problema de configuració de selecció de xip flash QSPI Un problema d'inicialització de flaix QSPI Un problema de restabliment del flaix QSPI Un problema d'actualització de la configuració del flaix QSPI
						QSPI_JA_OBERT	0 x 81			Indica que l'accés exclusiu del client a QSPI flash mitjançant l'ordre QSPI_OPEN ja està obert.
100	NOT_CONFIGURED			Indica que el dispositiu no està configurat.
1FF	ALT_SDM_MBOX_RESP_ DEVICE_ OCUPAT			Indica que el dispositiu està ocupat a causa dels casos d'ús següents: RSU: el firmware no pot passar a una versió diferent a causa d'un error intern. HPS: HPS està ocupat quan està en procés de reconfiguració d'HPS o restabliment en fred de l'HPS.
2FF	ALT_SDM_MBOX_RESP_NO _ VALID_RESP_AVAILABLE			Indica que no hi ha cap resposta vàlida disponible.
3FF	ALT_SDM_MBOX_RESP_ ERROR			Error general.

Recuperació del codi d'error
La taula següent descriu els possibles passos per recuperar-se d'un codi d'error. La recuperació d'errors depèn del cas d'ús específic.
Taula 9. Recuperació de codis d'error per a codis d'error coneguts

Valor	Codi d'error de resposta	Recuperació del codi d'error
4	INVALID_COMMAND_ PARAMETERS	Torneu a enviar la capçalera o la capçalera de l'ordre amb arguments amb paràmetres corregits. Per example, assegureu-vos que la configuració del camp de longitud a la capçalera s'enviï amb el valor correcte.
6	COMMAND_INVALID_ ON_SOURCE	Torneu a enviar l'ordre des d'una font vàlida, com ara JTAG, HPS o teixit central.
8	CLIENT_ID_NO_MATCH	Espereu que el client que va obrir l'accés a quad SPI completi el seu accés i després tanqui l'accés exclusiu a quad SPI.
9	INVALID_ADDRESS	Passos possibles de recuperació d'errors: Per a GET_VOLTAGOrdre E: envia l'ordre amb una màscara de bits vàlida. Per a l'ordre GET_TEMPERATURE: envieu l'ordre amb la ubicació vàlida del sensor i la màscara del sensor. Per a l'operació QSPI: Envia l'ordre amb una selecció de xip vàlida. Envieu l'ordre amb una adreça flash QSPI vàlida. Per a RSU: envieu l'ordre amb una adreça d'inici vàlida de la imatge o aplicació de fàbrica.
B	TEMPS D'EXPLORACIÓ	Possibles passos de recuperació: Per a l'ordre GET_TEMPERATURE: Torneu a intentar enviar l'ordre de nou. Si el problema persisteix, torneu a configurar o engegueu el dispositiu. Per al funcionament de QSPI: comproveu la integritat del senyal de les interfícies QSPI i torneu a provar l'ordre. Per a l'operació de reinici de l'HPS: Torneu a intentar enviar l'ordre de nou.
C	HW_NOT_PREST	Possibles passos de recuperació: Per al funcionament de QSPI: torneu a configurar el dispositiu mitjançant la font. Assegureu-vos que la IP utilitzada per crear el vostre disseny permet accedir al flash QSPI. Per a RSU: configureu el dispositiu amb la imatge RSU.
80	QSPI_HW_ERROR	Comproveu la integritat del senyal de la interfície QSPI i assegureu-vos que el dispositiu QSPI no estigui danyat.
81	QSPI_JA_OBERT	El client ja ha obert QSPI. Continueu amb la següent operació.
82	EFUSE_SYSTEM_FAILURE	Intenteu una reconfiguració o un cicle d'engegada. Si l'error persisteix després de la reconfiguració o el cicle d'engegada, és possible que el dispositiu estigui danyat i no es pugui recuperar.
100	NOT_CONFIGURED	Envieu un flux de bits que configura l'HPS.
1FF	ALT_SDM_MBOX_RESP_ DEVICE_ OCUPAT	Passos possibles de recuperació d'errors: Per a l'operació QSPI: espereu que la configuració en curs o un altre client finalitzi l'operació. Per a RSU: torneu a configurar el dispositiu per recuperar-se d'un error intern. Per a l'operació de reinici de l'HPS: espereu que es completi la reconfiguració mitjançant HPS o HPS Cold Reset.

Client de bústia de correu amb interfície de streaming Avalon Guia d'usuari Intel FPGA IP Arxius de documents

Per obtenir les versions més recents i anteriors d'aquesta guia de l'usuari, consulteu Client de bústia de correu amb interfície de streaming Avalon Guia d'usuari Intel FPGA IP. Si una IP o una versió de programari no apareix a la llista, s'aplica la guia de l'usuari de la versió IP o del programari anterior.

Les versions IP són les mateixes que les versions del programari Intel Quartus Prime Design Suite fins a la v19.1. A partir de la versió 19.2 o posterior del programari Intel Quartus Prime Design Suite, els nuclis IP tenen un nou esquema de versions IP.

Historial de revisions de documents per al client de bústia de correu amb la interfície de streaming Avalon Guia d'usuari Intel FPGA IP

Versió del document	Versió Intel Quartus Prime		Versió IP	Canvis
2022.09.26	22.3		1.0.1	S'han fet els canvis següents: S'ha actualitzat el GET_VOLTAGE fila de comandaments a la Llista d'ordres i taula de descripció. S'ha afegit una nota a Table Device Family Support. Revisat QSPI_SET_CS descripció de l'ordre a la llista d'ordres i a la taula Descripció.
2022.04.04	22.1		1.0.1	S'ha actualitzat la llista d'ordres i la taula de descripció. S'ha actualitzat la descripció de l'estat del pin per a l'ordre CONFIG_STATUS. S'ha eliminat l'ordre REBOOT_HPS.
2021.10.04	21.3		1.0.1	S'ha fet el canvi següent: Revisat Llista d'ordres i descripció taula. Descripció actualitzada per a: CONFIG_STATUS RSU_STATUS
2021.06.21	21.2		1.0.1	S'han fet els canvis següents: Revisat Llista d'ordres i descripció taula. Descripció actualitzada per a: RSU_STATUS QSPI_OPEN QSPI_SET_CS QSPI_ERASE
2021.03.29	21.1		1.0.1	S'han fet els canvis següents: Descripció revisada de RSU_IMAGE_UPDATE al Llista d'ordres i descripció taula. Reestructurat Comandaments d'operació. S'han eliminat les descripcions dels codis d'error major i menor per a les ordres CONFIG_STATUS i RSU_STATUS. Els codis d'error major i menor ara es documenten com a apèndix al Guia d'usuari d'Intel FPGA IP client de bústia de correu.
2020.12.14	20.4		1.0.1	S'han fet els canvis següents:
					S'ha afegit una nota important sobre el restabliment del flaix QSPI al fitxer Comandaments d'operació tema. S'ha actualitzat el Llista d'ordres i descripció taula: Descripció de l'ordre GET_TEMPERATURE revisada. Descripció de l'ordre RSU_IMAGE_UPDATE revisada. S'ha afegit text sobre el restabliment del flash QSPI. S'ha afegit text que descriu el comportament entre l'amfitrió extern i l'FPGA. Text eliminat: Retorna una resposta diferent de zero si el dispositiu ja està processant una ordre de configuració. S'han actualitzat les descripcions QSPI_WRITE i QSPI_READ per especificar que la mida màxima de transferència és de 4 kilobytes o 1024 paraules. S'ha corregit la longitud de resposta d'1 a 0 per a QSPI_OPEN, QSPI_CLOSE i QSPI_SET_CS comandament. Descripcions QSPI_OPEN, QSPI_WRITE, QSPI_READ_DEVICE_REG i QSPI_WRITE_DEVICE_REG revisades. S'ha afegit una ordre nova: REBOOT_HPS. S'ha afegit un nou tema: Recuperació del codi d'error.
2020.10.05	20.3	1.0.1			S'ha canviat el títol d'aquesta guia de l'usuari de Bústia de correu Avalon Streaming Interface Client Intel FPGA IP User Guide a Client de bústia de correu amb interfície de streaming Avalon Guia d'usuari Intel FPGA IP a causa del canvi de nom IP al catàleg IP d'Intel Quartus Prime. S'han actualitzat globalment totes les instàncies de nom d'IP. Descripció de l'ordre GET TEMPERATURE revisada per a dispositius Intel Agilex al Llista d'ordres i descripció taula. S'ha afegit una recomanació sobre el sincronitzador de restabliment al fitxer Rellotge i restabliment d'interfícies taula. S'ha actualitzat el Codis d'error taula. S'han afegit noves respostes de codi d'error: HW_ERROR COMMAND_SPECIFIC_ERROR S'ha eliminat el Ubicacions del sensor de temperatura tema. La informació del sensor de temperatura està disponible a Guia de l'usuari Intel Agilex Power Management.
2020.06.30	20.2	1.0.0			S'ha canviat el títol d'aquesta guia de l'usuari de Bústia de correu Avalon ST Client Intel FPGA IP Guia d'usuari a Bústia de correu Avalon Streaming Interface Client Intel FPGA IP User Guide. S'ha canviat el nom del títol del tema Capçalera de comanda i resposta a Ordres i respostes. Identificació revisada, LONGITUD i descripcions del codi d'ordre/codi d'error a la pàgina Descripció de la capçalera de l'ordre i la resposta taula. S'ha canviat el nom del títol del tema Ordres compatibles a Comandaments d'operació.
				S'ha revisat la descripció de les ordres següents al fitxer Llista d'ordres i descripció taula: GET_TEMPERATURE RSU_STATUS QSPI_SET_CS S'ha canviat el nom del títol del tema Codis d'error a Respostes del codi d'error. S'ha eliminat l'ordre UNKNOWN_BR del fitxer Codi d'error taula.
2020.04.13	20.1		1.0.0	S'han fet els canvis següents: S'ha afegit informació sobre els sensors de temperatura per a l'ordre GET_TEMPERATURE, incloses les figures que il·lustren les ubicacions del TSD. S'ha afegit l'ordre RSU_NOTIFY al fitxer Llista de codis de comandament i descripció taula. S'ha actualitzat el Codis d'error taula: S'ha canviat el nom de INVALID_COMMAND_PARAMETERS a INVALID_LENGTH. S'ha canviat el valor hexadecimal COMMAND_INVALID_ON_SOURCE de 5 a 6. S'ha canviat el valor hexadecimal CLIENT_ID_NO_MATCH de 6 a 8. S'ha canviat el valor hexadecimal d'INVALID_ADDRESS de 7 a 9. S'ha afegit l'ordre AUTHENTICATION_FAIL. S'ha canviat el valor hexadecimal TIMEOUT de 8 a B. S'ha canviat el valor hexadecimal HW_NOT_READY de 9 a C.
2019.09.30	19.3		1.0.0	Alliberament inicial.

Per obtenir comentaris, visiteu: FPGAtechdocfeedback@intel.com

Documents/Recursos

Intel Mailbox Client amb Avalon Streaming Interface FPGA IP [pdfGuia de l'usuari
Client de bústia de correu amb interfície de streaming Avalon FPGA IP, client de bústia de correu, interfície de transmissió d'Avalon FPGA IP

Referències

Manual d'usuari

Client de bústia de correu amb interfície de streaming Avalon® Intel FPGA IP Overview