Avalon 스트리밍 인터페이스 FPGA IP를 사용하는 인텔 메일박스 클라이언트 사용자 가이드
Avalon 스트리밍 인터페이스 FPGA IP를 갖춘 인텔 메일박스 클라이언트

Avalon® 스트리밍 인터페이스 Intel FPGA IP Over를 갖춘 메일박스 클라이언트view

Avalon® 스트리밍 인터페이스 Intel® FPGA IP가 포함된 메일박스 클라이언트(Avalon ST 클라이언트 IP가 포함된 메일박스 클라이언트)는 사용자 정의 로직과 보안 장치 관리자(SDM) 간의 통신 채널을 제공합니다. Avalon ST IP와 함께 Mailbox Client를 사용하여 SDM 주변 모듈에서 명령 패킷을 보내고 응답 패킷을 받을 수 있습니다. Avalon ST IP를 사용하는 Mailbox Client는 SDM이 실행하는 기능을 정의합니다.

사용자 정의 로직은 이 통신 채널을 사용하여 다음 주변 모듈로부터 정보를 수신하고 플래시 메모리에 액세스할 수 있습니다.

  • 칩 ID
  • 온도 센서
  • 더 볼tage 센서
  • 쿼드 직렬 주변 장치 인터페이스(SPI) 플래시 메모리

메모: 이 사용 설명서 전체에서 Avalon ST라는 용어는 Avalon 스트리밍 인터페이스 또는 IP를 약칭합니다.

그림 1. Avalon ST IP 시스템 설계를 사용한 메일박스 클라이언트
Avalon ST IP 시스템 설계를 사용한 메일박스 클라이언트

다음 그림은 Avalon ST IP를 사용하는 Mailbox Client가 칩 ID를 읽는 애플리케이션을 보여줍니다.

수치 2. Avalon ST IP를 사용하는 메일박스 클라이언트는 칩 ID를 읽습니다.
Avalon ST IP를 사용하는 메일박스 클라이언트는 칩 ID를 읽습니다.

장치 제품군 지원

다음은 Intel FPGA IP에 대한 장치 지원 수준 정의를 나열합니다.

  • 사전 지원 — 이 장치 제품군에 대한 시뮬레이션 및 컴파일에 IP를 사용할 수 있습니다. 타이밍 모델에는 초기 레이아웃 후 정보를 기반으로 한 지연의 초기 엔지니어링 추정치가 포함됩니다. 실리콘 테스트를 통해 실제 실리콘과 타이밍 모델 간의 상관관계가 향상되므로 타이밍 모델이 변경될 수 있습니다. 시스템 아키텍처 및 리소스 활용 연구, 시뮬레이션, 핀아웃, 시스템 대기 시간 평가, 기본 타이밍 평가(파이프라인 예산 책정) 및 I/O 전송 전략(데이터 경로 폭, 버스트 깊이, I/O 표준 거래)에 이 IP를 사용할 수 있습니다. 꺼짐).
  • 예비 지원 — IP는 이 장치 제품군에 대한 예비 타이밍 모델로 검증되었습니다. IP는 모든 기능 요구 사항을 충족하지만 여전히 장치 제품군에 대한 타이밍 분석이 진행 중일 수 있습니다. 생산 설계에서는 주의해서 사용할 수 있습니다.
  • 최종 지원 — IP는 이 장치 제품군에 대한 최종 타이밍 모델로 검증되었습니다. IP는 장치 제품군의 모든 기능 및 타이밍 요구 사항을 충족하며 생산 설계에 사용할 수 있습니다.

표 1. 장치 제품군 지원

장치 패밀리 지원하다
인텔 애질렉스™ 전진

메모: IP가 SDM으로부터 응답을 수신하기 때문에 Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하여 메일박스 클라이언트를 시뮬레이션할 수 없습니다. 이 IP를 검증하려면 하드웨어 평가를 수행하는 것이 좋습니다.

관련 정보
Avalon 스트리밍 인터페이스를 사용하는 메일박스 클라이언트 Intel FPGA IP 릴리스 노트

매개변수

매개변수 이름 설명
상태 인터페이스 활성화 켜짐 꺼짐 이 인터페이스를 활성화하면 Avalon 스트리밍 인터페이스 Intel FPGA IP가 포함된 메일박스 클라이언트에 command_status_invalid 신호가 포함됩니다. command_status_invalid가 어설션되면 IP를 재설정해야 합니다.

인터페이스
다음 그림은 Avalon 스트리밍 인터페이스 Intel FPGA IP 인터페이스를 사용하는 메일박스 클라이언트를 보여줍니다.

그림 3. Avalon 스트리밍 인터페이스를 갖춘 메일박스 클라이언트 Intel FPGA IP 인터페이스
Avalon 스트리밍 인터페이스를 갖춘 메일박스 클라이언트 Intel FPGA IP 인터페이스

Avalon 스트리밍 인터페이스에 대한 자세한 내용은 Avalon 인터페이스 사양을 참조하세요.
관련 정보
Avalon 인터페이스 사양

클록 및 재설정 인터페이스

테이블 2. 클록 및 재설정 인터페이스

신호 이름 방향 설명
in_clk 입력 Avalon 스트리밍 인터페이스용 시계입니다. 최대 주파수는 250MHz입니다.
in_reset 입력 이는 활성 하이 리셋입니다. Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하여 메일박스 클라이언트(Avalon ST IP를 사용하는 메일박스 클라이언트)를 재설정하려면 in_reset을 지정하십시오. in_reset 신호가 표시되면 SDM은 Avalon ST IP를 사용하는 Mailbox Client에서 보류 중인 모든 활동을 플러시해야 합니다. SDM은 계속해서 다른 클라이언트의 명령을 처리합니다.

장치가 사용자 모드에 들어갈 때 Avalon ST IP가 있는 메일박스 클라이언트가 올바르게 작동하도록 하려면 FPGA 패브릭이 사용자 모드에 들어갈 때까지 재설정을 유지하는 재설정 릴리스 Intel FPGA IP를 설계에 포함해야 합니다. 인텔에서는 사용자 재설정 또는 재설정 릴리스 IP 출력을 연결할 때 재설정 동기화 장치를 사용할 것을 권장합니다.

Avalon ST IP를 사용하는 Mailbox Client의 재설정 포트. 재설정 동기화 장치를 구현하려면 플랫폼 디자이너에서 사용할 수 있는 재설정 브리지 Intel FPGA IP를 사용하십시오.

메모: 플랫폼 디자이너의 IP 인스턴스화 및 연결 지침은 원격 시스템 업데이트 디자인 Ex에 필요한 통신 및 호스트 구성 요소를 참조하세요.ampIntel Agilex 구성 사용자 가이드의 파일 그림.

명령 인터페이스
Avalon Streaming(Avalon ST) 인터페이스를 사용하여 SDM에 명령을 보냅니다.

표 3. 명령 인터페이스

신호 이름 방향 설명
command_ready 산출 Avalon ST Intel FPGA IP가 포함된 메일박스 클라이언트는 애플리케이션에서 명령을 수신할 준비가 되면 command_ready를 어설션합니다. Ready_latency는 0주기입니다. Avalon ST가 있는 Mailbox Client는 command_ready가 주장하는 동일한 주기에서 command_data[31:0]를 허용할 수 있습니다.
명령_유효 입력 command_valid 신호는 command_data가 유효함을 나타냅니다.
명령_데이터[31:0] 입력 command_data 버스는 SDM에 명령을 전달합니다. 명령 정의는 명령 목록 및 설명을 참조하십시오.
command_startofpacket 입력 command_startofpacket은 명령 패킷의 첫 번째 주기에서 나타납니다.
command_endofpacket 입력 command_endofpacket은 패킷 명령의 마지막 주기에서 어설션합니다.

수치 4. Avalon ST 명령 패킷의 타이밍
fig:m ST 명령 패킷

응답 인터페이스
SDM Avalon ST 클라이언트 IP는 응답 인터페이스를 사용하여 애플리케이션에 응답을 보냅니다.

표 4. 응답 인터페이스

신호 5 방향 설명
응답_준비 입력 애플리케이션 로직은 응답을 수신할 수 있을 때마다 response_ready 신호를 주장할 수 있습니다.
응답_유효 산출 SDM은 response_data가 유효함을 나타내기 위해 response_valid를 주장합니다.
응답_데이터[31:0] 산출 SDM은 response_data를 구동하여 요청된 정보를 제공합니다. 응답의 첫 번째 단어는 SDM이 제공하는 명령을 식별하는 헤더입니다. 인용하다 명령 목록 및 설명 명령 정의를 위해.
response_startofpacket 산출 response_startofpacket은 응답 패킷의 첫 번째 주기에서 나타납니다.
response_endofpacket 산출 response_endofpacket은 응답 패킷의 마지막 주기에서 나타납니다.

그림 5. Avalon ST 응답 패킷의 타이밍
Avalon ST 응답 패킷

명령 상태 인터페이스

표 5. 명령 상태 인터페이스

신호 이름 방향 설명
command_status_invalid 산출 command_status_invalid는 오류를 나타냅니다. 이 신호는 일반적으로 명령 헤더에 지정된 명령 길이가 전송된 명령 길이와 일치하지 않음을 나타냅니다. command_status_invalid가 어설션되면 애플리케이션 로직은 Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하여 메일박스 클라이언트를 다시 시작하기 위해 in_reset을 어설션해야 합니다.

그림 6. command_status_invalid 어설션 후 재설정
그림: command_status_invalid 어설션

명령과 응답

호스트 컨트롤러는 Mailbox Client Intel FPGA IP를 통해 명령 및 응답 패킷을 사용하여 SDM과 통신합니다.

명령 및 응답 패킷의 첫 번째 단어는 명령 또는 응답에 대한 기본 정보를 제공하는 헤더입니다.

그림 7. 명령 및 응답 헤더 형식
그림: 명령 및 응답 헤더 형식

메모: 명령 헤더의 LENGTH 필드는 해당 명령의 명령 길이와 일치해야 합니다.
다음 표에서는 헤더 명령의 필드에 대해 설명합니다.

표 6. 명령 및 응답 헤더 설명

헤더 조금 설명
예약된 [31:28] 예약된.
ID [27:24] 명령 ID입니다. 응답 헤더는 명령 헤더에 지정된 ID를 반환합니다. 명령 설명은 작동 명령을 참조하십시오.
0 [23] 예약된.
길이 [22:12] 헤더 다음에 나오는 인수의 단어 수입니다. 주어진 명령에 잘못된 개수의 인수 단어가 입력되면 IP는 오류로 응답합니다.
명령 헤더에 지정된 명령 길이와 전송된 단어 수가 일치하지 않는 경우. IP는 인터럽트 상태 레지스터(COMMAND_INVALID)의 비트 3을 발생시키고 메일박스 클라이언트를 재설정해야 합니다.
예약된 [11] 예약된. 0으로 설정해야 합니다.
명령 코드/오류 코드 [10:0] 명령 코드는 명령을 지정합니다. 오류 코드는 명령이 성공했는지 실패했는지를 나타냅니다.
명령 헤더에서 이러한 비트는 명령 코드를 나타냅니다. 응답 헤더에서 이러한 비트는 오류 코드를 나타냅니다. 명령이 성공하면 오류 코드는 0입니다. 명령이 실패하면 다음에 정의된 오류 코드를 참조하십시오. 오류 코드 응답.

작동 명령

쿼드 SPI 플래시 재설정
중요한:
Intel Agilex 장치의 경우 직렬 플래시 또는 쿼드 SPI 플래시 재설정 핀을 AS_nRST 핀에 연결해야 합니다. SDM은 QSPI 재설정을 완전히 제어해야 합니다. 쿼드 SPI 재설정 핀을 외부 호스트에 연결하지 마십시오..

표 7. 명령 목록 및 설명

명령 코드(XNUMX진수) 명령 길이 (1) 응답 길이 (1) 설명
누프 0 0 0 OK 상태 응답을 보냅니다.
GET_IDCODE 10 0 1 응답에는 J라는 하나의 인수가 포함되어 있습니다.TAG 기기의 IDCODE
GET_CHIPID 12 0 2 응답에는 최하위 단어가 먼저 포함된 64비트 CHIPID 값이 포함됩니다.
GET_USERCODE 13 0 1 응답에는 32비트 J인 하나의 인수가 포함되어 있습니다.TAG 구성 비트스트림이 장치에 쓰는 USERCODE입니다.
GET_VOLTAGE 18 1 엔(2) GET_VOLTAGE 명령에는 읽을 채널을 지정하는 비트마스크인 단일 인수가 있습니다. 비트 0은 채널 0을 지정하고, 비트 1은 채널 1을 지정하는 식입니다.
응답에는 비트마스크에 설정된 각 비트에 대한 한 단어 인수가 포함됩니다. 권tag반환된 e는 이진 소수점보다 16비트 아래에 있는 부호 없는 고정 소수점 숫자입니다. 예를 들어amp르, 볼륨tag0.75V의 e는 0x0000C000을 반환합니다. (삼)
Intel Agilex 장치에는 단일 볼륨이 있습니다.tag전자 센서. 결과적으로 응답은 항상 한 단어입니다.
GET_온도 19 1 n(4) GET_TEMPERATURE 명령은 지정한 코어 패브릭 또는 트랜시버 채널 위치의 온도를 반환합니다.

Intel Agilex 장치의 경우 sensor_req 인수를 사용하여 위치를 지정합니다. sensor_req에는 다음 필드가 포함됩니다.

  • 비트[31:28]: 예약됨.
  • 비트[27:16]: 센서 위치. TSD 위치를 지정합니다.
  • 비트[15:0]: 센서 마스크. 지정된 센서 위치에 대해 읽을 센서를 지정합니다. 응답에는 요청된 각 온도에 대해 한 단어가 포함됩니다. 생략하면 명령은 채널 0을 읽습니다. 최하위 비트(lsb)는 센서 0에 해당합니다. 최상위 비트(msb)는 채널 15에 해당합니다.

반환된 온도는 이진수 지점보다 8비트 아래에 있는 부호 있는 고정 값입니다. 예를 들어amp즉, 온도 10°C는 0x00000A00을 반환합니다. -1.5°C 온도의 A는 0xFFFFFE80을 반환합니다.
비트마스크가 잘못된 위치를 지정하는 경우 명령은 0x80000000 -0x800000FF 범위의 값인 오류 코드를 반환합니다.
Intel Agilex 장치의 경우 로컬 내장 온도 센서에 대한 자세한 내용은 Intel Agilex 전원 관리 사용자 가이드를 참조하십시오.

RSU_IMAGE_ 업데이트 5C 2 0 팩터리 또는 애플리케이션 이미지일 수 있는 데이터 소스에서 재구성을 트리거합니다.
계속되는…
  1. 이 숫자에는 명령 또는 응답 헤더가 포함되지 않습니다.
  2. 여러 장치 읽기를 지원하는 Intel Agilex 장치의 경우 인덱스 n은 장치에서 활성화한 채널 수와 일치합니다.
  3. 참조 Intel Agilex 전원 관리 사용자 가이드 온도 센서 채널 및 위치에 대한 자세한 내용은
  4. 인덱스 n은 센서 마스크 수에 따라 달라집니다.
명령 코드(XNUMX진수) 명령 길이 (1) 응답 길이 (1) 설명
이 명령은 플래시의 재구성 데이터 주소를 지정하는 선택적 64비트 인수를 사용합니다. 인수를 IP로 보낼 때 먼저 비트 [31:0]을 보낸 다음 비트 [63:32]를 보냅니다. 이 인수를 제공하지 않으면 해당 값은 0으로 간주됩니다.
  • 비트 [31:0]: 애플리케이션 이미지의 시작 주소입니다.
  • 비트 [63:32]: 예약됨(0으로 쓰기).

장치가 이 명령을 처리하면 장치 재구성을 진행하기 전에 응답 헤더를 응답 FIFO로 반환합니다. 호스트 PC 또는 호스트 컨트롤러가 다른 인터럽트 서비스를 중지하고 명령이 성공적으로 완료되었음을 나타내는 응답 헤더 데이터를 읽는 데 집중하는지 확인하십시오. 그렇지 않으면 호스트 PC 또는 호스트 컨트롤러가 재구성 프로세스가 시작된 후 응답을 수신하지 못할 수 있습니다.
장치가 재구성을 진행하면 외부 호스트와 FPGA 사이의 링크가 손실됩니다. 설계에 PCIe를 사용하는 경우 PCIe 링크를 다시 열거해야 합니다.
중요한: 쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.

RSU_GET_SPT 5A 0 4 RSU_GET_SPT는 RSU가 사용하는 두 개의 하위 파티션 테이블(SPT0 및 SPT1)에 대한 쿼드 SPI 플래시 위치를 검색합니다.
4단어 응답에는 다음 정보가 포함됩니다.
단어 이름 설명
0 SPT0[63:32] 쿼드 SPI 플래시의 SPT0 주소.
1 SPT0[31:0]
2 SPT1[63:32] 쿼드 SPI 플래시의 SPT1 주소.
3 SPT1[31:0]
구성_ 상태 4 0 6 마지막 재구성 상태를 보고합니다. 이 명령을 사용하여 구성 중 및 구성 후에 구성 상태를 확인할 수 있습니다. 응답에는 다음 정보가 포함됩니다.
단어 요약 설명
0 상태 가장 최근의 구성 관련 오류를 설명합니다. 구성 오류가 없으면 0을 반환합니다.
오류 필드에는 2개의 필드가 있습니다.
  • 상위 16비트: 주요 오류 코드입니다.
  • 하위 16비트: 사소한 오류 코드입니다.

부록을 참조하세요: CONFIG_STATUS 메일박스 클라이언트 인텔의 RSU_STATUS 오류 코드 설명 FPGA IP  자세한 내용은 사용 설명서를 참조하십시오.

1 Quartus 버전 Intel Quartus® Prime 소프트웨어 버전 19.4~21.2에서 사용 가능하며 필드에는 다음이 표시됩니다.
  • 비트 [31:28]: 가장 최근에 사용된 펌웨어 또는 결정 펌웨어 복사본의 인덱스입니다. 가능한 값은 0, 1, 2, 3입니다.
  • 비트 [27:24]: 예약됨
  • 비트 [23:16]: 값은 '0'입니다.
Intel Quartus Prime 소프트웨어 버전 21.3 이상에서 사용 가능한 Quartus 버전은 다음을 표시합니다.
  • 비트 [31:28]: 가장 최근에 사용된 펌웨어 또는 결정 펌웨어 복사본의 인덱스입니다. 가능한 값은 0, 1, 2, 3입니다.
  • 비트 [27:24]: 예약됨
  • 비트 [23:16]: 주요 Quartus 릴리스 번호
  • 비트 [15:8]: Minor Quartus 릴리스 번호
  • 비트 [7:0]: Quartus 업데이트 번호

예를 들어ample, Intel Quartus Prime 소프트웨어 버전 21.3.1에서 다음 값은 주요 및 부 Quartus 릴리스 번호와 Quartus 업데이트 번호를 나타냅니다.

  • 비트 [23:16] = 8'd21 = 8'h15
  • 비트 [15:8] = 8'd3 = 8'h3
  • 비트 [7:0] = 8'd1 = 8'h1
2 핀 상태
  • 비트 [31]: 현재 nSTATUS 출력 값(액티브 로우)
  • 비트 [30]: 감지된 nCONFIG 입력 값(액티브 로우)
  • 비트 [29:8]: 예약됨
  • 비트 [7:6]: 구성 클럭 소스
    • 01 = 내부 발진기
    • 10 = OSC_CLK_1
  • 비트 [5:3]: 예약됨
  • 비트 [2:0]: 전원 공급 시 MSEL 값
3 소프트 기능 상태 SDM 핀에 기능을 할당하지 않은 경우에도 각 소프트 기능의 값을 포함합니다.
  • 비트 [31:6]: 예약됨
  • 비트 [5]: HPS_WARMRESET
  • 비트 [4]: ​​HPS_COLDRESET
  • 비트 [3]: SEU_ERROR
  • 비트 [2]: CVP_DONE
  • 비트 [1]: INIT_DONE
  • 비트 [0]: CONF_DONE
4 오류 위치 오류 위치를 포함합니다. 오류가 없으면 0을 반환합니다.
5 오류 정보 오류 세부정보가 포함되어 있습니다. 오류가 없으면 0을 반환합니다.
RSU_상태 5B 0 9 현재 원격 시스템 업그레이드 상태를 보고합니다. 이 명령을 사용하여 구성 중 및 구성 완료 후 구성 상태를 확인할 수 있습니다. 이 명령은 다음 응답을 반환합니다.
단어 요약 설명

(계속하다….)

  1. 이 숫자에는 명령 또는 응답 헤더가 포함되지 않습니다.
0-1 현재 이미지 현재 실행 중인 애플리케이션 이미지의 플래시 오프셋입니다.
2-3 실패한 이미지 우선순위가 가장 높은 실패한 애플리케이션 이미지의 플래시 오프셋입니다. 플래시 메모리에 여러 이미지가 있는 경우 실패한 첫 번째 이미지의 값을 저장합니다. 값이 모두 0이면 실패한 이미지가 없음을 나타냅니다. 실패한 이미지가 없으면 상태 정보의 나머지 단어는 유효한 정보를 저장하지 않습니다.
메모:ASx4에서 재구성하기 위한 nCONFIG의 상승 에지는 이 필드를 지우지 않습니다. 실패한 이미지에 대한 정보는 메일박스 클라이언트가 새 RSU_IMAGE_UPDATE 명령을 수신하고 업데이트 이미지에서 성공적으로 구성한 경우에만 업데이트됩니다.
4 상태 실패한 이미지의 실패 코드입니다. 오류 필드는 두 부분으로 구성됩니다.
  • 비트 [31:16]: 주요 오류 코드
  • 비트 [15:0]: 사소한 오류 코드 오류가 없으면 0을 반환합니다. 인용하다

부록: 자세한 내용은 메일박스 클라이언트 인텔 FPGA IP 사용자 가이드의 CONFIG_STATUS 및 RSU_STATUS 오류 코드 설명을 참조하세요.

5 버전 RSU 인터페이스 버전 및 오류 소스.
자세한 내용은 하드 프로세서 시스템 원격 시스템 업데이트 사용자 가이드의 RSU 상태 및 오류 코드 섹션을 참조하십시오.
6 오류 위치 실패한 이미지의 오류 위치를 저장합니다. 오류가 없으면 0을 반환합니다.
7 오류 정보 실패한 이미지에 대한 오류 세부 정보를 저장합니다. 오류가 없으면 0을 반환합니다.
8 현재 이미지 재시도 카운터 현재 이미지에 대해 시도된 재시도 횟수입니다. 카운터는 처음에는 0입니다. 첫 번째 재시도 후에는 카운터가 1로 설정되고, 두 번째 재시도 후에는 2로 설정됩니다.
Intel Quartus Prime 설정에서 최대 재시도 횟수를 지정하세요. File (.qsf). 명령은 다음과 같습니다. set_global_signment -name RSU_MAX_RETRY_COUNT 3. MAX_RETRY 카운터의 유효한 값은 1-3입니다. 사용 가능한 실제 재시도 횟수는 MAX_RETRY -1입니다.
이 필드는 Intel Quartus Prime Pro Edition 소프트웨어 버전 19.3에 추가되었습니다.
계속되는…
  1. 이 숫자에는 명령 또는 응답 헤더가 포함되지 않습니다.
RSU_NOTIFY 5D 1 0 RSU_STATUS 응답에서 모든 오류 정보를 지우고 재시도 카운터를 재설정합니다. 한 단어 인수에는 다음 필드가 있습니다.
  • 0x00050000: 현재 재설정 재시도 카운터를 지웁니다. 현재 재시도 카운터를 재설정하면 마치 현재 이미지가 처음으로 성공적으로 로드된 것처럼 카운터가 다시 XNUMX으로 설정됩니다.
  • 0x00060000: 오류 상태 정보를 지웁니다.
  • 다른 모든 값은 예약되어 있습니다.

이 명령은 Intel Quartus Prime Pro Edition 소프트웨어 버전 19.3 이전에는 사용할 수 없습니다.

QSPI_OPEN 32 0 0 쿼드 SPI에 대한 독점 액세스를 요청합니다. 다른 QSPI 요청보다 먼저 이 요청을 발행합니다. 쿼드 SPI가 사용 중이 아니고 SDM이 장치를 구성하지 않는 경우 SDM은 요청을 수락합니다.
SDM이 액세스 권한을 부여하면 OK를 반환합니다.
SDM은 이 메일함을 사용하여 클라이언트에게 독점 액세스 권한을 부여합니다. 다른 클라이언트는 활성 클라이언트가 QSPI_CLOSE 명령을 사용하여 액세스를 포기할 때까지 쿼드 SPI에 액세스할 수 없습니다.
HPS 소프트웨어 구성에서 QSPI를 비활성화하지 않는 한 HPS를 포함하는 설계에서는 메일박스 클라이언트 IP를 통한 쿼드 SPI 플래시 메모리 장치에 대한 액세스가 기본적으로 사용할 수 없습니다.
중요한: 쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.
QSPI_CLOSE 33 0 0 쿼드 SPI 인터페이스에 대한 독점 액세스를 닫습니다.
중요한:쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.
QSPI_SET_CS 34 1 0 칩 선택 라인을 통해 연결된 쿼드 SPI 장치 중 하나를 지정합니다. 아래 설명된 대로 한 단어 인수를 사용합니다.
  • Bits[31:28]: 선택할 플래시 장치입니다. nCSO[0:3] 핀에 해당하는 값은 아래 정보를 참조하세요.
    • 값 4'h0000은 nCSO[0]에 해당하는 플래시를 선택합니다.
    • 값 4'h0001은 nCSO[1]에 해당하는 플래시를 선택합니다.
    • 값 4'h0002은 nCSO[2]에 해당하는 플래시를 선택합니다.
    • 값 4'h0003은 다음에 해당하는 플래시를 선택합니다. nCSO[3].
  • 비트[27:0]: 예약됨(0으로 쓰기).

메모: Intel Agilex 또는 Intel Stratix® 10 장치는 nCSO[4]에 연결된 쿼드 SPI 장치의 AS 구성을 위한 AS x0 플래시 메모리 장치 4개를 지원합니다. 장치가 사용자 모드로 전환되면 최대 3개의 AS x0 플래시 메모리를 Mailbox Client IP 또는 HPS와 함께 데이터 저장소로 사용할 수 있습니다. Mailbox 클라이언트 IP 또는 HPS는 nCSO[XNUMX:XNUMX]을 사용하여 쿼드 SPI 장치에 액세스할 수 있습니다.
이 명령은 AS x4 구성 체계에 대한 선택 사항입니다. 칩 선택 라인은 마지막으로 실행된 QSPI_SET_CS 명령을 따르거나 AS x0 구성 이후 nCSO[4]으로 기본 설정됩니다. 더제이TAG 구성 체계에서는 SDM_IO 핀을 연결하는 QSPI 플래시에 액세스하려면 이 명령을 실행해야 합니다.
SDM_IO 핀을 사용하는 QSPI 플래시 메모리 장치에 대한 액세스는 AS x4 구성 체계 J에서만 사용할 수 있습니다.TAG 구성 및 AS x4 구성용으로 컴파일된 디자인입니다. Avalon 스트리밍 인터페이스(Avalon ST) 구성 방식의 경우 QSPI 플래시 메모리를 GPIO 핀에 연결해야 합니다.

계속되는…
  1. 이 숫자에는 명령 또는 응답 헤더가 포함되지 않습니다.
중요한: 쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.
QSPI_READ 3A 2 N 연결된 쿼드 SPI 장치를 읽습니다. 최대 전송 크기는 4KB(킬로바이트) 또는 1024단어입니다.
두 가지 인수를 사용합니다.
  • 쿼드 SPI 플래시 주소(0워드)입니다. 주소는 단어로 정렬되어야 합니다. 장치는 정렬되지 않은 주소에 대해 1xXNUMX 오류 코드를 반환합니다.
  • 읽어야 할 단어 수(1 단어)입니다.

성공하면 OK를 반환하고 쿼드 SPI 장치에서 읽은 데이터를 반환합니다. 실패 응답은 오류 코드를 반환합니다.
부분적으로 성공한 읽기의 경우 QSPI_READ가 OK 상태를 잘못 반환할 수 있습니다.
메모: 장치 구성이 진행 중인 동안에는 QSPI_READ 명령을 실행할 수 없습니다.
중요한:쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.

QSPI_WRITE 39 2+남 0 쿼드 SPI 장치에 데이터를 씁니다. 최대 전송 크기는 4KB(킬로바이트) 또는 1024단어입니다.
세 가지 인수를 사용합니다.
  • 플래시 주소 오프셋(1워드)입니다. 쓰기 주소는 워드로 정렬되어야 합니다.
  • 쓸 단어 수(1 단어)입니다.
  • 기록할 데이터(하나 이상의 단어)입니다. 성공적인 쓰기는 OK 응답 코드를 반환합니다.

쓰기를 위해 메모리를 준비하려면 이 명령을 실행하기 전에 QSPI_ERASE 명령을 사용하십시오.
메모: 장치 구성이 진행 중인 동안에는 QSPI_WRITE 명령을 실행할 수 없습니다.
중요한:쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.

QSPI_ERASE 38 2 0 쿼드 SPI 장치의 4/32/64KB 섹터를 지웁니다. 두 가지 인수를 사용합니다.
  • 삭제를 시작하기 위한 플래시 주소 오프셋(1워드)입니다. 삭제할 단어 수에 따라 시작 주소는 다음과 같아야 합니다.
    • 삭제할 숫자 단어가 4x0인 경우 400KB 정렬
    • 삭제할 숫자 단어가 32x0인 경우 2000KB 정렬
    • 삭제할 숫자 단어가 64x0인 경우 4000KB 정렬됨 4/32/64KB로 정렬되지 않은 주소에 대해 오류를 반환합니다.
  • 삭제할 단어 수는 다음의 배수로 지정됩니다.
    • 0x400은 4KB(100단어)의 데이터를 삭제합니다. 이 옵션은 최소 지우기 크기입니다.
    • 0x2000 - 32KB(500단어)의 데이터 삭제
    • 0KB(4000단어)의 데이터를 지우려면 64x1000입니다. 지우기에 성공하면 OK 응답 코드가 반환됩니다.

중요한:쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.

QSPI_READ_ DEVICE_REG 35 2 N 쿼드 SPI 장치에서 레지스터를 읽습니다. 최대 읽기 크기는 8바이트입니다. 두 가지 인수를 사용합니다.
  • 읽기 명령에 대한 opcode입니다.
  • 읽을 바이트 수입니다.
계속되는…
  1. 이 숫자에는 명령 또는 응답 헤더가 포함되지 않습니다.
읽기에 성공하면 OK 응답 코드와 장치에서 읽은 데이터가 반환됩니다. 읽기 데이터 반환은 4바이트의 배수입니다. 읽을 바이트가 정확히 4바이트의 배수가 아닌 경우 다음 단어 경계까지 4바이트의 배수로 채워지고 패딩된 비트 값이 XNUMX이 됩니다.
중요한: 쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.
QSPI_WRITE_ DEVICE_REG 36 2+남 0 쿼드 SPI의 레지스터에 씁니다. 최대 쓰기는 8바이트입니다. 세 가지 인수를 사용합니다.
  • 쓰기 명령에 대한 opcode입니다.
  • 쓸 바이트 수입니다.
  • 쓸 데이터입니다.

섹터 삭제 또는 하위 섹터 삭제를 수행하려면 다음과 같이 MSB(최상위 바이트)에서 LSB(최하위 바이트) 순서로 직렬 플래시 주소를 지정해야 합니다.amp르 설명합니다.
QSPI_WRITE_DEVICE_REG 명령을 사용하여 주소 2x0FF04에서 Micron 0000기가비트(Gb) 플래시의 섹터를 지우려면 다음과 같이 MSB의 플래시 주소를 LSB 순서로 씁니다.
헤더: 0x00003036 연산코드: 0x000000DC
쓸 바이트 수: 0x00000004 플래시 주소: 0x0000FF04
성공적인 쓰기는 OK 응답 코드를 반환합니다. 이 명령은 4바이트의 배수가 아닌 데이터를 다음 단어 경계로 채웁니다. 이 명령은 데이터를 XNUMX으로 채웁니다.
중요한:쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.

QSPI_SEND_ DEVICE_OP 37 1 0 쿼드 SPI에 명령 opcode를 보냅니다. 하나의 인수를 사용합니다.
  • 쿼드 SPI 장치를 보내는 opcode입니다.

성공적인 명령은 OK 응답 코드를 반환합니다.
중요한:쿼드 SPI를 재설정하는 경우 다음에 지정된 지침을 따라야 합니다. 쿼드 SPI 플래시 재설정 9페이지에 있습니다.

CONFIG_STATUS 및 RSU_STATUS 주요 및 사소한 오류 코드 설명은 메일박스 클라이언트 Intel FPGA IP 사용자 가이드의 부록: CONFIG_STATUS 및 RSU_STATUS 오류 코드 설명을 참조하십시오.
관련 정보

오류 코드 응답

표 8. 오류 코드

값(XNUMX진수) 오류 코드 응답 설명
0 OK 명령이 성공적으로 완료되었음을 나타냅니다.
다음과 같은 명령이 실행되면 명령이 OK 상태를 잘못 반환할 수 있습니다.
QSPI_READ가 부분적으로 성공했습니다.
1 INVALID_COMMAND 현재 로드된 부팅 ROM이 명령 코드를 디코딩하거나 인식할 수 없음을 나타냅니다.
3 UNKNOWN_COMMAND 현재 로드된 펌웨어가 명령 코드를 디코딩할 수 없음을 나타냅니다.
4 INVALID_COMMAND_ 매개변수 명령의 형식이 잘못되었음을 나타냅니다. 예를 들어amp파일, 헤더의 길이 필드 설정이 유효하지 않습니다.
6 COMMAND_INVALID_ON_ 소스 명령이 활성화되지 않은 소스에서 왔음을 나타냅니다.
8 CLIENT_ID_NO_MATCH 클라이언트 ID가 쿼드 SPI에 대한 독점 액세스를 닫는 요청을 완료할 수 없음을 나타냅니다. 클라이언트 ID가 쿼드 SPI에 대한 현재 독점 액세스 권한이 있는 기존 클라이언트와 일치하지 않습니다.
9 잘못된 주소 주소가 잘못되었습니다. 이 오류는 다음 조건 중 하나를 나타냅니다.
  • 정렬되지 않은 주소
  • 주소 범위 문제
  • 읽기 권한 문제
  • 유효하지 않은 칩 선택 값, 3보다 큰 값 표시
  • RSU 사례의 잘못된 주소
  • GET_VOL에 대한 잘못된 비트마스크 값TAGE 명령
  • GET_TEMPERATURE 명령에 대한 잘못된 페이지 선택
A 인증_실패 구성 비트스트림 서명 인증 실패를 나타냅니다.
B 타임아웃 이 오류는 다음 조건으로 인한 시간 초과를 나타냅니다.
  • 명령
  • QSPI_READ 작업이 완료되기를 기다리는 중
  • 온도 센서 중 하나에서 요청된 온도 판독을 기다리는 중입니다. 온도 센서의 잠재적인 하드웨어 오류를 나타낼 수 있습니다.
C HW_NOT_READY 다음 조건 중 하나를 나타냅니다.
  • 하드웨어가 준비되지 않았습니다. 초기화 또는 구성 문제를 나타낼 수 있습니다. 하드웨어는 쿼드 SPI를 참조할 수 있습니다.
  • RSU 이미지는 FPGA를 구성하는 데 사용되지 않습니다.
D HW_ERROR 복구할 수 없는 하드웨어 오류로 인해 명령이 성공적으로 완료되지 않았음을 나타냅니다.
80 – 8층 COMMAND_SPECIFIC_ 오류 사용한 SDM 명령으로 인한 명령별 오류를 나타냅니다.
SDM

명령

오류 이름 오류 코드 설명
GET_CHIPID EFUSE_SYSTEM_ FAILURE 0x82 eFuse 캐시 포인터가 유효하지 않음을 나타냅니다.
QSPI_OPEN/ QSPI_CLOSE/ QSPI_SET_CS/

QSPI_READ_D EVICE_REG/

QSPI_HW_ERROR 0x80 QSPI 플래시 메모리 오류를 나타냅니다. 이 오류는 다음 조건 중 하나를 나타냅니다.
QSPI_WRITE_ DEVICE_REG/

QSPI_SEND_D EVICE_OP/

QSPI_READ

  • QSPI 플래시 칩 선택 설정 문제
  • QSPI 플래시 초기화 문제
  • QSPI 플래시 재설정 문제
  • QSPI 플래시 설정 업데이트 문제
QSPI_ALREADY_ 오픈 0x81 QSPI_OPEN 명령을 통한 QSPI 플래시에 대한 클라이언트의 독점 액세스가 이미 열려 있음을 나타냅니다.
100 구성되지 않음 장치가 구성되지 않았음을 나타냅니다.
1FF ALT_SDM_MBOX_RESP_ 장치_ 사용 중 다음 사용 사례로 인해 기기가 사용 중임을 나타냅니다.
  • RSU: 내부 오류로 인해 펌웨어를 다른 버전으로 전환할 수 없습니다.
  • HPS: HPS 재구성 프로세스 또는 HPS 콜드 리셋 중에는 HPS가 사용 중입니다.
2FF ALT_SDM_MBOX_RESP_NO _ VALID_RESP_AVAILABLE 사용 가능한 유효한 응답이 없음을 나타냅니다.
3FF ALT_SDM_MBOX_RESP_ 오류 일반 오류.

오류 코드 복구
아래 표에서는 오류 코드를 복구할 수 있는 단계를 설명합니다. 오류 복구는 특정 사용 사례에 따라 다릅니다.
표 9. 알려진 오류 코드에 대한 오류 코드 복구

오류 코드 응답 오류 코드 복구
4 INVALID_COMMAND_ 매개변수 매개변수가 수정된 인수와 함께 명령 헤더 또는 헤더를 다시 보냅니다.
예를 들어amp파일에서 헤더의 길이 필드 설정이 올바른 값으로 전송되는지 확인하십시오.
6 COMMAND_INVALID_ ON_SOURCE J와 같은 유효한 소스에서 명령을 다시 보내십시오.TAG, HPS 또는 코어 패브릭.
8 CLIENT_ID_NO_MATCH Quad SPI에 대한 액세스를 연 클라이언트가 액세스를 완료할 때까지 기다린 후 Quad SPI에 대한 독점 액세스를 닫습니다.
9 잘못된 주소 가능한 오류 복구 단계:
GET_VOL의 경우TAGE 명령: 유효한 비트마스크를 사용하여 명령을 보냅니다.
GET_TEMPERATURE 명령의 경우: 유효한 센서 위치 및 센서 마스크와 함께 명령을 보냅니다.
QSPI 작업의 경우:
  • 유효한 칩 선택으로 명령을 보냅니다.
  • 유효한 QSPI 플래시 주소로 명령을 보냅니다.

RSU의 경우: 공장 이미지 또는 애플리케이션의 유효한 시작 주소와 함께 명령을 보냅니다.

B 타임아웃 가능한 복구 단계:

GET_TEMPERATURE 명령의 경우: 명령 전송을 다시 시도합니다. 문제가 지속되면 장치를 재구성하거나 전원을 껐다가 켜십시오.

QSPI 작업의 경우: QSPI 인터페이스의 신호 무결성을 확인하고 명령을 다시 시도하십시오.

HPS 다시 시작 작업의 경우: 명령을 다시 전송해 보세요.

C HW_NOT_READY 가능한 복구 단계:

QSPI 작동의 경우: 소스를 통해 장치를 재구성하십시오. 디자인을 구축하는 데 사용된 IP가 QSPI 플래시에 대한 액세스를 허용하는지 확인하십시오.

RSU의 경우: RSU 이미지로 장치를 구성합니다.

80 QSPI_HW_ERROR QSPI 인터페이스 신호 무결성을 확인하고 QSPI 장치가 손상되지 않았는지 확인하십시오.
81 QSPI_ALREADY_OPEN 클라이언트가 이미 QSPI를 열었습니다. 다음 작업을 계속하세요.
82 EFUSE_SYSTEM_FAILURE 재구성을 시도하거나 전원을 껐다 켜십시오. 재구성이나 전원을 껐다 켠 후에도 오류가 지속되면 장치가 손상되어 복구할 수 없는 것일 수 있습니다.
100 구성되지 않음 HPS를 구성하는 비트스트림을 보냅니다.
1FF ALT_SDM_MBOX_RESP_ 장치_ 사용 중 가능한 오류 복구 단계:

QSPI 작업의 경우: 진행 중인 구성이나 다른 클라이언트가 작업을 완료할 때까지 기다립니다.

RSU의 경우: 내부 오류를 복구하려면 장치를 재구성하세요.

HPS 다시 시작 작업의 경우: HPS 또는 HPS 콜드 재설정을 통한 재구성이 완료될 때까지 기다립니다.

Avalon 스트리밍 인터페이스를 사용하는 메일박스 클라이언트 Intel FPGA IP 사용자 가이드 문서 아카이브

이 사용 설명서의 최신 및 이전 버전은 다음을 참조하십시오. Avalon 스트리밍 인터페이스를 사용하는 메일박스 클라이언트 Intel FPGA IP 사용 설명서. IP 또는 소프트웨어 버전이 나열되지 않은 경우 이전 IP 또는 소프트웨어 버전의 사용 설명서가 적용됩니다.

IP 버전은 v19.1까지의 Intel Quartus Prime Design Suite 소프트웨어 버전과 동일합니다. Intel Quartus Prime Design Suite 소프트웨어 버전 19.2 이상부터 IP 코어에 새로운 IP 버전 체계가 적용됩니다.

Avalon 스트리밍 인터페이스를 사용하는 메일박스 클라이언트에 대한 문서 개정 내역 Intel FPGA IP 사용자 가이드

문서 버전 인텔 Quatus 프라임 버전 IP 버전 변화
2022.09.26 22.3 1.0.1 다음과 같이 변경했습니다.
  • GET_VOL을 업데이트했습니다.TAGE 명령 행의

명령 목록 및 설명 테이블입니다.

  • 테이블 장치 제품군 지원에 메모가 추가되었습니다.
  • 수정됨 QSPI_SET_CS 명령 목록 및 설명 테이블의 명령 설명
2022.04.04 22.1 1.0.1 명령 목록 및 설명 테이블을 업데이트했습니다.
  • CONFIG_STATUS 명령에 대한 핀 상태 설명이 업데이트되었습니다.
  • REBOOT_HPS 명령을 제거했습니다.
2021.10.04 21.3 1.0.1 다음과 같이 변경했습니다.
  • 수정됨 명령 목록 및 설명 테이블. 업데이트된 설명:
    • CONFIG_STATUS
    • RSU_상태
2021.06.21 21.2 1.0.1 다음과 같이 변경했습니다.
  • 수정됨 명령 목록 및 설명 테이블. 업데이트된 설명:
    • RSU_상태
    • QSPI_OPEN
    • QSPI_SET_CS
    • QSPI_ERASE
2021.03.29 21.1 1.0.1 다음과 같이 변경했습니다.
  • RSU_IMAGE_UPDATE 설명이 수정되었습니다. 명령 목록 및 설명 테이블.
  • 재구성 작동 명령. CONFIG_STATUS 및 RSU_STATUS 명령에 대한 주요 및 사소한 오류 코드 설명을 제거했습니다. 주요 및 사소한 오류 코드는 이제 부록으로 문서화되어 있습니다. 메일박스 클라이언트 Intel FPGA IP 사용자 가이드.
2020.12.14 20.4 1.0.1 다음과 같이 변경했습니다.
  • QSPI 플래시 재설정에 대한 중요한 참고 사항을 추가했습니다. 작동 명령 주제.
  • 업데이트됨 명령 목록 및 설명 표:
    • GET_TEMPERATURE 명령 설명이 수정되었습니다.
    • RSU_IMAGE_UPDATE 명령 설명이 수정되었습니다.
  • QSPI 플래시 재설정에 대한 텍스트를 추가했습니다.
  • 외부 호스트와 FPGA 간의 동작을 설명하는 텍스트가 추가되었습니다.
  • 삭제된 텍스트: 장치가 이미 구성 명령을 처리하고 있는 경우 0이 아닌 응답을 반환합니다.
    • 최대 전송 크기가 4킬로바이트 또는 1024단어임을 지정하기 위해 QSPI_WRITE 및 QSPI_READ 설명을 업데이트했습니다.
    • QSPI_OPEN, QSPI_CLOSE 및 QSPI_SET_CS에 대한 응답 길이를 1에서 0으로 수정했습니다. 명령.
    • QSPI_OPEN, QSPI_WRITE, QSPI_READ_DEVICE_REG 및 QSPI_WRITE_DEVICE_REG 설명을 수정했습니다.
    • 새로운 명령이 추가되었습니다: REBOOT_HPS.
  • 새 주제 추가: 오류 코드 복구.
2020.10.05 20.3 1.0.1
  • 이 사용 설명서의 제목이 다음에서 변경되었습니다. Mailbox Avalon 스트리밍 인터페이스 클라이언트 Intel FPGA IP 사용 설명서 에게 Avalon 스트리밍 인터페이스를 사용하는 메일박스 클라이언트 Intel FPGA IP 사용 설명서 Intel Quartus Prime IP 카탈로그의 IP 이름 변경으로 인해.
  • 모든 IP 이름 인스턴스를 전역적으로 업데이트했습니다.
  • Intel Agilex 장치에 대한 GET TEMPERATURE 명령 설명이 수정되었습니다. 명령 목록 및 설명 테이블.
  • 재설정 동기화 장치에 대한 권장 사항이 추가되었습니다. 클록 및 재설정 인터페이스 테이블.
  • 업데이트됨 오류 코드 테이블. 새로운 오류 코드 응답이 추가되었습니다.
    • HW_ERROR
    • COMMAND_SPECIFIC_ERROR
  • 제거되었습니다 온도 센서 위치 주제. 온도 센서 정보는 다음에서 확인할 수 있습니다. Intel Agilex 전원 관리 사용자 가이드.
2020.06.30 20.2 1.0.0
  • 이 사용 설명서의 제목이 다음에서 변경되었습니다. Mailbox Avalon ST 클라이언트 Intel FPGA IP 사용 설명서 에게 Mailbox Avalon 스트리밍 인터페이스 클라이언트 Intel FPGA IP 사용 설명서.
  • 주제 제목 이름이 변경됨 명령 및 응답 헤더 에게 명령과 응답.
  • 수정된 ID, LENGTH 및 명령 코드/오류 코드 설명 명령 및 응답 헤더 설명 테이블.
  • 주제 제목 이름이 변경됨 지원되는 명령 에게 작동 명령.
  • 다음 명령 설명을 수정했습니다. 명령 목록 및 설명 표:
    • GET_TEMPERATURE
    • RSU_상태
    • QSPI_SET_CS
  • 주제 제목 이름이 변경됨 오류 코드 에게 오류 코드 응답.
  • UNKNOWN_BR 명령을 제거했습니다. 오류 코드 테이블.
2020.04.13 20.1 1.0.0 다음과 같이 변경했습니다.
  • TSD 위치를 보여주는 그림을 포함하여 GET_TEMPERATURE 명령의 온도 센서에 대한 정보를 추가했습니다.
  • RSU_NOTIFY 명령이 추가되었습니다. 명령 코드 목록 및 설명 테이블.
  • 업데이트됨 오류 코드 표:
    • INVALID_COMMAND_PARAMETERS의 이름이 INVALID_LENGTH로 변경되었습니다.
    • COMMAND_INVALID_ON_SOURCE 5진수 값을 6에서 XNUMX으로 변경했습니다.
    • CLIENT_ID_NO_MATCH 6진수 값을 8에서 XNUMX로 변경했습니다.
    • INVALID_ADDRESS 7진수 값을 9에서 XNUMX로 변경했습니다.
    • AUTHENTICATION_FAIL 명령이 추가되었습니다.
    • TIMEOUT 8진수 값을 XNUMX에서 B로 변경했습니다.
    • HW_NOT_READY 9진수 값을 XNUMX에서 C로 변경했습니다.
2019.09.30 19.3 1.0.0 최초 출시.

 피드백을 받으려면 다음을 방문하세요.  FPGAtechdocfeedback@intel.com

 

문서 / 리소스

Avalon 스트리밍 인터페이스 FPGA IP를 갖춘 인텔 메일박스 클라이언트 [PDF 파일] 사용자 가이드
Avalon 스트리밍 인터페이스 FPGA IP를 갖춘 메일박스 클라이언트, 메일박스 클라이언트, Avalon 스트리밍 인터페이스 FPGA IP

참고문헌

댓글을 남겨주세요

이메일 주소는 공개되지 않습니다. 필수 항목은 표시되어 있습니다. *