Intel Mailbox Client พร้อม Avalon Streaming Interface คู่มือการใช้งาน FPGA IP

Intel Mailbox Client พร้อม Avalon Streaming Interface คู่มือการใช้งาน FPGA IP

เนื้อหา ซ่อน

1 ไคลเอ็นต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon® Intel FPGA IP Overview

ไคลเอ็นต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon® Intel FPGA IP Overview

ไคลเอนต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon® Intel® FPGA IP (ไคลเอนต์เมลบ็อกซ์พร้อม IP ไคลเอนต์ Avalon ST) ให้ช่องทางการสื่อสารระหว่างตรรกะที่คุณกำหนดเองและตัวจัดการอุปกรณ์ที่ปลอดภัย (SDM) คุณสามารถใช้ไคลเอนต์เมลบ็อกซ์กับ IP ของ Avalon ST เพื่อส่งแพ็กเก็ตคำสั่งและรับแพ็กเก็ตตอบกลับจากโมดูลต่อพ่วง SDM ไคลเอ็นต์เมลบ็อกซ์ที่มี IP ของ Avalon ST จะกำหนดฟังก์ชันที่ SDM รัน

ตรรกะที่กำหนดเองของคุณสามารถใช้ช่องทางการสื่อสารนี้เพื่อรับข้อมูลและเข้าถึงหน่วยความจำแฟลชจากโมดูลต่อพ่วงต่อไปนี้:

รหัสชิป
เซ็นเซอร์วัดอุณหภูมิ

ฉบับที่tage เซนเซอร์
หน่วยความจำแฟลชอินเทอร์เฟซต่อพ่วงอนุกรมสี่ช่อง (SPI)

บันทึก: ตลอดทั้งคู่มือผู้ใช้นี้ คำว่า Avalon ST เป็นตัวย่ออินเทอร์เฟซการสตรีมหรือ IP ของ Avalon

รูปที่ 1- ไคลเอนต์กล่องจดหมายพร้อมการออกแบบระบบ IP ของ Avalon ST

รูปภาพต่อไปนี้แสดงแอปพลิเคชันที่ Mailbox Client ที่มี IP ของ Avalon ST อ่าน Chip ID

รูป 2- ไคลเอ็นต์เมลบ็อกซ์ที่มี IP ของ Avalon ST อ่านรหัสชิป

การสนับสนุนครอบครัวอุปกรณ์

รายการต่อไปนี้เป็นคำจำกัดความระดับการสนับสนุนอุปกรณ์สำหรับ Intel FPGA IP:

การสนับสนุนล่วงหน้า — IP พร้อมใช้งานสำหรับการจำลองและการคอมไพล์สำหรับตระกูลอุปกรณ์นี้ แบบจำลองการกำหนดเวลาประกอบด้วยการประมาณการทางวิศวกรรมเบื้องต้นเกี่ยวกับความล่าช้าโดยอิงจากข้อมูลหลังการวางโครงร่างในช่วงแรก แบบจำลองไทม์มิ่งอาจมีการเปลี่ยนแปลงเนื่องจากการทดสอบซิลิกอนช่วยปรับปรุงความสัมพันธ์ระหว่างซิลิกอนจริงกับโมเดลไทม์มิ่ง คุณสามารถใช้ IP นี้สำหรับสถาปัตยกรรมระบบและการศึกษาการใช้ทรัพยากร การจำลอง ปักหมุด การประเมินเวลาแฝงของระบบ การประเมินเวลาพื้นฐาน (การจัดทำงบประมาณไปป์ไลน์) และกลยุทธ์การถ่ายโอน I/O (ความกว้างเส้นทางข้อมูล ความลึกต่อเนื่อง การแลกเปลี่ยนมาตรฐาน I/O ปิด)

การสนับสนุนเบื้องต้น — IP ได้รับการตรวจสอบด้วยโมเดลเวลาเบื้องต้นสำหรับตระกูลอุปกรณ์นี้ IP ตรงตามข้อกำหนดด้านการทำงานทั้งหมด แต่อาจยังอยู่ระหว่างการวิเคราะห์เวลาสำหรับตระกูลอุปกรณ์ สามารถใช้ในการออกแบบการผลิตด้วยความระมัดระวัง
การสนับสนุนขั้นสุดท้าย — IP ได้รับการตรวจสอบด้วยโมเดลเวลาสุดท้ายสำหรับตระกูลอุปกรณ์นี้ IP ตรงตามข้อกำหนดด้านการทำงานและเวลาทั้งหมดสำหรับตระกูลอุปกรณ์ และสามารถใช้ในการออกแบบการผลิตได้

ตารางที่ 1- การสนับสนุนครอบครัวอุปกรณ์

กลุ่มอุปกรณ์	สนับสนุน
อินเทล อะจิเล็กซ์™	ก้าวหน้า

บันทึก: คุณไม่สามารถจำลองไคลเอนต์กล่องจดหมายด้วย Avalon Streaming Interface Intel FPGA IP ได้เนื่องจาก IP ได้รับการตอบกลับจาก SDM เพื่อตรวจสอบ IP นี้ Intel ขอแนะนำให้คุณทำการประเมินฮาร์ดแวร์

ข้อมูลที่เกี่ยวข้อง
Mailbox Client พร้อม Avalon Streaming Interface Intel FPGA IP Release Notes

พารามิเตอร์

ชื่อพารามิเตอร์	ค่า	คำอธิบาย
เปิดใช้งานอินเทอร์เฟซสถานะ	เปิดปิด	เมื่อคุณเปิดใช้งานอินเทอร์เฟซนี้ Mailbox Client ที่มีอินเทอร์เฟซการสตรีม Avalon Intel FPGA IP จะมีสัญญาณ command_status_invalid เมื่อ command_status_invalid ยืนยัน คุณต้องรีเซ็ต IP

อินเทอร์เฟซ
รูปต่อไปนี้แสดงให้เห็นไคลเอนต์เมลบ็อกซ์ที่มีอินเทอร์เฟซการสตรีม Avalon อินเทอร์เฟซ Intel FPGA IP:

รูปที่ 3- ไคลเอ็นต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon อินเทอร์เฟซ Intel FPGA IP

สำหรับข้อมูลเพิ่มเติมเกี่ยวกับอินเทอร์เฟซการสตรีมของ Avalon โปรดดูข้อมูลจำเพาะของอินเทอร์เฟซของ Avalon
ข้อมูลที่เกี่ยวข้อง
ข้อมูลจำเพาะอินเทอร์เฟซของ Avalon

นาฬิกาและรีเซ็ตอินเทอร์เฟซ

โต๊ะ 2- นาฬิกาและรีเซ็ตอินเทอร์เฟซ

ชื่อสัญญาณ	ทิศทาง	คำอธิบาย
ใน_clk	ป้อนข้อมูล	นี่คือนาฬิกาสำหรับอินเทอร์เฟซการสตรีม Avalon ความถี่สูงสุด 250 MHz
ใน_รีเซ็ต	ป้อนข้อมูล	นี่เป็นการรีเซ็ตระดับสูงที่ใช้งานอยู่ ยืนยัน in_reset เพื่อรีเซ็ตไคลเอนต์เมลบ็อกซ์ด้วยอินเทอร์เฟซการสตรีม Avalon Intel FPGA IP (ไคลเอนต์เมลบ็อกซ์ที่มี Avalon ST IP) เมื่อสัญญาณ in_reset ยืนยัน SDM จะต้องล้างกิจกรรมที่ค้างอยู่จากไคลเอนต์เมลบ็อกซ์ด้วย IP ของ Avalon ST SDM ยังคงประมวลผลคำสั่งจากไคลเอนต์อื่นต่อไป เพื่อให้แน่ใจว่าไคลเอนต์เมลบ็อกซ์ที่มี Avalon ST IP ทำงานได้อย่างถูกต้องเมื่ออุปกรณ์เข้าสู่โหมดผู้ใช้ การออกแบบของคุณต้องมีการรีเซ็ต Intel FPGA IP เพื่อระงับการรีเซ็ตจนกว่า FPGA Fabric จะเข้าสู่โหมดผู้ใช้ Intel ขอแนะนำให้ใช้รีเซ็ตซิงโครไนเซอร์เมื่อเชื่อมต่อการรีเซ็ตผู้ใช้หรือเอาท์พุตของการรีเซ็ต Release IP ไปที่
		พอร์ตรีเซ็ตของไคลเอนต์เมลบ็อกซ์ด้วย Avalon ST IP หากต้องการใช้รีเซ็ตซิงโครไนซ์ ให้ใช้ Reset Bridge Intel FPGA IP ที่มีอยู่ใน Platform Designer บันทึก: สำหรับคำแนะนำในการสร้างอินสแตนซ์และการเชื่อมต่อ IP ใน Platform Designer โปรดดูที่การสื่อสารที่จำเป็นและส่วนประกอบโฮสต์สำหรับการออกแบบการอัปเดตระบบระยะไกล เช่นampโปรดดูรายละเอียดในคู่มือผู้ใช้การกำหนดค่า Intel Agilex

อินเทอร์เฟซคำสั่ง
ใช้อินเทอร์เฟซ Avalon Streaming (Avalon ST) เพื่อส่งคำสั่งไปยัง SDM

ตารางที่ 3. อินเตอร์เฟสคำสั่ง

ชื่อสัญญาณ	ทิศทาง	คำอธิบาย
command_ready	เอาท์พุต	ไคลเอ็นต์กล่องจดหมายที่มี Avalon ST Intel FPGA IP จะยืนยัน command_ready เมื่อพร้อมที่จะรับคำสั่งจากแอปพลิเคชัน ready_latency คือ 0 รอบ ไคลเอนต์เมลบ็อกซ์ที่มี Avalon ST สามารถยอมรับ command_data[31:0] ในรอบเดียวกับที่ command_ready ยืนยัน
command_valid	ป้อนข้อมูล	สัญญาณ command_valid ยืนยันเพื่อระบุว่า command_data ถูกต้อง
command_data[31:0]	ป้อนข้อมูล	บัส command_data ขับเคลื่อนคำสั่งไปยัง SDM อ้างถึงรายการคำสั่งและคำอธิบายสำหรับคำจำกัดความของคำสั่ง
command_startofpacket	ป้อนข้อมูล	command_startofpacket ยืนยันในรอบแรกของแพ็กเก็ตคำสั่ง
command_endofpacket	ป้อนข้อมูล	command_endofpacket ยืนยันในรอบสุดท้ายของคำสั่งแพ็กเก็ต

รูป 4. กำหนดเวลาสำหรับแพ็กเก็ตคำสั่ง Avalon ST

อินเทอร์เฟซการตอบสนอง
IP ไคลเอ็นต์ SDM Avalon ST ส่งการตอบกลับไปยังแอปพลิเคชันของคุณโดยใช้อินเทอร์เฟซการตอบกลับ

ตารางที่ 4. อินเทอร์เฟซการตอบสนอง

สัญญาณ 5	ทิศทาง	คำอธิบาย
ตอบกลับ_พร้อม	ป้อนข้อมูล	ตรรกะของแอปพลิเคชันสามารถยืนยันสัญญาณ response_ready เมื่อใดก็ตามที่สามารถรับการตอบสนองได้
การตอบสนอง_valid	เอาท์พุต	SDM ยืนยัน response_valid เพื่อระบุว่า response_data ถูกต้อง
การตอบสนอง_ข้อมูล[31:0]	เอาท์พุต	SDM ขับเคลื่อน response_data เพื่อให้ข้อมูลที่ร้องขอ คำแรกของการตอบสนองคือส่วนหัวที่ระบุคำสั่งที่ SDM จัดเตรียมไว้ให้ อ้างถึง รายการคำสั่งและคำอธิบาย สำหรับคำจำกัดความของคำสั่ง
response_startofpacket	เอาท์พุต	response_startofpacket ยืนยันในรอบแรกของแพ็กเก็ตการตอบกลับ
response_endofpacket	เอาท์พุต	response_endofpacket ยืนยันในรอบสุดท้ายของแพ็กเก็ตตอบกลับ

รูปที่ 5 กำหนดเวลาสำหรับแพ็คเก็ตการตอบสนองของ Avalon ST

อินเทอร์เฟซสถานะคำสั่ง

ตารางที่ 5- อินเทอร์เฟซสถานะคำสั่ง

ชื่อสัญญาณ	ทิศทาง	คำอธิบาย
command_status_invalid	เอาท์พุต	command_status_invalid ยืนยันเพื่อระบุข้อผิดพลาด โดยทั่วไปสัญญาณนี้จะยืนยันเพื่อระบุว่าความยาวของคำสั่งที่ระบุในส่วนหัวของคำสั่งไม่ตรงกับความยาวของคำสั่งที่ส่ง เมื่อ command_status_invalid ยืนยัน ตรรกะแอปพลิเคชันของคุณจะต้องยืนยัน in_reset เพื่อรีสตาร์ทไคลเอนต์เมลบ็อกซ์ด้วยอินเทอร์เฟซการสตรีม Avalon Intel FPGA IP

รูปที่ 6. รีเซ็ตหลังจาก command_status_invalid Asserts

คำสั่งและการตอบสนอง

ตัวควบคุมโฮสต์สื่อสารกับ SDM โดยใช้คำสั่งและแพ็กเก็ตตอบกลับผ่าน Mailbox Client Intel FPGA IP

คำแรกของคำสั่งและแพ็กเก็ตการตอบกลับคือส่วนหัวที่ให้ข้อมูลพื้นฐานเกี่ยวกับคำสั่งหรือการตอบกลับ

รูปที่ 7. รูปแบบส่วนหัวของคำสั่งและการตอบสนอง

บันทึก: ฟิลด์ LENGTH ในส่วนหัวของคำสั่งจะต้องตรงกับความยาวของคำสั่งของคำสั่งที่เกี่ยวข้อง
ตารางต่อไปนี้อธิบายฟิลด์ของคำสั่งส่วนหัว

ตารางที่ 6. คำอธิบายส่วนหัวของคำสั่งและการตอบกลับ

ส่วนหัว	นิดหน่อย	คำอธิบาย
ที่สงวนไว้	[31:28]	ที่สงวนไว้.
ID	[27:24]	รหัสคำสั่ง ส่วนหัวการตอบสนองส่งคืน ID ที่ระบุในส่วนหัวของคำสั่ง อ้างถึงคำสั่งการทำงานสำหรับคำอธิบายคำสั่ง
0	[23]	ที่สงวนไว้.
ความยาว	[22:12]	จำนวนคำของการโต้แย้งที่อยู่หลังส่วนหัว IP ตอบสนองโดยมีข้อผิดพลาดหากป้อนอาร์กิวเมนต์จำนวนคำไม่ถูกต้องสำหรับคำสั่งที่กำหนด หากความยาวคำสั่งที่ระบุในส่วนหัวของคำสั่งและจำนวนคำที่ส่งไม่ตรงกัน IP เพิ่มบิต 3 ของการลงทะเบียนสถานะขัดจังหวะ (COMMAND_INVALID) และต้องรีเซ็ตไคลเอนต์กล่องจดหมาย
ที่สงวนไว้	[11]	ที่สงวนไว้. ต้องตั้งค่าเป็น 0
รหัสคำสั่ง/รหัสข้อผิดพลาด	[10:0]	Command Code ระบุคำสั่ง รหัสข้อผิดพลาดระบุว่าคำสั่งสำเร็จหรือล้มเหลว ในส่วนหัวของคำสั่ง บิตเหล่านี้แสดงถึงโค้ดคำสั่ง ในส่วนหัวของการตอบกลับ บิตเหล่านี้แสดงถึงรหัสข้อผิดพลาด หากคำสั่งสำเร็จ รหัสข้อผิดพลาดจะเป็น 0 หากคำสั่งล้มเหลว โปรดดูรหัสข้อผิดพลาดที่กำหนดไว้ใน การตอบสนองรหัสข้อผิดพลาด.

คำสั่งปฏิบัติการ

การรีเซ็ต Quad SPI Flash
สำคัญ: สำหรับอุปกรณ์ Intel Agilex คุณต้องเชื่อมต่อแฟลชอนุกรมหรือพินรีเซ็ตแฟลช SPI แบบสี่ขาเข้ากับพิน AS_nRST SDM จะต้องควบคุมการรีเซ็ต QSPI อย่างสมบูรณ์ อย่าเชื่อมต่อพินรีเซ็ต quad SPI เข้ากับโฮสต์ภายนอกใดๆ.

ตารางที่ 7. รายการคำสั่งและคำอธิบาย

สั่งการ	รหัส (เลขฐานสิบหก)	ความยาวคำสั่ง (1)	ความยาวของการตอบสนอง (1)	คำอธิบาย
โน๊ป	0	0	0	ส่งการตอบกลับสถานะตกลง
GET_IDCODE	10	0	1	คำตอบประกอบด้วยอาร์กิวเมนต์หนึ่งตัวคือ JTAG IDCODE สำหรับอุปกรณ์
GET_CHIPID	12	0	2	การตอบกลับประกอบด้วยค่า CHIPID 64 บิต โดยมีคำที่มีนัยสำคัญน้อยที่สุดอยู่ก่อน
GET_USERCODE	13	0	1	การตอบสนองประกอบด้วยหนึ่งอาร์กิวเมนต์ซึ่งเป็น J แบบ 32 บิตTAG USERCODE ที่บิตสตรีมการกำหนดค่าเขียนไปยังอุปกรณ์
GET_VOLTAGE	18	1	n(2)	GET_VOLTAGคำสั่ง E มีอาร์กิวเมนต์เดียวซึ่งเป็นบิตมาสก์ที่ระบุช่องสัญญาณที่จะอ่าน บิต 0 ระบุช่อง 0 บิต 1 ระบุช่อง 1 และอื่นๆ การตอบสนองประกอบด้วยอาร์กิวเมนต์หนึ่งคำสำหรับแต่ละบิตที่ตั้งค่าในบิตมาสก์ ฉบับที่tage ที่ส่งคืนคือหมายเลขจุดคงที่ที่ไม่ได้ลงนาม โดยมีจุดต่ำกว่าจุดฐานสอง 16 บิต สำหรับเช่นampเลอ ฉบับtage ของ 0.75V ส่งคืน 0x0000C000 (3) อุปกรณ์ Intel Agilex มีเวอร์ชันเดียวtagอีเซ็นเซอร์ ดังนั้นคำตอบจึงเป็นคำเดียวเสมอ
รับ_อุณหภูมิ	19	1	n(4)	คำสั่ง GET_TEMPERATURE ส่งคืนอุณหภูมิหรืออุณหภูมิของตำแหน่งคอร์แฟบริคหรือตำแหน่งช่องสัญญาณตัวรับส่งสัญญาณที่คุณระบุ สำหรับอุปกรณ์ Intel Agilex ให้ใช้อาร์กิวเมนต์ sensor_req เพื่อระบุตำแหน่ง sensor_req มีฟิลด์ต่อไปนี้: บิต[31:28]: สงวนไว้ บิต [27:16]: ตำแหน่งเซ็นเซอร์ ระบุตำแหน่ง TSD บิต[15:0]: หน้ากากเซ็นเซอร์ ระบุเซ็นเซอร์ที่จะอ่านตำแหน่งเซ็นเซอร์ที่ระบุ คำตอบประกอบด้วยหนึ่งคำสำหรับแต่ละอุณหภูมิที่ร้องขอ หากละเว้น คำสั่งจะอ่านช่อง 0 บิตที่มีนัยสำคัญน้อยที่สุด (lsb) สอดคล้องกับเซ็นเซอร์ 0 บิตที่มีนัยสำคัญที่สุด (msb) สอดคล้องกับช่อง 15 อุณหภูมิที่ส่งคืนเป็นค่าคงที่ที่มีเครื่องหมายซึ่งอยู่ต่ำกว่าจุดไบนารี่ 8 บิต สำหรับเช่นampที่อุณหภูมิ 10°C จะส่งกลับค่า 0x00000A00 A ของอุณหภูมิ -1.5°C จะส่งกลับค่า 0xFFFFFE80 หากบิตมาสก์ระบุตำแหน่งที่ไม่ถูกต้อง คำสั่งจะส่งกลับรหัสข้อผิดพลาดซึ่งเป็นค่าใดๆ ในช่วง 0x80000000 -0x800000FF สำหรับอุปกรณ์ Intel Agilex โปรดดูคู่มือผู้ใช้ Intel Agilex Power Management สำหรับข้อมูลเพิ่มเติมเกี่ยวกับเซ็นเซอร์อุณหภูมิในตัว
RSU_IMAGE_ อัปเดต	5C	2	0	ทริกเกอร์การกำหนดค่าใหม่จากแหล่งข้อมูลซึ่งอาจเป็นได้ทั้งจากโรงงานหรืออิมเมจแอปพลิเคชัน
ต่อเนื่อง…

หมายเลขนี้ไม่รวมส่วนหัวของคำสั่งหรือการตอบสนอง
สำหรับอุปกรณ์ Intel Agilex ที่รองรับการอ่านอุปกรณ์หลายเครื่อง ดัชนี n จะตรงกับจำนวนช่องสัญญาณที่คุณเปิดใช้งานบนอุปกรณ์ของคุณ
อ้างถึง คู่มือผู้ใช้การจัดการพลังงาน Intel Agilex สำหรับข้อมูลเพิ่มเติมเกี่ยวกับช่องและตำแหน่งของเซ็นเซอร์อุณหภูมิ
ดัชนี n ขึ้นอยู่กับจำนวนเซ็นเซอร์มาสก์

สั่งการ	รหัส (เลขฐานสิบหก)	ความยาวคำสั่ง (1)	ความยาวของการตอบสนอง (1)	คำอธิบาย
				คำสั่งนี้ใช้อาร์กิวเมนต์ทางเลือก 64 บิตซึ่งระบุที่อยู่ข้อมูลการกำหนดค่าใหม่ในแฟลช เมื่อส่งอาร์กิวเมนต์ไปยัง IP คุณต้องส่งบิต [31:0] ก่อนตามด้วยบิต [63:32] หากคุณไม่ได้ระบุอาร์กิวเมนต์นี้ ค่าจะถือว่าเป็น 0 บิต [31:0]: ที่อยู่เริ่มต้นของอิมเมจแอปพลิเคชัน บิต [63:32]: สงวนไว้ (เขียนเป็น 0) เมื่ออุปกรณ์ประมวลผลคำสั่งนี้ อุปกรณ์จะส่งคืนส่วนหัวการตอบกลับเป็นการตอบสนอง FIFO ก่อนที่จะดำเนินการกำหนดค่าอุปกรณ์ใหม่ ตรวจสอบให้แน่ใจว่าโฮสต์พีซีหรือตัวควบคุมโฮสต์หยุดให้บริการการขัดจังหวะอื่นๆ และมุ่งเน้นไปที่การอ่านข้อมูลส่วนหัวของการตอบสนองเพื่อระบุว่าคำสั่งเสร็จสมบูรณ์แล้ว มิฉะนั้น พีซีโฮสต์หรือตัวควบคุมโฮสต์อาจไม่สามารถรับการตอบสนองได้เมื่อกระบวนการกำหนดค่าใหม่เริ่มต้นขึ้น เมื่ออุปกรณ์ดำเนินการกำหนดค่าใหม่ การเชื่อมโยงระหว่างโฮสต์ภายนอกและ FPGA จะหายไป หากคุณใช้ PCIe ในการออกแบบ คุณจะต้องระบุลิงก์ PCIe อีกครั้ง สำคัญ: เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.
RSU_GET_SPT	5A	0	4	RSU_GET_SPT ดึงข้อมูลตำแหน่งแฟลช quad SPI สำหรับตารางพาร์ติชันย่อยสองตารางที่ RSU ใช้: SPT0 และ SPT1 คำตอบ 4 คำประกอบด้วยข้อมูลต่อไปนี้:
				คำ	ชื่อ	คำอธิบาย
				0	SPT0[63:32]	ที่อยู่ SPT0 ในแฟลช Quad SPI
				1	SPT0[31:0]
				2	SPT1[63:32]	ที่อยู่ SPT1 ในแฟลช Quad SPI
				3	SPT1[31:0]
กำหนดค่า_สถานะ	4	0	6	รายงานสถานะของการกำหนดค่าใหม่ครั้งล่าสุด คุณสามารถใช้คำสั่งนี้เพื่อตรวจสอบสถานะการกำหนดค่าระหว่างและหลังการกำหนดค่า การตอบสนองประกอบด้วยข้อมูลต่อไปนี้:
				คำ	สรุป	คำอธิบาย
				0	สถานะ	อธิบายข้อผิดพลาดที่เกี่ยวข้องกับการกำหนดค่าล่าสุด ส่งกลับ 0 เมื่อไม่มีข้อผิดพลาดในการกำหนดค่า ฟิลด์ข้อผิดพลาดมี 2 ฟิลด์: 16 บิตบน: รหัสข้อผิดพลาดหลัก 16 บิตต่ำกว่า: รหัสข้อผิดพลาดเล็กน้อย อ้างถึงภาคผนวก: CONFIG_STATUS และคำอธิบายรหัสข้อผิดพลาด RSU_STATUS ในไคลเอนต์กล่องจดหมาย Intel เอฟพีจีเอ ไอพี คู่มือผู้ใช้สำหรับข้อมูลเพิ่มเติม
				1	เวอร์ชันควอร์ตัส	พร้อมใช้งานในซอฟต์แวร์ Intel Quartus® Prime เวอร์ชันระหว่าง 19.4 ถึง 21.2 โดยช่องจะแสดง: บิต [31:28]: ดัชนีของเฟิร์มแวร์หรือสำเนาเฟิร์มแวร์การตัดสินใจที่ใช้ล่าสุด ค่าที่เป็นไปได้คือ 0, 1, 2 และ 3 บิต [27:24]: สงวนไว้ บิต [23:16]: ค่าคือ '0'

						มีอยู่ในซอฟต์แวร์ Intel Quartus Prime เวอร์ชัน 21.3 หรือใหม่กว่า เวอร์ชัน Quartus จะแสดง: บิต [31:28]: ดัชนีของเฟิร์มแวร์หรือสำเนาเฟิร์มแวร์การตัดสินใจที่ใช้ล่าสุด ค่าที่เป็นไปได้คือ 0, 1, 2 และ 3 บิต [27:24]: สงวนไว้ บิต [23:16]: หมายเลขรุ่น Major Quartus บิต [15:8]: หมายเลขรุ่น Minor Quartus บิต [7:0]: หมายเลขอัพเดต Quartus เช่นampในซอฟต์แวร์ Intel Quartus Prime เวอร์ชัน 21.3.1 ค่าต่อไปนี้แสดงถึงหมายเลขรุ่น Quartus หลักและรอง และหมายเลขอัพเดต Quartus: บิต [23:16] = 8'd21 = 8'h15 บิต [15:8] = 8'd3 = 8'h3 บิต [7:0] = 8'd1 = 8'h1
				2	สถานะพิน	บิต [31]: ค่าเอาต์พุต nSTATUS ปัจจุบัน (แอ็คทีฟต่ำ) บิต [30]: ตรวจพบค่าอินพุต nCONFIG (แอ็คทีฟต่ำ) บิต [29:8]: สงวนไว้ บิต [7:6]: แหล่งสัญญาณนาฬิกาการกำหนดค่า 01 = ออสซิลเลเตอร์ภายใน 10 = OSC_CLK_1 บิต [5:3]: สงวนไว้ บิต [2:0]: ค่า MSEL เมื่อเปิดเครื่อง
				3	สถานะฟังก์ชันซอฟต์	ประกอบด้วยค่าของแต่ละฟังก์ชันซอฟต์ แม้ว่าคุณจะไม่ได้กำหนดฟังก์ชันให้กับพิน SDM ก็ตาม บิต [31:6]: สงวนไว้ บิต [5]: HPS_WARMRESET บิต [4]: HPS_COLDRESET บิต [3]: SEU_ERROR บิต [2]: CVP_DONE บิต [1]: INIT_DONE บิต [0]: CONF_DONE
				4	ตำแหน่งข้อผิดพลาด	ประกอบด้วยตำแหน่งข้อผิดพลาด ส่งกลับ 0 หากไม่มีข้อผิดพลาด
				5	รายละเอียดผิดพลาด	มีรายละเอียดข้อผิดพลาด ส่งกลับ 0 หากไม่มีข้อผิดพลาด
RSU_STATUS	5B	0	9	รายงานสถานะการอัพเกรดระบบรีโมตปัจจุบัน คุณสามารถใช้คำสั่งนี้เพื่อตรวจสอบสถานะการกำหนดค่าระหว่างการกำหนดค่าและหลังจากเสร็จสิ้นแล้ว คำสั่งนี้ส่งคืนการตอบสนองต่อไปนี้:
				คำ	สรุป	คำอธิบาย (ดำเนินการต่อ….)

หมายเลขนี้ไม่รวมส่วนหัวของคำสั่งหรือการตอบสนอง

	0-1	ภาพปัจจุบัน	ออฟเซ็ตแฟลชของอิมเมจแอปพลิเคชันที่ทำงานอยู่ในปัจจุบัน
	2-3	รูปภาพล้มเหลว	การชดเชยแฟลชของอิมเมจแอปพลิเคชันที่มีลำดับความสำคัญสูงสุดที่ล้มเหลว หากมีภาพหลายภาพในหน่วยความจำแฟลช ให้เก็บค่าของภาพแรกที่ล้มเหลว ค่า 0 ทั้งหมดบ่งชี้ว่าไม่มีภาพที่ล้มเหลว หากไม่มีภาพที่ล้มเหลว คำที่เหลือในข้อมูลสถานะจะไม่จัดเก็บข้อมูลที่ถูกต้อง บันทึก:ขอบที่เพิ่มขึ้นของ nCONFIG เพื่อกำหนดค่าใหม่จาก ASx4 ไม่ได้ล้างฟิลด์นี้ ข้อมูลเกี่ยวกับภาพที่ล้มเหลวจะอัปเดตเมื่อไคลเอ็นต์กล่องจดหมายได้รับคำสั่ง RSU_IMAGE_UPDATE ใหม่และกำหนดค่าจากอิมเมจที่อัปเดตได้สำเร็จเท่านั้น
	4	สถานะ	รหัสความล้มเหลวของอิมเมจที่ล้มเหลว ฟิลด์ข้อผิดพลาดมีสองส่วน: บิต [31:16]: รหัสข้อผิดพลาดหลัก บิต [15:0]: รหัสข้อผิดพลาดเล็กน้อยส่งคืน 0 หากไม่มีข้อผิดพลาด อ้างถึง ภาคผนวก: คำอธิบายรหัสข้อผิดพลาด CONFIG_STATUS และ RSU_STATUS ในกล่องจดหมายไคลเอนต์ Intel FPGA IP คู่มือผู้ใช้สำหรับข้อมูลเพิ่มเติม
	5	เวอร์ชัน	เวอร์ชันอินเทอร์เฟซ RSU และแหล่งที่มาของข้อผิดพลาด สำหรับข้อมูลเพิ่มเติม โปรดดูส่วนสถานะ RSU และรหัสข้อผิดพลาดในคู่มือผู้ใช้การอัปเดตระบบระยะไกลของระบบประมวลผลฮาร์ด
	6	ตำแหน่งข้อผิดพลาด	เก็บตำแหน่งข้อผิดพลาดของอิมเมจที่ล้มเหลว ส่งกลับ 0 หากไม่มีข้อผิดพลาด
	7	รายละเอียดผิดพลาด	เก็บรายละเอียดข้อผิดพลาดสำหรับภาพที่ล้มเหลว ส่งกลับ 0 หากไม่มีข้อผิดพลาด
	8	ตัวนับการลองรูปภาพปัจจุบันอีกครั้ง	นับจำนวนครั้งที่พยายามลองอีกครั้งสำหรับอิมเมจปัจจุบัน ตัวนับเป็น 0 ในตอนแรก ตัวนับถูกตั้งค่าเป็น 1 หลังจากลองอีกครั้งครั้งแรก จากนั้นเป็น 2 หลังจากลองอีกครั้งครั้งที่สอง ระบุจำนวนครั้งสูงสุดในการลองใหม่ในการตั้งค่า Intel Quartus Prime ของคุณ File (.qsf) คำสั่งคือ: set_global_assignment -name RSU_MAX_RETRY_COUNT 3. ค่าที่ถูกต้องสำหรับตัวนับ MAX_RETRY คือ 1-3 จำนวนการลองใหม่ที่มีอยู่จริงคือ MAX_RETRY -1 ฟิลด์นี้ถูกเพิ่มในเวอร์ชัน 19.3 ของซอฟต์แวร์ Intel Quartus Prime Pro Edition
*ต่อเนื่อง…*

หมายเลขนี้ไม่รวมส่วนหัวของคำสั่งหรือการตอบสนอง

RSU_แจ้งเตือน	5D	1	0	ล้างข้อมูลข้อผิดพลาดทั้งหมดในการตอบสนอง RSU_STATUS และรีเซ็ตตัวนับการลองใหม่ อาร์กิวเมนต์คำเดียวมีฟิลด์ต่อไปนี้: 0x00050000: ล้างตัวนับการลองรีเซ็ตปัจจุบันใหม่ การรีเซ็ตตัวนับการลองใหม่ในปัจจุบันจะตั้งค่าตัวนับกลับเป็นศูนย์ เหมือนกับว่าอิมเมจปัจจุบันถูกโหลดสำเร็จเป็นครั้งแรก 0x00060000: ล้างข้อมูลสถานะข้อผิดพลาด ค่าอื่นๆ ทั้งหมดสงวนไว้ คำสั่งนี้ไม่สามารถใช้ได้ก่อนเวอร์ชัน 19.3 ของซอฟต์แวร์ Intel Quartus Prime Pro Edition
QSPI_เปิด	32	0	0	ร้องขอการเข้าถึง quad SPI แต่เพียงผู้เดียว คุณออกคำขอนี้ก่อนคำขอ QSPI อื่น ๆ SDM ยอมรับคำขอหากไม่ได้ใช้งาน quad SPI และ SDM ไม่ได้กำหนดค่าอุปกรณ์ ส่งคืนตกลงหาก SDM ให้สิทธิ์การเข้าถึง SDM ให้สิทธิ์การเข้าถึงไคลเอ็นต์แบบเอกสิทธิ์เฉพาะบุคคลโดยใช้กล่องจดหมายนี้ ไคลเอ็นต์อื่นไม่สามารถเข้าถึง quad SPI จนกว่าไคลเอ็นต์ที่ใช้งานอยู่จะละทิ้งการเข้าถึงโดยใช้คำสั่ง QSPI_CLOSE การเข้าถึงอุปกรณ์หน่วยความจำแฟลช quad SPI ผ่าน IP ไคลเอนต์เมลบ็อกซ์จะไม่สามารถใช้งานได้ตามค่าเริ่มต้นในการออกแบบที่มี HPS เว้นแต่คุณจะปิดการใช้งาน QSPI ในการกำหนดค่าซอฟต์แวร์ HPS สำคัญ: เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.
QSPI_CLOSE	33	0	0	ปิดการเข้าถึงอินเทอร์เฟซ quad SPI แบบเอกสิทธิ์เฉพาะบุคคล สำคัญ:เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.
QSPI_SET_CS	34	1	0	ระบุหนึ่งในอุปกรณ์ Quad SPI ที่เชื่อมต่อผ่านทางบรรทัดเลือกชิป ใช้อาร์กิวเมนต์คำเดียวตามที่อธิบายไว้ด้านล่าง Bits[31:28]: อุปกรณ์แฟลชที่จะเลือก โปรดดูข้อมูลด้านล่างสำหรับค่าที่สอดคล้องกับพิน nCSO[0:3] ค่า 4'h0000 เลือกแฟลชที่สอดคล้องกับ nCSO[0] ค่า 4'h0001 เลือกแฟลชที่สอดคล้องกับ nCSO[1] ค่า 4'h0002 เลือกแฟลชที่สอดคล้องกับ nCSO[2] ค่า 4'h0003 เลือกแฟลชที่สอดคล้อง สนช.[3]. บิต [27:0]: สงวนไว้ (เขียนเป็น 0) บันทึก: อุปกรณ์ Intel Agilex หรือ Intel Stratix® 10 รองรับอุปกรณ์หน่วยความจำแฟลช AS x4 หนึ่งเครื่องสำหรับการกำหนดค่า AS จากอุปกรณ์ Quad SPI ที่เชื่อมต่อกับ nCSO[0] เมื่ออุปกรณ์เข้าสู่โหมดผู้ใช้ คุณสามารถใช้หน่วยความจำแฟลช AS x4 ได้สูงสุดสี่รายการเพื่อใช้กับ Mailbox Client IP หรือ HPS เป็นที่จัดเก็บข้อมูล IP ไคลเอ็นต์กล่องจดหมายหรือ HPS สามารถใช้ nCSO[3:0] เพื่อเข้าถึงอุปกรณ์ Quad SPI คำสั่งนี้เป็นทางเลือกสำหรับโครงร่างการกำหนดค่า AS x4 บรรทัดเลือกชิปเป็นไปตามคำสั่ง QSPI_SET_CS ที่ดำเนินการล่าสุด หรือค่าเริ่มต้นเป็น nCSO[0] หลังจากการกำหนดค่า AS x4 เจTAG รูปแบบการกำหนดค่าจำเป็นต้องดำเนินการคำสั่งนี้เพื่อเข้าถึงแฟลช QSPI ที่เชื่อมต่อพิน SDM_IO การเข้าถึงอุปกรณ์หน่วยความจำแฟลช QSPI โดยใช้พิน SDM_IO มีให้สำหรับโครงร่างการกำหนดค่า AS x4 เท่านั้น JTAG และการออกแบบที่คอมไพล์สำหรับการกำหนดค่า AS x4 สำหรับแผนการกำหนดค่าอินเทอร์เฟซการสตรีม Avalon (Avalon ST) คุณต้องเชื่อมต่อหน่วยความจำแฟลช QSPI กับพิน GPIO
*ต่อเนื่อง…*

หมายเลขนี้ไม่รวมส่วนหัวของคำสั่งหรือการตอบสนอง

				สำคัญ: เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.
QSPI_READ	3A	2	N	อ่านอุปกรณ์ Quad SPI ที่แนบมา ขนาดการถ่ายโอนสูงสุดคือ 4 กิโลไบต์ (KB) หรือ 1024 คำ รับสองข้อโต้แย้ง: ที่อยู่แฟลช quad SPI (หนึ่งคำ) ที่อยู่จะต้องอยู่ในแนวคำ อุปกรณ์ส่งคืนรหัสข้อผิดพลาด 0x1 สำหรับที่อยู่ที่ไม่สอดคล้องกัน จำนวนคำที่จะอ่าน (หนึ่งคำ) เมื่อสำเร็จ จะส่งคืน OK ตามด้วยข้อมูลที่อ่านจากอุปกรณ์ quad SPI การตอบสนองความล้มเหลวจะส่งกลับรหัสข้อผิดพลาด เพื่อให้การอ่านสำเร็จบางส่วน QSPI_READ อาจส่งคืนสถานะตกลงอย่างผิดพลาด บันทึก: คุณไม่สามารถรันคำสั่ง QSPI_READ ขณะที่คอนฟิกูเรชันอุปกรณ์อยู่ระหว่างดำเนินการ สำคัญ:เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.
QSPI_เขียน	39	2+น	0	เขียนข้อมูลไปยังอุปกรณ์ Quad SPI ขนาดการถ่ายโอนสูงสุดคือ 4 กิโลไบต์ (KB) หรือ 1024 คำ รับสามข้อโต้แย้ง: ชดเชยที่อยู่แฟลช (หนึ่งคำ) ที่อยู่การเขียนจะต้องจัดแนวคำ จำนวนคำที่จะเขียน (หนึ่งคำ) ข้อมูลที่จะเขียน (หนึ่งคำขึ้นไป) การเขียนสำเร็จจะส่งคืนโค้ดตอบกลับ OK เพื่อเตรียมหน่วยความจำสำหรับการเขียน ให้ใช้คำสั่ง QSPI_ERASE ก่อนที่จะออกคำสั่งนี้ บันทึก: คุณไม่สามารถรันคำสั่ง QSPI_WRITE ในขณะที่อยู่ระหว่างการกำหนดค่าอุปกรณ์ สำคัญ:เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.
QSPI_ERASE	38	2	0	ลบเซกเตอร์ 4/32/64 KB ของอุปกรณ์ Quad SPI รับสองข้อโต้แย้ง: ที่อยู่แฟลชชดเชยเพื่อเริ่มการลบ (หนึ่งคำ) ที่อยู่เริ่มต้นต้องเป็น: ขึ้นอยู่กับจำนวนคำที่จะลบ จัดชิด 4 KB หากคำที่เป็นตัวเลขที่จะลบคือ 0x400 จัดชิด 32 KB หากคำที่เป็นตัวเลขที่จะลบคือ 0x2000 จัดแนว 64 KB หากคำที่เป็นตัวเลขที่จะลบคือ 0x4000 ส่งกลับข้อผิดพลาดสำหรับที่อยู่ที่ไม่จัดแนว 4/32/64 KB จำนวนคำที่จะลบระบุเป็นทวีคูณของ: 0x400 เพื่อลบข้อมูล 4 KB (100 คำ) ตัวเลือกนี้คือขนาดการลบขั้นต่ำ 0x2000 เพื่อลบข้อมูลขนาด 32 KB (500 คำ) 0x4000 เพื่อลบข้อมูล 64 KB (1000 คำ) การลบสำเร็จจะส่งคืนรหัสตอบกลับ OK สำคัญ:เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.
QSPI_READ_ DEVICE_REG	35	2	N	อ่านรีจิสเตอร์จากอุปกรณ์ Quad SPI การอ่านสูงสุดคือ 8 ไบต์ รับสองข้อโต้แย้ง: opcode สำหรับคำสั่งอ่าน จำนวนไบต์ที่จะอ่าน
*ต่อเนื่อง…*

หมายเลขนี้ไม่รวมส่วนหัวของคำสั่งหรือการตอบสนอง

การอ่านสำเร็จจะส่งกลับโค้ดตอบกลับ OK ตามด้วยข้อมูลที่อ่านจากอุปกรณ์ การส่งคืนข้อมูลที่อ่านจะมีหน่วยเป็นทวีคูณของ 4 ไบต์ ถ้าไบต์ที่จะอ่านไม่ใช่ผลคูณที่แน่นอนของ 4 ไบต์ ไบต์นั้นจะถูกเติมด้วยผลคูณของ 4 ไบต์ จนกระทั่งขอบเขตคำถัดไปและค่าบิตที่เติมไว้เป็นศูนย์
สำคัญ: เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.

QSPI_WRITE_ DEVICE_REG

2+น

เขียนไปยังรีจิสเตอร์ของ quad SPI การเขียนสูงสุดคือ 8 ไบต์ รับสามข้อโต้แย้ง:

opcode สำหรับคำสั่งเขียน
จำนวนไบต์ที่จะเขียน
ข้อมูลที่จะเขียน

ในการดำเนินการลบเซกเตอร์หรือลบเซกเตอร์ย่อย คุณต้องระบุที่อยู่แฟลชอนุกรมในลำดับไบต์ที่สำคัญที่สุด (MSB) ถึงไบต์ที่มีนัยสำคัญน้อยที่สุด (LSB) ดังต่อไปนี้ampเลอแสดงให้เห็น
หากต้องการลบเซกเตอร์ของแฟลช Micron 2 กิกะบิต (Gb) ที่ที่อยู่ 0x04FF0000 โดยใช้คำสั่ง QSPI_WRITE_DEVICE_REG ให้เขียนที่อยู่แฟลชใน MSB ถึง LSB ตามลำดับดังที่แสดงไว้ที่นี่:
ส่วนหัว: 0x00003036 รหัส Opto: 0x000000DC
จำนวนไบต์ที่จะเขียน: 0x00000004 ที่อยู่แฟลช: 0x0000FF04
การเขียนสำเร็จจะส่งคืนโค้ดตอบกลับ OK คำสั่งนี้จะแพดข้อมูลที่ไม่ใช่ผลคูณของ 4 ไบต์ไปยังขอบเขตคำถัดไป คำสั่งแพดข้อมูลด้วยศูนย์
สำคัญ:เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.

QSPI_SEND_ DEVICE_OP

ส่งคำสั่ง opcode ไปยัง quad SPI รับหนึ่งข้อโต้แย้ง:

opcode เพื่อส่งอุปกรณ์ quad SPI

คำสั่งที่สำเร็จจะส่งคืนโค้ดตอบกลับ OK
สำคัญ:เมื่อรีเซ็ต quad SPI คุณต้องปฏิบัติตามคำแนะนำที่ระบุไว้ใน การรีเซ็ต Quad SPI Flash ที่หน้า 9.

สำหรับคำอธิบายรหัสข้อผิดพลาดหลักและรองของ CONFIG_STATUS และ RSU_STATUS โปรดดูภาคผนวก: คำอธิบายรหัสข้อผิดพลาด CONFIG_STATUS และ RSU_STATUS ในคู่มือผู้ใช้ Mailbox Client Intel FPGA
ข้อมูลที่เกี่ยวข้อง

คู่มือผู้ใช้กล่องจดหมายไคลเอ็นต์ Intel FPGA IP: คำอธิบายรหัสข้อผิดพลาด CONFIG_STATUS และ RSU_STATUS
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับรหัสข้อผิดพลาด CONFIG_STATUS และ RSU_STATUS
คู่มือผู้ใช้การจัดการพลังงาน Intel Agilex
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับหมายเลขช่องของเซ็นเซอร์อุณหภูมิและไดโอดตรวจจับอุณหภูมิ (TSD)
คู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ Intel Agilex Hard

คู่มือผู้ใช้การอัปเดตระบบระยะไกลระบบโปรเซสเซอร์ Intel Agilex Hard

การตอบสนองรหัสข้อผิดพลาด

ตารางที่ 8. รหัสข้อผิดพลาด

ค่า (ฐานสิบหก)		การตอบสนองรหัสข้อผิดพลาด	คำอธิบาย
0		OK	แสดงว่าคำสั่งเสร็จสมบูรณ์แล้ว คำสั่งอาจส่งคืนสถานะตกลงอย่างผิดพลาดหากคำสั่งเช่น QSPI_READ สำเร็จบางส่วน
1		ไม่ถูกต้อง_COMMAND	บ่งชี้ว่า ROM สำหรับบูตที่โหลดอยู่ในปัจจุบันไม่สามารถถอดรหัสหรือรับรู้รหัสคำสั่งได้
3		UNKNOWN_COMMAND	บ่งชี้ว่าเฟิร์มแวร์ที่โหลดอยู่ในปัจจุบันไม่สามารถถอดรหัสรหัสคำสั่งได้
4		พารามิเตอร์ INVALID_COMMAND_	บ่งชี้ว่าคำสั่งมีรูปแบบไม่ถูกต้อง สำหรับเช่นampอย่างไรก็ตาม การตั้งค่าฟิลด์ความยาวในส่วนหัวไม่ถูกต้อง
6		COMMAND_INVALID_ON_ แหล่งที่มา	บ่งชี้ว่าคำสั่งมาจากแหล่งที่ไม่ได้เปิดใช้งาน
8		CLIENT_ID_NO_MATCH	บ่งชี้ว่ารหัสไคลเอ็นต์ไม่สามารถดำเนินการตามคำขอเพื่อปิดการเข้าถึง quad SPI แบบเอกสิทธิ์เฉพาะบุคคลได้ รหัสไคลเอ็นต์ไม่ตรงกับไคลเอ็นต์ที่มีอยู่ซึ่งมีการเข้าถึง quad SPI แบบเอกสิทธิ์เฉพาะบุคคลในปัจจุบัน
9		ที่อยู่ที่ไม่ถูกต้อง	ที่อยู่ไม่ถูกต้อง ข้อผิดพลาดนี้บ่งชี้ถึงเงื่อนไขข้อใดข้อหนึ่งต่อไปนี้: ที่อยู่ที่ไม่ตรงกัน ปัญหาช่วงที่อยู่ ปัญหาสิทธิ์ในการอ่าน ค่าการเลือกชิปไม่ถูกต้อง แสดงค่ามากกว่า 3 ที่อยู่ไม่ถูกต้องในกรณี RSU ค่าบิตมาสก์ที่ไม่ถูกต้องสำหรับ GET_VOLTAGคำสั่งอี การเลือกหน้าที่ไม่ถูกต้องสำหรับคำสั่ง GET_TEMPERATURE
A		AUTHENTICATION_FAIL	บ่งชี้ถึงความล้มเหลวในการรับรองความถูกต้องลายเซ็นบิตสตรีมของการกำหนดค่า
B		หมดเวลา	ข้อผิดพลาดนี้บ่งชี้ว่าหมดเวลาเนื่องจากเงื่อนไขต่อไปนี้: สั่งการ กำลังรอให้การดำเนินการ QSPI_READ เสร็จสิ้น กำลังรอการอ่านอุณหภูมิที่ต้องการจากเซ็นเซอร์อุณหภูมิตัวใดตัวหนึ่ง อาจบ่งบอกถึงข้อผิดพลาดของฮาร์ดแวร์ที่อาจเกิดขึ้นในเซ็นเซอร์อุณหภูมิ
C		HW_NOT_READY	ระบุหนึ่งในเงื่อนไขต่อไปนี้: ฮาร์ดแวร์ไม่พร้อม สามารถระบุปัญหาการเริ่มต้นหรือการกำหนดค่าได้ ฮาร์ดแวร์อาจหมายถึง quad SPI ไม่ได้ใช้อิมเมจ RSU เพื่อกำหนดค่า FPGA
D		HW_ERROR	บ่งชี้ว่าคำสั่งดำเนินการไม่สำเร็จเนื่องจากข้อผิดพลาดของฮาร์ดแวร์ที่ไม่สามารถกู้คืนได้
80 – 8ฟ.		COMMAND_SPECIFIC_ ข้อผิดพลาด	บ่งชี้ข้อผิดพลาดเฉพาะคำสั่งเนื่องจากคำสั่ง SDM ที่คุณใช้
			ส.ด.เอ็ม. สั่งการ		ชื่อข้อผิดพลาด			รหัสข้อผิดพลาด	คำอธิบาย
			GET_CHIPID		EFUSE_SYSTEM_ ล้มเหลว			ขนาด 0x82	บ่งชี้ว่าตัวชี้แคช eFuse ไม่ถูกต้อง
			QSPI_OPEN/ QSPI_CLOSE/ QSPI_SET_CS/ QSPI_READ_D EVICE_REG/		QSPI_HW_ERROR			ขนาด 0x80	บ่งชี้ข้อผิดพลาดของหน่วยความจำแฟลช QSPI ข้อผิดพลาดนี้บ่งชี้ถึงเงื่อนไขข้อใดข้อหนึ่งต่อไปนี้:
				QSPI_WRITE_ DEVICE_REG/ QSPI_SEND_D EVICE_OP/ QSPI_READ						ปัญหาการตั้งค่าการเลือกชิปแฟลช QSPI ปัญหาการเริ่มต้นแฟลช QSPI ปัญหาการรีเซ็ตแฟลช QSPI ปัญหาการอัปเดตการตั้งค่าแฟลช QSPI
						QSPI_ALREADY_ เปิดแล้ว	ขนาด 0x81			บ่งชี้ว่าการเข้าถึงแฟลช QSPI แบบเอกสิทธิ์เฉพาะของไคลเอ็นต์ผ่านคำสั่ง QSPI_OPEN นั้นเปิดอยู่แล้ว
100	NOT_CONFIGURED			แสดงว่าไม่ได้กำหนดค่าอุปกรณ์
1เอฟเอฟ	ALT_SDM_MBOX_RESP_ DEVICE_ ไม่ว่าง			แสดงว่าอุปกรณ์ไม่ว่างเนื่องจากกรณีการใช้งานต่อไปนี้: RSU: เฟิร์มแวร์ไม่สามารถเปลี่ยนไปเป็นเวอร์ชันอื่นได้เนื่องจากข้อผิดพลาดภายใน HPS: HPS ไม่ว่างเมื่ออยู่ในกระบวนการกำหนดค่าใหม่ของ HPS หรือการรีเซ็ตแบบเย็นของ HPS
2เอฟเอฟ	ALT_SDM_MBOX_RESP_NO _ VALID_RESP_AVAILABLE			บ่งชี้ว่าไม่มีการตอบสนองที่ถูกต้อง
3เอฟเอฟ	ALT_SDM_MBOX_RESP_ ข้อผิดพลาด			ข้อผิดพลาดทั่วไป

การกู้คืนรหัสข้อผิดพลาด
ตารางด้านล่างอธิบายขั้นตอนที่เป็นไปได้ในการกู้คืนจากรหัสข้อผิดพลาด การกู้คืนข้อผิดพลาดขึ้นอยู่กับกรณีการใช้งานเฉพาะ
ตารางที่ 9. การกู้คืนรหัสข้อผิดพลาดสำหรับรหัสข้อผิดพลาดที่ทราบ

ค่า	การตอบสนองรหัสข้อผิดพลาด	การกู้คืนรหัสข้อผิดพลาด
4	พารามิเตอร์ INVALID_COMMAND_	ส่งส่วนหัวของคำสั่งหรือส่วนหัวอีกครั้งพร้อมอาร์กิวเมนต์พร้อมพารามิเตอร์ที่แก้ไขแล้ว เช่นampโปรดตรวจสอบให้แน่ใจว่าการตั้งค่าฟิลด์ความยาวในส่วนหัวถูกส่งไปพร้อมกับค่าที่ถูกต้อง
6	COMMAND_INVALID_ ON_SOURCE	ส่งคำสั่งอีกครั้งจากแหล่งที่ถูกต้อง เช่น JTAG, HPS หรือผ้าแกน
8	CLIENT_ID_NO_MATCH	รอไคลเอ็นต์ที่เปิดการเข้าถึง quad SPI เพื่อดำเนินการเข้าถึงให้เสร็จสมบูรณ์ จากนั้นปิดการเข้าถึงแบบเอกสิทธิ์เฉพาะบุคคลของ quad SPI
9	ที่อยู่ที่ไม่ถูกต้อง	ขั้นตอนการกู้คืนข้อผิดพลาดที่เป็นไปได้: สำหรับ GET_VOLTAGคำสั่ง E: ส่งคำสั่งด้วยบิตมาสก์ที่ถูกต้อง สำหรับคำสั่ง GET_TEMPERATURE: ส่งคำสั่งพร้อมตำแหน่งเซ็นเซอร์ที่ถูกต้องและหน้ากากเซ็นเซอร์ สำหรับการดำเนินการ QSPI: ส่งคำสั่งด้วยการเลือกชิปที่ถูกต้อง ส่งคำสั่งด้วยที่อยู่แฟลช QSPI ที่ถูกต้อง สำหรับ RSU: ส่งคำสั่งพร้อมที่อยู่เริ่มต้นที่ถูกต้องของอิมเมจโรงงานหรือแอปพลิเคชัน
B	หมดเวลา	ขั้นตอนการกู้คืนที่เป็นไปได้: สำหรับคำสั่ง GET_TEMPERATURE: ลองส่งคำสั่งอีกครั้ง หากปัญหายังคงอยู่ ให้กำหนดค่าใหม่หรือเปิดปิดอุปกรณ์ สำหรับการดำเนินการ QSPI: ตรวจสอบความสมบูรณ์ของสัญญาณของอินเทอร์เฟซ QSPI และลองคำสั่งอีกครั้ง สำหรับการดำเนินการรีสตาร์ท HPS: ลองส่งคำสั่งอีกครั้ง
C	HW_NOT_READY	ขั้นตอนการกู้คืนที่เป็นไปได้: สำหรับการดำเนินการ QSPI: กำหนดค่าอุปกรณ์ใหม่ผ่านแหล่งที่มา ตรวจสอบให้แน่ใจว่า IP ที่ใช้ในการสร้างการออกแบบของคุณอนุญาตให้เข้าถึงแฟลช QSPI สำหรับ RSU: กำหนดค่าอุปกรณ์ด้วยอิมเมจ RSU
80	QSPI_HW_ERROR	ตรวจสอบความสมบูรณ์ของสัญญาณอินเทอร์เฟซ QSPI และตรวจสอบให้แน่ใจว่าอุปกรณ์ QSPI ไม่เสียหาย
81	QSPI_ALREADY_OPEN	ลูกค้าเปิด QSPI แล้ว ดำเนินการต่อไป
82	EFUSE_SYSTEM_FAILURE	ลองกำหนดค่าใหม่หรือรอบการทำงาน หากข้อผิดพลาดยังคงอยู่หลังจากการกำหนดค่าใหม่หรือรอบการทำงาน อุปกรณ์อาจเสียหายและไม่สามารถกู้คืนได้
100	NOT_CONFIGURED	ส่งบิตสตรีมที่กำหนดค่า HPS
1เอฟเอฟ	ALT_SDM_MBOX_RESP_ DEVICE_ ไม่ว่าง	ขั้นตอนการกู้คืนข้อผิดพลาดที่เป็นไปได้: สำหรับการดำเนินการ QSPI: รอการกำหนดค่าที่กำลังดำเนินอยู่หรือไคลเอนต์อื่นเพื่อดำเนินการให้เสร็จสิ้น สำหรับ RSU: กำหนดค่าอุปกรณ์ใหม่เพื่อกู้คืนจากข้อผิดพลาดภายใน สำหรับการดำเนินการรีสตาร์ท HPS: รอการกำหนดค่าใหม่ผ่าน HPS หรือ HPS Cold Reset ให้เสร็จสิ้น

ไคลเอนต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon คลังเอกสารคู่มือผู้ใช้ Intel FPGA IP

สำหรับเวอร์ชันล่าสุดและก่อนหน้าของคู่มือผู้ใช้นี้ โปรดดูที่ ไคลเอนต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon คู่มือผู้ใช้ Intel FPGA IP. หาก IP หรือเวอร์ชั่นของซอฟต์แวร์ไม่อยู่ในรายการ ให้ใช้คู่มือผู้ใช้สำหรับ IP หรือเวอร์ชั่นของซอฟต์แวร์ก่อนหน้า

เวอร์ชัน IP จะเหมือนกับซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชันสูงสุดถึง v19.1 จากซอฟต์แวร์ Intel Quartus Prime Design Suite เวอร์ชัน 19.2 หรือใหม่กว่า คอร์ IP จะมีรูปแบบการกำหนดเวอร์ชัน IP ใหม่

ประวัติการแก้ไขเอกสารสำหรับไคลเอนต์เมลบ็อกซ์ที่มีอินเทอร์เฟซการสตรีม Avalon คู่มือผู้ใช้ Intel FPGA IP

เวอร์ชันเอกสาร	รุ่น Intel Quartus Prime		IPVersion	การเปลี่ยนแปลง
2022.09.26	22.3		1.0.1	ได้ทำการเปลี่ยนแปลงดังต่อไปนี้: อัปเดต GET_VOLTAGแถวคำสั่ง E ใน รายการคำสั่งและตารางคำอธิบาย เพิ่มบันทึกย่อในการสนับสนุนครอบครัวอุปกรณ์ตาราง แก้ไขแล้ว QSPI_SET_CS คำอธิบายคำสั่งในรายการคำสั่งและตารางคำอธิบาย
2022.04.04	22.1		1.0.1	อัปเดตรายการคำสั่งและตารางคำอธิบาย อัปเดตคำอธิบายสถานะพินสำหรับคำสั่ง CONFIG_STATUS ลบคำสั่ง REBOOT_HPS
2021.10.04	21.3		1.0.1	ทำการเปลี่ยนแปลงดังต่อไปนี้: แก้ไขแล้ว รายการคำสั่งและคำอธิบาย โต๊ะ. อัปเดตคำอธิบายสำหรับ: CONFIG_STATUS RSU_STATUS
2021.06.21	21.2		1.0.1	ได้ทำการเปลี่ยนแปลงดังต่อไปนี้: แก้ไขแล้ว รายการคำสั่งและคำอธิบาย โต๊ะ. อัปเดตคำอธิบายสำหรับ: RSU_STATUS QSPI_เปิด QSPI_SET_CS QSPI_ERASE
2021.03.29	21.1		1.0.1	ได้ทำการเปลี่ยนแปลงดังต่อไปนี้: แก้ไขคำอธิบาย RSU_IMAGE_UPDATE ในไฟล์ รายการคำสั่งและคำอธิบาย โต๊ะ. ปรับโครงสร้างใหม่ คำสั่งปฏิบัติการ- ลบคำอธิบายรหัสข้อผิดพลาดหลักและรองสำหรับคำสั่ง CONFIG_STATUS และ RSU_STATUS ขณะนี้รหัสข้อผิดพลาดหลักและรหัสข้อผิดพลาดรองได้รับการบันทึกไว้ในภาคผนวกใน คู่มือผู้ใช้กล่องจดหมายไคลเอ็นต์ Intel FPGA IP
2020.12.14	20.4		1.0.1	ได้ทำการเปลี่ยนแปลงดังต่อไปนี้:
					เพิ่มหมายเหตุสำคัญเกี่ยวกับการรีเซ็ตแฟลช QSPI ใน คำสั่งปฏิบัติการ หัวข้อ. อัพเดตแล้ว รายการคำสั่งและคำอธิบาย ตาราง: แก้ไขคำอธิบายคำสั่ง GET_TEMPERATURE คำอธิบายคำสั่ง RSU_IMAGE_UPDATE ที่แก้ไขแล้ว เพิ่มข้อความเกี่ยวกับการรีเซ็ตแฟลช QSPI เพิ่มข้อความอธิบายพฤติกรรมระหว่างโฮสต์ภายนอกและ FPGA ข้อความที่ถูกลบ: ส่งคืนการตอบสนองที่ไม่เป็นศูนย์หากอุปกรณ์กำลังประมวลผลคำสั่งการกำหนดค่าอยู่แล้ว อัปเดตคำอธิบาย QSPI_WRITE และ QSPI_READ เพื่อระบุว่าขนาดการถ่ายโอนสูงสุดคือ 4 กิโลไบต์หรือ 1024 คำ แก้ไขความยาวการตอบสนองจาก 1 ถึง 0 สำหรับ QSPI_OPEN, QSPI_CLOSE และ QSPI_SET_CS สั่งการ. แก้ไขคำอธิบาย QSPI_OPEN, QSPI_WRITE, QSPI_READ_DEVICE_REG และ QSPI_WRITE_DEVICE_REG เพิ่มคำสั่งใหม่: REBOOT_HPS เพิ่มหัวข้อใหม่: การกู้คืนรหัสข้อผิดพลาด
2020.10.05	20.3	1.0.1			เปลี่ยนชื่อของคู่มือผู้ใช้นี้จาก คู่มือผู้ใช้อินเทอร์เฟซสตรีมมิ่ง Mailbox Avalon ไคลเอนต์ Intel FPGA IP ถึง ไคลเอนต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon คู่มือผู้ใช้ Intel FPGA IP เนื่องจากการเปลี่ยนชื่อ IP ใน Intel Quartus Prime IP Catalog อัปเดตอินสแตนซ์ชื่อ IP ทั้งหมดทั่วโลก แก้ไขคำอธิบายคำสั่ง GET TEMPERATURE สำหรับอุปกรณ์ Intel Agilex ใน รายการคำสั่งและคำอธิบาย โต๊ะ. เพิ่มคำแนะนำเกี่ยวกับการรีเซ็ตซิงโครไนซ์ใน นาฬิกาและรีเซ็ตอินเทอร์เฟซ โต๊ะ. อัพเดตแล้ว รหัสข้อผิดพลาด โต๊ะ. เพิ่มการตอบกลับรหัสข้อผิดพลาดใหม่: HW_ERROR COMMAND_SPECIFIC_ERROR ลบออก ตำแหน่งเซ็นเซอร์อุณหภูมิ หัวข้อ. ข้อมูลเซ็นเซอร์อุณหภูมิมีอยู่ใน คู่มือผู้ใช้การจัดการพลังงาน Intel Agilex.
2020.06.30	20.2	1.0.0			เปลี่ยนชื่อของคู่มือผู้ใช้นี้จาก กล่องจดหมาย Avalon ST Client คู่มือผู้ใช้ Intel FPGA IP ถึง คู่มือผู้ใช้อินเทอร์เฟซสตรีมมิ่ง Mailbox Avalon ไคลเอนต์ Intel FPGA IP. เปลี่ยนชื่อหัวข้อแล้ว ส่วนหัวคำสั่งและการตอบสนอง ถึง คำสั่งและการตอบสนอง. ID ที่แก้ไข ความยาว และรหัสคำสั่ง/คำอธิบายรหัสข้อผิดพลาดใน คำอธิบายส่วนหัวของคำสั่งและการตอบกลับ โต๊ะ. เปลี่ยนชื่อหัวข้อแล้ว คำสั่งที่สนับสนุน ถึง คำสั่งปฏิบัติการ.
				แก้ไขคำอธิบายคำสั่งต่อไปนี้ใน รายการคำสั่งและคำอธิบาย ตาราง: GET_TEMPERATURE RSU_STATUS QSPI_SET_CS เปลี่ยนชื่อหัวข้อแล้ว รหัสข้อผิดพลาด ถึง การตอบสนองรหัสข้อผิดพลาด. ลบคำสั่ง UNKNOWN_BR ออกจากไฟล์ รหัสข้อผิดพลาด โต๊ะ.
2020.04.13	20.1		1.0.0	ได้ทำการเปลี่ยนแปลงดังต่อไปนี้: เพิ่มข้อมูลเกี่ยวกับเซ็นเซอร์อุณหภูมิสำหรับคำสั่ง GET_TEMPERATURE รวมถึงตัวเลขที่แสดงตำแหน่ง TSD เพิ่มคำสั่ง RSU_NOTIFY ในไฟล์ รายการรหัสคำสั่งและคำอธิบาย โต๊ะ. อัพเดตแล้ว รหัสข้อผิดพลาด ตาราง: เปลี่ยนชื่อ INVALID_COMMAND_PARAMETERS เป็น INVALID_LENGTH เปลี่ยนค่าฐานสิบหก COMMAND_INVALID_ON_SOURCE จาก 5 เป็น 6 เปลี่ยนค่าฐานสิบหกของ CLIENT_ID_NO_MATCH จาก 6 เป็น 8 เปลี่ยนค่าฐานสิบหก INVALID_ADDRESS จาก 7 เป็น 9 เพิ่มคำสั่ง AUTHENTICATION_FAIL เปลี่ยนค่าเลขฐานสิบหกของ TIMEOUT จาก 8 เป็น B เปลี่ยนค่าฐานสิบหก HW_NOT_READY จาก 9 เป็น C
2019.09.30	19.3		1.0.0	การเปิดตัวครั้งแรก

สำหรับข้อเสนอแนะโปรดไปที่: FPGAtechdocfeedback@intel.com

เอกสาร / แหล่งข้อมูล

Intel Mailbox Client พร้อม Avalon Streaming Interface FPGA IP [พีดีเอฟ] คู่มือการใช้งาน
ไคลเอ็นต์เมลบ็อกซ์ที่มีอินเทอร์เฟซการสตรีม Avalon FPGA IP, ไคลเอ็นต์เมลบ็อกซ์, อินเทอร์เฟซการสตรีม Avalon FPGA IP

อ้างอิง

คู่มือการใช้งาน

ไคลเอ็นต์เมลบ็อกซ์พร้อมอินเทอร์เฟซการสตรีม Avalon® Intel FPGA IP Overview