intel AN 769 FPGA Diode ya Kuhisi Halijoto ya Mbali
Utangulizi
Katika matumizi ya kisasa ya kielektroniki, haswa programu zinazohitaji udhibiti muhimu wa halijoto, kipimo cha halijoto kwenye chip ni muhimu.
Mifumo ya utendaji wa juu hutegemea vipimo sahihi vya halijoto kwa mazingira ya ndani na nje.
- Boresha utendakazi
- Hakikisha uendeshaji wa kuaminika
- Kuzuia uharibifu wa vipengele
Mfumo wa ufuatiliaji wa halijoto wa Intel® FPGA hukuruhusu kutumia chip za wahusika wengine kufuatilia halijoto ya makutano (TJ). Mfumo huu wa ufuatiliaji wa halijoto ya nje hufanya kazi hata wakati Intel FPGA imewashwa chini au haijasanidiwa. Hata hivyo, kuna mambo kadhaa unapaswa kuzingatia unapotengeneza kiolesura kati ya chipu ya nje na diodi za kutambua halijoto za mbali za Intel FPGA (TSDs).
Unapochagua chipu ya kutambua halijoto, kwa kawaida ungeangalia usahihi wa halijoto unayotaka kufikia. Hata hivyo, kwa teknolojia ya hivi punde ya mchakato na muundo tofauti wa TSD wa mbali, lazima pia uzingatie vipengele vilivyojengewa ndani vya chipu ya kutambua halijoto ili kukidhi mahitaji yako ya usahihi wa muundo.
Kwa kuelewa utendakazi wa mfumo wa kupima joto wa mbali wa Intel FPGA, unaweza:
- Gundua masuala ya kawaida ukitumia programu za kutambua halijoto.
- Chagua chipu ifaayo zaidi ya kutambua halijoto ambayo inakidhi mahitaji yako ya programu, gharama na wakati wa kubuni.
Intel inapendekeza sana kupima halijoto ya hewani kwa kutumia TSD za ndani, ambazo Intel imeidhinisha. Intel haiwezi kuthibitisha usahihi wa sensorer za joto la nje chini ya hali mbalimbali za mfumo. Iwapo ungependa kutumia TSD za mbali na vitambuzi vya halijoto ya nje, fuata miongozo katika hati hii na uthibitishe usahihi wa usanidi wako wa kipimo cha halijoto.
Dokezo hili la programu linatumika kwa utekelezaji wa TSD wa mbali kwa familia ya kifaa cha Intel Stratix® 10 FPGA.
Utekelezaji Umeishaview
Chip ya nje ya kutambua halijoto inaunganishwa na TSD ya mbali ya Intel FPGA. TSD ya mbali ni transistor iliyounganishwa na diode ya PNP au NPN.
- Kielelezo cha 1. Muunganisho Kati ya Chipu ya Kuhisi Halijoto na TSD ya Mbali ya Intel FPGA (NPN Diode)
- Kielelezo cha 2. Muunganisho Kati ya Chipu ya Kuhisi Halijoto na TSD ya Mbali ya Intel FPGA (PNP Diode)
Mlinganyo ufuatao unaunda halijoto ya transistor kuhusiana na ujazo wa msingi wa emittertage (VBE).
- Mlinganyo wa 1. Uhusiano Kati ya Joto la Transistor hadi Base-Emitter Voltage (VBE)
Wapi:
- T-Joto katika Kelvin
- q—chaji ya elektroni (1.60 × 10−19 C)
- VBE-base-emitter voltage
- k—Boltzmann isiyobadilika (1.38 × 10−23 J∙K−1)
- IC - mkondo wa mtoza
- IS - mkondo wa kueneza wa kinyume
- η - kipengele cha ubora wa diode ya mbali
Kupanga upya Mlingano wa 1, unapata mlinganyo ufuatao.
- Equation 2. VBE
Kwa kawaida, chip ya kuhisi halijoto hulazimisha mikondo miwili mfululizo inayodhibitiwa vyema, I1 na I2 kwenye pini za P na N. Chip basi hupima na wastani wa mabadiliko ya VBE ya diode. Delta katika VBE inalingana moja kwa moja na halijoto, kama inavyoonyeshwa katika Equation 3. - Equation 3. Delta katika VBE
Wapi:
- n - uwiano wa sasa wa kulazimishwa
- VBE1—base-emitter juzuu yatage kwa I1
- VBE2—base-emitter juzuu yatage kwa I2
Kuzingatia Utekelezaji
Kuchagua chipu ya kutambua halijoto yenye vipengele vinavyofaa hukuwezesha kuboresha chipu ili kufikia usahihi wa kipimo. Zingatia mada katika maelezo yanayohusiana unapochagua chip.
- Ideality Factor (η-Factor) Mismatch
- Hitilafu ya Upinzani wa Msururu
- Tofauti ya Beta ya Diode ya joto
- Kidhibiti cha Kuingiza cha Tofauti
- Fidia ya Kukabiliana
Ideality Factor (η-Factor) Mismatch
Unapofanya kipimo cha joto cha makutano kwa kutumia diode ya joto ya nje, usahihi wa kipimo cha joto hutegemea sifa za diode ya nje. Kipengele cha ubora ni parameter ya diode ya mbali ambayo hupima kupotoka kwa diode kutoka kwa tabia yake bora.
Kwa kawaida unaweza kupata kipengele cha ubora katika karatasi ya data kutoka kwa mtengenezaji wa diode. Diodi tofauti za joto za nje hukupa maadili tofauti kwa sababu ya muundo na teknolojia tofauti za mchakato wanazotumia.
Kutolingana kwa ubora kunaweza kusababisha hitilafu kubwa ya kipimo cha halijoto. Ili kuepuka hitilafu kubwa, Intel inapendekeza kwamba uchague chipu ya kutambua halijoto ambayo ina kipengele cha ubora kinachoweza kusanidiwa. Unaweza kubadilisha thamani ya kipengele cha ubora katika chip ili kuondoa hitilafu isiyolingana.
- Example 1. Ideality Factor Mchango kwa Hitilafu ya Kipimo cha Joto
Ex huyuample huonyesha jinsi kipengele cha ubora huchangia hitilafu ya kipimo cha halijoto. Katika exampna, hesabu inaonyesha kutolingana kwa ubora na kusababisha hitilafu kubwa ya kipimo cha halijoto.
- Mlinganyo wa 4. Uhusiano wa Factor Ideality kwa Joto Iliyopimwa
Wapi:
- ηTSC—kipengele cha ubora wa chipu ya kutambua halijoto
- TTSC-joto linalosomwa na chip ya kuhisi halijoto
- ηRTD-kipengele cha ubora wa diode ya mbali ya joto
- TRTD-joto kwenye diode ya joto ya mbali
Hatua zifuatazo zinakadiria kipimo cha halijoto (TTSC) kwa chipu ya kutambua halijoto, kutokana na maadili yafuatayo:
- Kipengele bora cha kihisi joto (ηTSC) ni 1.005
- Kipengele cha kufaa cha diode ya halijoto ya mbali (ηRTD) ni 1.03
- Halijoto halisi katika halijoto ya mbali (TRTD) ni 80°C
- Badilisha TRTD ya 80°C hadi Kelvin: 80 + 273.15 = 353.15 K.
- Tumia Mlingano wa 4. Halijoto iliyokokotolewa na chipu ya kutambua halijoto ni 1.005 × 353.15 = 344.57 K.TTSC = 1.03
- Badilisha thamani iliyokokotwa kuwa Selsiasi: TTSC = 344.57 K – 273.15 K = 71.43°C Hitilafu ya halijoto (TE) iliyosababishwa na kutolingana kwa ubora:
TE = 71.43°C - 80.0°C = -8.57°C
Hitilafu ya Upinzani wa Msururu
Upinzani wa mfululizo kwenye pini za P na N huchangia kosa la kipimo cha joto.
Upinzani wa mfululizo unaweza kuwa kutoka:
- Upinzani wa ndani wa pini ya P na N ya diode ya joto.
- Ubao hufuata upinzani, kwa mfanoample, ubao mrefu kuwaeleza.
Upinzani wa mfululizo husababisha ujazo wa ziadatage kushuka kwenye njia ya kuhisi halijoto na kusababisha hitilafu ya kipimo, na kuathiri usahihi wa kipimo cha halijoto. Kwa kawaida, hali hii hutokea unapofanya kipimo cha halijoto kwa kutumia chip ya kuhisi halijoto 2-sasa.
Kielelezo cha 3. Upinzani wa Msururu wa Ndani na wa BodiIli kueleza hitilafu ya halijoto inayotokea wakati upinzani wa mfululizo unapoongezeka, mtengenezaji fulani wa chipu wa kutambua halijoto hutoa data kwa hitilafu ya halijoto ya diode ya mbali dhidi ya upinzani.
Hata hivyo, unaweza kuondoa kosa la upinzani wa mfululizo. Chip fulani ya kutambua halijoto ina kipengele cha kughairi mfululizo cha upinzani kilichojumuishwa. Kipengele cha kughairi upinzani wa mfululizo kinaweza kuondoa ukinzani wa mfululizo kutoka masafa ya Ω mia chache hadi masafa yanayozidi elfu chache Ω.
Intel inapendekeza kwamba uzingatie kipengele cha kughairi mfululizo cha upinzani unapochagua chipu ya kutambua halijoto. Kipengele huondoa moja kwa moja hitilafu ya joto inayosababishwa na upinzani wa uelekezaji kwa transistor ya mbali.
Tofauti ya Beta ya Diode ya joto
Kadiri jiometri ya teknolojia inavyopungua, thamani ya Beta(β) ya PNP au sehemu ndogo ya NPN hupungua.
Kadiri thamani ya Beta ya diodi ya halijoto inavyopungua, hasa ikiwa kikusanya diode ya halijoto imefungwa chini, thamani ya Beta huathiri uwiano wa sasa wa Mlingano wa 3 kwenye ukurasa wa 5. Kwa hiyo, kudumisha uwiano sahihi wa sasa ni muhimu.
Baadhi ya chipsi za kutambua halijoto zina kipengele cha fidia cha Beta kilichojengewa ndani. Tofauti ya Beta ya saketi huhisi mkondo wa msingi na kurekebisha mkondo wa mtoaji ili kufidia utofauti huo. Fidia ya Beta hudumisha uwiano wa sasa wa mkusanyaji.
Kielelezo cha 4. Intel Stratix 10 Core Fabric Joto Diode na Maxim Integrated*'s MAX31730 Beta Fidia Imewashwa
Takwimu hii inaonyesha kuwa usahihi wa kipimo unafikiwa kwa kuwezeshwa kwa fidia ya Beta. Vipimo vilichukuliwa wakati wa hali ya chini ya nguvu ya FPGA—seti na halijoto iliyopimwa inatarajiwa kuwa karibu.
0˚C | 50˚C | 100˚C | |
Fidia ya Beta Imezimwa | 25.0625˚C | 70.1875˚C | 116.5625˚C |
Fidia ya Beta Imewashwa | -0.6875˚C | 49.4375˚C | 101.875˚C |
Kidhibiti cha Kuingiza cha Tofauti
Capacitor (CF) kwenye pini za P na N hufanya kazi kama kichujio cha pasi ya chini ambacho husaidia kuchuja kelele ya masafa ya juu na kuboresha uingiliaji wa sumakuumeme (EMI).
Lazima uwe mwangalifu wakati wa uteuzi wa capacitor kwa sababu uwezo mkubwa unaweza kuathiri wakati wa kupanda kwa chanzo cha sasa kilichobadilishwa na kuanzisha hitilafu kubwa ya kipimo. Kwa kawaida, mtengenezaji wa chip wa kutambua hali ya joto hutoa thamani inayopendekezwa ya uwezo katika karatasi yao ya data. Rejelea miongozo ya muundo wa mtengenezaji wa capacitor au mapendekezo kabla ya kuamua thamani ya uwezo.
Kielelezo cha 5. Uwezo wa Kuingiza Tofauti
Fidia ya Kukabiliana
Sababu nyingi zinaweza kuchangia kwa wakati mmoja hitilafu ya kipimo. Wakati fulani, kutumia mbinu moja ya fidia huenda kutatatua suala hilo kikamilifu. Njia nyingine ya kutatua hitilafu ya kipimo ni kutumia fidia ya kukabiliana.
Kumbuka: Intel inapendekeza utumie chipu ya kutambua halijoto iliyo na fidia iliyojengewa ndani. Iwapo chipu ya kutambua halijoto haiauni kipengele hiki, unaweza kuomba fidia ya kukabiliana wakati wa kuchakata chapisho kupitia mantiki maalum au programu.
Fidia ya kukabiliana hubadilisha thamani ya rejista ya kukabiliana kutoka kwa chipu ya kutambua halijoto ili kuondoa hitilafu iliyokokotwa. Ili kutumia kipengele hiki, lazima utekeleze mtaalamu wa halijotofile soma na kutambua thamani ya kukabiliana na kuomba.
Ni lazima kukusanya vipimo vya halijoto kwenye masafa ya joto unayotaka kwa mipangilio chaguomsingi ya chipu ya kutambua halijoto. Baadaye, fanya uchanganuzi wa data kama ilivyo katika mfano ufuataoample ili kubainisha thamani ya kukabiliana na kutumika. Intel inapendekeza kwamba ujaribu chip kadhaa za kutambua halijoto na diode kadhaa za mbali za halijoto ili kuhakikisha kuwa unashughulikia tofauti za sehemu kwa sehemu. Kisha, tumia wastani wa vipimo katika uchanganuzi ili kubaini mipangilio ya kutumia.
Unaweza kuchagua viwango vya joto vya kujaribu kulingana na hali ya uendeshaji wa mfumo wako.
Equation 5. Kipengele cha Kukabiliana
Exampkwa 2. Utumiaji wa Fidia ya KukabilianaKatika hili example, seti ya vipimo vya joto ilikusanywa na pointi tatu za joto. Tumia Mlingano wa 5 kwa thamani na ukokote kipengele cha kukabiliana.
Jedwali 1. Data Imekusanywa Kabla ya Kutuma Fidia ya Fidia
Weka Joto | Joto lililopimwa | ||
100°C | 373.15 K | 111.06°C | 384.21 K |
50°C | 323.15 K | 61.38°C | 334.53 K |
0°C | 273.15 K | 11.31°C | 284.46 K |
Tumia sehemu ya kati ya masafa ya joto kukokotoa halijoto ya kukabiliana. Katika hii example, hatua ya kati ni joto la kuweka 50 ° C.
Kukabiliana na halijoto
- = Kipengele cha kukabiliana × ( Joto lililopimwa-Weka halijoto)
- = 0.9975 × (334.53 − 323.15)
- = 11.35
Weka thamani ya halijoto ya kukabiliana na vipengele vingine vya fidia, ikihitajika, kwenye chipu ya kutambua halijoto na upige tena kipimo.
Jedwali 2. Data Imekusanywa Baada ya Kutuma Fidia ya Kutoweka
Weka Joto | Joto lililopimwa | Hitilafu |
100°C | 101.06°C | 1.06°C |
50°C | 50.13°C | 0.13°C |
0°C | 0.25°C | 0.25°C |
Habari Zinazohusiana
Matokeo ya Tathmini
Hutoa review ya matokeo ya tathmini ya mbinu ya fidia ya kukabiliana na Maxim Integrated* na Texas Instruments* chips zinazotambua halijoto.
Matokeo ya Tathmini
Katika tathmini, vifaa vya tathmini vya Maxim Integrated*'s MAX31730 na Texas Instruments* vya TMP468 vilirekebishwa ili kuunganishwa na diodi za halijoto za mbali za vitalu kadhaa katika Intel FPGA.
Jedwali 3. Vitalu Vilivyotathminiwa na Miundo ya Bodi
Zuia | Bodi ya Tathmini ya Chip ya Kuhisi Halijoto | |
Vyombo vya Texas TMP468 | Maxim Integrate d's MAX31730 | |
Kitambaa cha msingi cha Intel Stratix 10 | Ndiyo | Ndiyo |
H-tile au L-tile | Ndiyo | Ndiyo |
E-tile | Ndiyo | Ndiyo |
P-tile | Ndiyo | Ndiyo |
Takwimu zifuatazo zinaonyesha usanidi wa bodi ya Intel FPGA na bodi za tathmini za Maxim Integrated na Texas Instruments.
Kielelezo cha 6. Sanidi na Bodi ya Tathmini ya Maxim Integrate d's MAX31730
Kielelezo cha 7. Sanidi na Bodi ya Tathmini ya TMP468 ya Texas Instruments
- Kidhibiti cha halijoto—au vinginevyo, unaweza kutumia chumba cha halijoto—kilichofunika na kuifunga FPGA na kulazimisha halijoto kulingana na kiwango cha halijoto kilichowekwa.
- Wakati wa jaribio hili, FPGA ilisalia katika hali isiyo na nguvu ili kuizuia isitoe joto.
- Wakati wa kuloweka kwa kila sehemu ya majaribio ya halijoto ilikuwa dakika 30.
- Mipangilio kwenye vifaa vya kutathmini ilitumia mipangilio chaguo-msingi kutoka kwa watengenezaji.
- Baada ya usanidi, hatua katika Fidia ya Kutoweka kwenye ukurasa wa 10 zilifuatwa kwa ukusanyaji na uchambuzi wa data.
Tathmini na Bodi ya Tathmini ya Chip ya Maxim Integrated ya MAX31730
Tathmini hii ilifanywa kwa hatua za usanidi kama ilivyofafanuliwa katika Fidia ya Kulipa.
Data ilikusanywa kabla na baada ya kutumia fidia ya kukabiliana. Halijoto tofauti ya kukabiliana ilitumika kwa vizuizi tofauti vya Intel FPGA kwa sababu thamani moja ya kukabiliana haiwezi kutumika kwenye vizuizi vyote. Takwimu zifuatazo zinaonyesha matokeo.
Kielelezo 8. Data kwa Intel Stratix 10 Core Fabric
Kielelezo 9. Data ya Intel FPGA H-Tile na L-Tile
Kielelezo 10. Data ya Intel FPGA E-Tile
Kielelezo 11. Data ya Intel FPGA P-Tile
Tathmini na Bodi ya Tathmini ya Chip ya Texas Instruments ya TMP468
Tathmini hii ilifanywa kwa hatua za usanidi kama ilivyofafanuliwa katika Fidia ya Kulipa.
Data ilikusanywa kabla na baada ya kutumia fidia ya kukabiliana. Halijoto tofauti ya kukabiliana ilitumika kwa vizuizi tofauti vya Intel FPGA kwa sababu thamani moja ya kukabiliana haiwezi kutumika kwenye vizuizi vyote. Takwimu zifuatazo zinaonyesha matokeo.
Kielelezo 12. Data kwa Intel Stratix 10 Core Fabric
Kielelezo 13. Data ya Intel FPGA H-Tile na L-Tile
Kielelezo 14. Data ya Intel FPGA E-Tile
Kielelezo 15. Data ya Intel FPGA P-Tile
Hitimisho
Kuna watengenezaji wengi tofauti wa chip za kuhisi hali ya joto. Wakati wa uteuzi wa sehemu, Intel inapendekeza sana uchague chip ya kutambua halijoto kwa kuzingatia mambo yafuatayo.
- Chagua chipu iliyo na kipengele cha kipengele cha ubora kinachoweza kusanidiwa.
- Chagua chipu ambayo ina mfululizo wa kughairi upinzani.
- Chagua chipu inayotumia fidia ya Beta.
- Chagua capacitors zinazolingana na mapendekezo ya mtengenezaji wa chip.
- Tumia fidia yoyote inayofaa baada ya kutekeleza mtaalamu wa halijotofile kusoma.
Kulingana na uzingatiaji wa utekelezaji na matokeo ya tathmini, lazima uboreshe chipu ya kutambua halijoto katika muundo wako ili kufikia usahihi wa kipimo.
Historia ya Marekebisho ya Hati ya AN 769: Mwongozo wa Utekelezaji wa Diode ya Kuhisi Halijoto ya Mbali ya Intel FPGA
Toleo la Hati | Mabadiliko |
2022.04.06 |
|
2021.02.09 | Kutolewa kwa awali. |
Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, na alama zingine za Intel ni chapa za biashara za Intel Corporation au kampuni zake tanzu. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma.
*Majina na chapa zingine zinaweza kudaiwa kuwa mali ya wengine.
ISO
9001:2015
Imesajiliwa
Nyaraka / Rasilimali
![]() |
intel AN 769 FPGA Diode ya Kuhisi Halijoto ya Mbali [pdf] Mwongozo wa Mtumiaji Diode ya AN 769 FPGA ya Kuhisi Halijoto ya Mbali, AN 769, Diode ya Kuhisi Halijoto ya Mbali ya FPGA, Diode ya Kuhisi Halijoto ya Mbali, Diode ya Kuhisi Halijoto, Diode ya Kuhisi |