Intel AN 769 FPGA Diode Fanamafisana ny hafanana lavitra

Sava lalana

Amin'ny fampiharana elektronika maoderina, indrindra fa ny fampiharana izay mitaky fanaraha-maso ny mari-pana, dia zava-dehibe ny fandrefesana ny mari-pana amin'ny chip.

Ny rafitra avo lenta dia miankina amin'ny fandrefesana mari-pana marina ho an'ny tontolo anatiny sy ivelany.

• Optimize fampisehoana
• Ataovy azo antoka fa miasa
• Misoroka ny fahasimbana amin'ny singa

Ny rafitra fanaraha-maso ny mari-pana Intel® FPGA dia ahafahanao mampiasa puce an'ny antoko fahatelo hanaraha-maso ny maripana junction (TJ). Ity rafitra fanaraha-maso ny mari-pana ivelany ity dia miasa na dia tapaka aza ny Intel FPGA na tsy namboarina. Na izany aza, misy zavatra maromaro tokony hodinihinao rehefa mamolavola ny fifandraisana misy eo amin'ny chip ivelany sy ny Intel FPGA remote sensing diodes (TSDs).
Rehefa misafidy puce fandrefesana mari-pana ianao, dia matetika no mijery ny mari-pana tianao hotratrarina. Na izany aza, miaraka amin'ny teknolojian'ny fizotry ny dingana farany sy ny endrika TSD lavitra hafa, dia tsy maintsy dinihanao ihany koa ny endri-javatra naorina ao amin'ny chip sensor sensor mba hahafeno ny fepetra takian'ny famolavolanao.

Amin'ny fahatakarana ny fiasan'ny rafitra fandrefesana mari-pana lavitra Intel FPGA dia azonao atao ny:

• Mitadiava olana mahazatra amin'ny fampiharana fandrefesana mari-pana.
• Safidio ny puce fandrefesana mari-pana mety indrindra mifanaraka amin'ny filanao, ny vidiny ary ny fotoana famolavolanao.

Intel dia manoro hevitra mafy ny handrefesanao ny mari-pana amin'ny fampiasana TSD eo an-toerana, izay nohamarinin'ny Intel. Tsy afaka manamarina ny fahamarinan'ny sensor maripana ivelany amin'ny toe-javatra samihafa ny Intel. Raha te hampiasa ny TSD lavitra miaraka amin'ny fandrefesana hafanana ivelany ianao dia araho ny torolalana ato amin'ity antontan-taratasy ity ary hamarino ny fahamarinan'ny fandrefesana mari-panao.

Ity fanamarihana fampiharana ity dia mihatra amin'ny fampiharana TSD lavitra ho an'ny fianakaviana fitaovana Intel Stratix® 10 FPGA.

Fampiharana Tapitraview

Ny puce fampandrenesana mari-pana ivelany dia mifandray amin'ny Intel FPGA remote TSD. Ny TSD lavitra dia transistor mifandray diode PNP na NPN.

• Sary 1. Fifandraisana eo amin'ny Chip Sensing Temperature sy Intel FPGA Remote TSD (NPN Diode)
• Sary 2. Fifandraisana eo amin'ny Chip Sensing Temperature sy Intel FPGA Remote TSD (PNP Diode)

Ity equation manaraka ity dia mamorona ny mari-pana amin'ny transistor iray mifandraika amin'ny base-emitter voltage (VBE).

• Equation 1. Fifandraisana eo amin'ny hafanan'ny Transistor amin'ny Base-Emitter Voltage (VBE)Aiza:
  • T—Temperature in Kelvin
  • q—ny fiampangana elektronika (1.60 × 10−19 C)
  • VBE—base-emitter voltage
  • k—Boltzmann constant (1.38 × 10−23 J∙K−1)
  • IC - ny ankehitriny mpanangona
  • IS - ny fiovaovan'ny saturation ankehitriny
  • η - ny anton'ny idealy ny diode lavitra
    Manova ny Equation 1 ianao dia mahazo ity equation manaraka ity.

• Fizarana 2. VBE
  Amin'ny ankapobeny, ny chip sensible mari-pana dia manery tondra-drano roa mifanesy tsara, I1 sy I2 amin'ny tsipika P sy N. Ny puce avy eo dia mandrefy sy manombana ny fiovan'ny VBE an'ny diode. Ny delta ao amin'ny VBE dia mifanandrify mivantana amin'ny mari-pana, araka ny aseho ao amin'ny Equation 3.
• Equation 3. Delta amin'ny VBEAiza:
  • n — tahan'ny ankehitriny
  • VBE1—base-emitter voltage sy i1
  • VBE2—base-emitter voltage sy i2

Fandinihana ny fampiharana

Ny fisafidianana ny puce fandrefesana mari-pana miaraka amin'ireo endri-javatra mety dia ahafahanao manatsara ny chip mba hahazoana ny fandrefesana marina. Diniho ny lohahevitra amin'ny fampahalalana mifandraika rehefa misafidy ny chip ianao.

Fampahafantarana mifandraika

• Factor idealité (η-Factor) tsy mifanaraka
• Error Resistance Series
• Temperature Diode Beta Variation
• Differential Input Capacitor
• Onitra Offset

Factor idealité (η-Factor) tsy mifanaraka

Rehefa manao fandrefesana hafanana amin'ny fampiasana diode hafanana ivelany ianao, dia miankina amin'ny toetran'ny diode ivelany ny fahamarinan'ny fandrefesana ny mari-pana. Ny anton'ny idealy dia mari-pamantarana an'ny diode lavitra izay mandrefy ny fivilian'ny diode amin'ny fitondran-tenany.
Matetika ianao no mahita ny anton'ny idealy ao amin'ny takelaka data avy amin'ny mpanamboatra diode. Ny diodes hafanan'ny hafanana ivelany dia manome sanda samihafa ho anao noho ny famolavolana sy ny teknolojian'ny fizotran'izy ireo.
Mety hiteraka hadisoana lehibe amin'ny fandrefesana ny mari-pana. Mba hialana amin'ny hadisoana lehibe dia manoro hevitra ny Intel mba hisafidy puce fandrefesana ny mari-pana izay misy anton-javatra mety tsara azo fehezina. Azonao atao ny manova ny sanda anton-javatra idealy ao amin'ny chip mba hanafoanana ny fahadisoana tsy mifanaraka.

• Example 1. Fandraisan'anjaran'ny Ideality Factor amin'ny hadisoana fandrefesana ny maripana

Ity example mampiseho ny maha-zava-dehibe ny fandrefesana ny mari-pana. Ao amin'ny example, ny kajikajy dia mampiseho ny idealité mismatch mahatonga fahadisoana lehibe fandrefesana mari-pana.

• Equation 4. Fifandraisana amin'ny mari-pana voarefy

Aiza:

• ηTSC - lafin-javatra tsara indrindra amin'ny chip sensible maripana
• TTSC — maripana vakiana amin'ny puce sensible maripana
• ηRTD - anton-javatra tsara indrindra amin'ny diode mari-pana lavitra
• TRTD - mari-pana amin'ny diode mari-pana lavitra

Ireto dingana manaraka ireto dia manombana ny fandrefesana ny mari-pana (TTSC) amin'ny alàlan'ny chip sensing maripana, raha omena ireto sanda manaraka ireto:

• Ny anton'ny mety indrindra amin'ny sensor mari-pana (ηTSC) dia 1.005
• Ny anton'ny idealy amin'ny diode hafanana lavitra (ηRTD) dia 1.03
• Ny mari-pana marina amin'ny diode hafanana lavitra (TRTD) dia 80 ° C

 

1. Hanova ny TRTD ny 80°C ho Kelvin: 80 + 273.15 = 353.15 K.
2. Ampiharo ny Equation 4. Ny mari-pana kajy amin'ny alalan'ny chip sensor maripana dia 1.005 × 353.15 = 344.57 K.TTSC = 1.03
3. Hanova ny sanda kajy ho Celsius: TTSC = 344.57 K – 273.15 K = 71.43°C Ny hadisoana amin'ny maripana (TE) vokatry ny tsy fitovian'ny idealy:
   TE = 71.43°C – 80.0°C = –8.57°C

Error Resistance Series

Ny fanoherana andiam-pandrefesana amin'ny tsipìka P sy N dia manampy amin'ny fahadisoana amin'ny fandrefesana ny mari-pana.

Ny fanoherana andiany dia mety avy amin'ny:

• Ny fanoherana anatiny ny P sy N pin ny mari-pana diode.
• Ny solaitrabe dia manondro fanoherana, ohatraample, dian-kazo lava.

Ny fanoherana andiany dia miteraka vol fanampinytage hidina amin'ny lalan'ny fandrefesana mari-pana ary miteraka hadisoana fandrefesana, misy fiantraikany amin'ny fahamarinan'ny fandrefesana ny mari-pana. Amin'ny ankapobeny, mitranga ity toe-javatra ity rehefa manao fandrefesana mari-pana amin'ny puce fandrefesana mari-pana 2 amin'izao fotoana izao ianao.

Sary 3. Fanoherana andiany anatiny sy an-tsamboMba hanazavana ny hadisoana amin'ny mari-pana rehefa mitombo ny fanoherana ny andian-dahatsoratra, dia manome ny angon-drakitra momba ny hadisoana amin'ny mari-pana diode lavitra mifanohitra amin'ny fanoherana ny sasany amin'ireo mpanamboatra chip sensor.
Na izany aza, azonao atao ny manafoana ny fahadisoana fanoherana andian-dahatsoratra. Misy sombin-tsivana fandrefesana mari-pana sasany dia manana endri-javatra fanafoanana fanoherana an-tariby. Ny endri-javatra fanafoanana fanoherana andian-dahatsoratra dia afaka manafoana ny fanoherana andian-dahatsoratra avy amin'ny isan-jato vitsivitsy Ω amin'ny isan-karazany mihoatra ny arivo Ω vitsivitsy.
Manoro hevitra ny Intel mba handinika ny endri-javatra fanafoanana ny fanoherana ny andian-dahatsoratra rehefa misafidy ny chip fandrefesana mari-pana ianao. Ny endri-javatra dia manafoana ho azy ny mari-pana fahadisoana vokatry ny fanoherana ny routing amin'ny lavitra transistor.

Temperature Diode Beta Variation

Rehefa mihakely ny geometrie teknolojian'ny fizotran'ny asa, dia mihena ny sandan'ny Beta(β) an'ny substrate PNP na NPN.
Rehefa midina ny sandan'ny diode mari-pana Beta, indrindra raha mifatotra amin'ny tany ny mpanangona diode mari-pana, dia misy fiantraikany amin'ny tahan'ny ankehitriny amin'ny Equation 3 ao amin'ny pejy 5 ny sanda Beta.
Ny poti-pandrefesana hafanana sasany dia manana endri-javatra fanonerana Beta. Ny fiovaovan'ny Beta amin'ny circuitry dia mahatsapa ny riandrano fototra ary manitsy ny rivotry ny emitter mba hanonerana ny fiovaovana. Ny tambin-karama Beta dia mitazona ny tahan'ny mpanangona ankehitriny.

Sary 4. Intel Stratix 10 Core Fabric Temperature Diode miaraka amin'ny Maxim Integrated*'s MAX31730 Beta Compensation Enabled
Ity tarehimarika ity dia mampiseho fa ny fandrefesana marina dia tratra amin'ny alàlan'ny fanonerana Beta. Ny fandrefesana dia natao nandritra ny fandrefesana ny herin'ny FPGA - ny mari-pana napetraka sy ny fandrefesana dia heverina ho akaiky.

	0˚C	50˚C	100˚C
Esory ny fanonerana Beta	25.0625˚C	70.1875˚C	116.5625˚C
Ny fanonerana Beta	-0.6875˚C	49.4375˚C	101.875˚C

Differential Input Capacitor

Ny capacitor (CF) amin'ny tsipika P sy N dia miasa toy ny sivana ambany ambany izay manampy amin'ny fanivanana ny tabataba avo lenta ary manatsara ny fitsabahana elektromagnetika (EMI).
Tsy maintsy mitandrina ianao mandritra ny fifantenana capacitor satria ny capacitance lehibe dia mety hisy fiantraikany amin'ny fotoana fiakaran'ny loharano misy ankehitriny ary mampiditra hadisoana fandrefesana lehibe. Amin'ny ankapobeny, ny mpanamboatra chip sensor amin'ny mari-pana dia manome ny sanda capacitance atolotra ao amin'ny takelaka data. Jereo ny torolalana na ny tolo-kevitry ny mpanamboatra capacitor alohan'ny hanapahanao hevitra ny sandan'ny capacitance.

Sary 5. Differential Input Capacitance

Onitra Offset

Antony maro no afaka manampy amin'ny fandrefesana fahadisoana. Indraindray, ny fampiharana fomba fanonerana tokana dia mety tsy hamaha tanteraka ilay olana. Fomba iray hafa hamahana ny fahadisoana fandrefesana dia ny fampiharana ny fanonerana offset.

Fanamarihana:  Manoro hevitra ny Intel fa mampiasa puce sensor amin'ny mari-pana miaraka amin'ny fanonerana offset naorina. Raha toa ka tsy mahazaka ilay endri-javatra ny puce fandrefesana mari-pana, dia azonao atao ny mampihatra onitra offset mandritra ny fanodinana lahatsoratra amin'ny alàlan'ny lojika manokana na rindrambaiko.
Ny fanonerana offset dia manova ny sandan'ny rejistra offset avy amin'ny puce sensit de maripana mba hanafoanana ny fahadisoana natao. Mba hampiasana an'io endri-javatra io dia tsy maintsy manao pro temperature ianaofile mianatra ary fantaro ny sanda offset hampiharina.

Tsy maintsy manangona fandrefesana mari-pana amin'ny mari-pana irina ianao miaraka amin'ny firafitry ny fandrefesana ny mari-pana. Aorian'izay, manaova famakafakana data toy ny amin'ny ex manarakaample mba hamaritana ny sanda offset hampiharina. Manoro hevitra ny Intel mba hitsapana chips fandrefesana mari-pana maromaro miaraka amin'ny diode mari-pana lavitra maromaro mba hahazoana antoka fa manarona ny fiovaovan'ny ampahany amin'ny ampahany ianao. Avy eo, ampiasao ny salan'isa amin'ny famakafakana mba hamaritana ny toe-javatra hampiharina.
Azonao atao ny misafidy ny mari-pana hotsapaina mifototra amin'ny fepetra fiasan'ny rafitrao.

Equation 5. Factor Offset

Exampny 2. Fampiharana ny fanonerana OffsetAmin'ity example, andiana fandrefesana mari-pana no nangonina miaraka amin'ny teboka telo. Ampiharo amin'ny soatoavina ny Equation 5 ary kajy ny anton'ny offset.

Tabilao 1. Angon-drakitra voangona alohan'ny fampiharana ny fanonerana Offset

Mametraha Temperature		Temperature refesina
100°C	373.15 K	111.06°C	384.21 K
50°C	323.15 K	61.38°C	334.53 K
0°C	273.15 K	11.31°C	284.46 K

Ampiasao ny teboka afovoany amin'ny mari-pana amin'ny kajy ny mari-pana offset. Amin'ity example, ny teboka afovoany dia ny mari-pana napetraka 50°C.
Offset mari-pana

• = Fatorana offset × ( Temperature voarefy−Mametraka maripana )
• = 0.9975 × (334.53 − 323.15)
• = 11.35

Ampidiro ao amin'ny puce fandrefesana ny mari-pana ary avereno indray ny fandrefesana, raha ilaina.

Tabilao 2. Angon-drakitra voangona taorian'ny fampiharana ny fanonerana Offset

Mametraha Temperature	Temperature refesina	fahadisoana
100°C	101.06°C	1.06°C
50°C	50.13°C	0.13°C
0°C	0.25°C	0.25°C

Fampahafantarana mifandraika
Vokatra fanombanana
Manome review amin'ny valin'ny fanombanana ny fomba fanonerana amin'ny Maxim Integrated* sy Texas Instruments* poti-tsiro hafanana.

Vokatra fanombanana

Ao amin'ny fanombanana, ny Maxim Integrated*'s MAX31730 sy Texas Instruments*'s TMP468 kitapo fanombanana dia novaina mba hifandraisana amin'ireo diode mari-pana lavitra amin'ny sakana maromaro ao amin'ny Intel FPGA.

Tabilao 3. Boky tombanana sy maodely birao

andian-tsoratra	Biraon'ny fanombantombanana Chip Sensing Temperature
	Texas Instruments' TMP468	Vidio ny Maxim Integrate d's MAX31730
Intel Stratix 10 fototra lamba	ENY	ENY
H-tile na L-tile	ENY	ENY
E-tile	ENY	ENY
P-tile	ENY	ENY

Ireto tarehimarika manaraka ireto dia mampiseho ny fametrahana ny birao Intel FPGA miaraka amin'ny birao fanombanana Maxim Integrated sy Texas Instruments.

Sary 6. Fametrahana amin'ny Maxim Integrate d's MAX31730 Evaluation Board

Sary 7. Fametrahana miaraka amin'ny Birao Evaluation TMP468 Texas Instruments

• Fanerena mafana — na raha tsy izany, azonao atao ny mampiasa efitrano mari-pana — voarakotra sy nanisy tombo-kase ny FPGA ary nanery ny mari-pana araka ny mari-pana napetraka.
• Nandritra ity andrana ity, ny FPGA dia nijanona tao anatin'ny toe-javatra tsy misy herinaratra mba hisorohana azy tsy hiteraka hafanana.
• 30 minitra ny fotoana fandevenana isaky ny toeram-panadinana mari-pana.
• Ny fandrindrana ny kitapo fanombantombanana dia nampiasa ny firafitry ny default avy amin'ny mpanamboatra.
• Taorian'ny fanamboarana, dia narahina ny dingana ao amin'ny Offset Compensation amin'ny pejy 10 ho an'ny fanangonana sy famakafakana angona.

Fanombanana miaraka amin'ny Biraon'ny Evaluation Chip Temperature Sensing Maxim Integrated MAX31730

Ity fanombanana ity dia natao tamin'ny dingana fanamboarana araka ny voalaza ao amin'ny Offset Compensation.
Ny angon-drakitra dia nangonina mialoha sy aorian'ny fampiharana ny fanonerana offset. Ny mari-pana offset samihafa dia nampiharina tamin'ny sakana Intel FPGA samihafa satria tsy azo ampiharina amin'ny sakana rehetra ny sanda offset tokana. Ireto tarehimarika manaraka ireto dia mampiseho ny vokatra.

Sary 8. Data ho an'ny Intel Stratix 10 Core Fabric

Sary 9. Data ho an'ny Intel FPGA H-Tile sy L-Tile

Sary 10. Data ho an'ny Intel FPGA E-Tile

Sary 11. Data ho an'ny Intel FPGA P-Tile

Tombana miaraka amin'ny Texas Instruments's TMP468 Temperature Sensing Chip Evaluation Board

Ity fanombanana ity dia natao tamin'ny dingana fanamboarana araka ny voalaza ao amin'ny Offset Compensation.
Ny angon-drakitra dia nangonina mialoha sy aorian'ny fampiharana ny fanonerana offset. Ny mari-pana offset samihafa dia nampiharina tamin'ny sakana Intel FPGA samihafa satria tsy azo ampiharina amin'ny sakana rehetra ny sanda offset tokana. Ireto tarehimarika manaraka ireto dia mampiseho ny vokatra.

Sary 12. Data ho an'ny Intel Stratix 10 Core Fabric

Sary 13. Data ho an'ny Intel FPGA H-Tile sy L-Tile

Sary 14. Data ho an'ny Intel FPGA E-Tile

Sary 15. Data ho an'ny Intel FPGA P-Tile

Famaranana

Misy maro samy hafa mpanamboatra chip sensor maripana. Mandritra ny fifantenana singa, i Intel dia manoro hevitra mafy ny hisafidy ny chip sensor amin'ny mari-pana miaraka amin'ireto fiheverana manaraka ireto.

1. Misafidiana puce iray misy endri-javatra idealité azo amboarina.
2. Misafidiana puce iray misy fanafoanana ny fanoherana an-tsehatra.
3. Misafidiana puce iray izay manohana ny fanonerana Beta.
4. Mifidiana kapasitera mifanaraka amin'ny tolo-kevitry ny mpanamboatra chip.
5. Ampiharo izay fanonerana mety aorian'ny fanaovana ny mari-pana profile fianarana.

Miorina amin'ny fandinihana ny fampiharana sy ny valin'ny fanombanana, dia tsy maintsy manatsara ny tsipika fandrefesana ny mari-pana amin'ny famolavolanao ianao mba hahazoana ny fandrefesana marina.

Tantaran'ny fanavaozana ny antontan-taratasy ho an'ny AN 769: Torolàlana amin'ny fampiharana ny diode fanamafisam-peo lavitra Intel FPGA

Document Version	FIOVANA
2022.04.06	Nahitsy ny kajy mari-pana amin'ny chip sensor amin'ny lohahevitra momba ny tsy fitovizan'ny antonony. Nahitsy ny kajy mari-pana offset example amin'ny lohahevitra momba ny tambin-karama.
2021.02.09	Famoahana voalohany.

Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.
* Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

ISO
9001:2015
voasoratra anarana

Documents / Loharano

Intel AN 769 FPGA Diode Fanamafisana ny hafanana lavitra [pdf] Torolàlana ho an'ny mpampiasa AN 769 FPGA diode fanamafisam-peo lavitra, AN 769, diode fampandrenesana hafanana lavitra FPGA, diode fampandrenesana hafanana lavitra, diode fampandrenesana mari-pana, diode fampandrenesana

References

• User Manual