Intel® FPGA P-Tile Avalon ®
PCI Express සඳහා ප්රවාහ IP*
නිර්මාණ Example පරිශීලක මාර්ගෝපදේශය
Intel® සඳහා යාවත්කාලීන කරන ලදී
Quartus® Prime Design Suite: 21.3
IP අනුවාදය: 6.0.0
පරිශීලක මාර්ගෝපදේශය
නිර්මාණ Example විස්තරය
1.1 වැඩසටහන්ගත ආදානය/ප්රතිදානය (PIO) නිර්මාණය සඳහා ක්රියාකාරී විස්තරය Example
PIO නිර්මාණය example විසින් ධාරක ප්රොසෙසරයක සිට ඉලක්ක උපාංගයකට මතක මාරු කිරීම් සිදු කරයි. මෙම example, ධාරක ප්රොසෙසරය තනි-dword MemRd සහ emWr ඉල්ලයි
TLPs.
PIO නිර්මාණය example ස්වයංක්රීයව නිර්මාණය කරයි fileIntel Prime මෘදුකාංගය අනුකරණය කිරීමට සහ සම්පාදනය කිරීමට අවශ්ය වේ. නිර්මාණය හිටපුample පුළුල් පරාසයක පරාමිතීන් ආවරණය කරයි. කෙසේ වෙතත්, එය PCIe සඳහා P-Tile Hard IP හි හැකි සියලු පරාමිතිකරණයන් ආවරණය නොකරයි.
මෙම නිර්මාණය හිටපුample පහත සඳහන් සංරචක ඇතුළත් වේ:
- ඔබ සඳහන් කළ පරාමිති සමඟින් ජනනය කරන ලද P-Tile Avalon Streaming Hard IP Endpoint ප්රභේදය (DUT). මෙම සංරචකය PIO යෙදුමට ලැබුණු TLP දත්ත ධාවනය කරයි
- PCI Express TLPs සහ සරල Avalon-MM අතර අවශ්ය පරිවර්තනය සිදු කරන PIO යෙදුම් (APPS) සංරචකය onchip මතකයට ලිවීම සහ කියවීම සිදු කරයි.
- චිප් මතකය (MEM) සංරචකයකි. 1×16 නිර්මාණය සඳහා උදාample, on-chip memory එක 16 KB මතක කොටසකින් සමන්විත වේ. 2×8 නිර්මාණය සඳහා උදාample, on-chip මතකය 16 KB මතක කොටස් දෙකකින් සමන්විත වේ.
- Reset Release IP: උපාංගය සම්පූර්ණයෙන්ම පරිශීලක මාදිලියට ඇතුළු වන තෙක් මෙම IP පාලන පරිපථය යළි පිහිටුවීමේ තබා ගනී. උපාංගය පරිශීලක මාදිලියේ ඇති බවට සංඥා කිරීමට FPGA INIT_DONE ප්රතිදානය තහවුරු කරයි. Reset Release IP මඟින් ඔබට ඔබේ නිර්මාණය සඳහා භාවිත කළ හැකි nINIT_DONE ප්රතිදානය නිර්මාණය කිරීමට අභ්යන්තර INIT_DONE සංඥාවේ ප්රතිලෝම අනුවාදයක් ජනනය කරයි. සම්පූර්ණ උපාංගයම පරිශීලක ප්රකාරයට ඇතුළු වන තුරු nINIT_DONE සංඥාව ඉහළය. nINIT_DONE ප්රකාශ කිරීමෙන් පසු (අඩු), සියලු තර්ක පරිශීලක මාදිලියේ ඇති අතර සාමාන්යයෙන් ක්රියා කරයි. ඔබට පහත ක්රමවලින් එකකින් nINIT_DONE සංඥාව භාවිත කළ හැක:
- බාහිර හෝ අභ්යන්තර යළි පිහිටුවීමේ දොරටුව සඳහා.
- සම්ප්රේෂකය සහ I/O PLL වෙත යළි පිහිටුවීමේ ආදානය ඇතුල් කිරීමට.
- කාවැද්දූ මතක කුට්ටි, රාජ්ය යන්ත්රය සහ මාරු රෙජිස්ටර් වැනි සැලසුම් කොටස් ලිවීමට සක්රීය කරන්න.
- සමමුහුර්තව ධාවනය කිරීම සඳහා ඔබේ සැලසුමේ ආදාන තොට නැවත සකසන්න.
simulation testbench PIO නිර්මාණය exstantiatesample සහ Root Port BFM ඉලක්කගත අන්ත ලක්ෂ්යය සමඟ අතුරු මුහුණතක්.
ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්රියාකාරීත්වය Intel හි සම්මත වගකීම් වලට අනුකූලව වත්මන් පිරිවිතරයන්ට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම භාණ්ඩයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ. *අනෙකුත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO 9001:2015 ලියාපදිංචි කර ඇත
රූපය 1. Platform Designer සඳහා Block Diagram PIO 1×16 Design Example Simulation Testbench
රූපය 2. Platform Designer සඳහා Block Diagram PIO 2×8 Design Example Simulation Testbench
පරීක්ෂණ ක්රමලේඛය චිප් මතකයේ එකම ස්ථානයේ සිට දත්ත නැවත කියවීමට හා ලිවීමට සිදු කරයි. එය කියවන ලද දත්ත අපේක්ෂිත ප්රතිඵලය සමඟ සංසන්දනය කරයි. පරීක්ෂණ වාර්තා, "සාර්ථකව නිම කිරීම හේතුවෙන් සමාකරණය නතර විය" දෝෂයක් සිදු නොවේ නම්. P-ටයිල් Avalon
ප්රවාහ නිර්මාණය example පහත වින්යාසයන් සඳහා සහය දක්වයි:
- Gen4 x16 අන්ත ලක්ෂ්යය
- Gen3 x16 අන්ත ලක්ෂ්යය
- Gen4 x8x8 අන්ත ලක්ෂ්යය
- Gen3 x8x8 අන්ත ලක්ෂ්යය
සටහන: PCIe x8x8 PIO නිර්මාණය සඳහා සමාකරණ පරීක්ෂණ බංකුව example තනි PCIe x8 සබැඳියක් සඳහා වින්යාස කර ඇතත් සැබෑ සැලසුම PCIe x8 සබැඳි දෙකක් ක්රියාත්මක කරයි.
සටහන: මෙම නිර්මාණය හිටපුampPCI Express සඳහා P-tile Avalon Streaming IP හි පරාමිති සංස්කාරකයේ පෙරනිමි සැකසුම් සඳහා පමණක් le සහය දක්වයි.
රූපය 3. P-Tile Avalon Streaming PCI Express සඳහා Platform Designer System Contents 1×16 PIO Design Example
Platform Designer විසින් Gen4 x16 ප්රභේද දක්වා මෙම සැලසුම ජනනය කරයි.
රූපය 4. P-Tile Avalon Streaming PCI Express සඳහා Platform Designer System Contents 2×8 PIO Design Example
Platform Designer විසින් Gen4 x8x8 ප්රභේද දක්වා මෙම සැලසුම ජනනය කරයි.
1.2 Single Root I/O Virtualization (SR-IOV) නිර්මාණය සඳහා ක්රියාකාරී විස්තරය Example
SR-IOV නිර්මාණය example විසින් ධාරක ප්රොසෙසරයක සිට ඉලක්ක උපාංගයකට මතක මාරු කිරීම් සිදු කරයි. එය PF සඳහා PF දෙකක් සහ VFs 32ක් දක්වා සහය දක්වයි.
SR-IOV නිර්මාණය example ස්වයංක්රීයව නිර්මාණය කරයි fileIntel Quartus Prime මෘදුකාංගය අනුකරණය කිරීමට සහ සම්පාදනය කිරීමට අවශ්ය වේ. ඔබට සම්පාදනය කළ නිර්මාණය බාගත කළ හැකිය
Intel Stratix® 10 DX සංවර්ධන කට්ටලයක් හෝ Intel Agilex™ සංවර්ධන කට්ටලයක්.
මෙම නිර්මාණය හිටපුample පහත සඳහන් සංරචක ඇතුළත් වේ:
- ඔබ සඳහන් කළ පරාමිති සමඟින් ජනනය කරන ලද P-Tile Avalon Streaming (Avalon-ST) IP Endpoint ප්රභේදය (DUT). මෙම සංරචකය ලැබුණු TLP දත්ත SR-IOV යෙදුම වෙත ගෙන යයි.
- PCI Express TLPs සහ සරල Avalon-ST අතර අවශ්ය පරිවර්තනය සිදු කරන SR-IOV යෙදුම් (APPS) සංරචකය චිප් මතකයට ලිවීම සහ කියවීම සිදු කරයි. SR-IOV APPS සංරචකය සඳහා, මතකය කියවන TLP දත්ත සමඟ සම්පූර්ණ කිරීමක් ජනනය කරයි.
- SR-IOV නිර්මාණයක් සඳහා example සමඟ PFs දෙකක් සහ PF එකකට VF 32ක්, නිර්මාණයේ හිටපු මතක ස්ථාන 66ක් ඇත.ampමට ප්රවේශ විය හැක. PF දෙකට මතක ස්ථාන දෙකකට ප්රවේශ විය හැකි අතර VFs 64 (2 x 32) හට මතක ස්ථාන 64කට ප්රවේශ විය හැක.
- Reset Release IP එකක්.
සමාකරණ පරීක්ෂණ බංකුව SR-IOV නිර්මාණය exstantiatesample සහ Root Port BFM ඉලක්කගත අන්ත ලක්ෂ්යය සමඟ අතුරු මුහුණතක්.
රූපය 5. Platform Designer SR-IOV 1×16 Design Ex සඳහා බ්ලොක් රූප සටහනample Simulation Testbench
රූපය 6. Platform Designer SR-IOV 2×8 Design Ex සඳහා බ්ලොක් රූප සටහනample Simulation Testbench
පරීක්ෂණ ක්රමලේඛය PF එකකට PFs 2ක් සහ VFs 32ක් හරහා on-chip Memory තුළ එකම ස්ථානයේ සිට දත්ත ලිවීම සහ කියවීම සිදු කරයි. එය කියවන ලද දත්ත අපේක්ෂිත දත්ත සමඟ සංසන්දනය කරයි
ප්රතිඵලය. පරීක්ෂණ වාර්තා, "සාර්ථකව නිම කිරීම හේතුවෙන් සමාකරණය නතර විය" දෝෂයක් සිදු නොවේ නම්.
SR-IOV නිර්මාණය example පහත වින්යාසයන් සඳහා සහය දක්වයි:
- Gen4 x16 අන්ත ලක්ෂ්යය
- Gen3 x16 අන්ත ලක්ෂ්යය
- Gen4 x8x8 අන්ත ලක්ෂ්යය
- Gen3 x8x8 අන්ත ලක්ෂ්යය
රූපය 7. PCI Express 1×16 Design Ex සඳහා SR-IOV සමඟ P-ටයිල් Avalon-ST සඳහා Platform Designer System Contentsample
රූපය 8. PCI Express 2×8 Design Ex සඳහා SR-IOV සමඟ P-ටයිල් Avalon-ST සඳහා Platform Designer System Contentsample
ඉක්මන් ආරම්භක මාර්ගෝපදේශය
Intel Quartus Prime මෘදුකාංගය භාවිතයෙන්, ඔබට වැඩසටහන්ගත I/O (PIO) නිර්මාණයක් උත්පාදනය කළ හැකampPCI Express* IP core සඳහා Intel FPGA P-Tile Avalon-ST Hard IP සඳහා le. ජනනය කරන ලද නිර්මාණය උදාample ඔබ සඳහන් කරන පරාමිති පිළිබිඹු කරයි. PIO හිටපුample ධාරක සකසනයක සිට ඉලක්ක උපාංගයකට දත්ත මාරු කරයි. එය අඩු කලාප පළල යෙදුම් සඳහා සුදුසු වේ. මෙම නිර්මාණය හිටපුample ස්වයංක්රීයව නිර්මාණය කරයි fileIntel Quartus Prime මෘදුකාංගය අනුකරණය කිරීමට සහ සම්පාදනය කිරීමට අවශ්ය වේ. ඔබට සම්පාදනය කළ නිර්මාණය ඔබේ FPGA සංවර්ධන මණ්ඩලයට බාගත හැකිය. අභිරුචි දෘඪාංග වෙත බාගැනීමට, Intel Quartus Prime සැකසුම් යාවත්කාලීන කරන්න File (.qsf) නිවැරදි පින් පැවරුම් සමඟ . රූපය 9. නිර්මාණ සඳහා සංවර්ධන පියවර Example
ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්රියාකාරීත්වය Intel හි සම්මත වගකීම් වලට අනුකූලව වත්මන් පිරිවිතරයන්ට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම භාණ්ඩයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ. *අනෙකුත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO 9001:2015 ලියාපදිංචි කර ඇත
2.1 නාමාවලි ව්යුහය
රූපය 10. ජනනය කරන ලද නිර්මාණය සඳහා නාමාවලි ව්යුහය Example
2.2 නිර්මාණය උත්පාදනය Example
රූපය 11. ක්රියා පටිපාටිය
- Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගය තුළ, නව ව්යාපෘතියක් සාදන්න (File ➤ නව ව්යාපෘති විශාරද).
- නාමාවලිය, නම සහ ඉහළම මට්ටමේ ආයතනය සඳහන් කරන්න.
- ව්යාපෘති වර්ගය සඳහා, පෙරනිමි අගය, හිස් ව්යාපෘතිය පිළිගන්න. Next ක්ලික් කරන්න.
- එකතු කිරීම සඳහා Files Next ක්ලික් කරන්න.
- Family යටතේ Family, Device & Board Settings සඳහා Intel Agilex හෝ Intel Stratix 10 තෝරන්න.
- ඔබ අවසාන පියවරේදී Intel Stratix 10 තෝරා ගත්තේ නම්, Device pull-down මෙනුවේ Stratix 10 DX තෝරන්න.
- ඔබේ නිර්මාණය සඳහා ඉලක්ක උපාංගය තෝරන්න.
- Finish ක්ලික් කරන්න.
- IP නාමාවලියෙහි PCI Express සඳහා Intel P-Tile Avalon-ST Hard IP එක සොයාගෙන එක් කරන්න.
- නව IP ප්රභේද සංවාද කොටුව තුළ, ඔබගේ IP සඳහා නමක් සඳහන් කරන්න. Create ක්ලික් කරන්න.
- ඉහළ මට්ටමේ සිටුවම් සහ PCIe* සිටුවම් ටැබ් මත, ඔබේ IP විචලනය සඳහා පරාමිතීන් සඳහන් කරන්න. ඔබ SR-IOV නිර්මාණය භාවිතා කරන්නේ නම් example, SR-IOV සබල කිරීමට පහත පියවර කරන්න:
ඒ. PCIe* PCI Express / PCI හැකියාවන් ටැබය යටතේ ඇති PCIe* උපාංග පටිත්තෙහි, බහු භෞතික ක්රියාකාරකම් සබල කරන්න කොටුව සලකුණු කරන්න.
බී. PCIe* Multifunction සහ SR-IOV පද්ධති සැකසීම් පටිත්තෙහි, SR-IOV සහාය සක්රීය කරන්න යන කොටුව සලකුණු කර PF සහ VF ගණන සඳහන් කරන්න. x8 වින්යාස කිරීම් සඳහා, බහු භෞතික ක්රියාකාරකම් සබල කරන්න සහ PCIe0 සහ PCIe1 ටැබ් දෙක සඳහා SR-IOV සහය සක්රීය කරන්න යන කොටු සලකුණු කරන්න.
c. PCIe* MSI-X ටැබය මත PCIe* PCI Express / PCI හැකියාවන් ටැබය යටතේ, MSI-X විශේෂාංගය අවශ්ය පරිදි සබල කරන්න.
ඈ PCIe* Base Address Registers ටැබය මත, PF සහ VF යන දෙකම සඳහා BAR0 සබල කරන්න.
ඊ. මෙම නිර්මාණය සඳහා වෙනත් පරාමිති සැකසුම් සහාය නොදක්වයිample. - හිටපු මතample නිර්මාණ ටැබය, පහත තේරීම් කරන්න:
ඒ. Ex සඳහාample නිර්මාණය Files, Simulation සහ Synthesis විකල්ප ක්රියාත්මක කරන්න.
ඔබට මෙම අනුකරණය හෝ සංස්ලේෂණය අවශ්ය නොවේ නම් files, අනුරූප විකල්පය(ය) ක්රියාවිරහිත කිරීමෙන් හිටපු අගය සැලකිය යුතු ලෙස අඩු කරයිample නිර්මාණ උත්පාදන කාලය.
බී. ජනනය කරන ලද HDL ආකෘතිය සඳහා, වත්මන් නිකුතුවේ ඇත්තේ Verilog පමණි.
c. ඉලක්ක සංවර්ධන කට්ටලය සඳහා, Intel Stratix 10 DX P-Tile ES1 FPGA සංවර්ධන කට්ටලය, Intel Stratix 10 DX P-Tile නිෂ්පාදන FPGA සංවර්ධන කට්ටලය හෝ Intel Agilex F-Series P-Tile ES0 FPGA සංවර්ධන කට්ටලය තෝරන්න.
13. උත්පාදනය Ex තෝරන්නample නිර්මාණයක් නිර්මාණය කිරීමට නිර්මාණය exampඔබට අනුකරණය කර දෘඪාංග වෙත බාගත කළ හැකි le. ඔබ P-Tile සංවර්ධන පුවරු වලින් එකක් තෝරා ගන්නේ නම්, එම පුවරුවේ ඇති උපාංගය උපාංග වෙනස් නම්, Intel Quartus Prime ව්යාපෘතියේ කලින් තෝරාගත් උපාංගය උඩින් ලියයි. ඔබගේ හිටපු පුද්ගලයා සඳහා නාමාවලිය සඳහන් කිරීමට විමසුමෙන් ඔබෙන් අසන විටample නිර්මාණය, ඔබට පෙරනිමි නාමාවලිය පිළිගත හැක, ./intel_pcie_ptile_ast_0_example_design, හෝ වෙනත් නාමාවලියක් තෝරන්න.
රූපය 12. Example Designs Tab
- Finish ක්ලික් කරන්න. ඔබට ඔබගේ .ip සුරැකිය හැක file විමසූ විට, නමුත් එය ex භාවිතා කිරීමට අවශ්ය නොවේample නිර්මාණය.
- හිටපු එක විවෘත කරන්නample සැලසුම් ව්යාපෘතිය.
- හිටපු එක සම්පාදනය කරන්නamp.sof ජනනය කිරීමට le සැලසුම් ව්යාපෘතිය file සම්පූර්ණ හිටපු සඳහාample නිර්මාණය. මෙය file දෘඪාංග සත්යාපනය කිරීම සඳහා ඔබ පුවරුවකට බාගත කරන්නේ එයයි.
- ඔබගේ හිටපු වසන්නample සැලසුම් ව්යාපෘතිය.
ඔබට Intel Quartus Prime ව්යාපෘතියේ PCIe පින් වෙන් කිරීම් වෙනස් කළ නොහැකි බව සලකන්න. කෙසේ වෙතත්, PCB මාර්ගගත කිරීම පහසු කිරීම සඳහා, ඔබට advan ගත හැකtagමෙම IP මඟින් සහාය දක්වන මංතීරු ප්රතිලෝම සහ ධ්රැවීය ප්රතිලෝම විශේෂාංගවල e.
2.3 නිර්මාණය අනුකරණය කිරීම Example
පහත දැක්වෙන පරිදි PCIe (DUT) සඳහා P-tile Avalon Streaming IP ක්රියාත්මක කිරීම සඳහා Root Port Bus Functional Model (BFM) භාවිතා කිරීම අනුකරණ සැකසුමට ඇතුළත් වේ.
රූපය.
රූපය 13. PIO නිර්මාණ Example Simulation Testbench
පරීක්ෂණ බංකුව සහ එහි ඇති මොඩියුල පිළිබඳ වැඩි විස්තර සඳහා, 15 පිටුවේ Testbench වෙත යොමු වන්න.
පහත දැක්වෙන ප්රවාහ රූප සටහනේ හිටපු මෝස්තරය අනුකරණය කිරීමට පියවර පෙන්වයිampලෙ:
රූපය 14. ක්රියා පටිපාටිය
- testbench සමාකරණ නාමාවලියට වෙනස් කරන්න, / pcie_ed_tb/pcie_ed_tb/sim/ / සිමියුලේටර්.
- ඔබ කැමති සිමියුලේටරය සඳහා සමාකරණ ස්ක්රිප්ට් ධාවනය කරන්න. පහත වගුව වෙත යොමු වන්න.
- ප්රතිඵල විශ්ලේෂණය කරන්න.
සටහන: P-Tile සමාන්තර PIPE සමාකරණ සඳහා සහය නොදක්වයි.
වගුව 1. අනුකරණය ධාවනය කිරීමට පියවර
| සිමියුලේටරය | වැඩ කරන නාමාවලිය | උපදෙස් |
| ModelSim* SE, Siemens* EDA QuestaSim*- Intel FPGA සංස්කරණය | <example_design>/pcie_ed_tb/ pcie_ed_tb/sim/mentor/ | 1. Invoke vsim (vsim ටයිප් කිරීමෙන්, ඔබට පහත විධානයන් ක්රියාත්මක කළ හැකි කොන්සෝල කවුළුවක් ගෙන එයි). 2. msim_setup.tcl කරන්න සටහන: විකල්පයක් ලෙස, පියවර 1 සහ 2 කිරීම වෙනුවට, ඔබට ටයිප් කළ හැක: vsim -c -do msim_setup.tcl. 3. ld_debug 4. ධාවනය -සියල්ල 5. සාර්ථක සමාකරණයක් අවසන් වන්නේ පහත පණිවිඩය සමඟින්, "සාර්ථකව නිම කිරීම නිසා අනුකරණය නතර විය!" |
| VCS* | <example_design>/pcie_ed_tb/ pcie_ed_tb/sim/synopsys/vcs | 1. sh vcs_setup.sh ටයිප් කරන්න USER_DEFINED_COMPILE_OPTIONS=”” USER_DEFINED_ELAB_OPTIONS=”-xlrm\ uniq_prior_final” USER_DEFINED_SIM_OPTIONS=”” |
| දිගටම… | ||
| සිමියුලේටරය | වැඩ කරන නාමාවලිය | උපදෙස් |
| සටහන: ඉහත විධානය තනි පේළි විධානයකි. 2. සාර්ථක සමාකරණයක් අවසන් වන්නේ පහත පණිවිඩය සමඟින්, "සාර්ථකව නිම කිරීම නිසා අනුකරණය නතර විය!" සටහන: අන්තර්ක්රියාකාරී මාදිලියේ සමාකරණයක් ධාවනය කිරීමට, පහත පියවර භාවිතා කරන්න: (ඔබ දැනටමත් අන්තර්ක්රියාකාරී නොවන ආකාරයෙන් ක්රියාත්මක කළ හැකි simv එකක් ජනනය කර ඇත්නම්, simv සහ simv.diadir මකන්න) 1. vcs_setup.sh විවෘත කරන්න file සහ VCS විධානයට නිදොස් කිරීමේ විකල්පයක් එක් කරන්න: vcs -debug_access+r 2. නිර්මාණය සම්පාදනය example: sh vcs_setup.sh USER_DEFINED_ELAB_OPTIONS=”- xlrm\ uniq_prior_final” SKIP_SIM=1 3. අන්තර්ක්රියාකාරී ආකාරයෙන් අනුකරණය ආරම්භ කරන්න: simv -gui සහ |
මෙම testbench Gen4 x16 ප්රභේදයක් දක්වා අනුකරණය කරයි.
කිසිදු දෝෂයක් සිදු නොවන්නේ නම්, "සාර්ථකව සම්පූර්ණ කිරීම හේතුවෙන් අනුකරණය නතර විය" යනුවෙන් අනුකරණය වාර්තා කරයි.
2.3.1. ටෙස්ට් බංකුව
වින්යාස කිරීම සහ මතක ගනුදෙනු ආරම්භ කිරීම සඳහා testbench පරීක්ෂණ ධාවක මොඩියුලයක්, altpcietb_bfm_rp_gen4_x16.sv භාවිතා කරයි. ආරම්භයේදී, පරීක්ෂණ ධාවක මොඩියුලය Root Port සහ Endpoint Configuration Space Register වෙතින් තොරතුරු පෙන්වයි, එවිට ඔබට පරාමිති සංස්කාරකය භාවිතයෙන් ඔබ සඳහන් කළ පරාමිතිවලට සහසම්බන්ධ විය හැක.
හිටපුampPCIe සඳහා P-Tile IP සඳහා ඔබ තෝරා ගන්නා වින්යාසය මත පදනම්ව le design සහ testbench ගතිකව ජනනය වේ. ඉන්ටෙල් ක්වාටස් ප්රයිම් හි පරාමිති සංස්කාරකයේ ඔබ සඳහන් කරන පරාමිති ටෙස්ට් බංකුව භාවිතා කරයි. මෙම testbench අනුක්රමික PCI Express අතුරුමුහුණත භාවිතයෙන් ×16 PCI Express සබැඳියක් දක්වා අනුකරණය කරයි. ටෙස්ට් බංකු සැලසුම PCI Express සබැඳි එකකට වඩා වැඩි ගණනකට එකවර අනුකරණය කිරීමට ඉඩ සලසයි. පහත රූපය ඉහළ මට්ටමක් ඉදිරිපත් කරයි view PIO නිර්මාණයේ example.
රූපය 15. PIO නිර්මාණ Example Simulation Testbench
පරීක්ෂණ බංකුවේ ඉහළම මට්ටම පහත සඳහන් ප්රධාන මොඩියුලයන් ක්රියාත්මක කරයි:
- altpcietb_bfm_rp_gen4x16.sv —මෙය Root Port PCIe BFM වේ.
// නාමාවලි මාර්ගය
/intel_pcie_ptile_ast_0_example_design/pcie_ed_tb/ip/
pcie_ed_tb/dut_pcie_tb_ip/intel_pcie_ptile_tbed_ /සිම් - pcie_ed_dut.ip: මෙය ඔබ සඳහන් කරන පරාමිති සහිත Endpoint නිර්මාණයයි.
// නාමාවලි මාර්ගය
/intel_pcie_ptile_ast_0_example_design/ip/pcie_ed - pcie_ed_pio0.ip: මෙම මොඩියුලය PIO සැලසුම් හිටපු සඳහා ඉලක්ක සහ ගනුදෙනු ආරම්භ කරන්නා වේample.
// නාමාවලි මාර්ගය
/intel_pcie_ptile_ast_0_example_design/ip/pcie_ed - pcie_ed_sriov0.ip: මෙම මොඩියුලය SR-IOV සැලසුම් සඳහා ඉලක්ක සහ ගනුදෙනු ආරම්භ කරන්නා වේample.
// නාමාවලි මාර්ගය
/intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
රූපය 16. SR-IOV නිර්මාණ Example Simulation Testbench
ඊට අමතරව, පරීක්ෂණ බංකුවට පහත සඳහන් කාර්යයන් ඉටු කරන දින චර්යාවන් ඇත:
- අවශ්ය සංඛ්යාතයේ අන්ත ලක්ෂ්යය සඳහා යොමු ඔරලෝසුව ජනනය කරයි.
- ආරම්භයේදී PCI Express යළි පිහිටුවීමක් සපයයි.
Root Port BFM පිළිබඳ වැඩි විස්තර සඳහා, PCI Express පරිශීලක මාර්ගෝපදේශය සඳහා Intel FPGA P-Tile Avalon streaming IP හි TestBench පරිච්ඡේදය බලන්න.
අදාළ තොරතුරු
PCI Express පරිශීලක මාර්ගෝපදේශය සඳහා Intel FPGA P-Tile Avalon streaming IP
2.3.1.1. පරීක්ෂණ රියදුරු මොඩියුලය
පරීක්ෂණ ධාවක මොඩියුලය, intel_pcie_ptile_tbed_hwtcl.v, ඉහළ මට්ටමේ BFM,altpcietb_bfm_top_rp.v ක්ෂණික කරයි.
ඉහළ මට්ටමේ BFM පහත සඳහන් කාර්යයන් සම්පූර්ණ කරයි:
- රියදුරු සහ මොනිටරය ඉක්මන් කරයි.
- Root Port BFM ක්ෂණිකව ක්රියාත්මක කරයි.
- අනුක්රමික අතුරු මුහුණත ක්ෂණික කරයි.
වින්යාස මොඩියුලය, altpcietb_g3bfm_configure.v, පහත කාර්යයන් ඉටු කරයි:
- BAR වින්යාස කර පවරයි.
- Root Port සහ Endpoint වින්යාස කරයි.
- විස්තීර්ණ වින්යාස අවකාශය, BAR, MSI, MSI-X, සහ AER සැකසුම් පෙන්වයි.
2.3.1.2. PIO නිර්මාණ Example Testbench
පහත රූපයේ දැක්වෙන්නේ PIO නිර්මාණය හිටපු ආකාරයයිample සමාකරණ සැලසුම් ධුරාවලිය. PIO නිර්මාණය සඳහා පරීක්ෂණ හිටපුample යන්න අර්ථ දක්වා ඇත්තේ apps_type_hwtcl පරාමිතිය සමඟිනි
3. මෙම පරාමිති අගය යටතේ ධාවනය වන පරීක්ෂණ ebfm_cfg_rp_ep_rootport, find_mem_bar සහ downstream_loop හි අර්ථ දක්වා ඇත.
Figure 17. PIO Design Example සමාකරණ සැලසුම් ධුරාවලිය
පරීක්ෂණ බංකුව සබැඳි පුහුණුවෙන් ආරම්භ වන අතර පසුව ගණන් කිරීම සඳහා IP හි වින්යාස අවකාශයට ප්රවේශ වේ. downstream_loop නම් කාර්යයක් (Root Port හි අර්ථ දක්වා ඇත
PCIe BFM altpcietb_bfm_rp_gen4_x16.sv) පසුව PCIe සම්බන්ධක පරීක්ෂණය සිදු කරයි. මෙම පරීක්ෂණය පහත පියවර වලින් සමන්විත වේ:
- Endpoint පිටුපස ඇති on-chip මතකයට දත්ත එක් dword එකක් ලිවීමට memory write විධානයක් නිකුත් කරන්න.
- චිප් මතකයෙන් දත්ත නැවත කියවීමට මතක කියවීමේ විධානයක් නිකුත් කරන්න.
- කියවීමේ දත්ත ලිවීමේ දත්ත සමඟ සසඳන්න. ඒවා ගැලපෙන්නේ නම්, පරීක්ෂණය මෙය පාස් එකක් ලෙස ගණන් ගනී.
- පුනරාවර්තන 1 ක් සඳහා පියවර 2, 3 සහ 10 නැවත කරන්න.
පළමු මතක ලිවීම සිදුවන්නේ අප 219 දී පමණ ය. එය පසුව PCIe සඳහා P-tile Hard IP හි Avalon-ST RX අතුරුමුහුණතෙහි කියවන මතකයකි. Avalon-ST TX අතුරුමුහුණතෙහි මතක කියවීමේ ඉල්ලීමෙන් ටික වේලාවකට පසුව Completion TLP දිස්වේ.
2.3.1.3. SR-IOV නිර්මාණ Example Testbench
පහත රූපයේ දැක්වෙන්නේ SR-IOV නිර්මාණය example සමාකරණ සැලසුම් ධුරාවලිය. SR-IOV නිර්මාණය සඳහා පරීක්ෂණ example සිදු කරනු ලබන්නේ sriov_test නම් කාර්යය මගිනි,
altpcietb_bfm_cfbp.sv හි අර්ථ දක්වා ඇත.
රූපය 18. SR-IOV නිර්මාණ Example සමාකරණ සැලසුම් ධුරාවලිය
SR-IOV ටෙස්ට් බංකුව PF එකකට භෞතික ක්රියාකාරකම් දෙකක් (PFs) සහ Virtual Functions (VFs) 32ක් දක්වා සහය දක්වයි.
පරීක්ෂණ බංකුව සබැඳි පුහුණුවෙන් ආරම්භ වන අතර පසුව ගණන් කිරීම සඳහා IP හි වින්යාස අවකාශයට ප්රවේශ වේ. ඊට පසු, එය පහත පියවරයන් සිදු කරයි:
- සංසන්දනය කිරීම සඳහා එම දත්ත නැවත කියවීමට මතක කියවීමේ ඉල්ලීමක් පසුව PF වෙත මතක ලිවීමේ ඉල්ලීමක් යවන්න. කියවීමේ දත්ත ලිවීමේ දත්ත සමඟ ගැලපේ නම්, එය වේ
පාස් එකක්. මෙම පරීක්ෂණය සිදු කරනු ලබන්නේ my_test නම් කාර්යය මගිනි (altpcietb_bfm_cfbp.v හි අර්ථ දක්වා ඇත). මෙම පරීක්ෂණය එක් එක් PF සඳහා දෙවරක් නැවත නැවතත් සිදු කෙරේ. - සංසන්දනය කිරීම සඳහා එම දත්ත නැවත කියවීමට මතක කියවීමේ ඉල්ලීමක් පසුව VF වෙත මතක ලිවීමේ ඉල්ලීමක් යවන්න. කියවීමේ දත්ත ලිවීමේ දත්ත සමඟ ගැලපේ නම්, එය වේ
පාස් එකක්. මෙම පරීක්ෂණය සිදු කරනු ලබන්නේ cfbp_target_test (altpcietb_bfm_cfbp.v හි අර්ථ දක්වා ඇති) නම් කාර්යය මගිනි. මෙම පරීක්ෂණය එක් එක් VF සඳහා නැවත නැවතත් සිදු කෙරේ.
පළමු මතක ලිවීම සිදුවන්නේ අප 263 දී පමණ ය. එය පසුව PCIe සඳහා P-tile Hard IP හි PF0 හි Avalon-ST RX අතුරුමුහුණතෙහි කියවන මතකයකි. Avalon-ST TX අතුරුමුහුණතෙහි මතක කියවීමේ ඉල්ලීමෙන් ටික කලකට පසුව Completion TLP දිස්වේ.
2.4 නිර්මාණය සම්පාදනය කිරීම Example
- වෙත සංචාලනය කරන්න /intel_pcie_ptile_ast_0_example_design/ සහ pcie_ed.qpf විවෘත කරන්න.
- ඔබ පහත සංවර්ධන කට්ටල දෙකෙන් එකක් තෝරා ගන්නේ නම්, VID සම්බන්ධ සැකසුම් .qsf හි ඇතුළත් වේ file ජනනය කරන ලද නිර්මාණයේ උදාample, සහ ඔබ ඒවා අතින් එකතු කිරීමට අවශ්ය නොවේ. මෙම සැකසුම් පුවරුවට විශේෂිත බව සලකන්න.
• Intel Stratix 10 DX P-Tile ES1 FPGA සංවර්ධන කට්ටලය
• Intel Stratix 10 DX P-Tile Production FPGA සංවර්ධන කට්ටලය
• Intel Agilex F-Series P-Tile ES0 FPGA සංවර්ධන කට්ටලය - සැකසුම් මෙනුවෙහි, Start Compilation තෝරන්න.
2.5 Linux Kernel Driver ස්ථාපනය කිරීම
ඔබ නිර්මාණය පරීක්ෂා කිරීමට පෙර හිටපුampදෘඪාංග තුළ, ඔබ ලිනක්ස් කර්නලය ස්ථාපනය කළ යුතුය
රියදුරු. පහත පරීක්ෂණ සිදු කිරීමට ඔබට මෙම ධාවකය භාවිතා කළ හැකිය:
• ලිවීම් සහ කියවීම් 100ක් සිදු කරන PCIe සම්බන්ධක පරීක්ෂණයකි
• මතක අවකාශය DWORD
කියවනවා ලියනවා
• Configuration Space DWORD කියවීම සහ ලිවීම
(1)
ඊට අමතරව, ඔබට පහත පරාමිතීන්ගේ අගය වෙනස් කිරීමට ධාවකය භාවිතා කළ හැකිය:
• BAR භාවිතා වේ
• තෝරාගත් උපාංගය (බස්, උපාංගය සහ කාර්යය (BDF) අංක සඳහන් කිරීමෙන්
උපකරණය)
කර්නල් ධාවකය ස්ථාපනය කිරීම සඳහා පහත පියවර සම්පූර්ණ කරන්න:
- ex යටතේ ./software/kernel/linux වෙත සංචාලනය කරන්නample නිර්මාණ උත්පාදන නාමාවලිය.
- ස්ථාපනය, පැටවීම සහ බෑම මත අවසර වෙනස් කරන්න files:
$ chmod 777 ස්ථාපනය load unload - ධාවකය ස්ථාපනය කරන්න:
$ sudo ./ස්ථාපනය කරන්න - ධාවක ස්ථාපනය තහවුරු කරන්න:
$lsmod | grep intel_fpga_pcie_drv
අපේක්ෂිත ප්රතිඵලය:
intel_fpga_pcie_drv 17792 0 - Linux විසින් PCIe නිර්මාණය හඳුනා ගන්නා බව තහවුරු කරන්නampලෙ:
$ lspci -d 1172:000 -v | grep intel_fpga_pcie_drv
සටහන: ඔබ විකුණුම්කරු හැඳුනුම්පත වෙනස් කර ඇත්නම්, ඉන්ටෙල් සඳහා නව විකුණුම් හැඳුනුම්පත ආදේශ කරන්න
මෙම විධානයේ විකුණුම්කරු හැඳුනුම්පත.
අපේක්ෂිත ප්රතිඵලය:
භාවිතයේ ඇති කර්නල් ධාවකය: intel_fpga_pcie_drv
2.6 නිර්මාණය Ex ධාවනය කිරීමample
P-Tile Avalon-ST PCIe design ex හි ඔබට සිදු කළ හැකි පරීක්ෂණ මෙහෙයුම් මෙන්නamples:
- මෙම පරිශීලක මාර්ගෝපදේශය පුරාවටම, word, DWORD සහ QWORD යන පදවල PCI Express Base Specification හි ඇති අර්ථයම ඇත. වචනයක් බිටු 16ක්, DWORD එකක් බිටු 32ක්, QWORD එකක් බිට් 64ක්.
වගුව 2. P-Tile Avalon-ST PCIe Design Ex විසින් සහාය දක්වන පරීක්ෂණ මෙහෙයුම්amples
| මෙහෙයුම් | අවශ්ය BAR | P-Tile Avalon-ST PCIe Design Ex විසින් සහාය දක්වයිample |
| 0: සබැඳි පරීක්ෂණය - 100 ලිවීම සහ කියවීම | 0 | ඔව් |
| 1: මතක අවකාශය ලියන්න | 0 | ඔව් |
| 2: මතක අවකාශය කියවන්න | 0 | ඔව් |
| 3: වින්යාස අවකාශය ලියන්න | N/A | ඔව් |
| 4: වින්යාස අවකාශය කියවන්න | N/A | ඔව් |
| 5: තීරුව වෙනස් කරන්න | N/A | ඔව් |
| 6: උපාංගය වෙනස් කරන්න | N/A | ඔව් |
| 7: SR-IOV සබල කරන්න | N/A | ඔව් (*) |
| 8: වත්මන් උපාංගයට අයත් සෑම සක්රීය අථත්ය ශ්රිතයක් සඳහාම සබැඳි පරීක්ෂණයක් කරන්න | N/A | ඔව් (*) |
| 9: DMA ඉටු කරන්න | N/A | නැත |
| 10: වැඩසටහනෙන් ඉවත් වන්න | N/A | ඔව් |
සටහන: (*) මෙම පරීක්ෂණ මෙහෙයුම් ලබා ගත හැක්කේ SR-IOV සැලසුම් හිටපු විට පමණිample තෝරා ඇත.
2.6.1. PIO Design Ex ධාවනය කිරීමample
- ./software/user/ex වෙත සංචාලනය කරන්නample නිර්මාණය යටතේ example නාමාවලිය.
- නිර්මාණය සම්පාදනය example අයදුම්පත:
$ කරන්න - පරීක්ෂණය ධාවනය කරන්න:
$ sudo ./intel_fpga_pcie_link_test
ඔබට Intel FPGA IP PCIe සම්බන්ධක පරීක්ෂණය අතින් හෝ ස්වයංක්රීය ආකාරයෙන් ධාවනය කළ හැක. මෙයින් තෝරන්න:
• ස්වයංක්රීය මාදිලියේදී, යෙදුම ස්වයංක්රීයව උපාංගය තෝරා ගනී. පරීක්ෂණය විකුණුම්කරු හැඳුනුම්පත ගැලපීමෙන් අඩුම BDF සහිත Intel PCIe උපාංගය තෝරා ගනී.
පරීක්ෂණයෙන් පවතින අඩුම BAR ද තෝරා ගනී.
• අත්පොත මාදිලියේදී, පරීක්ෂණය ඔබෙන් බසය, උපාංගය, සහ ක්රියාකාරී අංකය සහ BAR සඳහා විමසයි.
Intel Stratix 10 DX හෝ Intel Agilex සංවර්ධන කට්ටලය සඳහා, ඔබට තීරණය කළ හැක
පහත විධානය ටයිප් කිරීමෙන් BDF:
$ lspci -d 1172:
4. මෙන්න එස්ampස්වයංක්රීය සහ අතින් ක්රම සඳහා le පිටපත්:
ස්වයංක්රීය මාදිලිය:
අතින් මාදිලිය:
අදාළ තොරතුරු
PCIe ලින්ක් පරීක්ෂක ඉවරයිview
භෞතික, දත්ත සබැඳි සහ ගනුදෙනු ස්ථරවල සබැඳිය නිරීක්ෂණය කිරීමට PCIe සබැඳි පරීක්ෂක භාවිතා කරන්න.
2.6.2. SR-IOV Design Ex ධාවනය කිරීමample
SR-IOV නිර්මාණය ex පරීක්ෂා කිරීමට පියවර මෙන්නampදෘඪාංග මත:
- sudo ධාවනය කිරීමෙන් Intel FPGA IP PCIe සම්බන්ධක පරීක්ෂණය ධාවනය කරන්න ./
intel_fpga_pcie_link_test විධානය සහ පසුව විකල්පය 1 තෝරන්න:
උපාංගයක් අතින් තෝරන්න. - අතථ්ය ශ්රිත වෙන්කර ඇති භෞතික ශ්රිතයේ BDF ඇතුලත් කරන්න.
- පරීක්ෂණ මෙනුව වෙත යාමට BAR "0" ඇතුලත් කරන්න.
- වත්මන් උපාංගය සඳහා SR-IOV සක්රිය කිරීමට විකල්පය 7 ඇතුලත් කරන්න.
- වත්මන් උපාංගය සඳහා සබල කළ යුතු අතථ්ය ශ්රිත සංඛ්යාව ඇතුළත් කරන්න.
- භෞතික ශ්රිතය සඳහා වෙන් කර ඇති සෑම සක්රීය අථත්ය ශ්රිතයක් සඳහාම සබැඳි පරීක්ෂණයක් සිදු කිරීමට විකල්ප 8 ඇතුළත් කරන්න. සබැඳි පරීක්ෂණ යෙදුම එක් එක් දත්ත ඩ්වර්ඩ් එකකින් මතක ලිවීම් 100 ක් සිදු කරනු ඇති අතර පසුව පරීක්ෂා කිරීම සඳහා දත්ත නැවත කියවන්න. යෙදුම පරීක්ෂණය අවසානයේ සබැඳි පරීක්ෂණය අසමත් වූ අතථ්ය ශ්රිත ගණන මුද්රණය කරයි.
7. නව පර්යන්තයක, lspci –d 1172: | ධාවනය කරන්න grep -c “Altera” විධානය මඟින් PF සහ VF ගණන් කිරීම සත්යාපනය කරන්න. අපේක්ෂිත ප්රතිඵලය භෞතික ශ්රිත සංඛ්යාව සහ අතථ්ය ශ්රිත සංඛ්යාවේ එකතුවයි.
PCI Express නිර්මාණය සඳහා P-tile Avalon Streaming IP
Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය
ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්රියාකාරීත්වය Intel හි සම්මත වගකීම් වලට අනුකූලව වත්මන් පිරිවිතරයන්ට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම භාණ්ඩයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ. *අනෙකුත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO
9001:2015
ලියාපදිංචි කර ඇත
Intel P-Tile Avalon සඳහා ලේඛන සංශෝධන ඉතිහාසය
PCIe Design Ex සඳහා Streaming Hard IPample පරිශීලක මාර්ගෝපදේශය
| ලේඛන අනුවාදය | Intel Quartus Prime අනුවාදය | IP අනුවාදය | වෙනස්කම් |
| 2021.10.04 | 21.3 | 6.0.0 | SR-IOV නිර්මාණය සඳහා සහය දක්වන වින්යාසයන් වෙනස් කරන ලදී example Gen3 x16 EP සහ Gen4 x16 EP සිට Gen3 x8 EP සහ Gen4 x8 EP දක්වා තනි මූල I/O Virtualization (SR-IOV) Design Ex සඳහා ක්රියාකාරී විස්තරයේample කොටස. Intel Stratix 10 DX P-tile Production FPGA සංවර්ධන කට්ටලය සඳහා සහය එක් කරන ලදි නිර්මාණ Ex.ample කොටස. |
| 2021.07.01 | 21.2 | 5.0.0 | PIO සහ SR-IOV නිර්මාණය සඳහා සමාකරණ තරංග ආකෘති ඉවත් කරන ලදී exampනිර්මාණ Ex අනුකරණය කරන කොටසෙන් lesample. කොටසේ BDF පෙන්වීමට විධානය යාවත්කාලීන කරන ලදී PIO Design Ex ධාවනය කිරීමample. |
| 2020.10.05 | 20.3 | 3.1.0 | Avalon Streaming නිර්මාණයේ සිට රෙජිස්ටර් අංශය ඉවත් කරන ලදීamples හට පාලන ලේඛනයක් නොමැත. |
| 2020.07.10 | 20.2 | 3.0.0 | නිර්මාණ ex සඳහා සමාකරණ තරංග ආකෘති, පරීක්ෂණ සිද්ධි විස්තර සහ පරීක්ෂණ ප්රතිඵල විස්තර එකතු කරන ලදීamples. ModelSim සිමියුලේටරය සඳහා simulation උපදෙස් එක් කරන ලද Design Ex අනුකරණයටample කොටස. |
| 2020.05.07 | 20.1 | 2.0.0 | PCI Express Design Ex සඳහා ලේඛන මාතෘකාව Intel FPGA P-Tile Avalon streaming IP වෙත යාවත්කාලීන කරන ලදීampනව නෛතික නාමකරණ මාර්ගෝපදේශ සපුරාලීම සඳහා le පරිශීලක මාර්ගෝපදේශය. VCS අන්තර්ක්රියාකාරී මාදිලියේ සමාකරණ විධානය යාවත්කාලීන කරන ලදී. |
| 2019.12.16 | 19.4 | 1.1.0 | SR-IOV නිර්මාණය එක් කරන ලදී example විස්තරය. |
| 2019.11.13 | 19.3 | 1.0.0 | Gen4 x8 Endpoint සහ Gen3 x8 Endpoint සහාය දක්වන වින්යාස ලැයිස්තුවට එක් කරන ලදී. |
| 2019.05.03 | 19.1.1 | 1.0.0 | මුල් නිකුතුව. |
ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්රියාකාරීත්වය Intel හි සම්මත වගකීම් වලට අනුකූලව වත්මන් පිරිවිතරයන්ට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම භාණ්ඩයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ. *අනෙකුත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO
9001:2015
ලියාපදිංචි කර ඇත
මාර්ගගත සංස්කරණය
ප්රතිපෝෂණ යවන්න
ID: 683038
UG-20234
අනුවාදය: 2021.10.04
ලේඛන / සම්පත්
 |
PCI Express Design Ex සඳහා intel FPGA P-Tile Avalon Streaming IPample [pdf] පරිශීලක මාර්ගෝපදේශය PCI Express Design Ex සඳහා FPGA P-Tile, Avalon Streaming IPample, PCI Express Design Ex සඳහා FPGA P-Tile Avalon Streaming IPample, FPGA P-Tile Avalon Streaming IP |
