ALINX ZYNQ FPGA ڊولپمينٽ بورڊ AC7Z020
نسخو رڪارڊ
| نسخو | تاريخ | پاران جاري | وصف |
| ريڊيو 1.0 | 2020-06-28 | راحيل زو | پهريون رليز |
AC7Z020 ڪور بورڊ جو تعارف
AC7Z020 (بنيادي بورڊ جو ماڊل، هيٺ ڏنل ساڳيو) FPGA ڪور بورڊ، ZYNQ چپ XILINX ڪمپني ZYNQ7 سيريز جي XC020Z2-400CLG7000I تي ٻڌل آهي. ZYNQ چپ جي پي ايس سسٽم ٻن ARM CortexTM-A9 پروسيسرز، AMBA® هڪ ٻئي سان ڳنڍڻ، اندروني ياداشت، خارجي ياداشت جي انٽرفيس ۽ پرديئرز کي ضم ڪري ٿو. ZYNQ چپ جو FPGA پروگرام قابل منطق سيلز، ڊي ايس پي ۽ اندروني رام جي دولت تي مشتمل آهي.
هي بنيادي بورڊ استعمال ڪري ٿو ٻه مائڪرون جي MT41K256M16TW-107 DDR3 چپس، جن مان هر هڪ جي گنجائش آهي 512MB؛ ٻن DDR چپس کي گڏ ڪري هڪ 32-bit ڊيٽا بس جي چوٽي ٺاهي ٿي، ۽ ZYNQ ۽ DDR3 جي وچ ۾ ڊيٽا پڙهڻ ۽ لکڻ جي ڪلاڪ فريڪئنسي 533Mhz تائين؛ هي تشڪيل سسٽم جي اعلي بينڊوڊٿ ڊيٽا پروسيسنگ جي ضرورتن کي پورو ڪري سگهي ٿي
ڪيريئر بورڊ سان ڳنڍڻ لاءِ، هن ڪور بورڊ جا ٻه بورڊ-ٽ-بورڊ ڪنيڪٽر، پي ايس پاسي USB بندرگاهن، گيگابٽ ايٿرنيٽ انٽرفيس، ايس ڊي ڪارڊ انٽرفيس، ۽ باقي باقي MIO بندرگاهن (48) سان وڌا ويا آهن. ۽ BANK122، BAN13 ۽ BANK34 جا لڳ ڀڳ سڀئي IO بندرگاهن (35) PL پاسي، جن مان BANK34 ۽ BANK35 جي IO سطحن کي تبديل ڪري سگھجي ٿو LDO چپ کي ڪور بورڊ تي تبديل ڪري مختلف سطحن جي انٽرفيس لاءِ صارف جي ضرورتن کي پورو ڪرڻ لاءِ. . صارفين لاءِ جن کي تمام گهڻو IO جي ضرورت آهي، هي بنيادي بورڊ سٺو انتخاب هوندو. ۽ IO ڪنيڪشن جو حصو، ZYNQ چپ برابر لمبائي ۽ فرق جي پروسيسنگ جي وچ ۾ انٽرفيس تائين، ۽ بنيادي بورڊ جي سائيز صرف 35 * 42 (mm) آهي، جيڪا ثانوي ترقي لاء بلڪل مناسب آهي.
ZYNQ چپ
FPGA ڪور بورڊ AC7Z020 استعمال ڪري ٿو Xilinx جي Zynq7000 سيريز چپ، ماڊل XC7Z020-2CLG400I. چپ جو پي ايس سسٽم ٻن ARM Cortex™-A9 پروسيسرز، AMBA® هڪ ٻئي سان ڳنڍڻ، اندروني ياداشت، خارجي ياداشت جي انٽرفيس ۽ پرديئرز کي ضم ڪري ٿو. انهن پردي ۾ بنيادي طور شامل آهن USB بس انٽرفيس، Ethernet-انٽرفيس، SD/SDIO انٽرفيس، I2C بس انٽرفيس، CAN بس انٽرفيس، UART انٽرفيس، GPIO وغيره. PS آزاديءَ سان ڪم ڪري سگهي ٿو ۽ پاور آن يا ري سيٽ ٿيڻ تي شروع ٿي سگھي ٿو. شڪل 2-1 ZYNQ7000 چپ جي مجموعي بلاڪ ڊاگرام جو تفصيلي تفصيل.
پي ايس سسٽم جي مکيه جزا هيٺ ڏنل آهن
- ARM Dual-core CortexA9-based ايپليڪيشن پروسيسر، ARM-v7 آرڪيٽيڪچر، 1GHz تائين
- 32KB سطح 1 هدايتون ۽ ڊيٽا ڪيش في سي پي يو، 512KB سطح 2 ڪيش 2 سي پي يو شيئرز
- آن-چپ بوٽ ROM ۽ 256KB آن-چپ رام
- خارجي اسٽوريج انٽرفيس، سپورٽ 16/32 بٽ DDR2، DDR3 انٽرفيس
- ٻه گيگابٽ NIC سپورٽ: مختلف-مجموعي DMA، GMII، RGMII، SGMII انٽرفيس
- ٻه USB2.0 OTG انٽرفيس، هر هڪ 12 نوڊس تائين سپورٽ ڪري ٿو
- ٻه CAN2.0B بس انٽرفيس
- ٻه SD ڪارڊ، SDIO، MMC مطابقت رکندڙ ڪنٽرولرز
- 2 SPIs، 2 UARTs، 2 I2C انٽرفيس
- 4bit GPIO جا 32 جوڙا، 54 (32 + 22) جيئن پي ايس سسٽم IO، 64 پي ايل سان ڳنڍيل
- اعلي بينڊوڊٿ ڪنيڪشن PS ۽ PS کان PL تائين
PL منطقي حصو جا مکيه پيراگراف هن ريت آهن
- منطق سيل: 85K
- ڏسندڙ جدول (LUTs): 53,200
- فلپ فلاپ: 106,400
- 18x25MACCs: 220
- بلاڪ رام: 4.9Mb
- آن-چپ وال لاءِ ٻه AD ڪنورٽرtage، گرمي پد سينسنگ ۽ 17 خارجي ڊفرنشل ان پٽ چينلز تائين، 1MBPS XC7Z020-2CLG400I چپ اسپيڊ گريڊ -2 آهي، صنعتي گريڊ، پيڪيج BGA400 آهي، پن پچ 0.8mm آهي ZYNQ7000 سيريز جي مخصوص چپ ماڊل جي تعريف تصوير 2 ۾ ڏيکاريل آهي. 2
ڊي ڊي آر 3 ڊرام
FPGA ڪور بورڊ AC7Z020 ٻن مائڪرون 512MB DDR3 SDRAM چپس سان ليس آهي، ماڊل MT41K257M16TW-107 (Hynix H5TQ4G63AFR-PBI سان مطابقت رکندڙ). DDR3 SDRAM جي ڪل بس ويڪر 32bit آهي. DDR3 SDRAM 533MHz جي وڌ ۾ وڌ رفتار تي هلندي آهي (ڊيٽا جي شرح 1066Mbps). DDR3 ميموري سسٽم سڌي طرح ZYNQ پروسيسنگ سسٽم (PS) جي بئنڪ 502 جي ميموري انٽرفيس سان ڳنڍيل آهي. DDR3 SDRAM جي مخصوص تشڪيل هيٺ ڏنل جدول 3-1 ۾ ڏيکاريل آهي:
| بٽ نمبر | چپ ماڊل | ظرف | ڪارخانو |
| U8، U9 | MT41K256M16TW-107 | 256M x 16bit | مائرون |
DDR3 جي هارڊويئر ڊيزائن کي سگنل جي سالميت تي سخت غور ڪرڻ جي ضرورت آهي. اسان DDR3 جي تيز رفتار ۽ مستحڪم آپريشن کي يقيني بڻائڻ لاءِ سرڪٽ ڊيزائن ۽ پي سي بي ڊيزائن ۾ ملاپ جي مزاحمت/ٽرمينل مزاحمت، ٽريس مائبادي ڪنٽرول، ۽ ٽريس ڊگھائي ڪنٽرول کي مڪمل طور تي غور ڪيو آهي. DDR3 DRAM جو هارڊويئر ڪنيڪشن تصوير 3-1 ۾ ڏيکاريل آهي: 
DDR3 DRAM پن تفويض
| سگنل جو نالو | ZYNQ پن جو نالو | ZYNQ پن نمبر |
| DDR3_DQS0_P | PS_DDR_DQS_P0_502 | C2 |
| DDR3_DQS0_N | PS_DDR_DQS_N0_502 | B2 |
| DDR3_DQS1_P | PS_DDR_DQS_P1_502 | G2 |
| DDR3_DQS1_N | PS_DDR_DQS_N1_502 | F2 |
| DDR3_DQS2_P | PS_DDR_DQS_P2_502 | R2 |
| DDR3_DQS2_N | PS_DDR_DQS_N2_502 | T2 |
| DDR3_DQS3_P | PS_DDR_DQS_P3_502 | W5 |
| DDR3_DQS4_N | PS_DDR_DQS_N3_502 | W4 |
| DDR3_D0 | PS_DDR_DQ0_502 | C3 |
| DDR3_D1 | PS_DDR_DQ1_502 | B3 |
| DDR3_D2 | PS_DDR_DQ2_502 | A2 |
| DDR3_D3 | PS_DDR_DQ3_502 | A4 |
| DDR3_D4 | PS_DDR_DQ4_502 | D3 |
| DDR3_D5 | PS_DDR_DQ5_502 | D1 |
| DDR3_D6 | PS_DDR_DQ6_502 | C1 |
| DDR3_D7 | PS_DDR_DQ7_502 | E1 |
| DDR3_D8 | PS_DDR_DQ8_502 | E2 |
| DDR3_D9 | PS_DDR_DQ9_502 | E3 |
| DDR3_D10 | PS_DDR_DQ10_502 | G3 |
| DDR3_D11 | PS_DDR_DQ11_502 | H3 |
| DDR3_D12 | PS_DDR_DQ12_502 | J3 |
| DDR3_D13 | PS_DDR_DQ13_502 | H2 |
| DDR3_D14 | PS_DDR_DQ14_502 | H1 |
| DDR3_D15 | PS_DDR_DQ15_502 | J1 |
| DDR3_D16 | PS_DDR_DQ16_502 | P1 |
| DDR3_D17 | PS_DDR_DQ17_502 | P3 |
| DDR3_D18 | PS_DDR_DQ18_502 | R3 |
| DDR3_D19 | PS_DDR_DQ19_502 | R1 |
| DDR3_D20 | PS_DDR_DQ20_502 | T4 |
| DDR3_D21 | PS_DDR_DQ21_502 | U4 |
| DDR3_D22 | PS_DDR_DQ22_502 | U2 |
| DDR3_D23 | PS_DDR_DQ23_502 | U3 |
| DDR3_D24 | PS_DDR_DQ24_502 | V1 |
| DDR3_D25 | PS_DDR_DQ25_502 | Y3 |
| DDR3_D26 | PS_DDR_DQ26_502 | W1 |
| DDR3_D27 | PS_DDR_DQ27_502 | Y4 |
| DDR3_D28 | PS_DDR_DQ28_502 | Y2 |
| DDR3_D29 | PS_DDR_DQ29_502 | W3 |
| DDR3_D30 | PS_DDR_DQ30_502 | V2 |
| DDR3_D31 | PS_DDR_DQ31_502 | V3 |
| DDR3_DM0 | PS_DDR_DM0_502 | A1 |
| DDR3_DM1 | PS_DDR_DM1_502 | F1 |
| DDR3_DM2 | PS_DDR_DM2_502 | T1 |
| DDR3_DM3 | PS_DDR_DM3_502 | Y1 |
| DDR3_A0 | PS_DDR_A0_502 | N2 |
| DDR3_A1 | PS_DDR_A1_502 | K2 |
| DDR3_A2 | PS_DDR_A2_502 | M3 |
| DDR3_A3 | PS_DDR_A3_502 | K3 |
| DDR3_A4 | PS_DDR_A4_502 | M4 |
| DDR3_A5 | PS_DDR_A5_502 | L1 |
| DDR3_A6 | PS_DDR_A6_502 | L4 |
| DDR3_A7 | PS_DDR_A7_502 | K4 |
| DDR3_A8 | PS_DDR_A8_502 | K1 |
| DDR3_A9 | PS_DDR_A9_502 | J4 |
| DDR3_A10 | PS_DDR_A10_502 | F5 |
| DDR3_A11 | PS_DDR_A11_502 | G4 |
| DDR3_A12 | PS_DDR_A12_502 | E4 |
| DDR3_A13 | PS_DDR_A13_502 | D4 |
| DDR3_A14 | PS_DDR_A14_502 | F4 |
| DDR3_BA0 | PS_DDR_BA0_502 | L5 |
| DDR3_BA1 | PS_DDR_BA1_502 | R4 |
| DDR3_BA2 | PS_DDR_BA2_502 | J5 |
| DDR3_S0 | PS_DDR_CS_B_502 | N1 |
| DDR3_RAS | PS_DDR_RAS_B_502 | P4 |
| DDR3_CAS | PS_DDR_CAS_B_502 | P5 |
| DDR3_WE | PS_DDR_WE_B_502 | M5 |
| DDR3_ODT | PS_DDR_ODT_502 | N5 |
| DDR3_RESET | PS_DDR_DRST_B_502 | B4 |
| DDR3_CLK0_P | PS_DDR_CKP_502 | L2 |
| DDR3_CLK0_N | PS_DDR_CKN_502 | M2 |
| DDR3_CKE | PS_DDR_CKE_502 | N3 |
QSPI فليش
FPGA ڪور بورڊ AC7Z020 هڪ 256MBit Quad-SPI فليش چپ سان ليس آهي، فليش ماڊل W25Q256FVEI آهي، جيڪو استعمال ڪري ٿو 3.3V CMOS والtagاي معياري. QSPI FLASH جي غير مستحڪم نوعيت جي ڪري، ان کي سسٽم جي بوٽ جي تصوير کي ذخيرو ڪرڻ لاء سسٽم لاء بوٽ ڊيوائس طور استعمال ڪري سگهجي ٿو. اهي تصويرون خاص طور تي FPGA بٽ شامل آهن files، ARM ايپليڪيشن ڪوڊ، ۽ ٻيو صارف ڊيٽا fileايس. QSPI FLASH جا مخصوص ماڊل ۽ لاڳاپيل پيٽرول ٽيبل 4-1 ۾ ڏيکاريا ويا آهن.
| پوزيشن | ماڊل | ظرف | ڪارخانو |
| U15 | W25Q256FVEI | 32M بائيٽ | ونبونڊ |
QSPI FLASH ZYNQ چپ جي پي ايس سيڪشن ۾ BANK500 جي GPIO پورٽ سان ڳنڍيل آهي. سسٽم ڊيزائن ۾، انهن پي ايس بندرگاهن جي GPIO بندرگاهن جي ڪم کي QSPI فليش انٽرفيس جي طور تي ترتيب ڏيڻ جي ضرورت آهي. شڪل 4-1 ڏيکاري ٿو QSPI فليش اسڪيمي ۾. 
چپ پن اسائنمنٽس کي ترتيب ڏيو
| سگنل جو نالو | ZYNQ پن جو نالو | ZYNQ پن نمبر |
| QSPI_SCK | PS_MIO6_500 | A5 |
| QSPI_CS | PS_MIO1_500 | A7 |
| QSPI_D0 | PS_MIO2_500 | B8 |
| QSPI_D1 | PS_MIO3_500 | D6 |
| QSPI_D2 | PS_MIO4_500 | B7 |
| QSPI_D3 | PS_MIO5_500 | A6 |
گھڙي جي ترتيب
AC7Z020 ڪور بورڊ پي ايس سسٽم لاءِ هڪ فعال ڪلاڪ فراهم ڪري ٿو، انهي ڪري ته پي ايس سسٽم آزاديءَ سان ڪم ڪري سگهي ٿو. PS سسٽم ڪلاڪ جو ذريعو ZYNQ چپ مهيا ڪري ٿو 33.333333MHz ڪلاڪ ان پٽ PS حصي لاءِ X1 ڪرسٽل ذريعي ڪور بورڊ تي. گھڙي ان پٽ ZYNQ چپ BANK500 جي PS_CLK_500 پن سان ڳنڍيل آهي. ان جو اسڪيميٽ ڊراگرام تصوير 2-5-1 ۾ ڏيکاريل آهي:
گھڙي جي پن جي تفويض
| سگنل جو نالو | ZYNQ پن |
| PS_CLK_500 | E7 |
بجلي جي فراهمي
پاور سپلائي حجمtagAC7Z020 ڪور بورڊ جو e DC5V آهي، جيڪو ڪيريئر بورڊ سان ڳنڍڻ سان فراهم ڪيو ويندو آهي. ان کان علاوه، BANK34 ۽ BANK35 جي طاقت پڻ ڪيريئر بورڊ ذريعي فراهم ڪئي وئي آهي. بنيادي بورڊ تي پاور سپلائي ڊيزائن جو اسڪيمي ڊراگرام تصوير 2-6-1 ۾ ڏيکاريل آهي: 
FPGA ڊولپمينٽ بورڊ + 5V پاران طاقتور آهي، ۽ + 1.0V، + 1.8V، + 1.5V، + 3.3V چار DC / DC پاور چپس ذريعي چار پاور سپلائيز ۾ تبديل ٿيل آهي. + 1.0V جو آئوٽ پٽ ڪرنٽ 6A تائين پهچي سگھي ٿو، + 1.8V ۽ + 1.5V پاور آئوٽ پٽ ڪرنٽ 3A آهي، + 3.3V آئوٽ پٽ ڪرنٽ 500mA آهي. J29 وٽ پڻ 4 پن آهن هر هڪ FPGA BANK34 ۽ BANK35 کي بجلي فراهم ڪرڻ لاءِ. ڊفالٽ 3.3V آهي. استعمال ڪندڙ BANK34 ۽ BANK35 جي طاقت کي تبديل ڪري سگھن ٿا VCCIO34 ۽ VCCIO35 کي پوئتي جهاز تي تبديل ڪندي. 1.5V VTT ۽ VREF حجم ٺاهي ٿوtages گھربل آھي DDR3 ذريعي TI جي TPS51206 ذريعي. هر طاقت جي تقسيم جا ڪم هيٺ ڏنل جدول ۾ ڏيکاريا ويا آهن:
| بجلي جي فراهمي | فنڪشن |
| +1.0V | ZYNQ PS ۽ PL سيڪشن ڪور Voltage |
| +1.8V | ZYNQ PS ۽ PL جزوي معاون جلدtage
BANK501 IO voltage |
| +3.3V | VCCIO، QSIP فليش، ZYNQ بئنڪ0، بئنڪ500، بئنڪ13 جو ڪلاڪ ڪرسٽل |
| +1.5V | DDR3، ZYNQ بئنڪ501 |
| VREF,VTT (+0.75V) | ڊي ڊي آر 3 |
| VCCIO34/35 | بئنڪ 34، بئنڪ 35 |
ڇو ته ZYNQ FPGA جي پاور سپلائي ۾ پاور آن تسلسل جون گهرجون آهن، سرڪٽ ڊيزائن ۾، اسان چپ جي طاقت جي گهرج مطابق ٺهيل آهي. پاور آن جو سلسلو +1.0V->+1.8V->(+1.5 V, +3.3V, VCCIO) سرڪٽ ڊيزائن آهي چپ جي عام آپريشن کي يقيني بڻائڻ لاءِ. ڇاڪاڻ ته BANK34 ۽ BANK35 جي سطح جا معيار ڪيريئر بورڊ پاران مهيا ڪيل پاور سپلائي طرفان طئي ڪيا ويا آهن، سڀ کان وڌيڪ 3.3V آهي. جڏهن توهان ڪيريئر بورڊ ٺاهيندا آهيو ته جيئن بنيادي بورڊ لاءِ VCCIO34 ۽ VCCIO35 پاور مهيا ڪري، پاور آن تسلسل + 5V کان وڌيڪ سست هوندو آهي.
AC7Z010 ڪور بورڊ سائيز جي ماپ
بورڊ کان بورڊ ڪنيڪٽر پن اسائنمينٽ
بنيادي بورڊ ۾ مجموعي طور تي ٻه تيز رفتار توسيع بندرگاهن آهن. اهو ڪيريئر بورڊ سان ڳنڍڻ لاءِ ٻه 120 پن انٽر بورڊ ڪنيڪٽر (J29/J30) استعمال ڪري ٿو. بورڊ کان بورڊ ڪنيڪٽر جي پن جي فاصلي 0.5mm آهي، انهن مان، J29 5V پاور سان ڳنڍيل آهي، VCCIO پاور ان پٽ، ڪجهه IO سگنل ۽ J.TAG سگنل، ۽ J30 باقي IO سگنل ۽ MIO سان ڳنڍيل آهي. BANK34 ۽ BANK35 جي IO سطح کي تبديل ڪري سگھجي ٿو VCCIO انپٽ کي کنیکٹر تي ترتيب ڏيڻ سان، اعلي سطح 3.3V کان وڌيڪ نه آھي. AX7Z010 ڪيريئر بورڊ جيڪو اسان ٺهيل آهي 3.3V ڊفالٽ طور. نوٽ ڪريو ته BANK13 جو IO AC7Z020 ڪور بورڊ لاءِ دستياب ناهي.
پن اسائنمينٽ بورڊ کي بورڊ کنیکٹر J29
| جي 29 پن | سگنل جو نالو | ZYNQ پن | جي 29 پن | سگنل جو نالو | ZYNQ پن |
| 1 | VCC5V | – | 2 | VCC5V | – |
| 3 | VCC5V | – | 4 | VCC5V | – |
| 5 | VCC5V | – | 6 | VCC5V | – |
| 7 | VCC5V | – | 8 | VCC5V | – |
| 9 | جي اين ڊي | – | 10 | جي اين ڊي | – |
| 11 | VCCIO_34 | – | 12 | VCCIO_35 | – |
| 13 | VCCIO_34 | – | 14 | VCCIO_35 | – |
| 15 | VCCIO_34 | – | 16 | VCCIO_35 | – |
| 17 | VCCIO_34 | – | 18 | VCCIO_35 | – |
| 19 | جي اين ڊي | – | 20 | جي اين ڊي | – |
| 21 | IO34_L10P | V15 | 22 | IO34_L7P | Y16 |
| 23 | IO34_L10N | W15 | 24 | IO34_L7N | Y17 |
| 25 | IO34_L15N | U20 | 26 | IO34_L17P | Y18 |
| 27 | IO34_L15P | تي20 | 28 | IO34_L17N | Y19 |
| 29 | جي اين ڊي | – | 30 | جي اين ڊي | – |
| 31 | IO34_L9N | U17 | 32 | IO34_L8P | W14 |
| 33 | IO34_L9P | تي16 | 34 | IO34_L8N | Y14 |
| 35 | IO34_L12N | U19 | 36 | IO34_L3P | U13 |
| 37 | IO34_L12P | U18 | 38 | IO34_L3N | V13 |
| 39 | جي اين ڊي | – | 40 | جي اين ڊي | – |
| 41 | IO34_L14N | پي 20 | 42 | IO34_L21N | V18 |
| 43 | IO34_L14P | N20 | 44 | IO34_L21P | V17 |
| 45 | IO34_L16N | W20 | 46 | IO34_L18P | V16 |
| 47 | IO34_L16P | V20 | 48 | IO34_L18N | W16 |
| 49 | جي اين ڊي | – | 50 | جي اين ڊي | – |
| 51 | IO34_L22N | W19 | 52 | IO34_L23P | N17 |
| 53 | IO34_L22P | W18 | 54 | IO34_L23N | پي 18 |
| 55 | IO34_L20N | R18 | 56 | IO34_L13N | پي 19 |
| 57 | IO34_L20P | تي17 | 58 | IO34_L13P | N18 |
| 59 | جي اين ڊي | – | 60 | جي اين ڊي | – |
| 61 | IO34_L19N | R17 | 62 | IO34_L11N | U15 |
| 63 | IO34_L19P | R16 | 64 | IO34_L11P | U14 |
| 65 | IO34_L24P | پي 15 | 66 | IO34_L5N | تي15 |
| 67 | IO34_L24N | پي 16 | 68 | IO34_L5P | تي14 |
| 69 | جي اين ڊي | – | 70 | جي اين ڊي | – |
| 71 | IO34_L4P | V12 | 72 | IO34_L2N | U12 |
| 73 | IO34_L4N | W13 | 74 | IO34_L2P | تي12 |
| 75 | IO34_L1P | تي11 | 76 | IO34_L6N | R14 |
| 77 | IO34_L1N | تي10 | 78 | IO34_L6P | پي 14 |
| 79 | جي اين ڊي | – | 80 | جي اين ڊي | – |
| 81 | IO13_L13P | Y7 | 82 | IO13_L21P | V11 |
| 83 | IO13_L13N | Y6 | 84 | IO13_L21N | V10 |
| 85 | IO13_L11N | V7 | 86 | IO13_L14N | Y8 |
| 87 | IO13_L11P | U7 | 88 | IO13_L14P | Y9 |
| 89 | جي اين ڊي | – | 90 | جي اين ڊي | – |
| 91 | IO13_L19N | U5 | 92 | IO13_L22N | W6 |
| 93 | IO13_L19P | T5 | 94 | IO13_L22P | V6 |
| 95 | IO13_L16P | W10 | 96 | IO13_L15P | V8 |
| 97 | IO13_L16N | W9 | 98 | IO13_L15N | W8 |
| 99 | جي اين ڊي | – | 100 | جي اين ڊي | – |
| 101 | IO13_L17P | U9 | 102 | IO13_L20P | Y12 |
| 103 | IO13_L17N | U8 | 104 | IO13_L20N | Y13 |
| 105 | IO13_L18P | W11 | 106 | IO13_L12N | U10 |
| 107 | IO13_L18N | Y11 | 108 | IO13_L12P | T9 |
| 109 | جي اين ڊي | – | 110 | جي اين ڊي | – |
| 111 | FPGA_TCK | F9 | 112 | VP | K9 |
| 113 | FPGA_TMS | J6 | 114 | VN | L10 |
| 115 | FPGA_TDO | F6 | 116 | PS_POR_B | C7 |
| 117 | FPGA_TDI | G6 | 118 | FPGA_DONE | R11 |
پن اسائنمينٽ بورڊ کي بورڊ کنیکٹر J30
| جي 30 پن | سگنل جو نالو | ZYNQ پن | جي 30 پن | سگنل جو نالو | ZYNQ
پن |
| 1 | IO35_L1P | سي20 | 2 | IO35_L15N | F20 |
| 3 | IO35_L1N | بي 20 | 4 | IO35_L15P | F19 |
| 5 | IO35_L18N | جي 20 | 6 | IO35_L5P | E18 |
| 7 | IO35_L18P | جي 19 | 8 | IO35_L5N | E19 |
| 9 | جي اين ڊي | تي13 | 10 | جي اين ڊي | تي13 |
| 11 | IO35_L10N | جي 19 | 12 | IO35_L3N | ڊي 18 |
| 13 | IO35_L10P | ڪي 19 | 14 | IO35_L3P | E17 |
| 15 | IO35_L2N | A20 | 16 | IO35_L4P | ڊي 19 |
| 17 | IO35_L2P | بي 19 | 18 | IO35_L4N | ڊي 20 |
| 19 | جي اين ڊي | تي13 | 20 | جي اين ڊي | تي13 |
| 21 | IO35_L8P | M17 | 22 | IO35_L9N | L20 |
| 23 | IO35_L8N | M18 | 24 | IO35_L9P | L19 |
| 25 | IO35_L7P | M19 | 26 | IO35_L6P | F16 |
| 27 | IO35_L7N | M20 | 28 | IO35_L6N | F17 |
| 29 | جي اين ڊي | تي13 | 30 | جي اين ڊي | تي13 |
| 31 | IO35_L17N | ايڇ 20 | 32 | IO35_L16N | جي 18 |
| 33 | IO35_L17P | جي 20 | 34 | IO35_L16P | جي 17 |
| 35 | IO35_L19N | جي 15 | 36 | IO35_L13N | ايڇ 17 |
| 37 | IO35_L19P | ايڇ 15 | 38 | IO35_L13P | ايڇ 16 |
| 39 | جي اين ڊي | تي13 | 40 | جي اين ڊي | تي13 |
| 41 | IO35_L12N | ڪي 18 | 42 | IO35_L14N | ايڇ 18 |
| 43 | IO35_L12P | ڪي 17 | 44 | IO35_L14P | جي 18 |
| 45 | IO35_L24N | جي 16 | 46 | IO35_L20P | ڪي 14 |
| 47 | IO35_L24P | ڪي 16 | 48 | IO35_L20N | جي 14 |
| 49 | جي اين ڊي | تي13 | 50 | جي اين ڊي | تي13 |
| 51 | IO35_L21N | N16 | 52 | IO35_L11P | L16 |
| 53 | IO35_L21P | N15 | 54 | IO35_L11N | L17 |
| 55 | IO35_L22N | L15 | 56 | IO35_L23P | M14 |
| 57 | IO35_L22P | L14 | 58 | IO35_L23N | M15 |
| 59 | جي اين ڊي | تي13 | 60 | جي اين ڊي | تي13 |
| 61 | PS_MIO22 | بي 17 | 62 | PS_MIO50 | بي 13 |
| 63 | PS_MIO27 | ڊي 13 | 64 | PS_MIO45 | بي 15 |
| 65 | PS_MIO23 | ڊي 11 | 66 | PS_MIO46 | ڊي 16 |
| 67 | PS_MIO24 | A16 | 68 | PS_MIO41 | سي17 |
| 69 | جي اين ڊي | تي13 | 70 | جي اين ڊي | تي13 |
| 71 | PS_MIO25 | F15 | 72 | PS_MIO7 | D8 |
| 73 | PS_MIO26 | A15 | 74 | PS_MIO12 | D9 |
| 75 | PS_MIO21 | F14 | 76 | PS_MIO10 | E9 |
| 77 | PS_MIO16 | A19 | 78 | PS_MIO11 | C6 |
| 79 | جي اين ڊي | تي13 | 80 | جي اين ڊي | تي13 |
| 81 | PS_MIO20 | A17 | 82 | PS_MIO9 | B5 |
| 83 | PS_MIO19 | ڊي 10 | 84 | PS_MIO14 | C5 |
| 85 | PS_MIO18 | بي 18 | 86 | PS_MIO8 | D5 |
| 87 | PS_MIO17 | E14 | 88 | PS_MIO0 | E6 |
| 89 | جي اين ڊي | تي13 | 90 | جي اين ڊي | تي13 |
| 91 | PS_MIO39 | سي18 | 92 | PS_MIO13 | E8 |
| 93 | PS_MIO38 | E13 | 94 | PS_MIO47 | بي 14 |
| 95 | PS_MIO37 | A10 | 96 | PS_MIO48 | بي 12 |
| 97 | PS_MIO28 | سي16 | 98 | PS_MIO49 | سي12 |
| 99 | جي اين ڊي | تي13 | 100 | جي اين ڊي | تي13 |
| 101 | PS_MIO35 | F12 | 102 | PS_MIO52 | سي10 |
| 103 | PS_MIO34 | A12 | 104 | PS_MIO51 | B9 |
| 105 | PS_MIO33 | ڊي 15 | 106 | PS_MIO40 | ڊي 14 |
| 107 | PS_MIO32 | A14 | 108 | PS_MIO44 | F13 |
| 109 | جي اين ڊي | تي13 | 110 | جي اين ڊي | تي13 |
| 111 | PS_MIO31 | E16 | 112 | PS_MIO15 | C8 |
| 113 | PS_MIO36 | A11 | 114 | PS_MIO42 | E12 |
| 115 | PS_MIO29 | سي13 | 116 | PS_MIO43 | A9 |
| 117 | PS_MIO30 | سي15 | 118 | PS_MIO53 | سي11 |
| 119 | QSPI_D3_PS_MIO5 | A6 | 120 | QSPI_D2_PS_MIO4 | B7 |
دستاويز / وسيلا
 |
ALINX ZYNQ FPGA ڊولپمينٽ بورڊ AC7Z020 [pdf] استعمال ڪندڙ دستياب ZYNQ FPGA ڊولپمينٽ بورڊ AC7Z020، ZYNQ FPGA ڊولپمينٽ بورڊ، بورڊ AC7Z020 |
