ALINX ZYNQ FPGA Development Board AC7Z020

Rekord sa Bersyon

Bersyon	Petsa	Ipagawas Ni	Deskripsyon
Pinadayag 1.0	2020-06-28	Rachel Zhou	Unang Pagpagawas

AC7Z020 Core Board Pasiuna

AC7Z020 (modelo sa core board, parehas sa ubos) FPGA core board, ZYNQ chip gibase sa XC7Z020-2CLG400I sa XILINX company ZYNQ7000 series. Ang sistema sa PS sa ZYNQ chip naghiusa sa duha ka ARM CortexTM-A9 nga mga processor, AMBA® interconnects, internal memory, external memory interface ug peripheral. Ang FPGA sa ZYNQ chip naglangkob sa daghang mga programmable logic cells, DSP ug internal RAM.
Kini nga core board naggamit sa duha ka Micron's MT41K256M16TW-107 DDR3 chips, nga ang matag usa adunay kapasidad nga 512MB; ang duha ka DDR chips nagkombinar aron maporma ang 32-bit data bus width, ug ang clock frequency sa pagbasa ug pagsulat sa datos tali sa ZYNQ ug DDR3 Hangtud sa 533Mhz; kini nga configuration makatubag sa mga panginahanglan sa high-bandwidth data processing sa sistema
Aron makonektar sa carrier board, ang duha ka board-to-board connectors niini nga core board gipalugwayan sa mga USB port sa PS side, Gigabit Ethernet interface, SD card interface, ug uban pang nahabilin nga MIO ports (48). Ug halos tanang IO ports (122) sa BANK13, BAN34 ug BANK35 sa PL nga bahin, diin ang IO nga lebel sa BANK34 ug BANK35 mahimong mausab pinaagi sa pag-ilis sa LDO chip sa core board aron matubag ang mga kinahanglanon sa user para sa lain-laing level interface. . Alang sa mga tiggamit nga nanginahanglan daghang IO, kini nga core board mahimong maayong kapilian. Ug ang bahin sa koneksyon sa IO, ang ZYNQ chip sa interface tali sa parehas nga gitas-on ug pagproseso sa differential, ug ang gidak-on sa core board mao lamang ang 35 * 42 (mm), nga haom kaayo alang sa secondary development.

ZYNQ Chip

Ang FPGA core board AC7Z020 naggamit sa Xilinx's Zynq7000 series chip, module XC7Z020-2CLG400I. Ang PS system sa chip nag-integrate sa duha ka ARM Cortex™-A9 processors, AMBA® interconnects, internal memory, external memory interfaces ug peripheral. Kini nga mga peripheral kasagaran naglakip sa USB bus interface, Ethernet-interface, SD/SDIO interface, I2C bus interface, CAN bus interface, UART interface, GPIO ug uban pa. Gidetalye sa Figure 2-1 ang Overall Block Diagram sa ZYNQ7000 Chip.

Ang mga nag-unang parameter sa bahin sa PS system mao ang mga musunud

• ARM dual-core CortexA9-based application processor, ARM-v7 nga arkitektura, hangtod sa 1GHz
• 32KB level 1 nga instruksiyon ug data cache kada CPU, 512KB level 2 cache 2 CPU shares
• On-chip boot ROM ug 256KB on-chip RAM
• External storage interface, suporta 16/32 bit DDR2, DDR3 interface
• Duha ka Gigabit NIC nga suporta: divergent-aggregate DMA, GMII, RGMII, SGMII interface
• Duha ka USB2.0 OTG interface, ang matag usa nagsuporta hangtod sa 12 ka node
• Duha ka CAN2.0B bus interface
• Duha ka SD card, SDIO, MMC compatible controllers
• 2 SPI, 2 UART, 2 I2C interface
• 4 pares sa 32bit GPIO, 54 (32 + 22) isip PS system IO, 64 konektado sa PL
• Taas nga koneksyon sa bandwidth sulod sa PS ug PS ngadto sa PL

Ang nag-unang mga parameter sa PL logic nga bahin mao ang mosunod

• Logic Cells: 85K
• Mga talaan sa pagpangita (LUT): 53,200
• Mga flip-flop: 106,400
• 18x25MACCs: 220
• Block RAM: 4.9Mb
• Duha ka AD converter para sa on-chip voltage, temperatura sensing ug hangtod sa 17 external differential input channels, 1MBPS XC7Z020-2CLG400I chip speed grade mao ang -2, industriyal nga grado, package mao ang BGA400, pin pitch mao ang 0.8mm ang piho nga chip modelo kahulugan sa ZYNQ7000 serye gipakita sa Figure 2- 2

DDR3 DRAM

Ang FPGA core board AC7Z020 nasangkapan sa duha ka Micron 512MB DDR3 SDRAM chips, modelo MT41K257M16TW-107 (Nahiuyon sa Hynix H5TQ4G63AFR-PBI). Ang kinatibuk-ang gilapdon sa bus sa DDR3 SDRAM mao ang 32bit. Ang DDR3 SDRAM naglihok sa pinakataas nga tulin nga 533MHz (data rate 1066Mbps). Ang DDR3 memory system direktang konektado sa memory interface sa BANK 502 sa ZYNQ Processing System (PS). Ang piho nga configuration sa DDR3 SDRAM gipakita sa Table 3-1 sa ubos:

Bit nga Numero	Modelo sa Chip	Kapasidad	Pabrika
U8,U9	MT41K256M16TW-107	256M x 16bit	Micron

Ang disenyo sa hardware sa DDR3 nanginahanglan estrikto nga konsiderasyon sa integridad sa signal. Hingpit namong gikonsiderar ang pagpares sa resistor/terminal resistance, trace impedance control, ug trace length control sa circuit design ug PCB design aron maseguro ang high-speed ug stable nga operasyon sa DDR3. Ang koneksyon sa hardware sa DDR3 DRAM gipakita sa Figure 3-1:

DDR3 DRAM pin nga assignment

Ngalan sa Signal	ZYNQ Pin Ngalan	Numero sa ZYNQ Pin
DDR3_DQS0_P	PS_DDR_DQS_P0_502	C2
DDR3_DQS0_N	PS_DDR_DQS_N0_502	B2
DDR3_DQS1_P	PS_DDR_DQS_P1_502	G2
DDR3_DQS1_N	PS_DDR_DQS_N1_502	F2
DDR3_DQS2_P	PS_DDR_DQS_P2_502	R2
DDR3_DQS2_N	PS_DDR_DQS_N2_502	T2
DDR3_DQS3_P	PS_DDR_DQS_P3_502	W5
DDR3_DQS4_N	PS_DDR_DQS_N3_502	W4
DDR3_D0	PS_DDR_DQ0_502	C3
DDR3_D1	PS_DDR_DQ1_502	B3
DDR3_D2	PS_DDR_DQ2_502	A2
DDR3_D3	PS_DDR_DQ3_502	A4
DDR3_D4	PS_DDR_DQ4_502	D3
DDR3_D5	PS_DDR_DQ5_502	D1
DDR3_D6	PS_DDR_DQ6_502	C1
DDR3_D7	PS_DDR_DQ7_502	E1

DDR3_D8	PS_DDR_DQ8_502	E2
DDR3_D9	PS_DDR_DQ9_502	E3
DDR3_D10	PS_DDR_DQ10_502	G3
DDR3_D11	PS_DDR_DQ11_502	H3
DDR3_D12	PS_DDR_DQ12_502	J3
DDR3_D13	PS_DDR_DQ13_502	H2
DDR3_D14	PS_DDR_DQ14_502	H1
DDR3_D15	PS_DDR_DQ15_502	J1
DDR3_D16	PS_DDR_DQ16_502	P1
DDR3_D17	PS_DDR_DQ17_502	P3
DDR3_D18	PS_DDR_DQ18_502	R3
DDR3_D19	PS_DDR_DQ19_502	R1
DDR3_D20	PS_DDR_DQ20_502	T4
DDR3_D21	PS_DDR_DQ21_502	U4
DDR3_D22	PS_DDR_DQ22_502	U2
DDR3_D23	PS_DDR_DQ23_502	U3
DDR3_D24	PS_DDR_DQ24_502	V1
DDR3_D25	PS_DDR_DQ25_502	Y3
DDR3_D26	PS_DDR_DQ26_502	W1
DDR3_D27	PS_DDR_DQ27_502	Y4
DDR3_D28	PS_DDR_DQ28_502	Y2
DDR3_D29	PS_DDR_DQ29_502	W3
DDR3_D30	PS_DDR_DQ30_502	V2
DDR3_D31	PS_DDR_DQ31_502	V3
DDR3_DM0	PS_DDR_DM0_502	A1
DDR3_DM1	PS_DDR_DM1_502	F1
DDR3_DM2	PS_DDR_DM2_502	T1
DDR3_DM3	PS_DDR_DM3_502	Y1
DDR3_A0	PS_DDR_A0_502	N2
DDR3_A1	PS_DDR_A1_502	K2
DDR3_A2	PS_DDR_A2_502	M3
DDR3_A3	PS_DDR_A3_502	K3
DDR3_A4	PS_DDR_A4_502	M4
DDR3_A5	PS_DDR_A5_502	L1
DDR3_A6	PS_DDR_A6_502	L4
DDR3_A7	PS_DDR_A7_502	K4

DDR3_A8	PS_DDR_A8_502	K1
DDR3_A9	PS_DDR_A9_502	J4
DDR3_A10	PS_DDR_A10_502	F5
DDR3_A11	PS_DDR_A11_502	G4
DDR3_A12	PS_DDR_A12_502	E4
DDR3_A13	PS_DDR_A13_502	D4
DDR3_A14	PS_DDR_A14_502	F4
DDR3_BA0	PS_DDR_BA0_502	L5
DDR3_BA1	PS_DDR_BA1_502	R4
DDR3_BA2	PS_DDR_BA2_502	J5
DDR3_S0	PS_DDR_CS_B_502	N1
DDR3_RAS	PS_DDR_RAS_B_502	P4
DDR3_CAS	PS_DDR_CAS_B_502	P5
DDR3_KAMI	PS_DDR_KAMI_B_502	M5
DDR3_ODT	PS_DDR_ODT_502	N5
DDR3_RESET	PS_DDR_DRST_B_502	B4
DDR3_CLK0_P	PS_DDR_CKP_502	L2
DDR3_CLK0_N	PS_DDR_CKN_502	M2
DDR3_CKE	PS_DDR_CKE_502	N3

QSPI Flash

Ang FPGA core board AC7Z020 nasangkapan sa usa ka 256MBit Quad-SPI FLASH chip, ang flash model mao ang W25Q256FVEI, nga naggamit sa 3.3V CMOS voltage standard. Tungod sa non-volatile nga kinaiya sa QSPI FLASH, mahimo kining gamiton isip boot device alang sa sistema sa pagtipig sa boot image sa sistema. Kini nga mga hulagway kasagaran naglakip sa FPGA bit files, ARM application code, ug uban pang datos sa tiggamit files. Ang piho nga mga modelo ug may kalabutan nga mga parameter sa QSPI FLASH gipakita sa Table 4-1.

Posisyon	Modelo	Kapasidad	Pabrika
U15	W25Q256FVEI	32M Byte	Winbond

Ang QSPI FLASH konektado sa GPIO port sa BANK500 sa PS section sa ZYNQ chip. Sa disenyo sa sistema, ang GPIO port functions niini nga PS ports kinahanglang i-configure isip QSPI FLASH interface. Ang Figure 4-1 nagpakita sa QSPI Flash sa eskematiko.

I-configure ang mga assignment sa chip pin

Ngalan sa Signal	ZYNQ Pin Ngalan	Numero sa ZYNQ Pin
QSPI_SCK	PS_MIO6_500	A5
QSPI_CS	PS_MIO1_500	A7
QSPI_D0	PS_MIO2_500	B8
QSPI_D1	PS_MIO3_500	D6
QSPI_D2	PS_MIO4_500	B7
QSPI_D3	PS_MIO5_500	A6

Pag-configure sa orasan

Ang AC7Z020 core board naghatag ug aktibong orasan para sa PS system, aron ang PS system makatrabaho nga independente. PS system clock source Ang ZYNQ chip naghatag ug 33.333333MHz clock input para sa PS nga bahin pinaagi sa X1 crystal sa core board. Ang input sa orasan konektado sa PS_CLK_500 pin sa ZYNQ chip BANK500. Ang schematic diagram niini gipakita sa Figure 2-5-1:

Pagtudlo sa pin sa orasan

Ngalan sa signal	ZYNQ Pin
PS_CLK_500	E7

Suplay sa kuryente

Ang suplay sa kuryente voltage sa AC7Z020 core board mao ang DC5V, nga gihatag pinaagi sa pagkonektar sa carrier board. Dugang pa, ang gahum sa BANK34 ug BANK35 gihatag usab pinaagi sa carrier board. Ang schematic diagram sa disenyo sa power supply sa core board gipakita sa Figure 2-6-1:

Ang FPGA development board gipadagan sa + 5V, ug gi-convert ngadto sa + 1.0V, + 1.8V, + 1.5V, + 3.3V upat ka power supply pinaagi sa upat ka DC/DC power chips. Ang output kasamtangan sa + 1.0V mahimong makaabot sa 6A, + 1.8V ug + 1.5V gahum output kasamtangan mao ang 3A, + 3.3V output kasamtangan mao ang 500mA. Ang J29 usab adunay 4 ka pin matag usa aron magsuplay og kuryente sa FPGA BANK34 ug BANK35. Ang default mao ang 3.3V. Mahimong usbon sa mga tiggamit ang gahum sa BANK34 ug BANK35 pinaagi sa pagbag-o sa VCCIO34 ug VCCIO35 sa backplane. Ang 1.5V nagmugna sa VTT ug VREF voltaggikinahanglan sa DDR3 pinaagi sa TPS51206 sa TI. Ang mga gimbuhaton sa matag pag-apod-apod sa kuryente gipakita sa mosunod nga lamesa:

Suplay sa kuryente	Kalihokan
+1.0V	ZYNQ PS ug PL nga seksyon Core Voltage
+1.8V	ZYNQ PS ug PL partial auxiliary voltage BANK501 IO voltage
+3.3V	Ang VCCIO, QSIP FLASH, Clock Crystal sa ZYNQ Bank0, Bank500, Bank13
+1.5V	DDR3, ZYNQ Bank501
VREF,VTT(+0.75V)	DDR3
VCCIO34/35	Bangko34, Bangko35

Tungod kay ang suplay sa kuryente sa ZYNQ FPGA adunay mga kinahanglanon nga sunud-sunod nga gahum, sa disenyo sa sirkito, among gidesinyo sumala sa mga kinahanglanon sa gahum sa chip. Ang power-on sequence mao ang +1.0V->+1.8V->(+1.5 V, +3.3V, VCCIO) circuit design aron masiguro ang normal nga operasyon sa chip. Tungod kay ang lebel nga mga sumbanan sa BANK34 ug BANK35 gitino sa suplay sa kuryente nga gihatag sa carrier board, ang labing taas mao ang 3.3V. Kung imong gidesinyo ang carrier board aron mahatagan ang VCCIO34 ug VCCIO35 nga gahum para sa core board, ang power-on sequence mas hinay kaysa + 5V.

AC7Z010 Core Board Size Dimensyon

Board to Board Connectors Pin Assignment

Ang core board adunay total nga duha ka high-speed expansion port. Gigamit niini ang duha ka 120-pin inter-board connectors (J29/J30) aron makonektar sa carrier board. Ang gilay-on sa PIN sa board sa board connector mao ang 0.5mm, taliwala kanila, ang J29 konektado sa 5V nga gahum, VCCIO power input, pipila ka mga signal sa IO ug JTAG signal, ug ang J30 konektado sa nahabilin nga mga signal sa IO ug MIO. Ang lebel sa IO sa BANK34 ug BANK35 mahimong mausab pinaagi sa pag-adjust sa input sa VCCIO sa connector, ang pinakataas nga lebel dili molapas sa 3.3V. Ang AX7Z010 carrier board nga among gidisenyo mao ang 3.3V nga default. Timan-i nga ang IO sa BANK13 dili magamit alang sa AC7Z020 core board.
Pin assignment sa board sa board connector J29

J29 Pin	Ngalan sa Signal	ZYNQ Pin	J29 Pin	Ngalan sa Signal	ZYNQ Pin
1	VCC5V	–	2	VCC5V	–
3	VCC5V	–	4	VCC5V	–
5	VCC5V	–	6	VCC5V	–
7	VCC5V	–	8	VCC5V	–
9	GND	–	10	GND	–
11	VCCIO_34	–	12	VCCIO_35	–
13	VCCIO_34	–	14	VCCIO_35	–
15	VCCIO_34	–	16	VCCIO_35	–
17	VCCIO_34	–	18	VCCIO_35	–
19	GND	–	20	GND	–
21	IO34_L10P	V15	22	IO34_L7P	Y16
23	IO34_L10N	W15	24	IO34_L7N	Y17
25	IO34_L15N	U20	26	IO34_L17P	Y18
27	IO34_L15P	T20	28	IO34_L17N	Y19
29	GND	–	30	GND	–
31	IO34_L9N	U17	32	IO34_L8P	W14
33	IO34_L9P	T16	34	IO34_L8N	Y14
35	IO34_L12N	U19	36	IO34_L3P	U13
37	IO34_L12P	U18	38	IO34_L3N	V13
39	GND	–	40	GND	–
41	IO34_L14N	P20	42	IO34_L21N	V18
43	IO34_L14P	N20	44	IO34_L21P	V17
45	IO34_L16N	W20	46	IO34_L18P	V16
47	IO34_L16P	V20	48	IO34_L18N	W16
49	GND	–	50	GND	–
51	IO34_L22N	W19	52	IO34_L23P	N17
53	IO34_L22P	W18	54	IO34_L23N	P18
55	IO34_L20N	R18	56	IO34_L13N	P19
57	IO34_L20P	T17	58	IO34_L13P	N18

59	GND	–	60	GND	–
61	IO34_L19N	R17	62	IO34_L11N	U15
63	IO34_L19P	R16	64	IO34_L11P	U14
65	IO34_L24P	P15	66	IO34_L5N	T15
67	IO34_L24N	P16	68	IO34_L5P	T14
69	GND	–	70	GND	–
71	IO34_L4P	V12	72	IO34_L2N	U12
73	IO34_L4N	W13	74	IO34_L2P	T12
75	IO34_L1P	T11	76	IO34_L6N	R14
77	IO34_L1N	T10	78	IO34_L6P	P14
79	GND	–	80	GND	–
81	IO13_L13P	Y7	82	IO13_L21P	V11
83	IO13_L13N	Y6	84	IO13_L21N	V10
85	IO13_L11N	V7	86	IO13_L14N	Y8
87	IO13_L11P	U7	88	IO13_L14P	Y9
89	GND	–	90	GND	–
91	IO13_L19N	U5	92	IO13_L22N	W6
93	IO13_L19P	T5	94	IO13_L22P	V6
95	IO13_L16P	W10	96	IO13_L15P	V8
97	IO13_L16N	W9	98	IO13_L15N	W8
99	GND	–	100	GND	–
101	IO13_L17P	U9	102	IO13_L20P	Y12
103	IO13_L17N	U8	104	IO13_L20N	Y13
105	IO13_L18P	W11	106	IO13_L12N	U10
107	IO13_L18N	Y11	108	IO13_L12P	T9
109	GND	–	110	GND	–
111	FPGA_TCK	F9	112	VP	K9
113	FPGA_TMS	J6	114	VN	L10
115	FPGA_TDO	F6	116	PS_POR_B	C7
117	FPGA_TDI	G6	118	FPGA_DONE	R11

Pin assignment sa board sa board connector J30 

J30 Pin	Ngalan sa Signal	ZYNQ Pin	J30 Pin	Ngalan sa Signal	ZYNQ Pin
1	IO35_L1P	C20	2	IO35_L15N	F20
3	IO35_L1N	B20	4	IO35_L15P	F19
5	IO35_L18N	G20	6	IO35_L5P	E18
7	IO35_L18P	G19	8	IO35_L5N	E19
9	GND	T13	10	GND	T13
11	IO35_L10N	J19	12	IO35_L3N	D18
13	IO35_L10P	K19	14	IO35_L3P	E17
15	IO35_L2N	A20	16	IO35_L4P	D19
17	IO35_L2P	B19	18	IO35_L4N	D20
19	GND	T13	20	GND	T13
21	IO35_L8P	M17	22	IO35_L9N	L20
23	IO35_L8N	M18	24	IO35_L9P	L19
25	IO35_L7P	M19	26	IO35_L6P	F16
27	IO35_L7N	M20	28	IO35_L6N	F17
29	GND	T13	30	GND	T13
31	IO35_L17N	H20	32	IO35_L16N	G18
33	IO35_L17P	J20	34	IO35_L16P	G17
35	IO35_L19N	G15	36	IO35_L13N	H17
37	IO35_L19P	H15	38	IO35_L13P	H16
39	GND	T13	40	GND	T13
41	IO35_L12N	K18	42	IO35_L14N	H18
43	IO35_L12P	K17	44	IO35_L14P	J18
45	IO35_L24N	J16	46	IO35_L20P	K14
47	IO35_L24P	K16	48	IO35_L20N	J14
49	GND	T13	50	GND	T13
51	IO35_L21N	N16	52	IO35_L11P	L16
53	IO35_L21P	N15	54	IO35_L11N	L17
55	IO35_L22N	L15	56	IO35_L23P	M14
57	IO35_L22P	L14	58	IO35_L23N	M15
59	GND	T13	60	GND	T13
61	PS_MIO22	B17	62	PS_MIO50	B13
63	PS_MIO27	D13	64	PS_MIO45	B15
65	PS_MIO23	D11	66	PS_MIO46	D16

67	PS_MIO24	A16	68	PS_MIO41	C17
69	GND	T13	70	GND	T13
71	PS_MIO25	F15	72	PS_MIO7	D8
73	PS_MIO26	A15	74	PS_MIO12	D9
75	PS_MIO21	F14	76	PS_MIO10	E9
77	PS_MIO16	A19	78	PS_MIO11	C6
79	GND	T13	80	GND	T13
81	PS_MIO20	A17	82	PS_MIO9	B5
83	PS_MIO19	D10	84	PS_MIO14	C5
85	PS_MIO18	B18	86	PS_MIO8	D5
87	PS_MIO17	E14	88	PS_MIO0	E6
89	GND	T13	90	GND	T13
91	PS_MIO39	C18	92	PS_MIO13	E8
93	PS_MIO38	E13	94	PS_MIO47	B14
95	PS_MIO37	A10	96	PS_MIO48	B12
97	PS_MIO28	C16	98	PS_MIO49	C12
99	GND	T13	100	GND	T13
101	PS_MIO35	F12	102	PS_MIO52	C10
103	PS_MIO34	A12	104	PS_MIO51	B9
105	PS_MIO33	D15	106	PS_MIO40	D14
107	PS_MIO32	A14	108	PS_MIO44	F13
109	GND	T13	110	GND	T13
111	PS_MIO31	E16	112	PS_MIO15	C8
113	PS_MIO36	A11	114	PS_MIO42	E12
115	PS_MIO29	C13	116	PS_MIO43	A9
117	PS_MIO30	C15	118	PS_MIO53	C11
119	QSPI_D3_PS_MIO5	A6	120	QSPI_D2_PS_MIO4	B7

 

Mga Dokumento / Mga Kapanguhaan

ALINX ZYNQ FPGA Development Board AC7Z020 [pdf] Manwal sa Gumagamit ZYNQ FPGA Development Board AC7Z020, ZYNQ FPGA Development Board, Board AC7Z020

Mga pakisayran

• Manwal sa Gumagamit