NXP AN13951 Ottimizzazzjoni tal-Konsum tal-Enerġija għall-Gwida tal-Utent i.MX 8ULP

Informazzjoni	Kontenut
Kliem ewlieni	AN13951, i.MX 8ULP, Arkitettura tal-enerġija, Konsum tal-enerġija, Ottimizzazzjoni tas-softwer
Astratt	Din in-nota tal-applikazzjoni tiddeskrivi kif tottimizza l-konsum tal-enerġija fil-livell tas-sistema f'diversi xenarji tipiċi b'kombinazzjonijiet ta' dominju differenti.

Introduzzjoni

Il-familja ta 'proċessuri i.MX 8ULP għandha implimentazzjoni avvanzata NXP tal-qlub doppju Arm Cortex-A35 flimkien ma' Arm Cortex-M33. Din l-arkitettura magħquda tippermetti lill-apparat iħaddem sistemi operattivi sinjuri, bħal Linux, fuq il-qalba Cortex-A35 u RTOS, bħal FreeRTOS, fuq il-qalba Cortex-M33. Jinkludi wkoll Fusion DSP għal awdjo b'enerġija baxxa u HiFi4 DSP għal awdjo avvanzati u applikazzjonijiet ta 'tagħlim bil-magni. Hija timmira każijiet u prodotti ta 'enerġija baxxa u ta' enerġija ultrabaxxa.
L-i.MX 8ULP għandu disinn kumpless u avvanzat biex ikopri diversi każijiet ta 'użu, li jaqsmu s-SoC fi tliet oqsma b'kontrolli ta' enerġija u arloġġ indipendenti u ddedikati. Dan jipprovdi flessibilità għall-utenti biex jimplimentaw każijiet ta 'użu differenti billi jgħaqqdu oqsma differenti. Din in-nota tal-applikazzjoni għandha l-ħsieb li tiddeskrivi kif tottimizza l-konsum tal-enerġija fil-livell tas-sistema f'diversi xenarji tipiċi b'kombinazzjonijiet ta 'dominju differenti.
Nota: Din in-nota tal-applikazzjoni tuża kodiċi Linux u SDK ta 'BSP bħala referenzi u examples.

Fuqview

L-i.MX 8ULP SoC għandu tliet oqsma separati: proċessur tal-applikazzjoni (AP), vidjo awdjo b'enerġija baxxa (LPAV), u dominji f'ħin reali (RT). Il-kontrolli tal-qawwa u tal-arloġġ ta 'dawn id-dominji huma separati, u d-drapp tax-xarabank ta' kull dominju huwa integrat sewwa għal komunikazzjoni effiċjenti.
Id-dominju tal-applikazzjoni (APD) huwa użat għall-kompjuters ta 'prestazzjoni għolja bl-użu ta' qlub doppji A35 u I/O b'veloċità għolja bħal USB/Ethernet/eMMC. Id-dominju LPAV (LPAVD) huwa għal applikazzjonijiet multimedjali inklużi awdjo, vidjo, grafika, u wirjiet li jeħtieġu memorja DDR kbira ta 'prestazzjoni għolja. Id-dominju f'ħin reali (RTD) jinkludi qalba M33 b'latenza baxxa, Fusion DSP żgħir għall-ipproċessar tal-awdjo/vuċi, uPower għall-kontroll tal-istatus tal-qawwa totali tas-SoC, u Sentinel għall-kontroll tas-sigurtà.
Figura 1. dominji i.MX8ULP

2.1 Arkitettura tal-enerġija
Dominji differenti għandhom provvisti ta 'enerġija separati (power rail). Figura 2 turi skema ta 'enerġija i.MX 8ULP. Hemm 18 x power switches (PS) għal moduli IP interni SoC. Dawn il-moduli jistgħu jinxtegħlu/itfi permezz ta 'softwer, permezz ta' uPower FW API, għal kontroll preċiż tal-qawwa.
uPower huwa kontrollur tal-qawwa ċentrali f'i.MX 8ULP. Il-firmware li jaħdem fuq uPower jipprovdi l-karatteristiċi li ġejjin:

Kontrollur tat-tranżizzjoni tal-modalità tal-enerġija.

Miter tal-enerġija għall-kejl tal-konsum tad-dominji tal-enerġija tal-apparat.
Sensor tat-temperatura għall-kejl tat-temperatura tal-apparat.

Unitajiet ta' messaġġi għall-komunikazzjoni ma' proċessuri fuq iċ-ċippa.
I2C għall-komunikazzjoni mal-PMIC.

Id-dħul/ħruġ minn modi ta 'enerġija baxxa jsir billi ċċempel uPower FW API jew f'softwer APD jew RTD. Biex jiġi kkonfigurat l-issettjar bħal PMIC, l-output tal-ferrovija tal-enerġija voltage, limitazzjoni, eċċ trid issir billi ċċempel uPower FW I2C jew PMIC APIs.
Figura 2. Arkitettura tal-enerġija

2.2 Modi ta' enerġija
Tabella 1 turi l-kombinazzjoni ta 'modi ta' enerġija CA35 u CM33 disponibbli. Is-SoC ma jappoġġjax xi wħud mill-kombinazzjonijiet. Għal aktar dettalji dwar kull modalità tal-enerġija, irreferi għall-kapitolu “Ġestjoni tal-Enerġija” fil-Manwal ta’ Referenza tal-Proċessur i.MX 8ULP (dokument i.MX8ULPRM).
Tabella 1. Modi tal-enerġija i.MX8ULP

CA35	CM33
CA35	Attiva	Irqad	Irqad fil-fond	Qawwa mitfija	Qawwa profonda isfel
Attiva	IVA Xenarju #1	IVA Xenarju #3	IVA Xenarju #3	LE	LE
Attiv parzjali*	IVA	IVA	IVA	LE	LE
Irqad	IVA	IVA	IVA	LE	LE
Irqad fil-fond*	IVA	IVA	IVA	LE	LE
Qawwa mitfija	IVA Xenarju #2/4	IVA Xenarju #2	IVA Xenarju #2	IVA Xenarju #2	IVA
Qawwa profonda isfel	IVA	IVA	IVA		IVA

*Linux ma jappoġġjax irqad fil-fond jew modalità attiva parzjali għal A35.
Tabella 2 timmappa l-infrastruttura tal-enerġija tal-qalba tal-Linux għal modi ta 'enerġija 8ULP.

Tabella 2. Modi ta 'enerġija appoġġjati minn Linux BSP

Qawwa Linux	8ULP modi ta 'enerġija
Mexxi	Attiva
CPU idle	Irqad
Standby	N/A
Issospendi	Qawwa mitfija
Power off	Qawwa profonda isfel

Skont każijiet u xenarji ta' użu differenti, l-utent jista' jagħżel qasam wieħed jew tnejn jew it-tliet oqsma kollha f'każijiet maġġuri. Dawn il-każijiet ta' użu/xenarji jistgħu jitqiegħdu f'erba' kategoriji li ġejjin:

Id-dominji kollha attivi - bħal smart watch attiv.

Id-dominju tal-RTD juża biss - bħall-hub tas-sensorju u l-iskoperta tal-kliem kjavi wake-up tal-vuċi f'qawwa baxxa ħafna.
APD attiv bl-LPAV – bħan-navigazzjoni tal-mapep u l-paging tal-E-Reader.

RTD attiv b'LPAV - bħal wiri b'enerġija baxxa u proċessar tal-awdjo Hi-Fi.

Dawn l-erba’ xenarji ġew immarkati Tabella 1. Il-kapitoli li ġejjin jiddeskrivu kif jiġi ottimizzat il-konsum tal-enerġija għax-xenarju 2, 3 u 4. L-ottimizzazzjonijiet tal-enerġija attiva tad-dominji kollha jistgħu jisfruttaw il-pariri minn xenarji oħra.

2.3 Modi tas-sewqan
SoC jista 'jappoġġja modi differenti tas-sewqan: over drive (OD), drive nominali (ND), u under drive (UD), li jfisser li SoC jista' jaħdem taħt vol core differentitages b'xarabank korrispondenti u frekwenza IP. L-utenti jistgħu jagħżlu l-mod ta 'sewqan it-tajjeb għall-każijiet ta' użu u l-ħtieġa tal-enerġija tagħhom.
Default BSP ibda s-SoC billi tpoġġi APD/LPAV fil-modalità OD u RTD fil-modalità ND. L-utenti jistgħu jikkonfiguraw l-U-Boot u jgħabbu apparat-siġra speċifika tal-kernel files għall-modalità ND. Id-dominju RTD jappoġġja biss UD.
Tabella 3 telenka xi arloġġi IP ewlenin taħt modi differenti.

Tabella 3. Arloġġi IP ewlenin taħt modi differenti

Isem tal-arloġġ	Over Drive (1.1 V) Frekwenza (MHz)	Drive nominali (1.0 V) Frekwenza (MHz)
CM33_BUSCLK	108	65
DSP_CORECLK	200	150
FlexSPI0/1	400	150
NIC_AP_CLK	460	241
NIC_PER_CLK	244	148
uSDHC0	397	200
uSDHC1 (PTE/F)	200	100
uSDHC2 (PTF)	200	100
HIFI4_CLK	594	263
NIC_LPAV_AXI_CLK	316.8	200
NIC_LPAV_AHB_CLK	158.4	100
DDR_CLK	266	200
DDR_PHY	528	400
GPU3D/2D	316.8	200
DCNano	105	75

Għal aktar arloġġi, irreferi għat-tabella tal-frekwenzi tal-arloġġ fil-Proċessur tal-Applikazzjonijiet i.MX 8ULP—Prodotti Industrijali (dokument IMX8ULPIEC).

Dominju RTD biss

Ikkunsidra SDK Power_mode_switch demo bħala example ipprovdut mas-softwer i.MX 8ULP SDK rilaxx.
F'dan ix-xenarju, id-dominji AP u LPAV huma fil-modalità Power down jew deep Power-down, u l-qalba M33 jew reset jistgħu jqajmuhom. Id-dominju RTD jista' jkun jew fil-modalità attiva, irqad, irqad fil-fond, jew Power-down skont ir-rekwiżiti tal-konsum tal-enerġija u l-ħin tal-qawmien.
Figura 3 u Figura 4 uri l-konsum tal-enerġija u l-ħin tal-qawmien għal kull modalità ta 'enerġija baxxa.

Figura 3. Konsum ta 'enerġija f'modi ta' enerġija differenti

Figura 4. Ħin ta' tqum tas-sistema f'modi ta' enerġija differenti

3.1 Agħżel il-modalità ta 'enerġija baxxa t-tajba
L-utent għandu jagħżel mod wieħed jew aktar dritt ta 'enerġija baxxa ta' ffrankar ta 'enerġija skont ir-rekwiżit. Għandhom jittieħdu l-kunsiderazzjonijiet hawn taħt:

Ikkunsidra l-konsum tal-enerġija tas-SoC, PD < 300 µW, irqad fil-fond < 1 mW, irqad < 50 mW

Ikkunsidra l-ħin ta' tqum minn modi ta' enerġija baxxa, PD > 400 µs, irqad fil-fond > 60 µs, irqad > 10 µs
Ikkunsidra l-IPs użati fil-modi tal-inqas enerġija, billi tirreferi Tabella 4.
Per example:
1. Jekk LPI2C[3] irid ikun funzjonali jew tħaddim Async, iżda mhux CG/PG, uża l-modalità Sleep.
2. Jekk FlexSPI huwa meħtieġ li jkun funzjonali, il-modalità ta 'l-enerġija l-aktar baxxa hija rqad mingħajr sistema/arloġġ tal-linja gated.

Tabella 4. Dettalji tal-modalità tal-enerġija (dominju f'ħin reali)

Moduli	Modi ta' enerġija	Attiva	Irqad	Irqad fil-fond	Qawwa mitfija	Qawwa profonda isfel
	Id-dominju tal-qawwa tal-istat tal-enerġija	Provvista tal-qalba = ON, Bias = AFBB u DVS, Arloġġi tas-Sistema/ Xarabank = ON, Provvista I/O = ON	Provvista tal-qalba = ON, Bias = AFBB jew ARBB, Voltage = fiss, arloġġ tas-Sistema/Bus = ON (mhux obbligatorju), provvista I/O = ON	Provvista tal-qalba = ON, Bias = RBB Voltage/ Bias = prog, Sistema/Arloġġ tal-Bus = OFF, I/ 0 provvista = ON	Provvista tal-qalba = ON (Mem biss), Bias = RBB, Voltage/ Bias = prog, arloġġ tas-Sistema/Bus = OFF, I/ 0 provvista = ON (mhux obbligatorju)	Provvista tal-qalba = OFF, Bias = RBB, Voltage/ Bias = prog, Sistema/Arloġġ tax-xarabank = OFF, I/ 0 provvista = ON (mhux obbligatorju)
CCGO	RTD	Funzjonali	Funzjonali	Funzjonali (Limitat)	PG	PG
PLLO	PLL LDO	Funzjonali	Funzjonali	CG	PG	PG
PLL1 (Awdjo)	PLL LDO	Funzjonali	Funzjonali	CG	PG	PG
LPO (1 MHz)	RTD	Funzjonali	Funzjonali	Funzjonali	PG	PG
SYSOSC	RTD	Funzjonali	Funzjonali	Funzjonali	PG	PG

Għal aktar dettalji, irreferi għall-kapitolu “Dettalji tal-modalità tal-enerġija (dominju f’ħin reali)” fil-Manwal ta’ Referenza tal-Proċessur i.MX 8ULP (dokument i.MX8ULPRM).
Ikkunsidra l-każ ta 'użu ta' riattivazzjoni tal-vuċi b'enerġija baxxa bħala example. L-inqas mod ta 'enerġija li utent jista' jagħżel huwa irqad fil-fond. Il-mic-phone IP (MICFIL) jista 'jaħdem taħt irqad fil-fond bl-arloġġ FRO mixgħul, li ma jistax jaħdem taħt il-modalità Power-down.

3.2 Uża l-arloġġi xierqa
Id-dominju RTD għandu diversi sorsi ta' arloġġ, kif muri fil-Figura 5: SYSOSC, FRO, LPO, PLL0 (sistema PLL (SPLL)), u PLL1 (awdjo PLL (APLL)). Sadanittant, id-dominju RTD jista 'wkoll juża l-arloġġ tad-dominju VBAT RTC32K/1K.

Figura 5. Dijagramma tal-arloġġ RTD CGC0

Is-sors tal-arloġġ SYSOSC huwa minn kristall estern abbord, normali 24 MHz. Is-sors PLL0/1 u l-qalba/bus CM33 jistgħu jużaw is-sors tal-arloġġ SYSOSC.
Il-FRO huwa oxxillatur li jaħdem b'xejn b'tuner, li jista' joħroġ arloġġ ta '192 MHz u 24 MHz. FRO24 jista 'jintuża għas-sors PLL0/1, u FRO192 jista' jintuża għall-arloġġi tal-qalba/bus CM33.
L-LPO huwa ffissat għal 1 MHz, użat minn moduli IP li għandhom jaħdmu f'modi ta 'enerġija baxxa bħal EWM u LPTMR.
PLL0 qed jaħdem f'480 MHz u PLL1 huwa 528 MHz. PLL0 hija s-sistema PLL, użata minn CM33 core/bus u FlexSPI. PLL1 jintuża minn sistemi tal-awdjo bħal SAI/MICFIL/MQS. It-tnejn jistgħu jipprovdu frekwenza ogħla tal-arloġġ għall-qalba/bus CM33.

Peress li l-arloġġ tal-qalba/tal-linja CM33 jista 'jinkiseb minn FRO jew SYSOSC, huwa aħjar li tevita li tuża PLL0/1 jekk ma tkunx meħtieġa frekwenza ogħla. It-tifi tal-PLLs jista 'jiffranka l-enerġija b'mod sinifikanti.
Jekk il-PLLs jintużaw għal CM33 fil-modalità attiva, għandhom ikunu mitfija manwalment qabel ma jidħlu modi ta 'enerġija baxxa (irqad/irqad fil-fond/mitfija) biex jiffrankaw l-enerġija. Dan jeħtieġ diversi passi:

Ippermetti FRO jew SYSOSC b'settings tal-bit *DSEN fir-reġistri SCR skont l-użu ta' Fusion DSP f'modi ta' enerġija baxxa
Stenna għall-validità tal-arloġġ billi tiċċekkja l-bit VLD issettjat fir-reġistru SCR.
Itfi l-moduli IP li jużaw PLLs, jew taqleb l-arloġġ għal FRO jew SYSOSC.
Aqleb l-arloġġ CM33 għal FRO jew SYSOSC b'settings tal-qalba/bus/slow clock DIV fis-CGC0.CM33CLK.
Stenna għal diversi mikrosekondi. Biex tistenna l-arloġġ stabbli, iċċekkja l-bit CM33LOCKED.
Iddiżattiva l-PLL0/1 billi tneħħi l-bit SCR PLLEN.

3.3 Power off u gate arloġġ modi IP mhux użati u partizzjoni SRAM
Għad-dominju RTD, diversi swiċċijiet tal-enerġija jistgħu jkunu mixgħul/mitfi (irreferi għat-Taqsima 7):

PS0: CM33 qalba, periferali, u EdgeLock enklavi
PS1: Fusion DSP qalba
PS14: Fużjoni AON

PS15: eFuse

Fl-SDK, l-utent jista 'jsejjaħ UPOWER_PowerOffSwitches (upower_ps_mask_t mask) u UPOWER_PowerOn Switches (upower_ps_mask_t mask) biex itfi u fuq il-moduli kif meħtieġ. It-Tabella 7 turi l-valur tal-parametri tal-maskra.
Għall-periferali CM33 (modulu IP) li ma jintużawx, ħalliha bħala stat ta 'diżattivazzjoni (valur reset), jew tiddiżattivaha billi tikklerja l-bit attivat tagħha, bħal LPI2C MCR master enable bit. Kun żgur li l-bit tal-kontroll tal-bieb tal-arloġġ tal-PCC huwa mneħħi, pereżempjuample, PCC1.PCC_LPI2C0[CGC] bit. Fid-dominju RTD, l-arloġġi IP kollha jistgħu jkunu arloġġi gated jew ungated minn moduli arloġġ PCC.
Il-partizzjoni tal-memorja hija wkoll konsiderazzjoni biex tiffranka l-enerġija jekk dawk il-memorji ma jintużawx. Fl-SDK, l-utent jista’ jsejjaħ UPOWER_PowerOffMemPart(uint32_t mask0, uint32_t mask1) u UPOWER_PowerOnMemPart(uint32_t mask0, uint32_t mask1) biex jitfi u jixgħel il-ħitan tal-memorja kif meħtieġ. Tabella 8 juri l-valur tal-parametri mask0/1.

3.4 Dħul fil-modalità ta 'enerġija baxxa

Qabel ma tidħol fil-modi ta' enerġija baxxa (irqad/irqad fil-fond/mitfija), għandhom isiru diversi passi biex jiġi żgurat li l-konsum tal-enerġija jkun baxx f'dawk il-modi:

Settings ġenerali PAD fil-modulu SIM
Hemm żewġ tipi ta 'I/O PADs ġewwa SoC: FSGPIO (PTA/B/E/F) u HSGPIO (PTC/D). Biex tiffranka l-enerġija taħt il-mod ta 'enerġija baxxa, l-utent għandu:
– Iddiżattiva l-funzjoni ta' kumpens għal HSGPIO billi tikklerja l-bit COMPE fir-reġistri PTC/D_COMPCELL.
– Limitu l-firxa tal-operat tal-I/O għal FSGPIO, li taħdem fi ħdan 1.8 V billi tissettja PTx_OPERATION_RANGE bit in
id-DGO_GP10/11 ta' RTD_SEC_SIM u DGO_GP4/5 ta' APD_SIM. Fuq EVK, il-PTB jaħdem għal 1.8 V. L-utent għandu jillimita l-firxa tal-operat tal-PTB għal 1.8 V billi jistabbilixxi RTD_SEC_SIM[DGO_GP11] = 0x1.
Itfi l-pinnijiet tal-I/O billi tissettja l-MUX PAD għal funzjoni hi-Z analoga Ħlief għall-brilli li jintużaw mill-qawmien tal-GPIO jew mill-funzjoni tal-modulu f'modi ta' enerġija baxxa, il-brilli PTA/B/C l-oħra kollha għandhom ikunu ssettjati għal funzjoni analoga high-Z biex tiffranka l-enerġija. L-ikklerjar tal-mux bits fir-reġistri IOMUX0.PCR0_PTA/B/Cx jista 'jikseb dan. Fl-SDK, l-utent jista’ jassenja direttament 0 lill-oġġetti tal-firxa ta’ hawn taħt:

PTA: IOMUXC0->PCR0_IOMUXCARRAY0[x]

PTB: IOMUXC0->PCR0_IOMUXCARRAY1[x]

PTC: IOMUXC0->PCR0_IOMUXCARRAY2[x]

Per example, IOMUXC0->PCR0_IOMUXCARRY0[1] = 0 jista' jiskonnettja l-PTA1.
Nota: Peress li l-PMIC irid jiġi kkonfigurat permezz I2C (PTB10/11) matul it-tranżizzjoni tal-modalità tal-enerġija, ma tistax tiddiżattiva dawn il-brilli.
Biex iżżomm pin I/O biex jaġixxi bħala sors ta' tqum, is-settings ta' hawn taħt għandhom isiru għal modi ta' enerġija differenti:
– Mod ta' qtugħ ta' enerġija:
1. Ippermetti l-pin bit fir-reġistri WUU0 PE1/PE2.
2. Ikkonfigura l-pin mux f'IOMUXC0->PCR0_IOMUXCARRYx għall-funzjoni WUU0_Pxx. Għal dettalji, irreferi għat-tabella I/Osignal mehmuża fil-Manwal ta' Referenza tal-Proċessur i.MX 8ULP (dokument i.MX8ULPRM).
– Modalità Sleep/Deep sleep: Issettja r-reġistri tal-kontrollur tal-interruzzjoni tal-grupp GPIO (GPIOx->ICR) b'mod korrett.
Uri PLLs – Aqleb l-arloġġi tal-qalba/tal-linja għal FRO jew LPO.
Issettja PMIC biex taġġusta l-provvista tal-enerġija voltage għal modi ta 'enerġija baxxa
i.MX 8ULP jappoġġja l-aġġustament ta ' VDD_DIG0/1/2 power rail voltage jew direttament itfi xi binarji (appoġġ biss itfi LSW1 VDD_PTC f'EVK u SDK attwali taħt il-modi ta 'l-enerġija mitfija) waqt it-tranżizzjoni tal-modi ta' enerġija. Tbaxxi l-voltage f'modi ta 'enerġija baxxa jistgħu jnaqqsu l-konsum tal-enerġija b'mod effettiv.
Itfi xi binarji jistgħu jaqtgħu l-enerġija direttament biex tiffranka l-enerġija. Tabella 5 turi l-vol tipikutages ta' VDD_DIG0/1 taħt modi ta 'enerġija differenti (VDD_DIG2 huwa marbut ma 'DIG1 fuq il-bord EVK. Jista' jiġi aġġustat flimkien ma' VDD_DIG1).
Tabella 5. Provvista tal-enerġija voltage taħt modi ta 'enerġija differenti

Ferrovija tal-enerġija Attiva Irqad Irqad fil-fond Qawwa mitfija

VDD_DIGO 1.05 V 1.05 V 0.73 V 0.65 V

VDD_DIG1 1.05 V 1.05 V 0.73 V 0.73 V

Biex tbaxxi l-voltage tal-binarji tal-qawwa, l-utent għandu jgħid lil uPower kif tikkonfigura l-PMIC waqt it-tranżizzjoni tal-enerġija billi żżid oġġetti tal-istruttura ps_rtd_pmic_reg_data_cfgs_t f'pwr_sys_cfg->ps_rtd_ pmic_reg_data_cfg[] array. Ħu PCA9460 PMIC fuq EVK bħala example hawn taħt:
1. Daħħal il-mod ta' qtugħ ta' enerġija:
a. BUCK2 baxx (VDD_DIG0) sa 0.65 V.
b. Itfi LSW1 għall-provvista tal-enerġija PTC I/O.
2. Ħruġ mill-modalità Power-down:
a. Għolli BUCK2 (VDD_DIG0) lura għal 1.0 V.
b. Ixgħel LSW1 għall-provvista tal-enerġija PTC I/O.
Fl-istruttura, il-membru power_mode jiddefinixxi l-modi tal-qawwa fil-mira għal dan l-issettjar PMIC, pereżempjuample, PD_RTD_PWR_MODE, li jfisser li dan l-issettjar jiġi applikat meta l-modalità ta 'l-enerġija tiġi trasferita biex titwaqqaf. L-i2c_addr huwa l-indirizz tar-reġistru ġewwa PMIC, u i2c_data huwa l-valur tar-reġistru li għandu jiġi kkonfigurat.
Għal aktar informazzjoni dwar l-indirizz tar-reġistru u l-bits, irreferi għall-PCA9460, Power Management IC għal i.MX 8ULP Data Sheet (dokument PCA9460DS).
Stabbilixxi uPower għas-swiċċ tal-enerġija, is-swiċċ tal-partizzjoni tal-memorja, u l-konfigurazzjoni tal-PAD:
Għal dawn iż-żewġ strutturi għat-tranżizzjoni tal-modalità tal-enerġija, irreferi għal lpm.c fid-demo power_mode_switch.
L-utent jista 'jżomm dawk is-settings mhux mittiefsa sakemm ma jkunux meħtieġa settings addizzjonali bħal, power on/off, xi moduli IP, u firxa tal-memorja. L-utenti jistgħu jixgħel/itfi swiċċijiet tal-enerġija billi jissettjaw is-swt_board[0]: SWT_BOARD(bits mixgħul/mitfi, maskri). Id-definizzjoni tal-bits tista 'tinstab fi Tabella 7. Array tal-memorja ta 'l-enerġija mixgħul/mitfi tista' ssir billi tissettja l-swt_mem[0]: SWT_MEM(SRAM Ctrl array bits, SRAM peripheral bits, masks). Id-definizzjoni tal-bits tista 'tinstab fi Tabella 8.
Għal aktar dettalji dwar is-settings tat-tranżizzjoni tal-modalità tal-enerġija tal-uPower, irreferi għall-Gwida tal-Utent tal-Firmware tal-uPower (dokument UPOWERFWUG).
Ċempel uPower għal transizzjoni tal-enerġija. Ħu ddaħħal il-mod ta 'enerġija isfel bħala example, irreferi għall-funzjoni ta ' LPM_SystemPowerDown(void) fid-demo SDK power_mode_switch.

Wara li s-sistema tqum minn modi ta 'enerġija baxxa, l-utent irid jirkupra l-issettjar tar-reġistri kollha qabel ma jidħol. Per example, fl-issettjar IOMUXC, l-utent jista 'juża varjabbli ta' firxa statika biex jaħżen il-valuri tal-PCR0 kollha u jirrestawrahom.

Dominju APD attiv mal-LPAV

Ħu rilaxx NXP Linux bħala example sistema operattiva għad-dominju APD.
4.1 Poġġi l-RTD fi sleep
Iż-żamma tad-dominju RTD fil-modalità Sleep tista 'tiffranka madwar 20 mW ~ 40 mW meta mqabbla mal-modalità attiva. Ukoll, kun żgur li l-pinnijiet GPIO mhux użati huma mitfija.
4.2 Iddiżattiva l-IP u l-brilli mhux użati fil-Linux DTS (siġra tal-apparat)
Iddiżattiva n-node tal-apparat tista 'tevita li tixgħel dan l-apparat jew l-arloġġ ungated tiegħu. Per example, biex tiddiżattiva GPU3D fis-sors tas-siġra tal-apparat (DTS):
Biex tevita li l-iswiċċ tal-qawwa PS7 jinxtegħel, iddiżattiva GPU3D. Jekk DCNano, MIPI DSI/CSI, u GPU2D huma kollha diżattivati, allura PLL4 ma jiġix attivat.
Biex tevita li tippermetti I/O PAD għal dawk il-brilli, iddiżattiva l-brilli mhux użati fin-nodi pinctrl.

4.3 Uża DVFS
i.MX 8ULP Linux jappoġġja voltage u l-karatteristiċi tal-iskala tal-frekwenza, magħrufa formalment bħala DVFS fuq pjattaformi i.MX oħra. Il-voltagIl-karatteristiċi tal-iskala tal-e/frekwenza mhumiex implimentati b'mod dinamiku fis-softwer. L-utent irid jaqleb billi juża s-sysfs tal-kernel Linux. Biex tuża VFS, tagħbija l-imx8ulp-evk-nd.dtb bħala siġra tal-apparat default biex tibda s-sistema. Imbagħad daħħal il-modalità tal-linja baxxa billi:Kernel jagħmel il-bidliet li ġejjin:

Naqqas il-frekwenza tal-qalba tad-DDR minn 528 MHz għal 96 MHz.
Naqqas l-arloġġ APD NIC għal 192 MHz billi tuża FRO bħala sors ta 'arloġġ minflok PLL.
Naqqas l-arloġġ LPAV AXI għal 192 MHz billi tuża FRO bħala sors ta 'arloġġ minflok PLL.

Naqqas l-arloġġ A35 cpu għal 500 MHz.
Baxx 'l isfel il-ferrovija tal-enerġija BUCK3 (VDD_DIG1/2) voltage sa 1.0 V minn 1.1 V.

Ħruġ u mur lura għall-modalità tal-linja għolja:4.4 Uża l-modalità tas-sewqan nominali (VDD_DIG1/2 1.0 V)
i.MX 8ULP SoC jaħdem fil-modalità overdrive b'mod default U-Boot u konfigurazzjonijiet tal-kernel. Jekk il-prestazzjoni għolja mhix rekwiżit ewlieni, l-utent jista 'jħaddem is-SoC fil-modalità tas-sewqan nominali fuq il-boot biex jiffranka l-enerġija. Hija konfigurazzjoni statika; l-utent ma jistax ibiddel dinamikament il-voltage jew frekwenza wara boot up.
U-Boot: Ibni U-Boot b'konfigurazzjoni imx8ulp_evk_nd_defconfig. Jagħmel il-bidliet li ġejjin:

Baxx il-ferrovija tal-enerġija VDD_DIG1/2 (BUCK3) għal 1.0 V waqt il-bootup.
Ikkonfigura l-arloġġ DDR għal 266 MHz minflok 528 MHz.
Naqqas l-arloġġ LPAV/APD NIC għal 192 MHz.

Naqqas l-arloġġ tal-qalba A35 għal 750 MHz.

Kernel: tagħbija imx8ulp-evk-nd.dtb fuq il-but. Inaqqas l-arloġġ GPU2D/3D għal 200 MHz, qalba HiFi4 DSP
arloġġ għal 260 MHz, uSDHC0 sa 194 MHz, u uSDHC1/2 sa 97 MHz.

Dominju RTD attiv bl-LPAV

Ħu l-każ ta 'użu "dejjem fuq display" bħala example, disponibbli ma' din in-nota ta' applikazzjoni. F'dan il-każ, RTD jaċċessa l-kontrollur tal-wiri DCNano biex juri l-kontenut fil-PSRAM. Għad-dettalji, irreferi għall-kodiċi mehmuż ma’ din in-nota tal-applikazzjoni.

5.1 Attiva d-dominju LPAV
Wara li l-Linux jissospendi, id-dominju AP u LPAV jidħol fil-modalità Power-down. L-RTD trid tieħu s-sjieda tad-dominju LPAV mill-APD l-ewwel:

SIM_RTD_SEC.SYSCTRL0[LPAV_MASTER_CTRL] = 0 // jistabbilixxi l-RTD biex ikun id-dominju prinċipali tad-dominju LPAV
SIM_RTC_SEC.LPAV_MASTER_ALLOC_CTRL = 0 // jalloka IP master LPAV lil RTD

SIM_RTC_SEC.LPAV_SLAVE_ALLOC_CTRL = 0 // jalloka IP slave LPAV għal RTD

Imbagħad, ibda l-qawwa tal-qalba VDD_DIG2 (BUCK3) tad-dominju LPAV għal 1.05 V jew 1.1 V biex tiżgura li l-IPs kollha fl-LPAV jaħdmu sew mill-API uPower upwr_vtm_pmic_config().

Fl-aħħarnett, iġbed id-dominju LPAV mill-modalità Power-down għall-modalità attiva:Fil-każ tal-użu tal-wiri dejjem mixgħul, l-utent irid jixgħel dan li ġej biex jaħdem il-pipeline tal-wiri kollu:

Swiċċ tal-qawwa MIPI-DSI
Diviżorji tal-memorja għall-kontrollur tal-wiri DCNano
MIPI-DSI

FlexSPI FIFO buffers

5.3 Ikkonfigura l-arloġġi
Id-dominju LPAV għandu PLL wieħed biss għas-sorsi tal-arloġġ. Allura l-utent għandu jippermettilu u l-PFD tiegħu biex isuqu l-IPs.
Ippermetti PLL4 bil-PFD u PFDDIV tagħha

Agħżel il-PLL4 PFD0DIV1 bħala s-sors tal-arloġġ għal DCNano u ppermetti l-arloġġ tiegħu fil-PCC:Wara li l-iswiċċ tal-enerġija jinxtegħel u l-arloġġi jkunu lesti, l-utent jista 'juża sewwieqa SDK biex jaċċessa u jikkontrolla l-IPs tad-dominju LPAV.

Dokumentazzjoni/riżorsi relatati

It-Tabella 6 telenka dokumenti u riżorsi addizzjonali li jistgħu jirreferu għalihom għal aktar informazzjoni. Uħud mid-dokumenti elenkati hawn taħt jistgħu jkunu disponibbli biss taħt ftehim ta' non-divulgazzjoni (NDA). Biex titlob aċċess għal dawn id-dokumenti, ikkuntattja lill-inġinier lokali tal-applikazzjonijiet fuq il-post (FAE) jew lir-rappreżentant tal-bejgħ.

Tabella 6. Dokumentazzjoni/riżorsi relatati

Dokument	Link/kif aċċess
PCA9460, IC tal-Ġestjoni tal-Enerġija għal Folja ta' Dejta i.MX 8ULP (dokument PCA9460DS)	PCA9460DS
Gwida għall-Utent tal-Firmware uPower (dokument UPOWERFWUG)	UPOWERFWUG
Manwal ta' Referenza tal-Proċessur i.MX 8ULP (dokument i.MX8 ULPRM) Ikkuntattja lill-inġinier tal-applikazzjonijiet lokali tal-post tal-NXP (Frerappreżentattiv.	Ikkuntattja lill-inġinier lokali tal-applikazzjonijiet tal-post (FAE) tal-NXP jew lir-rappreżentant tal-bejgħ.
Proċessur tal-applikazzjonijiet i.MX 8ULP—Prodotti Industrijali (dokument IMX8ULPIEC)	Ikkuntattja lill-inġinier lokali tal-applikazzjonijiet tal-post (FAE) tal-NXP jew lir-rappreżentant tal-bejgħ.
MCUXpresso SDK Builder	https://mcuxpresso.nxp.com/en/welcome

Appendiċi

Tabella 7 juri l-isem, in-numru loġiku, u l-bit għal kull swiċċijiet tal-enerġija.
Tabella 7. Swiċċijiet tal-Enerġija

Funzjoni	Swiċċ tal-qawwa loġika	Bit
CM33	PSO	0
Fużjoni	PS1	1
A35[0] Core	PS2	2
A35[1] Core	PS3	3
Merkurju L2 Cache [1]	PS4	4
Fast NIC / Merkurju	PS5	5
APD Periph	PS6	6
GPU3D	PS7	7
HiFi4	PS8	8
Kontrollur DDR	PS9	9
PXP, EPDC	PS13	10
MIPI-DSI	PS14	11
MIPI CSI	PS15	12
NIC AV / Periph	PS16	13
Fużjoni AO	PS17	14
FUSE	PS18	15
uPower	PS19	16

Tabella 8 juri l-bit u l-isem ta 'kull kontrollur partizzjoni memorja.

Tabella 8. Ctrls tal-partizzjoni tal-memorja

SRAM CTRL ARRAY_O (APD/LPAV) MaskO		SRAM CTRL ARRAY_1 (RTD) Maskra1
Bit	Memorji kkontrollati	Bit	Memorji kkontrollati
0	CA35 Core 0 L1 cache	0	Casper RAM
1	CA35 Core 1 L1 cache	1	DMAO RAM
2	L2 Cache 0	2	FIexCAN RAM
3	L2 Cache 1	3	FIexSPIO FIFO, Buffer
4	L2 Cache vittma/tag	4	FlexSPI1 FIFO, Buffer
5	CAAM Secure RAM	5	CM33 Cache
6	DMA1 RAM	6	PowerQuad RAM
7	FlexSPI2 FIFO, Buffer	7	ETF RAM
8	SRAMO	8	Sentinel PKC, Data RAM1, Inst RAMO/1
9	AD ROM	9	Sentinel ROM
10	USBO TX/RX RAM	10	uPower IRAM/DRAM
11	uSDHCO FIFO RAM	11	uPower ROM
12	uSDHC1 FIFO RAM	12	CM33 ROM
13	uSDHC2 FIFO u USB1 TX/RX RAM	13	Partizzjoni SSRAM 0
14	GIC RAM	14	Partizzjoni SSRAM 1
15	ENET TX FIXO	15	Partizzjoni SSRAM 2,3,4
16	Riżervat (Brainshift)	16	Partizzjoni SSRAM 5
17	Korrezzjoni DCNano Tile2Linear u RGB	17	Partizzjoni SSRAM 6
18	DCNano Cursor u FIFO	18	Partizzjoni SSRAM 7_a (128 kB)
19	EPDC LUT	19	Partizzjoni SSRAM 7_b (64 kB)
20	EPDC FIFO	20	Partizzjoni SSRAM 7_c (64 kB)
21	DMA2 RAM	21	Sentinel Data RAM0, Inst RAM2
22	GPU2D RAM Grupp 1	22	Riżervat
23	GPU2D RAM Grupp 2	23
24	GPU3D RAM Grupp 1	24
25	GPU3D RAM Grupp 2	25
26	Caches HIFI4, IRAM, DRAM	26
27	ISI Buffers	27
28	MIPI-CSI FIFO	28
29	MIPI-DSI FIFO	29
30	PXP Caches, Buffers	30
31	SRAM1	31

Nota dwar il-kodiċi tas-sors fid-dokument

Exampil-kodiċi muri f'dan id-dokument għandu l-copyright u l-liċenzja BSD-3-Clause li ġejjin:
Copyright YYYY NXP Id-distribuzzjoni mill-ġdid u l-użu f'forom sors u binarji, bi jew mingħajr modifika, huma permessi sakemm jiġu sodisfatti l-kundizzjonijiet li ġejjin:

Id-distribuzzjonijiet mill-ġdid tal-kodiċi tas-sors għandhom iżommu l-avviż tal-awtur ta’ hawn fuq, din il-lista ta’ kundizzjonijiet u ċ-ċaħda ta’ responsabbiltà li ġejja.
Distribuzzjonijiet mill-ġdid f'forma binarja għandhom jirriproduċu l-avviż ta 'awtur ta' hawn fuq, din il-lista ta 'kundizzjonijiet u ċ-ċaħda ta' responsabbiltà li ġejja fid-dokumentazzjoni u/jew materjali oħra għandhom jiġu pprovduti mad-distribuzzjoni.
La l-isem tad-detentur tad-drittijiet tal-awtur u lanqas l-ismijiet tal-kontributuri tiegħu ma jistgħu jintużaw biex japprovaw jew jippromwovu prodotti derivati minn dan is-software mingħajr permess speċifiku bil-miktub minn qabel.

DAN IS-SOFTWARE JIĠI PROVDUTI MID-DETENTURURI U L-KONTRIBUTURI TA’ COPYRIGHT “KIF INHI” U KULL GARANZIJA ESPRESSA JEW IMPLIKATI, INKLUŻI, IMMA MHUX LIMITATI GĦAL, IL-GARANZIJI IMPLICITI TA’ KUMMERĊJABILITÀ U ADATTAZZJONI GĦAL GĦAN PARTIKOLARI MHIJA ĊAĦĦATA. FL-EBDA KAŻ ID-DETENTUR JEW IL-KONTRIBUTURI TA' COPYRIGHT M'GĦANDU JKUNU RESPONSABBLI GĦAL KWALUNKWE DANNI DIRETTI, INDIRETTI, INĊIDENTALI, SPEĊJALI, EŻEMPLARI, JEW KONSEKWENZJALI (INKLUŻI, IMMA MHUX LIMITATI GĦAL, AKKWIST TA' OĠĠETTI JEW SERVIZZI SOSTITUTI, TELF, TELF TA' PROFITT TA' SERVIZZ; JEW INTERRUZZJONI TAN-NEGOZJU) MADANKOLLU KAWŻATA U FUQ KWALUNKWE TEORIA TA’ RESPONSABBILTÀ, KEMM B’KUNTRATT, RESPONSABBILTÀ STRETTA, JEW DElitt (INKLUŻA NEGLIĠENZA JEW MOD IEĦOR) LI JKOLLU B’KULL MOD MILL-UŻU TA’ DAN is-SOFTWARE, ANKE JEKK MEĦTIEĠ MINN PARIR.

Storja tar-reviżjoni

Tabella 9 jiġbor fil-qosor il-bidliet li saru f'dan id-dokument mill-ħruġ inizjali.

Tabella 9. Storja tar-reviżjoni

Numru tar-reviżjoni	Data	Bidliet sostantivi
0	30 ta’ Mejju 2023	Rilaxx inizjali

Informazzjoni legali

10.1 Definizzjonijiet
Abbozz — Abbozz ta' status fuq dokument jindika li l-kontenut għadu taħt rieżami internview u soġġett għal approvazzjoni formali, li tista' tirriżulta f'modifiki jew żidiet. NXP Semiconductors ma jagħti l-ebda rappreżentazzjoni jew garanzija dwar l-eżattezza jew il-kompletezza tal-informazzjoni inkluża f'verżjoni abbozz ta' dokument u m'għandu jkollha l-ebda responsabbiltà għall-konsegwenzi tal-użu ta' tali informazzjoni.

10.2 Ċaħdiet

Garanzija limitata u responsabbiltà — L-informazzjoni f'dan id-dokument hija maħsuba li hija preċiża u affidabbli. Madankollu, NXP Semiconductors ma jagħti l-ebda rappreżentanza jew garanzija, espressa jew impliċita, dwar l-eżattezza jew il-kompletezza ta 'din l-informazzjoni u m'għandu jkollha l-ebda responsabbiltà għall-konsegwenzi tal-użu ta' tali informazzjoni. NXP Semiconductors ma jieħu l-ebda responsabbiltà għall-kontenut f'dan id-dokument jekk ipprovdut minn sors ta' informazzjoni barra minn NXP Semiconductors.
Fl-ebda każ NXP Semiconductors m'għandu jkun responsabbli għal kwalunkwe danni indiretti, inċidentali, punittivi, speċjali jew konsegwenzjali (inklużi – mingħajr limitazzjoni profitti mitlufa, iffrankar mitluf, interruzzjoni tan-negozju, spejjeż relatati mat-tneħħija jew is-sostituzzjoni ta' kwalunkwe prodott jew ħlas mill-ġdid) kemm jekk jew mhux tali danni huma bbażati fuq tort (inkluża negliġenza), garanzija, ksur ta 'kuntratt jew kwalunkwe teorija legali oħra.
Minkejja kwalunkwe danni li l-klijent jista 'jġarrab għal kwalunkwe raġuni tkun xi tkun, ir-responsabbiltà aggregata u kumulattiva ta' NXP Semiconductors lejn il-klijent għall-prodotti deskritti hawnhekk għandha tkun limitata skont it-Termini u l-kundizzjonijiet tal-bejgħ kummerċjali ta 'NXP Semiconductors.
Dritt li jsiru bidliet — NXP Semiconductors jirriserva d-dritt li jagħmel bidliet fl-informazzjoni ppubblikata f'dan id-dokument, inklużi mingħajr limitazzjoni speċifikazzjonijiet u deskrizzjonijiet tal-prodott, fi kwalunkwe ħin u mingħajr avviż. Dan id-dokument jieħu post u jissostitwixxi l-informazzjoni kollha pprovduta qabel il-pubblikazzjoni tiegħu.
Adattat għall-użu — Il-prodotti NXP Semiconductors mhumiex iddisinjati, awtorizzati jew iggarantiti biex ikunu adattati għall-użu f’sistemi jew tagħmir ta’ sostenn tal-ħajja, kritiċi għall-ħajja jew kritiċi għas-sigurtà, u lanqas f’applikazzjonijiet fejn il-falliment jew il-funzjonament ħażin ta’ prodott NXP Semiconductors jistgħu jkunu raġonevolment mistennija li jirriżultaw f’ korriment personali, mewt jew proprjetà severa jew ħsara ambjentali. NXP Semiconductors u l-fornituri tagħha ma jaċċettaw l-ebda responsabbiltà għall-inklużjoni u/jew l-użu ta 'prodotti NXP Semiconductors f'tali tagħmir jew applikazzjonijiet u għalhekk tali inklużjoni u/jew użu huwa għar-riskju tal-klijent stess.

Applikazzjonijiet — Applikazzjonijiet li huma deskritti hawnhekk għal kwalunkwe minn dawn il-prodotti huma għal skopijiet illustrattivi biss. NXP Semiconductors ma jagħmel l-ebda rappreżentazzjoni jew garanzija li tali applikazzjonijiet se jkunu adattati għall-użu speċifikat mingħajr aktar ittestjar jew modifika.
Il-klijenti huma responsabbli għad-disinn u t-tħaddim tal-applikazzjonijiet u l-prodotti tagħhom li jużaw il-prodotti NXP Semiconductors, u NXP Semiconductors ma jaċċetta l-ebda responsabbiltà għal kwalunkwe assistenza bl-applikazzjonijiet jew id-disinn tal-prodott tal-klijent. Hija r-responsabbiltà unika tal-klijent li jiddetermina jekk il-prodott NXP Semiconductors huwiex adattat u adattat għall-applikazzjonijiet u l-prodotti ppjanati tal-klijent, kif ukoll għall-applikazzjoni ppjanata u l-użu tal-klijent(i) ta 'parti terza tal-klijent. Il-klijenti għandhom jipprovdu disinn u salvagwardji operattivi xierqa biex jimminimizzaw ir-riskji assoċjati mal-applikazzjonijiet u l-prodotti tagħhom.
NXP Semiconductors ma jaċċetta l-ebda responsabbiltà relatata ma 'kwalunkwe inadempjenza, ħsara, spejjeż jew problema li hija bbażata fuq kwalunkwe dgħjufija jew inadempjenza fl-applikazzjonijiet jew il-prodotti tal-klijent, jew l-applikazzjoni jew l-użu mill-klijent(i) parti terza tal-klijent. Il-Klijent huwa responsabbli biex jagħmel l-ittestjar kollu meħtieġ għall-applikazzjonijiet u l-prodotti tal-klijent li juża l-prodotti NXP Semiconductors sabiex jiġi evitat nuqqas ta 'l-applikazzjonijiet u l-prodotti jew tal-applikazzjoni jew l-użu mill-klijent(i) ta' parti terza tal-klijent. NXP ma jaċċetta ebda responsabbiltà f'dan ir-rigward.

Termini u kondizzjonijiet ta' bejgħ kummerċjali — Il-prodotti NXP Semiconductors jinbiegħu soġġetti għat-termini ġenerali u l-kundizzjonijiet tal-bejgħ kummerċjali, kif ippubblikati fuq http://www.nxp.com/profile/termini, sakemm ma jkunx miftiehem mod ieħor fi ftehim individwali validu bil-miktub. F'każ li jiġi konkluż ftehim individwali għandhom japplikaw biss it-termini u l-kundizzjonijiet tal-ftehim rispettiv. NXP Semiconductors b'dan joġġezzjona espressament għall-applikazzjoni tat-termini u l-kundizzjonijiet ġenerali tal-klijent fir-rigward tax-xiri tal-prodotti NXP Semiconductors mill-klijent.
Kontroll tal-esportazzjoni — Dan id-dokument kif ukoll l-oġġett(i) deskritt(i) hawnhekk jistgħu jkunu soġġetti għal regolamenti tal-kontroll tal-esportazzjoni. L-esportazzjoni tista' teħtieġ awtorizzazzjoni minn qabel mill-awtoritajiet kompetenti.

Idoneità għall-użu fi prodotti kwalifikati mhux awtomotivi — Sakemm din il-folja tad-dejta ma tiddikjarax espressament li dan il-prodott speċifiku NXP Semiconductors huwa kwalifikat għall-karozzi, il-prodott mhuwiex adattat għall-użu tal-karozzi. La hija kwalifikata u lanqas ittestjata skont l-ittestjar tal-karozzi jew ir-rekwiżiti tal-applikazzjoni. NXP Semiconductors ma jaċċetta l-ebda responsabbiltà għall-inklużjoni u/jew l-użu ta 'prodotti kwalifikati mhux awtomotivi f'tagħmir jew applikazzjonijiet tal-karozzi.
Fil-każ li l-klijent juża l-prodott għad-disinn u l-użu f’applikazzjonijiet awtomotivi għal speċifikazzjonijiet u standards tal-karozzi, il-klijent (a) għandu juża l-prodott mingħajr il-garanzija ta’ NXP Semiconductors tal-prodott għal tali applikazzjonijiet, użu u speċifikazzjonijiet tal-karozzi, u ( b) kull meta l-klijent juża l-prodott għal applikazzjonijiet awtomotivi lil hinn mill-ispeċifikazzjonijiet ta’ NXP Semiconductors, dan l-użu għandu jkun biss għar-riskju tal-klijent, u (c) il-klijent jindennizza bis-sħiħ lil NXP Semiconductors għal kwalunkwe responsabbiltà, danni jew pretensjonijiet tal-prodott falluti li jirriżultaw mid-disinn tal-klijent u l-użu tal-prodott. il-prodott għall-applikazzjonijiet tal-karozzi lil hinn mill-garanzija standard ta 'NXP Semiconductors u l-ispeċifikazzjonijiet tal-prodott ta' NXP Semiconductors.

Traduzzjonijiet — Verżjoni mhux bl-Ingliż (tradotta) ta’ dokument, inkluża l-informazzjoni legali f’dak id-dokument, hija għal referenza biss. Il-verżjoni bl-Ingliż għandha tipprevali f'każ ta' kwalunkwe diskrepanza bejn il-verżjoni tradotta u dik bl-Ingliż.
Sigurtà — Il-Klijent jifhem li l-prodotti NXP kollha jistgħu jkunu soġġetti għal vulnerabbiltajiet mhux identifikati jew jistgħu jappoġġjaw standards jew speċifikazzjonijiet ta’ sigurtà stabbiliti b’limitazzjonijiet magħrufa. Il-Klijent huwa responsabbli għad-disinn u l-operat tal-applikazzjonijiet u l-prodotti tiegħu matul iċ-ċiklu tal-ħajja tagħhom biex inaqqas l-effett ta 'dawn il-vulnerabbiltajiet fuq l-applikazzjonijiet u l-prodotti tal-klijent. Ir-responsabbiltà tal-klijent testendi wkoll għal teknoloġiji oħra miftuħa u/jew proprjetarji appoġġjati minn prodotti NXP għall-użu fl-applikazzjonijiet tal-klijent. NXP ma jaċċetta l-ebda responsabbiltà għal xi vulnerabbiltà. Il-klijent għandu jiċċekkja regolarment l-aġġornamenti tas-sigurtà minn NXP u jsegwi b'mod xieraq.
Il-Klijent għandu jagħżel prodotti b'karatteristiċi ta' sigurtà li jissodisfaw l-aħjar ir-regoli, ir-regolamenti u l-istandards tal-applikazzjoni maħsuba u jieħu d-deċiżjonijiet finali tad-disinn dwar il-prodotti tiegħu u huwa biss responsabbli għall-konformità mar-rekwiżiti legali, regolatorji u relatati mas-sigurtà kollha li jikkonċernaw il-prodotti tiegħu, irrispettivament. ta’ kwalunkwe informazzjoni jew appoġġ li jista’ jingħata minn NXP.
NXP għandu Tim ta' Rispons għall-Inċidenti tas-Sigurtà tal-Prodott (PSIRT) (li jista' jintlaħaq fuq PSIRT@nxp.com) li jamministra l-investigazzjoni, ir-rappurtar, u r-rilaxx tas-soluzzjoni għall-vulnerabbiltajiet tas-sigurtà tal-prodotti NXP.
NXP BV – NXP BV mhix kumpanija operattiva u ma tqassamx jew tbigħ prodotti.

Trademarks

Avviż: Il-marki kollha referenzjati, l-ismijiet tal-prodotti, l-ismijiet tas-servizz, u t-trademarks huma l-proprjetà tas-sidien rispettivi tagħhom.
NXP — wordmark u logo huma trademarks ta' NXP BV

AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINKPLUS, ULINKpro, μVision, Versatile — huma trademarks u/jew trademarks reġistrati ta’ Arm Limited (jew is-sussidjarji jew l-affiljati tagħha) fl-Istati Uniti u/jew xi mkien ieħor. It-teknoloġija relatata tista' tkun protetta minn kwalunkwe privattiva, drittijiet tal-awtur, disinni u sigrieti kummerċjali jew kollha. Id-drittijiet kollha riżervati.
EdgeLock — hija trademark ta' NXP BV
i.MX — hija trademark ta' NXP BV

Jekk jogħġbok kun konxju li avviżi importanti dwar dan id-dokument u l-prodott(i) deskritt(i) hawnhekk, ġew inklużi fit-taqsima 'Informazzjoni legali'.

© 2023 NXP BV
Għal aktar informazzjoni, jekk jogħġbok żur: http://www.nxp.com
Id-drittijiet kollha riżervati.
Data tar-rilaxx: 30 ta' Mejju 2023
Identifikatur tad-dokument: AN13951
Semikondutturi NXP”
AN13951
L-ottimizzazzjoni tal-Konsum tal-Enerġija għal i.MX 8ULP

Dokumenti / Riżorsi

NXP AN13951 Ottimizzazzjoni tal-Konsum tal-Enerġija għal i.MX 8ULP [pdfGwida għall-Utent
AN13951, AN13951 Ottimizzazzjoni tal-Konsum tal-Enerġija għal i.MX 8ULP, Ottimizzazzjoni tal-Konsum tal-Enerġija għal i.MX 8ULP, Konsum tal-Enerġija għal i.MX 8ULP, Konsum għal i.MX 8ULP, i.MX 8ULP

Referenzi

Manwal għall-Utent

AN13951 Ottimizzazzjoni tal-Konsum tal-Enerġija għal i.MX 8ULP