AN13951
Optimalizace spotřeby energie pro i.MX 8ULP
Rev. 0 – 30. května 2023
Poznámka k aplikaci
AN13951 Optimalizace spotřeby energie pro i.MX 8ULP
Informace o dokumentu
| Informace | Obsah |
| Klíčová slova | AN13951, i.MX 8ULP, Architektura napájení, Spotřeba energie, Optimalizace softwaru |
| Abstraktní | Tato aplikační poznámka popisuje, jak optimalizovat spotřebu energie na úrovni systému v několika případech typické scénáře s různými kombinacemi domén. |
Zavedení
Rodina procesorů i.MX 8ULP obsahuje pokročilou implementaci dvou jader Arm Cortex-A35 spolu s Arm Cortex-M33 NXP. Tato kombinovaná architektura umožňuje zařízení provozovat bohaté operační systémy, jako je Linux, na jádře Cortex-A35 a RTOS, jako je FreeRTOS, na jádře Cortex-M33. Obsahuje také Fusion DSP pro zvuk s nízkou spotřebou a HiFi4 DSP pro pokročilé audio a aplikace strojového učení. Zaměřuje se na případy použití a produkty s nízkou spotřebou a extrémně nízkou spotřebou.
i.MX 8ULP má komplexní a pokročilý design pro pokrytí různých případů použití, které rozdělují SoC do tří domén s nezávislým a vyhrazeným řízením napájení a hodin. To poskytuje uživatelům flexibilitu při implementaci různých případů použití kombinací různých domén. Tato aplikační poznámka má za cíl popsat, jak optimalizovat spotřebu energie na úrovni systému v několika typických scénářích s různými kombinacemi domén.
Poznámka: Tato aplikační poznámka používá Linux a kód SDK BSP jako reference a examples.
Nadview
SoC i.MX 8ULP má tři samostatné domény: aplikační procesor (AP), nízkoenergetické audio video (LPAV) a domény v reálném čase (RT). Řízení napájení a hodin těchto domén je odděleno a sběrnicová struktura každé domény je těsně integrována pro efektivní komunikaci.
Aplikační doména (APD) se používá pro vysoce výkonné výpočty využívající duální jádra A35 a vysokorychlostní I/O, jako je USB/Ethernet/eMMC. Doména LPAV (LPAVD) je určena pro multimediální aplikace včetně zvuku, videa, grafiky a displejů, které vyžadují vysoký výkon a velkou paměť DDR. Doména reálného času (RTD) zahrnuje jádro M33 s nízkou latencí, malý Fusion DSP pro zpracování zvuku/hlasu, uPower pro úplnou kontrolu stavu napájení SoC a Sentinel pro kontrolu zabezpečení.
Obrázek 1. Domény i.MX8ULP
2.1 Architektura napájení
Různé domény mají samostatné napájecí zdroje (napájecí lištu). Obrázek 2 ukazuje schéma napájení i.MX 8ULP. K dispozici je 18 x napájecích spínačů (PS) pro interní IP moduly SoC. Tyto moduly lze zapínat/vypínat softwarově přes uPower FW API pro přesné řízení výkonu.
uPower je centrální regulátor napájení v i.MX 8ULP. Firmware běžící na uPower poskytuje následující funkce:
- Ovladač přechodu režimu napájení.
- Měřič výkonu pro měření spotřeby výkonových domén zařízení.
- Teplotní senzor pro měření teploty zařízení.
- Jednotky zasílání zpráv pro komunikaci s procesory na čipu.
- I2C pro komunikaci s PMIC.
Vstup/opuštění režimů nízké spotřeby se provádí voláním uPower FW API v softwaru APD nebo RTD. Chcete-li konfigurovat nastavení jako PMIC, výstupní objem napájecí lišty voltage, omezení atd. musí být provedeno voláním uPower FW I2C nebo PMIC API.
Obrázek 2. Architektura napájení
2.2 Režimy napájení
Tabulka 1 zobrazuje dostupnou kombinaci režimů napájení CA35 a CM33. SoC nepodporuje některé kombinace. Další podrobnosti o každém režimu napájení naleznete v kapitole „Správa napájení“ v referenční příručce procesoru i.MX 8ULP (dokument i.MX8ULPRM).
Tabulka 1. Režimy napájení i.MX8ULP
| CA35 | CM33 | ||||
| Aktivní | Spát | Hluboký spánek | Vypnout | Hluboké vypnutí | |
| Aktivní | ANO Scénář č. 1 | ANO Scénář č. 3 | ANO Scénář č. 3 | ŽÁDNÝ | ŽÁDNÝ |
| Částečně aktivní* | ANO | ANO | ANO | ŽÁDNÝ | ŽÁDNÝ |
| Spát | ANO | ANO | ANO | ŽÁDNÝ | ŽÁDNÝ |
| Hluboký spánek* | ANO | ANO | ANO | ŽÁDNÝ | ŽÁDNÝ |
| Vypnout | ANO Scénář č. 2/4 |
ANO Scénář č. 2 |
ANO Scénář č. 2 |
ANO Scénář č. 2 |
ANO |
| Hluboké vypnutí | ANO | ANO | ANO | ANO | |
*Linux nepodporuje režim hlubokého spánku nebo částečného aktivního režimu pro A35.
Tabulka 2 mapuje energetickou infrastrukturu jádra Linuxu na režimy napájení 8ULP.
Tabulka 2. Režimy napájení podporované systémem Linux BSP
| Síla Linuxu | 8 režimů napájení ULP |
| Běh | Aktivní |
| CPU nečinný | Spát |
| Pohotovostní | N/A |
| Pozastavit | Vypnout |
| Vypněte napájení | Hluboké vypnutí |
Podle různých případů použití a scénářů si uživatel může ve velkých případech vybrat buď jednu, dvě nebo všechny tři domény. Tyto případy použití/scénáře lze rozdělit do následujících čtyř kategorií:
- Všechny domény aktivní – například chytré hodinky aktivní.
- Pouze využívá doménu RTD – jako je senzorový rozbočovač a detekce klíčových slov pro buzení hlasem při velmi nízkém výkonu.
- APD aktivní s LPAV – jako je mapová navigace a stránkování E-Reader.
- RTD aktivní s LPAV – jako je displej s nízkou spotřebou energie a zpracování zvuku Hi-Fi.
Tyto čtyři scénáře byly označeny Tabulka 1. Následující kapitoly popisují, jak optimalizovat spotřebu energie pro scénář 2, 3 a 4. Optimalizace aktivní spotřeby všech domén mohou využít tipy z jiných scénářů.
2.3 Jízdní režimy
SoC může podporovat různé jízdní režimy: over drive (OD), nominální pohon (ND) a under drive (UD), což znamená, že SoC může běžet pod různými objemy jádratages s odpovídající sběrnicí a frekvencí IP. Uživatelé si mohou vybrat správný jízdní režim pro své případy použití a požadavky na výkon.
Výchozí BSP nastartuje SoC tak, že APD/LPAV přepne do režimu OD a RTD do režimu ND. Uživatelé mohou nakonfigurovat U-Boot a načíst konkrétní strom zařízení jádra files pro režim ND. Doména RTD podporuje pouze UD.
Tabulka 3 uvádí některé klíčové IP hodiny v různých režimech.
Tabulka 3. Klíčové hodiny IP v různých režimech
| Název hodin | Over Drive (1.1 V) frekvence (MHz) | Nominální frekvence pohonu (1.0 V) (MHz) |
| CM33_BUSCLK | 108 | 65 |
| DSP_CORECLK | 200 | 150 |
| FlexSPI0/1 | 400 | 150 |
| NIC_AP_CLK | 460 | 241 |
| NIC_PER_CLK | 244 | 148 |
| uSDHC0 | 397 | 200 |
| uSDHC1 (PTE/F) | 200 | 100 |
| uSDHC2 (PTF) | 200 | 100 |
| HIFI4_CLK | 594 | 263 |
| NIC_LPAV_AXI_CLK | 316.8 | 200 |
| NIC_LPAV_AHB_CLK | 158.4 | 100 |
| DDR_CLK | 266 | 200 |
| DDR_PHY | 528 | 400 |
| GPU3D/2D | 316.8 | 200 |
| DCNano | 105 | 75 |
Další takty naleznete v tabulce hodinových frekvencí v i.MX 8ULP Applications Processor—Industrial Products (dokument IMX8ULPIEC).
Pouze doména RTD
Zvážit SDK Power_mode_switch demo jako exampje dodáván se softwarem i.MX 8ULP SDK uvolnění.
V tomto scénáři jsou domény AP a LPAV v režimu vypnutí nebo hlubokého vypnutí a jádro M33 nebo reset je může probudit. RTD doména může být buď v aktivním, spánkovém, hlubokém spánku nebo ve vypnutém režimu podle spotřeby energie a požadavků na dobu probuzení.
Obrázek 3 a Obrázek 4 zobrazit spotřebu energie a dobu probuzení pro každý režim nízké spotřeby.
Obrázek 3. Spotřeba energie v různých režimech napájení
Obrázek 4. Doba probuzení systému v různých režimech napájení
3.1 Vyberte správný režim nízké spotřeby
Uživatel musí vybrat jeden nebo více správných úsporných režimů úspory energie podle požadavku. Je třeba vzít v úvahu následující úvahy:
- Zvažte spotřebu energie SoC, PD < 300 µW, hluboký spánek < 1 mW, spánek < 50 mW
- Zvažte dobu probuzení z režimů nízké spotřeby, PD > 400 µs, hluboký spánek > 60 µs, spánek > 10 µs
- Zvažte adresy IP používané v režimech s nejnižší spotřebou pomocí odkazu Tabulka 4.
Napřampten:
1. Pokud LPI2C[3] musí být funkční nebo asynchronní, ale ne CG/PG, použijte režim spánku.
2. Je-li požadováno, aby FlexSPI fungovalo, nejnižším režimem spotřeby je režim spánku bez časování systému/sběrnice.
Tabulka 4. Podrobnosti o režimu napájení (doména v reálném čase)
| Moduly | Režimy napájení | Aktivní | Spát | Hluboký spánek | Vypnout | Hluboká síla dolů |
| Power state power domain | Napájení jádra = zapnuto, předpětí = AFBB a DVS, hodiny systému/sběrnice = zapnuto, napájení I/O = zapnuto | Napájení jádra = ON, Bias = AFBB nebo ARBB, svtage = pevné, hodiny systému/sběrnice = zapnuto (volitelné), napájení I/O = zapnuto | Napájení jádra = ON, Bias = RBB Voltage/ Bias = prog, System/Bus clock = OFF, I/ 0 napájení = ON | Napájení jádra = ON (pouze Mem), Bias = RBB, Voltage/ Bias = prog, System/Bus clock = OFF, I/ 0 napájení = ON (volitelné) | Napájení jádra = OFF, Bias = RBB, Voltage/ Bias = prog, System/Bus clock = OFF, I/ 0 napájení = ON (volitelné) | |
| CCGO | RTD | Funkční | Funkční | Funkční (omezené) | PG | PG |
| PLLO | PLL LDO | Funkční | Funkční | CG | PG | PG |
| PLL1 (zvuk) | PLL LDO | Funkční | Funkční | CG | PG | PG |
| LPO (1 MHz) | RTD | Funkční | Funkční | Funkční | PG | PG |
| SYSOSC | RTD | Funkční | Funkční | Funkční | PG | PG |
Další podrobnosti naleznete v kapitole „Podrobnosti o režimu napájení (doména reálného času)“ v referenční příručce procesoru i.MX 8ULP (dokument i.MX8ULPRM).
Jako příklad zvažte případ použití probuzení hlasem s nízkou spotřebouample. Nejnižší režim spotřeby, který si uživatel může vybrat, je hluboký spánek. IP mikrofonní telefon (MICFIL) může pracovat v hlubokém spánku se zapnutými hodinami FRO, což není možné v režimu vypnutí.
3.2 Používejte správné hodiny
Doména RTD má několik zdrojů hodin, jak ukazuje obrázek 5: SYSOSC, FRO, LPO, PLL0 (systém PLL (SPLL)) a PLL1 (audio PLL (APLL)). Mezitím může doména RTD také používat hodiny RTC32K/1K domény VBAT.
Obrázek 5. Hodinové schéma RTD CGC0
- Zdroj hodin SYSOSC je z externího integrovaného krystalu, normálních 24 MHz. Zdroj PLL0/1 a jádro/sběrnice CM33 mohou používat zdroj hodin SYSOSC.
- FRO je volně běžící oscilátor s tunerem, který může vydávat takt 192 MHz a 24 MHz. FRO24 lze použít pro zdroj PLL0/1 a FRO192 lze použít pro takty jádra/sběrnice CM33.
- LPO je pevně nastaveno na 1 MHz a používají jej IP moduly, které musí pracovat v režimech nízké spotřeby, jako je EWM a LPTMR.
- PLL0 běží na 480 MHz a PLL1 je 528 MHz. PLL0 je systém PLL, který používá jádro/sběrnice CM33 a FlexSPI. PLL1 používají audio systémy jako SAI/MICFIL/MQS. Oba mohou poskytovat vyšší taktovací frekvenci pro jádro/sběrnici CM33.
Protože takt jádra/sběrnice CM33 lze získat z FRO nebo SYSOSC, je lepší se vyhnout použití PLL0/1, pokud není vyžadována vyšší frekvence. Vypnutí PLL může výrazně ušetřit energii.
Pokud jsou pro CM33 použity PLL v aktivním režimu, musí být ručně vypnuty před vstupem do režimů nízké spotřeby (spánek/hluboký spánek/vypnutí), aby se šetřila energie. To vyžaduje několik kroků:
- Povolte FRO nebo SYSOSC s nastavením bitů *DSEN v registrech SCR podle využití Fusion DSP v režimech nízké spotřeby
- Počkejte na platnost hodin kontrolou bitu VLD nastaveného v registru SCR.
- Deaktivujte IP moduly, které používají PLL, nebo přepněte hodiny na FRO nebo SYSOSC.
- Přepněte hodiny CM33 na FRO nebo SYSOSC s nastavením DIV jádra/sběrnice/pomalých hodin v CGC0.CM33CLK.
- Počkejte několik mikrosekund. Chcete-li počkat na ustálení hodin, zkontrolujte bit CM33LOCKED.
- Deaktivujte PLL0/1 vymazáním bitu SCR PLLEN.
3.3 Vypnutí a hodinová brána nepoužívané režimy IP a oddíl SRAM
Pro doménu RTD lze zapnout/vypnout několik vypínačů (viz část 7):
- PS0: Jádro CM33, periferie a enkláva EdgeLock
- PS1: Fusion DSP jádro
- PS14: Fusion AON
- PS15: eFuse
V SDK může uživatel zavolat UPOWER_PowerOffSwitches(upower_ps_mask_t mask) a UPOWER_PowerOn Switches(upower_ps_mask_t mask) k vypnutí a zapnutí modulů podle potřeby. Tabulka 7 zobrazuje hodnotu parametrů masky.
U periferií CM33 (IP modul), které se nepoužívají, ponechte stav zakázán (resetovaná hodnota), nebo jej deaktivujte vymazáním jeho povoleného bitu, jako je bit hlavního povolení LPI2C MCR. Ujistěte se, že řídicí bit PCC clock gate je vymazán, napřample, PCC1.PCC_LPI2C0[CGC] bit. V doméně RTD mohou být všechny IP hodiny taktovány nebo odpojeny hodinovými moduly PCC.
Paměťový oddíl je také důležitý pro úsporu energie, pokud se tyto paměti nepoužívají. V SDK může uživatel zavolat UPOWER_PowerOffMemPart(uint32_t mask0, uint32_t mask1) a UPOWER_PowerOnMemPart(uint32_t mask0, uint32_t mask1) k vypnutí a zapnutí paměťových oddílů podle potřeby. Tabulka 8 zobrazí hodnotu parametrů mask0/1.
3.4 Vstup do režimu nízké spotřeby
Před vstupem do režimů nízké spotřeby (spánek/hluboký spánek/vypnutí napájení) je třeba provést několik kroků, abyste zajistili nízkou spotřebu energie v těchto režimech:
- Obecná nastavení PAD v modulu SIM
Uvnitř SoC jsou dva typy I/O PAD: FSGPIO (PTA/B/E/F) a HSGPIO (PTC/D). Pro úsporu energie v režimu nízké spotřeby by měl uživatel:
– Vypněte kompenzační funkci pro HSGPIO vymazáním bitu COMPE v registrech PTC/D_COMPCELL.
– Omezte provozní rozsah I/O pro FSGPIO, které pracuje v rozsahu 1.8 V, nastavením bitu PTx_OPERATION_RANGE v
DGO_GP10/11 RTD_SEC_SIM a DGO_GP4/5 APD_SIM. Na EVK pracuje PTB pro 1.8 V. Uživatel by měl omezit provozní rozsah PTB na 1.8 V nastavením RTD_SEC_SIM[DGO_GP11] = 0x1. - Deaktivujte I/O piny nastavením PAD muxu na analogovou funkci hi-Z Kromě pinů, které jsou používány probuzením GPIO nebo funkcí modulu v režimech nízké spotřeby, by všechny ostatní piny PTA/B/C měly být nastaveny na analogová funkce High-Z pro úsporu energie. Toho lze dosáhnout vymazáním bitů muxu v registrech IOMUX0.PCR0_PTA/B/Cx. V SDK může uživatel přímo přiřadit 0 níže uvedeným položkám pole:
PTA: IOMUXC0->PCR0_IOMUXCARRAY0[x] PTB: IOMUXC0->PCR0_IOMUXCARRAY1[x] PTC: IOMUXC0->PCR0_IOMUXCARRAY2[x] Napřample, IOMUXC0->PCR0_IOMUXCARRY0[1] = 0 může deaktivovat PTA1.
Poznámka: Vzhledem k tomu, že PMIC musí být během přechodu do režimu napájení konfigurován prostřednictvím I2C (PTB10/11), nemůžete tyto piny deaktivovat.
Aby I/O pin fungoval jako zdroj probuzení, měla by být provedena níže uvedená nastavení pro různé režimy napájení:
- Režim vypnutí:
1. Povolte pin bit v registrech WUU0 PE1/PE2.
2. Nakonfigurujte pin mux ve funkci IOMUXC0->PCR0_IOMUXCARRYx na funkci WUU0_Pxx. Podrobnosti naleznete v tabulce I/Osignál připojené v referenční příručce procesoru i.MX 8ULP (dokument i.MX8ULPRM).
– Režim spánku/hlubokého spánku: Nastavte správně registry řadiče přerušení skupiny GPIO (GPIOx->ICR). - Zobrazení PLL – Přepněte hodiny jádra/sběrnice na FRO nebo LPO.
- Nastavení PMIC pro nastavení objemu napájenítage pro režimy nízké spotřeby
i.MX 8ULP podporuje úpravu VDD_DIG0/1/2 napájecí lišta objtage nebo přímo vypněte některé kolejnice (podporuje pouze vypnutí LSW1 VDD_PTC v aktuálních EVK a SDK v režimech vypnutí) během přechodu mezi režimy napájení. Snížení objtage v režimech nízké spotřeby může účinně snížit spotřebu energie.
Vypnutím některých kolejnic může dojít k přímému přerušení napájení, aby se šetřila energie. Tabulka 5 ukazuje typický objemtages z VDD_DIG0/1 v různých režimech výkonu (VDD_DIG2 je svázáno s DIG1 na desce EVK. Lze upravit spolu s VDD_DIG1).
Tabulka 5. Napájecí zdroj objtage v různých režimech napájení
Napájecí kolejnice Aktivní Spát Hluboký spánek Vypnout VDD_DIGO 1.05 V 1.05 V 0.73 V 0.65 V VDD_DIG1 1.05 V 1.05 V 0.73 V 0.73 V Ke snížení objtagU napájecích kolejnic by měl uživatel sdělit uPower, jak nakonfigurovat PMIC během přechodu napájení přidáním položek struktury ps_rtd_pmic_reg_data_cfgs_t do pole pwr_sys_cfg->ps_rtd_ pmic_reg_data_cfg[]. Vezměte PCA9460 PMIC na EVK jako exampníže:
1. Vstupte do režimu vypnutí:
A. Snižte BUCK2 (VDD_DIG0) na 0.65 V.
b. Vypněte LSW1 pro napájení PTC I/O.
2. Ukončete režim vypnutí:
A. Zvyšte BUCK2 (VDD_DIG0) zpět na 1.0 V.
b. Zapněte LSW1 pro napájení PTC I/O.
Člen power_mode ve struktuře definuje cílové režimy napájení pro toto nastavení PMIC, napřample, PD_RTD_PWR_MODE, což znamená, že toto nastavení se použije, když je režim napájení převeden na vypnutí. i2c_addr je adresa registru uvnitř PMIC a i2c_data je hodnota registru, která musí být konfigurována.
Další informace o adrese registru a bitech naleznete v datovém listu PCA9460, Power Management IC pro i.MX 8ULP (dokument PCA9460DS). - Nastavte uPower pro vypínač, přepínač paměťových oblastí a konfiguraci PAD:
Pro tyto dvě struktury pro přechod do režimu napájení se podívejte na lpm.c v ukázce power_mode_switch.
Uživatel může tato nastavení ponechat nedotčená, pokud nejsou vyžadována další nastavení, jako je zapnutí/vypnutí, některé moduly IP a paměťové pole. Uživatelé mohou zapínat/vypínat vypínače nastavením swt_board[0]: SWT_BOARD(zapnuto/vypnuto bity, masky). Definici bitů lze nalézt v Tabulka 7. Zapnutí/vypnutí paměťového pole lze provést nastavením swt_mem[0]: SWT_MEM (bity pole SRAM Ctrl, periferní bity SRAM, masky). Definici bitů lze nalézt v Tabulka 8.
Další podrobnosti o nastavení přechodu režimu napájení uPower naleznete v Uživatelské příručce firmwaru uPower (dokument UPOWERFWUG). - Zavolejte uPower pro přechod napájení. Vstup do režimu vypnutí berte jako příkladampPodívejte se na funkci LPM_SystemPowerDown(void) v ukázce SDK power_mode_switch.
Po probuzení systému z režimů nízké spotřeby musí uživatel před vstupem obnovit všechna nastavení registrů. NapřampV nastavení IOMUXC může uživatel použít proměnnou statického pole k uložení hodnot všech PCR0 a jejich obnovení.
Doména APD aktivní s LPAV
Berte vydání NXP Linuxu jako exampoperační systém pro doménu APD.
4.1 Uveďte RTD do režimu spánku
Udržování domény RTD v režimu spánku může ušetřit přibližně 20 mW ~ 40 mW ve srovnání s aktivním režimem. Také se ujistěte, že nepoužívané piny GPIO jsou vypnuté.
4.2 Zakažte nepoužívanou IP a piny v Linuxu DTS (strom zařízení)
Deaktivací uzlu zařízení zabráníte zapnutí tohoto zařízení nebo zrušení jeho hodin. Napřample, pro deaktivaci GPU3D ve zdroji stromu zařízení (DTS):
Chcete-li zabránit zapnutí vypínače PS7, deaktivujte GPU3D. Pokud jsou všechny DCNano, MIPI DSI/CSI a GPU2D zakázány, PLL4 se nepovolí.
Chcete-li se vyhnout povolení I/O PAD pro tyto piny, deaktivujte nepoužívané piny v uzlech pinctrl.
4.3 Použití DVFS
i.MX 8ULP Linux podporuje voltage a funkce frekvenčního škálování, formálně známé jako DVFS na jiných platformách i.MX. VoltagFunkce e/frekvenčního škálování nejsou v softwaru dynamicky implementovány. Uživatel musí přepnout pomocí sysfs jádra Linuxu. Chcete-li použít VFS, načtěte imx8ulp-evk-nd.dtb jako výchozí strom zařízení pro spuštění systému. Poté zadejte režim nízké sběrnice:
Kernel provádí následující změny:
- Snižte frekvenci jádra DDR z 528 MHz na 96 MHz.
- Snižte takt APD NIC na 192 MHz použitím FRO jako zdroje hodin namísto PLL.
- Snižte takt LPAV AXI na 192 MHz použitím FRO jako zdroje hodin namísto PLL.
- Snižte takt procesoru A35 na 500 MHz.
- Nízko dolů na napájecí kolejnici BUCK3 (VDD_DIG1/2) svtage na 1.0 V od 1.1 V.
Ukončete a přejděte zpět do režimu vysoké sběrnice:
4.4 Použijte jmenovitý režim pohonu (VDD_DIG1/2 1.0 V)
i.MX 8ULP SoC běží v režimu overdrive ve výchozím nastavení U-Boot a konfigurace jádra. Pokud není klíčovým požadavkem vysoký výkon, může uživatel při spouštění spustit SoC v režimu nominální jednotky, aby šetřil energii. Je to statická konfigurace; uživatel nemůže dynamicky měnit objemtage nebo frekvence po spuštění.
U-Boot: Sestavte U-Boot s konfigurací imx8ulp_evk_nd_defconfig. Provádí následující změny:
- Při spouštění snižte napětí napájecí lišty VDD_DIG1/2 (BUCK3) na 1.0 V.
- Nakonfigurujte takt DDR na 266 MHz namísto 528 MHz.
- Snižte takt LPAV/APD NIC na 192 MHz.
- Snižte takt jádra A35 na 750 MHz.
Jádro: načtěte imx8ulp-evk-nd.dtb při bootování. Snižuje takt GPU2D/3D na 200 MHz, jádro HiFi4 DSP
takt na 260 MHz, uSDHC0 na 194 MHz a uSDHC1/2 na 97 MHz.
RTD doména aktivní s LPAV
Jako příklad vezměte případ použití „vždy zapnutý displej“.ample, k dispozici s touto poznámkou k aplikaci. V tomto případě RTD přistupuje k řadiči displeje DCNano, aby zobrazil obsah v PSRAM. Podrobnosti naleznete v kódu připojeném k této poznámce k aplikaci.
5.1 Povolte doménu LPAV
Po pozastavení systému Linux přejde doména AP a LPAV do režimu vypnutí. RTD musí nejprve převzít vlastnictví domény LPAV od APD:
- SIM_RTD_SEC.SYSCTRL0[LPAV_MASTER_CTRL] = 0 // nastaví RTD jako hlavní doménu domény LPAV
- SIM_RTC_SEC.LPAV_MASTER_ALLOC_CTRL = 0 // přiděluje hlavní IP adresu LPAV RTD
- SIM_RTC_SEC.LPAV_SLAVE_ALLOC_CTRL = 0 // přiděluje podřízenou IP LPAV RTD
Poté obnovte napájení jádra VDD_DIG2 (BUCK3) domény LPAV na 1.05 V nebo 1.1 V, abyste zajistili správné fungování všech IP adres v LPAV pomocí uPower upwr_vtm_pmic_config() API.
Nakonec vytáhněte doménu LPAV z režimu vypnutí do aktivního režimu:
V případě použití vždy zapnutého displeje musí uživatel zapnout následující, aby celý kanál zobrazení fungoval:
- MIPI-DSI vypínač napájení
- Paměťové oddíly pro řadič zobrazení DCNano
- MIPI-DSI
- Vyrovnávací paměti FlexSPI FIFO
5.3 Konfigurace hodin
Doména LPAV má pouze jeden PLL pro zdroje hodin. Takže uživatel musí povolit jej a jeho PFD pro řízení IP.
Povolte PLL4 s jeho PFD a PFDDIV
Vyberte PLL4 PFD0DIV1 jako zdroj hodin pro DCNano a povolte jeho hodiny v PCC:
Po zapnutí hlavního vypínače a připravenosti hodin může uživatel použít ovladače SDK pro přístup a ovládání IP domén LPAV.
Tabulka 6 uvádí další dokumenty a zdroje, na které lze odkazovat pro další informace. Některé z níže uvedených dokumentů mohou být dostupné pouze na základě smlouvy o mlčenlivosti (NDA). Chcete-li požádat o přístup k těmto dokumentům, kontaktujte místního aplikačního inženýra (FAE) nebo obchodního zástupce.
Tabulka 6. Související dokumentace/zdroje
| Dokument | Odkaz/jak získat přístup |
| PCA9460, Power Management IC pro i.MX 8ULP Data Sheet (dokument PCA9460DS) | PCA9460DS |
| Uživatelská příručka firmwaru uPower (dokument UPOWERFWUG) | UPOWERFWUG |
| Referenční příručka procesoru i.MX 8ULP (dokument i.MX8 ULPRM) Kontaktujte místního aplikačního inženýra NXP (zástupce). | Kontaktujte místního aplikačního inženýra NXP (FAE) nebo obchodního zástupce. |
| i.MX 8ULP Applications Processor—Industrial Products (dokument IMX8ULPIEC) | Kontaktujte místního aplikačního inženýra NXP (FAE) nebo obchodního zástupce. |
| MCUXpresso SDK Builder | https://mcuxpresso.nxp.com/en/welcome |
Dodatek
Tabulka 7 zobrazuje název, logické číslo a bit pro každý vypínač.
Tabulka 7. Spínače napájení
| Funkce | Logický vypínač | Bit |
| CM33 | PSO | 0 |
| Fúze | PS1 | 1 |
| A35[0] Jádro | PS2 | 2 |
| A35[1] Jádro | PS3 | 3 |
| Mercury L2 Cache [1] | PS4 | 4 |
| Rychlá NIC / Mercury | PS5 | 5 |
| APD Periph | PS6 | 6 |
| GPU3D | PS7 | 7 |
| HiFi4 | PS8 | 8 |
| Ovladač DDR | PS9 | 9 |
| PXP, EPDC | PS13 | 10 |
| MIPI-DSI | PS14 | 11 |
| MIPI CSI | PS15 | 12 |
| NIC AV / Periph | PS16 | 13 |
| Fusion AO | PS17 | 14 |
| POJISTKA | PS18 | 15 |
| uPower | PS19 | 16 |
Tabulka 8 zobrazuje bit a název každého řadiče paměťové oblasti.
Tabulka 8. Ovládací prvky paměťového oddílu
| SRAM CTRL ARRAY_O (APD/LPAV) MaskO |
SRAM CTRL ARRAY_1 (RTD) Maska1 |
||
| Bit | Vzpomínky ovládané | Bit | Vzpomínky ovládané |
| 0 | Mezipaměť CA35 Core 0 L1 | 0 | Casper RAM |
| 1 | Mezipaměť CA35 Core 1 L1 | 1 | DMAO RAM |
| 2 | Mezipaměť L2 0 | 2 | RAM FIexCAN |
| 3 | Mezipaměť L2 1 | 3 | FIexSPIO FIFO, Vyrovnávací paměť |
| 4 | Oběť mezipaměti L2/tag | 4 | FlexSPI1 FIFO, vyrovnávací paměť |
| 5 | CAAM Secure RAM | 5 | Cache CM33 |
| 6 | DMA1 RAM | 6 | RAM PowerQuad |
| 7 | FlexSPI2 FIFO, vyrovnávací paměť | 7 | ETF RAM |
| 8 | SRAMO | 8 | Sentinel PKC, Data RAM1, Inst RAMO/1 |
| 9 | AD ROM | 9 | Sentinel ROM |
| 10 | USBO TX/RX RAM | 10 | u Napájení IRAM/DRAM |
| 11 | uSDHCO FIFO RAM | 11 | uPower ROM |
| 12 | uSDHC1 FIFO RAM | 12 | CM33ROM |
| 13 | uSDHC2 FIFO a USB1 TX/RX RAM | 13 | SSRAM oddíl 0 |
| 14 | GIC RAM | 14 | SSRAM oddíl 1 |
| 15 | ENET TX FIXO | 15 | SSRAM oddíl 2,3,4 |
| 16 | Rezervováno (posun mozku) | 16 | SSRAM oddíl 5 |
| 17 | DCNano Tile2Linear a RGB korekce | 17 | SSRAM oddíl 6 |
| 18 | DCNano kurzor a FIFO | 18 | SSRAM Partition 7_a (128 kB) |
| 19 | EPDC LUT | 19 | SSRAM oddíl 7_b (64 kB) |
| 20 | EPDC FIFO | 20 | SSRAM Partition 7_c (64 kB) |
| 21 | DMA2 RAM | 21 | Sentinel Data RAM0, Inst RAM2 |
| 22 | Skupina GPU2D RAM 1 | 22 | Rezervováno |
| 23 | Skupina GPU2D RAM 2 | 23 | |
| 24 | Skupina GPU3D RAM 1 | 24 | |
| 25 | Skupina GPU3D RAM 2 | 25 | |
| 26 | Mezipaměti HIFI4, IRAM, DRAM | 26 | |
| 27 | ISI vyrovnávací paměti | 27 | |
| 28 | MIPI-CSI FIFO | 28 | |
| 29 | MIPI-DSI FIFO | 29 | |
| 30 | PXP mezipaměti, vyrovnávací paměti | 30 | |
| 31 | SRAM1 | 31 | |
Poznámka ke zdrojovému kódu v dokumentu
ExampKód zobrazený v tomto dokumentu má následující autorská práva a licenci BSD-3-Clause:
Copyright YYYY NXP Redistribuce a použití ve zdrojové a binární formě, s úpravami nebo bez nich, jsou povoleny za předpokladu, že jsou splněny následující podmínky:
- Redistribuce zdrojového kódu musí obsahovat výše uvedené upozornění na autorská práva, tento seznam podmínek a následující prohlášení o vyloučení odpovědnosti.
- Redistribuce v binární formě musí reprodukovat výše uvedenou poznámku o autorských právech, tento seznam podmínek a následující prohlášení o vyloučení odpovědnosti v dokumentaci a/nebo jiných materiálech musí být poskytnuty s distribucí.
- Jméno držitele autorských práv ani jména jeho přispěvatelů nelze použít k podpoře nebo propagaci produktů odvozených od tohoto softwaru bez zvláštního předchozího písemného souhlasu.
TENTO SOFTWARE POSKYTUJÍ DRŽITELÉ AUTORSKÝCH PRÁV A PŘISPĚVATELÉ „TAK, JAK JE“, A JAKÉKOLI VÝSLOVNÉ NEBO PŘEDPOKLÁDANÉ ZÁRUKY, VČETNĚ, ALE NE OMEZENÉ, PŘEDPOKLÁDANÝCH ZÁRUK OBCHODOVATELNOSTI A VHODNOSTI PRO KONKRÉTNÍ NÁKUP. V ŽÁDNÉM PŘÍPADĚ NEBUDE DRŽITEL AUTORSKÝCH PRÁV NEBO PŘISPĚVATELÉ ODPOVĚDNÍ ZA JAKÉKOLI PŘÍMÉ, NEPŘÍMÉ, NÁHODNÉ, ZVLÁŠTNÍ, EXEMPLÁRNÍ NEBO NÁSLEDNÉ ŠKODY (VČETNĚ, ALE NEOMEZENO NA, ZAJIŠTĚNÍ NÁHRADNÍCH SLUŽEB, ZBOŽÍ FILO; NEBO PŘERUŠENÍ OBCHODNÍ ČINNOSTI), AŤ JAK ZPŮSOBUJEME A NA ZÁKLADĚ JAKÉKOLI TEORIE ODPOVĚDNOSTI, AŤ VE SMLOUVĚ, PŘÍMÉ ODPOVĚDNOSTI NEBO PŘEČINKU (VČETNĚ NEDBALOSTI ČI JINAK) VZNIKLÉM JAKÝKOLIV ZPŮSOBEM Z POUŽÍVÁNÍ TOHOTO SOFTWARU.
Historie revizí
Tabulka 9 shrnuje změny provedené v tomto dokumentu od prvního vydání.
Tabulka 9. Historie revizí
| Číslo revize | Datum | Podstatné změny |
| 0 | 30. května 2023 | Počáteční vydání |
Právní informace
10.1 Definice
Návrh — Stav konceptu na dokumentu naznačuje, že obsah je stále pod interní revizíview a podléhá formálnímu schválení, které může vést k úpravám nebo doplnění. NXP Semiconductors neposkytuje žádná prohlášení ani záruky ohledně přesnosti nebo úplnosti informací obsažených v pracovní verzi dokumentu a nenese žádnou odpovědnost za důsledky použití takových informací.
10.2 Zřeknutí se odpovědnosti
Omezená záruka a odpovědnost — Informace v tomto dokumentu jsou považovány za přesné a spolehlivé. Společnost NXP Semiconductors však neposkytuje žádná prohlášení ani záruky, vyjádřené nebo předpokládané, pokud jde o přesnost nebo úplnost takových informací, a nenese žádnou odpovědnost za důsledky použití takových informací. NXP Semiconductors nenese žádnou odpovědnost za obsah tohoto dokumentu, pokud je poskytnut informačním zdrojem mimo NXP Semiconductors.
Společnost NXP Semiconductors v žádném případě nenese odpovědnost za jakékoli nepřímé, náhodné, trestné, zvláštní nebo následné škody (včetně – bez omezení ušlého zisku, ušlých úspor, přerušení provozu, nákladů souvisejících s odstraněním nebo výměnou jakýchkoli produktů nebo nákladů na přepracování), ať už tyto škody nejsou založeny na protiprávním jednání (včetně nedbalosti), záruce, porušení smlouvy nebo jiné právní teorii.
Bez ohledu na jakékoli škody, které by mohly zákazníkovi z jakéhokoli důvodu vzniknout, bude souhrnná a kumulativní odpovědnost NXP Semiconductors vůči zákazníkovi za produkty popsané v tomto dokumentu omezena v souladu s podmínkami komerčního prodeje NXP Semiconductors.
Právo provádět změny — Společnost NXP Semiconductors si vyhrazuje právo kdykoli a bez upozornění provádět změny informací zveřejněných v tomto dokumentu, včetně, bez omezení, specifikací a popisů produktů. Tento dokument nahrazuje a nahrazuje všechny informace poskytnuté před jeho zveřejněním.
Vhodnost použití — Produkty NXP Semiconductors nejsou navrženy, autorizovány nebo zaručeny tak, aby byly vhodné pro použití v systémech nebo zařízeních pro podporu života, život kritických nebo kritických systémech nebo zařízeních, ani v aplikacích, kde lze důvodně očekávat, že selhání nebo nesprávná funkce produktu NXP Semiconductors povede k zranění osob, smrt nebo vážné poškození majetku nebo životního prostředí. Společnost NXP Semiconductors a její dodavatelé nepřijímají žádnou odpovědnost za zahrnutí a/nebo použití produktů NXP Semiconductors v takovém zařízení nebo aplikacích, a proto je takové zahrnutí a/nebo použití na vlastní riziko zákazníka.
Aplikace — Zde popsané aplikace pro kterýkoli z těchto produktů slouží pouze pro ilustrativní účely. NXP Semiconductors neposkytuje žádné prohlášení ani záruku, že takové aplikace budou vhodné pro specifikované použití bez dalšího testování nebo úprav.
Zákazníci jsou zodpovědní za návrh a provoz svých aplikací a produktů využívajících produkty NXP Semiconductors a NXP Semiconductors nepřijímá žádnou odpovědnost za jakoukoli pomoc s aplikacemi nebo návrhem zákaznických produktů. Je výhradní odpovědností zákazníka určit, zda je produkt NXP Semiconductors vhodný a vhodný pro zákazníkovy aplikace a plánované produkty, jakož i pro plánovanou aplikaci a použití zákazníkem (zákazníků) jako třetí strana. Zákazníci by měli poskytnout vhodné konstrukční a provozní záruky, aby minimalizovali rizika spojená s jejich aplikacemi a produkty.
Společnost NXP Semiconductors nepřijímá žádnou odpovědnost související s jakýmkoli selháním, poškozením, náklady nebo problémem, který je založen na jakékoli slabosti nebo selhání v aplikacích nebo produktech zákazníka nebo v aplikaci nebo použití zákazníkem (zákazníky třetí strany) zákazníka. Zákazník je odpovědný za provedení všech nezbytných testů pro aplikace a produkty zákazníka používající produkty NXP Semiconductors, aby se vyhnul selhání aplikací a produktů nebo aplikace nebo použití zákazníkem (zákazníky třetí strany) zákazníka. NXP nenese v tomto ohledu žádnou odpovědnost.
Podmínky komerčního prodeje — Produkty NXP Semiconductors se prodávají v souladu se všeobecnými podmínkami komerčního prodeje, jak jsou zveřejněny na http://www.nxp.com/profile/podmínkách, není-li v platné písemné individuální smlouvě dohodnuto jinak. V případě uzavření individuální smlouvy platí pouze podmínky příslušné smlouvy. Společnost NXP Semiconductors tímto výslovně nesouhlasí s uplatňováním všeobecných obchodních podmínek zákazníka s ohledem na nákup produktů NXP Semiconductors zákazníkem.
Kontrola exportu — Tento dokument, stejně jako položky zde popsané, mohou podléhat předpisům o kontrole vývozu. Vývoz může vyžadovat předchozí povolení od příslušných orgánů.
Vhodnost pro použití ve výrobcích nekvalifikovaných pro automobilový průmysl — Pokud tento technický list výslovně neuvádí, že tento konkrétní produkt NXP Semiconductors je způsobilý pro automobilový průmysl, produkt není vhodný pro použití v automobilech. Není kvalifikován ani testován v souladu s automobilovým testováním nebo aplikačními požadavky. Společnost NXP Semiconductors nenese žádnou odpovědnost za zahrnutí a/nebo použití jiných než automobilových kvalifikovaných produktů v automobilovém vybavení nebo aplikacích.
V případě, že zákazník použije produkt pro návrh a použití v automobilových aplikacích podle automobilových specifikací a norem, zákazník (a) použije produkt bez záruky NXP Semiconductors na produkt pro takové automobilové aplikace, použití a specifikace a ( b) kdykoli zákazník použije produkt pro automobilové aplikace nad rámec specifikací NXP Semiconductors, takové použití bude výhradně na vlastní riziko zákazníka a (c) zákazník plně odškodní společnost NXP Semiconductors za jakoukoli odpovědnost, škody nebo neúspěšné nároky na produkt vyplývající z návrhu a použití zákazníka. produkt pro automobilové aplikace nad rámec standardní záruky NXP Semiconductors a specifikace produktu NXP Semiconductors.
Překlady — Neanglická (přeložená) verze dokumentu, včetně právních informací v tomto dokumentu, je pouze orientační. V případě jakéhokoli rozporu mezi přeloženou a anglickou verzí má přednost anglická verze.
Zabezpečení — Zákazník bere na vědomí, že všechny produkty NXP mohou být předmětem neidentifikovaných zranitelností nebo mohou podporovat zavedené bezpečnostní standardy nebo specifikace se známými omezeními. Zákazník je odpovědný za návrh a provoz svých aplikací a produktů během jejich životního cyklu, aby se snížil účinek těchto zranitelností na aplikace a produkty zákazníka. Odpovědnost zákazníka se vztahuje také na další otevřené a/nebo proprietární technologie podporované produkty NXP pro použití v zákaznických aplikacích. NXP nenese žádnou odpovědnost za jakoukoli zranitelnost. Zákazník by měl pravidelně kontrolovat aktualizace zabezpečení z NXP a patřičně je sledovat.
Zákazník si vybere produkty s bezpečnostními prvky, které nejlépe vyhovují pravidlům, předpisům a standardům zamýšlené aplikace a bude činit konečná rozhodnutí o designu týkající se svých produktů a je výhradně odpovědný za shodu se všemi právními, regulačními a bezpečnostními požadavky týkajícími se jeho produktů, bez ohledu na jakékoli informace nebo podporu, kterou může NXP poskytnout.
NXP má tým pro reakci na bezpečnostní incidenty produktu (PSIRT) (dostupný na adrese PSIRT@nxp.com), která spravuje vyšetřování, hlášení a uvolňování řešení bezpečnostních zranitelností produktů NXP.
NXP BV – NXP BV není provozní společností a nedistribuuje ani neprodává produkty.
ochranné známky
Oznámení: Všechny odkazované značky, názvy produktů, názvy služeb a ochranné známky jsou majetkem příslušných vlastníků.
NXP — slovo a logo jsou ochranné známky společnosti NXP BV
AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINKPLUS, ULINKpro, μVision, Versatile — jsou ochranné známky a/nebo registrované ochranné známky společnosti Arm Limited (nebo jejích dceřiných společností nebo přidružených společností) v USA a/nebo jinde. Související technologie může být chráněna některým nebo všemi patenty, autorskými právy, vzory a obchodním tajemstvím. Všechna práva vyhrazena.
EdgeLock — je ochranná známka společnosti NXP BV
i.MX — je ochranná známka společnosti NXP BV
Uvědomte si prosím, že důležitá upozornění týkající se tohoto dokumentu a zde popsaných produktů byla zahrnuta v části „Právní informace“.
© 2023 NXP BV
Další informace naleznete na adrese: http://www.nxp.com
Všechna práva vyhrazena.
Datum vydání: 30. května 2023
Identifikátor dokumentu: AN13951
NXP Semiconductors”
AN13951
Optimalizace spotřeby energie pro i.MX 8ULP
Dokumenty / zdroje
 |
NXP AN13951 Optimalizace spotřeby energie pro i.MX 8ULP [pdfUživatelská příručka AN13951, AN13951 Optimalizace spotřeby energie pro i.MX 8ULP, Optimalizace spotřeby energie pro i.MX 8ULP, Spotřeba energie pro i.MX 8ULP, Spotřeba pro i.MX 8ULP, i.MX 8ULP |
