NXP AN13951 Optimize Konsomasyon pouvwa pou Gid Itilizatè i.MX 8ULP

Enfòmasyon	Kontni
Mo kle	AN13951, i.MX 8ULP, Achitekti pouvwa, konsomasyon pouvwa, optimize lojisyèl
Résumé	Nòt aplikasyon sa a dekri kijan pou optimize konsomasyon pouvwa nivo sistèm nan plizyè senaryo tipik ak konbinezon domèn diferan.

Entwodiksyon

Fanmi processeurs i.MX 8ULP yo prezante aplikasyon avanse NXP de nwayo doub Arm Cortex-A35 ansanm ak yon Arm Cortex-M33. Achitekti konbine sa a pèmèt aparèy la kouri sistèm operasyon rich, tankou Linux, sou nwayo Cortex-A35 ak yon RTOS, tankou FreeRTOS, sou nwayo Cortex-M33. Li gen ladan tou yon Fusion DSP pou odyo ki ba-pouvwa ak yon HiFi4 DSP pou aplikasyon avanse odyo ak aprantisaj machin. Li vize ka ak pwodwi ki ba-pouvwa ak ultra-ba pouvwa.
i.MX 8ULP a gen yon konsepsyon konplèks ak avanse pou kouvri plizyè ka itilizasyon, ki divize SoC an twa domèn ak kontwòl endepandan ak dedye pouvwa ak revèy. Sa a bay fleksibilite pou itilizatè yo aplike ka itilizasyon diferan lè yo konbine diferan domèn. Nòt aplikasyon sa a gen entansyon dekri kijan pou optimize konsomasyon pouvwa nan nivo sistèm nan plizyè senaryo tipik ak konbinezon domèn diferan.
Nòt: Nòt aplikasyon sa a sèvi ak Linux ak SDK kòd BSP kòm referans ak ansyenamples.

Plis paseview

SoC i.MX 8ULP a gen twa domèn separe: processeur aplikasyon (AP), videyo odyo ki ba-pouvwa (LPAV), ak domèn an tan reyèl (RT). Kontwòl pouvwa ak revèy domèn sa yo separe, epi twal otobis chak domèn entegre byen sere pou kominikasyon efikas.
Domèn aplikasyon an (APD) yo itilize pou enfòmatik segondè-pèfòmans lè l sèvi avèk doub nwayo A35 ak I/O gwo vitès tankou USB/Ethernet/eMMC. Domèn LPAV (LPAVD) se pou aplikasyon miltimedya ki gen ladan odyo, videyo, grafik, ak ekspozisyon ki mande pèfòmans segondè ak gwo memwa DDR. Domèn an tan reyèl (RTD) gen ladan nwayo M33 ki ba-latansi, ti Fusion DSP pou pwosesis odyo/vwa, uPower pou kontwòl total estati pouvwa SoC, ak Sentinel pou kontwòl sekirite.
Figi 1. Domèn i.MX8ULP

2.1 Achitekti pouvwa
Diferan domèn yo gen ekipman pou pouvwa separe (ray pouvwa). Figi 2 montre konplo pouvwa i.MX 8ULP. Gen 18 x switch pouvwa (PS) pou modil IP entèn SoC. Modil sa yo ka vire sou / koupe pa lojisyèl, atravè uPower FW API, pou kontwòl egzak pouvwa.
uPower se yon kontwolè santral pouvwa nan i.MX 8ULP. Firmware ki kouri sou uPower bay karakteristik sa yo:

Kontwolè tranzisyon mòd pouvwa.

Pouvwa mèt pou mezi konsomasyon aparèy-pouvwa domèn.
Capteur tanperati pou mezi tanperati aparèy.

Inite mesaj pou kominikasyon ak processeurs sou chip yo.
I2C pou kominikasyon ak PMIC.

Antre/sòti nan mòd ba-pouvwa fè lè w rele uPower FW API nan swa APD oswa RTD lojisyèl. Pou konfigirasyon PMIC tankou anviwònman an, pouvwa tren pwodiksyon voltage, limitasyon, elatriye dwe fè lè w rele uPower FW I2C oswa PMIC API.
Figi 2. Achitekti pouvwa

2.2 Mòd pouvwa
Tablo 1 montre konbinezon ki disponib nan mòd pouvwa CA35 ak CM33. SoC a pa sipòte kèk nan konbinezon yo. Pou plis detay sou chak mòd pouvwa, al gade nan chapit "Jesyon pouvwa" nan Manyèl Referans Processeur i.MX 8ULP (dokiman i.MX8ULPRM).
Tablo 1. mòd pouvwa i.MX8ULP

CA35	CM33
CA35	Aktif	Dòmi	Dòmi fon	Pouvwa desann	Gwo twou san fon pouvwa desann
Aktif	WI Senaryo #1	WI Senaryo #3	WI Senaryo #3	NON	NON
Pasyèl aktif*	WI	WI	WI	NON	NON
Dòmi	WI	WI	WI	NON	NON
Dòmi pwofon*	WI	WI	WI	NON	NON
Pouvwa desann	WI Senaryo #2/4	WI Senaryo #2	WI Senaryo #2	WI Senaryo #2	WI
Gwo twou san fon pouvwa desann	WI	WI	WI		WI

*Linux pa sipòte dòmi pwofon oswa mòd aktif pasyèl pou A35.
Tablo 2 kat enfrastrikti pouvwa nwayo Linux nan mòd pouvwa 8ULP.

Tablo 2. Linux BSP sipòte mòd pouvwa

Linux pouvwa	8ULP mòd pouvwa
Kouri	Aktif
CPU san fè anyen konsa	Dòmi
Standby	N/A
Sispann	Pouvwa desann
Kouran koupe	Gwo twou san fon pouvwa desann

Dapre diferan ka itilizasyon ak senaryo, itilizatè ka swa chwazi youn oswa de oswa tout twa domèn nan ka prensipal yo. Ka itilizasyon/senaryo sa yo ka mete nan kat kategori sa yo:

Tout domèn aktif - tankou smart watch aktif.

Domèn RTD itilize sèlman - tankou sant detèktè ak deteksyon mo kle reveye vwa nan pouvwa ki ba anpil.
APD aktif ak LPAV – tankou navigasyon kat jeyografik ak paging E-Reader.

RTD aktif ak LPAV - tankou ekspozisyon ki ba-pouvwa ak pwosesis odyo Hi-Fi.

Kat senaryo sa yo te make nan Tablo 1. Chapit sa yo dekri kijan pou optimize konsomasyon pouvwa a pou senaryo 2, 3, ak 4. Optimizasyon pouvwa aktif nan tout domèn ka ogmante konsèy ki soti nan lòt senaryo.

2.3 Kondwi mòd
SoC ka sipòte diferan mòd kondwi: sou kondwi (OD), kondwi nominal (ND), ak anba kondwi (UD), ki vle di SoC ka kouri anba diferan vol nwayo.tages ak otobis korespondan ak frekans IP. Itilizatè yo ka chwazi mòd kondwi dwat pou ka itilize yo ak kondisyon pouvwa yo.
Default BSP bòt moute SoC la lè w mete APD/LPAV nan mòd OD ak RTD nan mòd ND. Itilizatè yo ka configured U-Boot ak chaje aparèy-pyebwa espesifik Kernel files pou mòd ND. Domèn RTD sèlman sipòte UD.
Tablo 3 bay lis kèk revèy IP kle anba diferan mòd.

Tablo 3. Kle IP revèy anba diferan mòd

Non revèy	Over Drive (1.1 V) Frekans (MHz)	Kondwi nominal (1.0 V) Frekans (MHz)
CM33_BUSCLK	108	65
DSP_CORECLK	200	150
FlexSPI0/1	400	150
NIC_AP_CLK	460	241
NIC_PER_CLK	244	148
uSDHC0	397	200
uSDHC1 (PTE/F)	200	100
uSDHC2 (PTF)	200	100
HIFI4_CLK	594	263
NIC_LPAV_AXI_CLK	316.8	200
NIC_LPAV_AHB_CLK	158.4	100
DDR_CLK	266	200
DDR_PHY	528	400
GPU3D/2D	316.8	200
DCNano	105	75

Pou plis revèy, al gade nan tablo frekans revèy yo nan i.MX 8ULP Applications Processor—Endistriyèl Products (dokiman IMX8ULPIEC).

Domèn RTD sèlman

Konsidere SDK Power_mode_switch Demo kòm yon ansyenample bay ak lojisyèl i.MX 8ULP SDK la lage.
Nan senaryo sa a, domèn AP ak LPAV yo nan mòd pouvwa desann oswa gwo twou san fon, ak nwayo M33 oswa reset ka reveye yo. Domèn RTD ka swa nan aktif, dòmi, dòmi gwo twou san fon, oswa pouvwa-desann mòd selon konsomasyon pouvwa a ak kondisyon tan reveye.
Figi 3 epi Figi 4 montre konsomasyon pouvwa yo ak tan reveye pou chak mòd ba-pouvwa.

Figi 3. Konsomasyon pouvwa nan diferan mòd pouvwa

Figi 4. Tan reveye sistèm nan diferan mòd pouvwa

3.1 Chwazi bon mòd ba-pouvwa a
Itilizatè a dwe chwazi youn oswa plizyè mòd dwa ba-pouvwa ekonomize pouvwa selon kondisyon an. Konsiderasyon ki anba yo dwe pran:

Konsidere konsomasyon pouvwa SoC, PD < 300 µW, gwo dòmi < 1 mW, dòmi < 50 mW

Konsidere tan reveye nan mòd ki ba pouvwa, PD > 400 µs, gwo dòmi > 60 µs, dòmi > 10 µs
Konsidere IP yo itilize nan mòd pouvwa ki pi ba yo, lè w refere Tablo 4.
Pou egzanpample:
1. Si LPI2C[3] dwe fonksyonèl oswa operasyon Async, men se pa CG/PG, sèvi ak mòd dòmi.
2. Si FlexSPI oblije fonksyonèl, mòd pouvwa ki pi ba a se dòmi san revèy sistèm/otobis fèmen.

Tablo 4. Detay mòd pouvwa (domèn an tan reyèl)

Modil	Mòd pouvwa	Aktif	Dòmi	Dòmi fon	Pouvwa desann	Gwo twou san fon pouvwa desann
	Pouvwa eta pouvwa domèn	Ekipman debaz = ON, Bias = AFBB ak DVS, Revèy sistèm/otobis = ON, rezèv I/O = ON	Nwayo rezèv = ON, Bias = AFBB oswa ARBB, Voltage = fiks, Sistèm/Otobis revèy = ON (si ou vle), I/O rezèv = ON	Nwayo rezèv = ON, Bias = RBB Voltage/ Patipri = prog, Revèy Sistèm/Otobis = OFF, I/ 0 rezèv = ON	Nwayo rezèv = ON (Mem sèlman), Bias = RBB, Voltage/ Patipri = pwog, Revèy Sistèm/Otobis = OFF, I/ 0 rezèv = ON (opsyonèl)	Nwayo rezèv = OFF, Bias = RBB, Voltage/ Patipri = pwog, Revèy Sistèm/Otobis = OFF, I/ 0 rezèv = ON (opsyonèl)
CCGO	RTD	Fonksyonèl	Fonksyonèl	Fonksyonèl (Limite)	PG	PG
PLLO	PLL LDO	Fonksyonèl	Fonksyonèl	CG	PG	PG
PLL1 (Odyo)	PLL LDO	Fonksyonèl	Fonksyonèl	CG	PG	PG
LPO (1 MHz)	RTD	Fonksyonèl	Fonksyonèl	Fonksyonèl	PG	PG
SYSOSC	RTD	Fonksyonèl	Fonksyonèl	Fonksyonèl	PG	PG

Pou plis detay, al gade nan "Detay mòd pouvwa (an tan reyèl domèn)" chapit nan Manyèl Referans Processeur i.MX 8ULP (dokiman i.MX8ULPRM).
Konsidere ka itilize reveye vwa ki ba-pouvwa kòm yon ansyenample. Mòd pouvwa ki pi ba ke yon itilizatè ka chwazi se dòmi gwo twou san fon. IP mikwofòn telefòn (MICFIL) ka travay anba dòmi byen fon ak revèy FRO sou, ki pa ka travay anba mòd Power-down.

3.2 Sèvi ak revèy apwopriye yo
Domèn RTD gen plizyè sous revèy, jan yo montre nan Figi 5: SYSOSC, FRO, LPO, PLL0 (sistèm PLL (SPLL)), ak PLL1 (odyo PLL (APLL)). Pandan se tan, domèn nan RTD kapab tou itilize domèn VBAT RTC32K/1K revèy la.

Figi 5. Dyagram revèy RTD CGC0

Sous revèy SYSOSC la soti nan yon kristal ekstèn bor, nòmal 24 MHz. Sous PLL0/1 ak nwayo/otobis CM33 ka itilize sous revèy SYSOSC.
FRO a se gratis kouri osilator ak yon sentonizè, ki ka pwodiksyon revèy 192 MHz ak 24 MHz. FRO24 ka itilize pou sous PLL0/1, ak FRO192 ka itilize pou revèy nwayo/otobis CM33.
LPO a fiks nan 1 MHz, itilize pa modil IP ki dwe travay nan mòd ki ba-pouvwa tankou EWM ak LPTMR.
PLL0 ap kouri nan 480 MHz ak PLL1 se 528 MHz. PLL0 se sistèm PLL, itilize pa CM33 nwayo/otobis ak FlexSPI. PLL1 itilize pa sistèm odyo tankou SAI/MICFIL/MQS. Yo tou de ka bay pi wo frekans revèy pou nwayo CM33/otobis.

Piske CM33 nwayo/otobis revèy ka soti nan FRO oswa SYSOSC, li pi bon pou evite itilize PLL0/1 si yo pa mande yon frekans ki pi wo. Fèmen PLL yo ka ekonomize pouvwa anpil.
Si PLL yo itilize pou CM33 nan mòd aktif, yo dwe manyèlman koupe anvan ou antre nan mòd ki ba-pouvwa (dòmi / fon dòmi / pouvwa desann) pou ekonomize pouvwa. Sa a mande plizyè etap:

Pèmèt FRO oswa SYSOSC ak * paramèt bit DSEN nan rejis SCR dapre itilizasyon Fusion DSP nan mòd ki ba.
Tann validite revèy la lè w tcheke bit VLD ki mete nan rejis SCR la.
Enfim modil IP ki itilize PLL yo, oswa chanje revèy la nan FRO oswa SYSOSC.
Chanje revèy CM33 a nan FRO oswa SYSOSC ak anviwònman DIV nwayo/otobis/ralanti nan CGC0.CM33CLK la.
Tann plizyè mikrosgond. Pou tann revèy ki estab, tcheke ti jan CM33LOCKED la.
Enfim PLL0/1 la lè w netwaye ti SCR PLLEN la.

3.3 Kouran koupe ak revèy pòtay mòd IP ki pa itilize ak patisyon SRAM
Pou domèn RTD, plizyè switch pouvwa ka limen/éteint (gade nan Seksyon 7):

PS0: CM33 nwayo, periferik, ak anklav EdgeLock
PS1: Fusion DSP nwayo
PS14: Fusion AON

PS15: eFuse

Nan SDK, itilizatè ka rele UPOWER_PowerOffSwitches (upower_ps_mask_t mask) ak UPOWER_PowerOn switch (upower_ps_mask_t mask) pou fèmen ak sou modil yo jan sa nesesè. Tablo 7 montre valè paramèt mask yo.
Pou periferik CM33 (modil IP) ki pa itilize, kite li kòm estati enfim (valè reset), oswa enfim li pa netwaye ti ki pèmèt li yo, tankou LPI2C MCR mèt pèmèt ti jan. Asire w ke PCC revèy pòtay kontwòl bit la otorize, pa egzanpample, PCC1.PCC_LPI2C0[CGC] ti jan. Nan domèn RTD, tout revèy IP yo ka revèy gated oswa ungated pa modil revèy PCC.
Patisyon memwa se tou yon konsiderasyon pou konsève pou pouvwa si memwa sa yo pa itilize. Nan SDK, itilizatè ka rele UPOWER_PowerOffMemPart (uint32_t mask0, uint32_t mask1) ak UPOWER_PowerOnMemPart (uint32_t mask0, uint32_t mask1) pou fèmen ak sou patisyon memwa yo jan sa nesesè. Tablo 8 montre valè paramèt mask0/1 yo.

3.4 Antre nan mòd ba-pouvwa

Anvan ou antre nan mòd ki ba-pouvwa (dòmi / gwo twou san fon dòmi / pouvwa desann), yo dwe fè plizyè etap pou asire konsomasyon pouvwa a ba nan mòd sa yo:

Anviwònman PAD jeneral nan modil SIM la
Gen de kalite I/O PAD andedan SoC: FSGPIO (PTA/B/E/F) ak HSGPIO (PTC/D). Pou ekonomize pouvwa anba mòd ki ba-pouvwa, itilizatè a ta dwe:
– Enfim fonksyon konpansasyon pou HSGPIO lè w netwaye bit COMPE nan rejis PTC/D_COMPCELL yo.
- Limite ranje operasyon I/O pou FSGPIO, ki travay nan 1.8 V pa mete PTx_OPERATION_RANGE ti jan nan
DGO_GP10/11 nan RTD_SEC_SIM ak DGO_GP4/5 nan APD_SIM. Sou EVK, PTB a travay pou 1.8 V. Itilizatè a ta dwe limite ranje operasyon PTB a 1.8 V lè li mete RTD_SEC_SIM[DGO_GP11] = 0x1.
Enfim broch I/O lè w mete PAD mux nan fonksyon analòg Hi-Z Eksepte pou broch yo ki itilize pa GPIO reveye oswa fonksyon modil nan mòd ki ba-pouvwa, tout lòt broch PTA/B/C yo ta dwe mete sou. analòg segondè-Z fonksyon pou konsève pou pouvwa. Netwaye bit yo mux nan IOMUX0.PCR0_PTA/B/Cx anrejistre ka reyalize sa a. Nan SDK, itilizatè a ka dirèkteman bay 0 nan atik etalaj ki anba yo:

PTA: IOMUXC0->PCR0_IOMUXCARRAY0[x]

PTB: IOMUXC0->PCR0_IOMUXCARRAY1[x]

PTC: IOMUXC0->PCR0_IOMUXCARRAY2[x]

Pou egzanpample, IOMUXC0->PCR0_IOMUXCARRY0[1] = 0 ka enfim PTA1 la.
Nòt: Depi PMIC a dwe configuré atravè I2C (PTB10/11) pandan tranzisyon mòd pouvwa a, ou pa ka enfim broch sa yo.
Pou kenbe yon PIN I/O aji kòm yon sous reveye, paramèt ki anba yo ta dwe fè pou diferan mòd pouvwa:
- Mòd pouvwa-desann:
1. Pèmèt ti peny la nan rejis WUU0 PE1/PE2 yo.
2. Konfigure pin mux nan IOMUXC0->PCR0_IOMUXCARRYx pou fonksyon WUU0_Pxx.Pou detay, al gade nan tablo I/Osignal ki tache nan Manyèl Referans Processeur i.MX 8ULP (dokiman i.MX8ULPRM).
– Mòd dòmi/Dòmi fon: Enstalasyon enskri kontwolè entèwonp gwoup GPIO (GPIOx->ICR) kòrèkteman.
Montre PLL yo – Chanje revèy debaz/otobis yo nan FRO oswa LPO.
Enstalasyon PMIC pou ajiste ekipman pou pouvwa voltage pou mòd ba-pouvwa
i.MX 8ULP sipòte ajisteman nan VDD_DIG0/1/2 pouvwa tren voltage oswa dirèkteman pouvwa koupe kèk ray (sèlman sipò switch koupe LSW1 VDD_PTC nan aktyèl EVK ak SDK anba pouvwa desann mòd) pandan tranzisyon mòd pouvwa. Bese voltage nan mòd ba-pouvwa ka diminye konsomasyon pouvwa nan yon fason efikas.
Pouvwa koupe kèk ray ka koupe pouvwa a dirèkteman pou konsève pou pouvwa. Tablo 5 montre tipik voltages nan VDD_DIG0/1 anba diferan mòd pouvwa (VDD_DIG2 mare ak DIG1 sou tablo EVK la. Li ka ajiste ansanm ak VDD_DIG1).
Tablo 5. Ekipman pou pouvwa voltage anba diferan mòd pouvwa

Pouvwa ray Aktif Dòmi Dòmi fon Pouvwa desann

VDD_DIGO 1.05 V 1.05 V 0.73 V 0.65 V

VDD_DIG1 1.05 V 1.05 V 0.73 V 0.73 V

Pou ba vol latage nan ray pouvwa, itilizatè a ta dwe di uPower ki jan yo configured PMIC a pandan tranzisyon pouvwa lè li ajoute atik nan ps_rtd_pmic_reg_data_cfgs_t estrikti nan pwr_sys_cfg->ps_rtd_ pmic_reg_data_cfg[] etalaj. Pran PCA9460 PMIC sou EVK kòm yon ansyenampli anba a:
1. Antre nan mòd pouvwa-desann:
a. Ba BUCK2 (VDD_DIG0) a 0.65 V.
b. Etenn LSW1 pou ekipman pou PTC I/O pouvwa.
2. Sòti mòd pouvwa-desann:
a. Leve BUCK2 (VDD_DIG0) tounen nan 1.0 V.
b. Chanje sou LSW1 pou ekipman pou pouvwa PTC I/O.
Nan estrikti a, manm power_mode la defini mòd pouvwa sib pou anviwònman PMIC sa a, pa egzanpample, PD_RTD_PWR_MODE, ki vle di ke anviwònman sa a aplike lè mòd pouvwa a transfere nan pouvwa desann. i2c_addr a se adrès enskri andedan PMIC, ak i2c_data se valè rejis la ki dwe konfigirasyon.
Pou plis enfòmasyon sou adrès anrejistreman ak bits, al gade nan PCA9460, Power Management IC for i.MX 8ULP Data Sheet (dokiman PCA9460DS).
Mete uPower pou switch pouvwa a, switch patisyon memwa, ak konfigirasyon PAD:
Pou de estrikti sa yo pou tranzisyon mòd pouvwa, al gade nan lpm.c nan demonstrasyon power_mode_switch la.
Itilizatè a ka kenbe paramèt sa yo intact sof si yo mande lòt paramèt tankou, pouvwa sou / koupe, kèk modil IP, ak etalaj memwa. Itilizatè yo ka vire sou / koupe switch pouvwa lè yo mete swt_board la [0]: SWT_BOARD (on / off bits, mask). Ou ka jwenn definisyon bit yo nan Tablo 7. Pouvwa sou / koupe etalaj memwa ka fè pa mete swt_mem la [0]: SWT_MEM (SRAM Ctrl etalaj Bits, SRAM Bits periferik, mask). Ou ka jwenn definisyon bit yo nan Tablo 8.
Pou plis detay sou anviwònman tranzisyon mòd pouvwa uPower, al gade nan Gid Itilizatè Firmware uPower (dokiman UPOWERFWUG).
Rele uPower pou tranzisyon pouvwa. Pran antre pouvwa desann mòd kòm yon ansyenample, al gade nan fonksyon LPM_SystemPowerDown(void) nan Demo a SDK power_mode_switch.

Apre sistèm nan reveye nan mòd ki ba-pouvwa, itilizatè a dwe refè tout paramèt anrejistre yo anvan li antre. Pou egzanpample, nan anviwònman IOMUXC, itilizatè a ka itilize yon varyab etalaj estatik pou estoke valè tout PCR0 yo epi restore yo.

Domèn APD aktif ak LPAV

Pran lage NXP Linux kòm yon ansyenample sistèm operasyon pou domèn APD.
4.1 Mete RTD nan dòmi
Kenbe domèn RTD nan mòd dòmi ka sove anviwon 20 mW ~ 40 mW konpare ak mòd aktif. Epitou, asire w ke broch GPIO ki pa itilize yo koupe.
4.2 Enfim IP ak broch ki pa itilize nan Linux DTS (pyebwa aparèy)
Enfim node aparèy la ka evite alimante aparèy sa a oswa ungated revèy li. Pou egzanpample, pou enfim GPU3D nan sous pyebwa aparèy (DTS):
Pou anpeche switch pouvwa PS7 a limen, enfim GPU3D. Si DCNano, MIPI DSI/CSI, ak GPU2D yo tout enfim, Lè sa a, PLL4 pa jwenn aktive.
Pou evite pèmèt I/O PAD pou broch sa yo, enfim broch ki pa itilize nan nœuds pinctrl.

4.3 Sèvi ak DVFS
i.MX 8ULP Linux sipòte voltage ak frekans dekale karakteristik, fòmèlman ke yo rekonèt kòm DVFS sou lòt platfòm i.MX. Voltage/frekans dekale karakteristik yo pa dinamik aplike nan lojisyèl an. Itilizatè a dwe chanje lè l sèvi avèk sysfs Kernel Linux. Pou itilize VFS, chaje imx8ulp-evk-nd.dtb kòm yon pye bwa aparèy default pou demaraj sistèm lan. Lè sa a, antre nan mòd otobis ki ba pa:Kernel fè chanjman sa yo:

Diminye frekans debaz DDR a soti nan 528 MHz a 96 MHz.
Diminye revèy APD NIC la a 192 MHz lè w itilize FRO kòm yon sous revèy olye pou yo PLL.
Diminye revèy LPAV AXI a 192 MHz lè w itilize FRO kòm yon sous revèy olye pou yo PLL.

Diminye revèy CPU A35 a 500 MHz.
Ba desann tren pouvwa BUCK3 (VDD_DIG1/2) voltage rive 1.0 V soti nan 1.1 V.

Sòti epi retounen nan mòd otobis segondè:4.4 Sèvi ak mòd kondwi nominal (VDD_DIG1/2 1.0 V)
i.MX 8ULP SoC kouri nan mòd overdrive pa default U-Boot ak konfigirasyon nwayo. Si pèfòmans segondè se pa yon kondisyon kle, itilizatè a ka kouri SoC a nan mòd kondwi nominal sou bòt pou konsève pou pouvwa. Li se yon konfigirasyon estatik; itilizatè pa ka chanje dinamik voltage oswa frekans apre bòt moute.
U-bòt: Bati U-Boot ak konfigirasyon imx8ulp_evk_nd_defconfig. Li fè chanjman sa yo:

Ba tren pouvwa VDD_DIG1/2 (BUCK3) a 1.0 V pandan demaraj.
Konfigure revèy DDR a 266 MHz olye pou yo 528 MHz.
Diminye revèy LPAV/APD NIC la a 192 MHz.

Diminye revèy debaz A35 a 750 MHz.

Kernel: chaje imx8ulp-evk-nd.dtb sou bòt. Li diminye revèy GPU2D/3D a 200 MHz, HiFi4 DSP nwayo
revèy a 260 MHz, uSDHC0 a 194 MHz, ak uSDHC1/2 a 97 MHz.

Domèn RTD aktif ak LPAV

Pran ka itilize "toujou sou ekspozisyon" kòm yon ansyenample, ki disponib ak nòt aplikasyon sa a. Nan ka sa a, RTD jwenn aksè nan kontwolè ekspozisyon DCNano pou montre sa ki nan PSRAM la. Pou plis detay, al gade nan kòd ki tache ak nòt aplikasyon sa a.

5.1 Pèmèt domèn LPAV
Apre Linux sispann, domèn AP ak LPAV antre nan mòd Power-down. RTD dwe pran an komen domèn LPAV nan men APD an premye:

SIM_RTD_SEC.SYSCTRL0[LPAV_MASTER_CTRL] = 0 // mete RTD a kòm domèn mèt domèn LPAV.
SIM_RTC_SEC.LPAV_MASTER_ALLOC_CTRL = 0 // asiyen IP mèt LPAV nan RTD

SIM_RTC_SEC.LPAV_SLAVE_ALLOC_CTRL = 0 // asiyen IP esklav LPAV nan RTD

Lè sa a, rezime pouvwa debaz VDD_DIG2 (BUCK3) nan domèn LPAV a 1.05 V oswa 1.1 V pou asire ke tout IP nan LPAV a fonksyone byen pa uPower upwr_vtm_pmic_config() API.

Finalman, rale domèn LPAV soti nan mòd pouvwa-desann nan mòd aktif:Nan ka itilize ekspozisyon toujou, itilizatè a dwe vire sou sa ki annapre yo pou jwenn tout tiyo ekspozisyon an fonksyone:

switch pouvwa MIPI-DSI
Partisyon memwa pou kontwolè ekspozisyon DCNano
MIPI-DSI

FlexSPI FIFO tanpon

5.3 Konfigure revèy yo
Domèn LPAV gen yon sèl PLL pou sous revèy. Se konsa, itilizatè a dwe pèmèt li ak PFD li yo kondwi IP.
Pèmèt PLL4 ak PFD ak PFDDIV li yo

Chwazi PLL4 PFD0DIV1 kòm sous revèy pou DCNano epi pèmèt revèy li nan PCC:Apre switch pouvwa a limen epi revèy yo pare, itilizatè a ka itilize chofè SDK pou jwenn aksè ak kontwole IP domèn LPAV yo.

Dokimantasyon/resous ki gen rapò

Tablo 6 bay lis lòt dokiman ak resous yo ka refere yo pou plis enfòmasyon. Kèk nan dokiman ki nan lis anba a ka disponib sèlman anba yon akò non-divilgasyon (NDA). Pou mande aksè nan dokiman sa yo, kontakte enjenyè aplikasyon lokal (FAE) oswa reprezantan lavant yo.

Tablo 6. Dokimantasyon/resous ki gen rapò

Dokiman	Link/kijan pou jwenn aksè
PCA9460, Power Management IC pou i.MX 8ULP Done Fèy (dokiman PCA9460DS)	PCA9460DS
Gid Itilizatè Firmware uPower (dokiman UPOWERFWUG)	UPOWERFWUG
i.MX 8ULP Processeur Referans Manyèl (dokiman i.MX8 ULPRM) Kontakte NXP lokal enjenyè aplikasyon jaden (Frepresentative.	Kontakte enjenyè aplikasyon lokal NXP (FAE) oswa reprezantan lavant.
i.MX 8ULP aplikasyon processeur—Endistriyèl pwodwi (dokiman IMX8ULPIEC)	Kontakte enjenyè aplikasyon lokal NXP (FAE) oswa reprezantan lavant.
MCUXpresso SDK Builder	https://mcuxpresso.nxp.com/en/welcome

Apendis

Tablo 7 montre non, nimewo lojik, ak ti bit pou chak switch pouvwa.
Tablo 7. Bouton pouvwa

Fonksyon	Chanjman pouvwa lojik	ti jan
CM33	PSO	0
Fizyon	PS1	1
A35[0] Nwayo	PS2	2
A35[1] Nwayo	PS3	3
Mèki L2 Cache [1]	PS4	4
Vit NIC / Mèki	PS5	5
APD Periph	PS6	6
GPU3D	PS7	7
HiFi4	PS8	8
DDR Controller	PS9	9
PXP, EPDC	PS13	10
MIPI-DSI	PS14	11
MIPI CSI	PS15	12
NIC AV / Periph	PS16	13
Fusion AO	PS17	14
FUSE	PS18	15
uPower	PS19	16

Tablo 8 montre ti jan ak non chak kontwòl patisyon memwa.

Tablo 8. Ctrls patisyon memwa

SRAM CTRL ARRAY_O (APD/LPAV) MaskO		SRAM CTRL ARRAY_1 (RTD) Mask1
ti jan	Memwa kontwole	ti jan	Memwa kontwole
0	CA35 Nwayo 0 L1 kachèt	0	Casper RAM
1	CA35 Nwayo 1 L1 kachèt	1	DMAO RAM
2	L2 Cache 0	2	FIexCAN RAM
3	L2 Cache 1	3	FIexSPIO FIFO, Tanpon
4	L2 Cache viktim/tag	4	FlexSPI1 FIFO, Tanpon
5	CAAM Secure RAM	5	CM33 Cache
6	DMA1 RAM	6	PowerQuad RAM
7	FlexSPI2 FIFO, Tanpon	7	ETF RAM
8	SRAMO	8	Sentinel PKC, Done RAM1, Inst RAMO/1
9	AD ROM	9	Sentinel ROM
10	USBO TX/RX RAM	10	uPower IRAM/DRAM
11	uSDHCO FIFO RAM	11	uPower ROM
12	uSDHC1 FIFO RAM	12	CM33 ROM
13	uSDHC2 FIFO ak USB1 TX/RX RAM	13	SSRAM patisyon 0
14	GIC RAM	14	SSRAM patisyon 1
15	ENET TX FIXO	15	SSRAM patisyon 2,3,4
16	Rezève (Brainshift)	16	SSRAM patisyon 5
17	DCNano Tile2Linear ak koreksyon RGB	17	SSRAM patisyon 6
18	DCNano Kurseur ak FIFO	18	SSRAM patisyon 7_a (128 kB)
19	EPDC LUT	19	SSRAM patisyon 7_b (64 kB)
20	EPDC FIFO	20	SSRAM patisyon 7_c (64 kB)
21	DMA2 RAM	21	Sentinel Done RAM0, Inst RAM2
22	GPU2D RAM Gwoup 1	22	Rezève
23	GPU2D RAM Gwoup 2	23
24	GPU3D RAM Gwoup 1	24
25	GPU3D RAM Gwoup 2	25
26	HIFI4 Caches, IRAM, DRAM	26
27	ISI tanpon	27
28	MIPI-CSI FIFO	28
29	MIPI-DSI FIFO	29
30	PXP Caches, tanpon	30
31	SRAM1	31

Remak sou kòd sous la nan dokiman an

ExampKòd ki montre nan dokiman sa a gen dwa sa yo ak lisans BSD-3-Clause:
Copyright YYYY NXP Redistribisyon ak itilizasyon nan fòm sous ak fòm binè, avèk oswa san modifikasyon, yo pèmèt si kondisyon sa yo satisfè:

Redistribisyon nan kòd sous yo dwe kenbe avi dwadotè ki pi wo a, lis kondisyon sa a ak egzijans sa a.
Redistribisyon yo nan fòm binè yo dwe repwodui avi sou dwadotè ki anwo yo, lis kondisyon sa a ak eksklizyon sa a nan dokiman an ak/oswa lòt materyèl yo dwe bay ak distribisyon an.
Ni non an nan detantè a copyright ni non yo nan kontribye li yo ka itilize andose oswa ankouraje pwodwi ki sòti nan lojisyèl sa a san pèmisyon espesifik alavans ekri.

TITANÈ DWA DWA AK KONTRIBÈ YO KI BAY LOGISYISYÈ SA A "KÒM YO" AK NENPÒT GARANTI EXPRESS OSWA ENPLIKITE, KI ENKLI, MEN SE PA LIMIMITE A, GARANTI ENPLIKITE AK MARCHANDISITE AK APTITE POU YON OBJEKTIF PARTIKILÈ. NAN OKENN TITLÈ DWA DWA A OUBYEN KONTRIBÈ A PAP RESPONSYON POU NENPÒT DOmaj DIRÈK, ENDRÈK, AK ENSIDAN, ESPESYAL, EGZANPLÈ, OSWA KONSEKANS (KENKLI, MEN SE PA LIMITE A, ACHTE BAY RANPLÒN OSWA SÈVIS ; OSWA ENTÈRIPYON BIZNIS) KELALTAN KOZE AK SOU NENPÒT TEORI RESPONSABILITE, KIT NAN KONTRA, RESPONSABILITE STRIK, OSWA OTÒT (KENKLI NEGLIJANS OSWA OTREMAN) KI DEVITE NAN NENPÒT ITILIZE LOGISYISYÈ SA A, MENM SI YO BAY KONSÈY.

Istwa revizyon

Tablo 9 rezime chanjman ki fèt nan dokiman sa a depi premye piblikasyon an.

Tablo 9. Istwa revizyon

Nimewo revizyon	Dat	Chanjman sibstans
0	30 me 2023	Premye lage

Enfòmasyon legal

10.1 Definisyon
Bouyon — Yon estati bouyon sou yon dokiman endike ke kontni an toujou anba re entènview ak sijè a apwobasyon fòmèl, ki ka lakòz modifikasyon oswa adisyon. NXP Semiconductors pa bay okenn reprezantasyon oswa garanti sou presizyon oswa konplè enfòmasyon ki enkli nan yon vèsyon bouyon nan yon dokiman epi yo pa dwe gen okenn responsablite pou konsekans yo nan itilizasyon enfòmasyon sa yo.

10.2 Limit responsabilite nou

Garanti limite ak responsablite — Yo kwè enfòmasyon ki nan dokiman sa a yo egzat ak serye. Sepandan, NXP Semiconductors pa bay okenn reprezantasyon oswa garanti, eksprime oswa implicite, sou presizyon oswa konplè enfòmasyon sa yo epi yo pa dwe gen okenn responsablite pou konsekans yo nan itilizasyon enfòmasyon sa yo. NXP Semiconductors pa pran okenn responsablite pou kontni ki nan dokiman sa a si yon sous enfòmasyon andeyò NXP Semiconductors bay li.
Nan okenn ka NXP Semiconductors ta dwe responsab pou nenpòt domaj endirèk, ensidan, pinitif, espesyal oswa konsekan (ki gen ladan - san limitasyon pèdi pwofi, pèdi ekonomi, entèripsyon biznis, depans ki gen rapò ak retire oswa ranplasman nenpòt pwodwi oswa chaj retravay) pa domaj sa yo ki baze sou tort (ki gen ladan neglijans), garanti, vyolasyon kontra oswa nenpòt lòt teyori legal.
Malgre nenpòt domaj ke kliyan ta ka fè pou nenpòt ki rezon, responsablite total ak kimilatif NXP Semiconductors anvè kliyan pou pwodwi ki dekri la a ap limite an akò ak Tèm ak kondisyon pou vann komèsyal NXP Semiconductors.
Dwa pou fè chanjman — NXP Semiconductors rezève dwa pou fè chanjman nan enfòmasyon ki pibliye nan dokiman sa a, ki gen ladan espesifikasyon san limitasyon ak deskripsyon pwodwi, nenpòt ki lè epi san avètisman. Dokiman sa a ranplase ak ranplase tout enfòmasyon yo te bay anvan piblikasyon sa a.
Apwopriye pou itilize — Pwodwi NXP Semiconductors yo pa fèt, otorize oswa garanti yo dwe apwopriye pou itilize nan sipò lavi, sistèm oswa ekipman ki enpòtan pou lavi oswa sekirite, ni nan aplikasyon kote echèk oswa fonksyone byen nan yon pwodwi NXP Semiconductors kapab rezonab pou rezilta nan. blesi pèsonèl, lanmò oswa domaj grav nan pwopriyete oswa anviwònman an. NXP Semiconductors ak founisè li yo pa aksepte okenn responsablite pou enklizyon ak/oswa itilizasyon pwodwi NXP Semiconductors nan ekipman oswa aplikasyon sa yo e se poutèt sa enklizyon ak/oswa itilizasyon sa yo se sou pwòp risk kliyan an.

Aplikasyon — Aplikasyon ki dekri isit la pou nenpòt nan pwodwi sa yo se pou rezon ilistrasyon sèlman. NXP Semiconductors pa fè okenn reprezantasyon oswa garanti ke aplikasyon sa yo pral apwopriye pou itilizasyon an espesifye san plis tès oswa modifikasyon.
Kliyan yo responsab pou konsepsyon ak operasyon aplikasyon yo ak pwodwi yo lè l sèvi avèk pwodwi NXP Semiconductors, epi NXP Semiconductors pa aksepte okenn responsablite pou nenpòt asistans ak aplikasyon oswa konsepsyon pwodwi kliyan. Se sèl responsablite kliyan an pou detèmine si pwodwi NXP Semiconductors apwopriye ak anfòm pou aplikasyon kliyan an ak pwodwi ki planifye, osi byen ke pou aplikasyon an te planifye ak itilizasyon kliyan twazyèm pati kliyan an (yo). Kliyan yo ta dwe bay konsepsyon apwopriye ak pwoteksyon fonksyone pou minimize risk ki asosye ak aplikasyon yo ak pwodwi yo.
NXP Semiconductors pa aksepte okenn responsablite ki gen rapò ak nenpòt defo, domaj, depans oswa pwoblèm ki baze sou nenpòt feblès oswa defo nan aplikasyon oswa pwodwi kliyan an, oswa aplikasyon an oswa itilizasyon pa kliyan an twazyèm pati (yo). Kliyan responsab pou fè tout tès ki nesesè pou aplikasyon ak pwodwi kliyan yo lè l sèvi avèk pwodwi NXP Semiconductors yo nan lòd yo evite yon default aplikasyon yo ak pwodwi yo oswa aplikasyon an oswa itilizasyon pa kliyan twazyèm pati kliyan an (yo). NXP pa aksepte okenn responsablite nan respè sa a.

Tèm ak kondisyon pou vann komèsyal yo — Yo vann pwodwi NXP Semiconductors dapre tèm jeneral ak kondisyon lavant komèsyal yo, jan yo pibliye nan http://www.nxp.com/profile/terms, sof si yo dakò nan yon akò endividyèl ekri ki valab. Nan ka yon akò endividyèl konkli sèlman tèm ak kondisyon yo nan akò respektif la ap aplike. NXP Semiconductors ekspreseman objè yo aplike tèm jeneral ak kondisyon kliyan an konsènan achte nan pwodwi NXP Semiconductors pa kliyan.
Kontwòl ekspòtasyon — Dokiman sa a ansanm ak atik ki dekri la a ka sijè a règleman kontwòl ekspòtasyon. Ekspòtasyon ta ka mande yon otorizasyon davans nan men otorite konpetan.

Apwopriye pou itilize nan pwodwi ki pa otomobil ki kalifye — Sòf si fèy done sa a endike ekspreseman ke pwodwi espesifik NXP Semiconductors sa a kalifye pou otomobil, pwodwi a pa apwopriye pou itilizasyon otomobil. Li pa ni kalifye ni teste an akò ak tès otomobil oswa kondisyon aplikasyon an. NXP Semiconductors pa aksepte okenn responsablite pou enklizyon ak/oswa itilizasyon pwodwi ki kalifye ki pa otomobil nan ekipman oswa aplikasyon otomobil.
Nan ka kliyan itilize pwodwi a pou konsepsyon ak itilize nan aplikasyon otomobil nan espesifikasyon otomobil ak estanda, kliyan (a) dwe itilize pwodwi a san yo pa garanti NXP Semiconductors nan pwodwi a pou aplikasyon otomobil sa yo, itilizasyon ak espesifikasyon, ak ( b) chak fwa kliyan itilize pwodwi a pou aplikasyon pou otomobil ki depase espesifikasyon NXP Semiconductors, itilizasyon sa a dwe sèlman sou pwòp risk kliyan an, epi (c) kliyan an totalman dedomaje NXP Semiconductors pou nenpòt responsablite, domaj oswa reklamasyon pwodwi echwe ki soti nan konsepsyon kliyan ak itilizasyon pwodwi a pou aplikasyon pou otomobil pi lwen pase garanti estanda NXP Semiconductors ak espesifikasyon pwodwi NXP Semiconductors.

Tradiksyon — Yon vèsyon ki pa angle (tradwi) nan yon dokiman, ki gen ladan enfòmasyon legal ki nan dokiman sa a, se pou referans sèlman. Vèsyon anglè a va prévaloir si ta gen nenpòt diferans ant vèsyon tradui ak anglè.
Sekirite — Kliyan konprann ke tout pwodwi NXP yo ka sijè a frajilite yo pa idantifye oswa yo ka sipòte estanda sekirite etabli oswa espesifikasyon ak limit li te ye. Kliyan responsab pou konsepsyon ak operasyon aplikasyon li yo ak pwodwi pandan tout sik lavi yo pou diminye efè frajilite sa yo sou aplikasyon ak pwodwi kliyan yo. Responsablite Kliyan an pwolonje tou nan lòt teknoloji ouvè ak/oswa propriétaires sipòte pa pwodwi NXP pou itilize nan aplikasyon kliyan yo. NXP pa aksepte okenn responsablite pou nenpòt vilnerabilite. Kliyan ta dwe tcheke mizajou sekirite nan NXP regilyèman epi fè yon swivi apwopriye.
Kliyan dwe chwazi pwodwi ki gen karakteristik sekirite ki pi byen satisfè règ, règleman, ak estanda aplikasyon an gen entansyon epi pran desizyon final konsepsyon konsènan pwodwi li yo epi li se sèl responsab pou konfòmite ak tout kondisyon legal, regilasyon, ak sekirite ki gen rapò ak pwodwi li yo, kèlkeswa. nenpòt enfòmasyon oswa sipò ke NXP ka bay.
NXP gen yon Ekip Repons Ensidan Sekirite Pwodui (PSIRT) (ki ka jwenn nan PSIRT@nxp.com) ki jere ankèt la, rapò, ak lage solisyon nan vilnerabilite sekirite nan pwodwi NXP.
NXP BV – NXP BV se pa yon konpayi opere epi li pa distribye oswa vann pwodwi yo.

Mak komèsyal yo

Avi: Tout mak referans, non pwodwi, non sèvis, ak mak komèsyal yo se pwopriyete pwopriyetè respektif yo.
NXP — mak ak logo se mak komèsyal NXP BV

AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINKPLUS, ULINKpro, μVision, Versatile — se mak komèsyal ak/oswa mak anrejistre Arm Limited (oswa filiales li yo oswa afilye li yo) nan peyi Etazini ak/oswa lòt kote. Teknoloji ki gen rapò a ka pwoteje pa nenpòt oswa tout patant, copyrights, desen ak sekrè komès. Tout dwa rezève.
EdgeLock — se yon mak komèsyal nan NXP BV
i.MX — se yon mak komèsyal nan NXP BV

Tanpri konnen byen ke avi enpòtan konsènan dokiman sa a ak pwodwi (yo) ki dekri la a, yo te enkli nan seksyon 'Enfòmasyon legal'.

© 2023 NXP BV
Pou plis enfòmasyon, tanpri vizite: http://www.nxp.com
Tout dwa rezève.
Dat lage: 30 me 2023
Idantifyan dokiman: AN13951
NXP Semiconductors"
AN13951
Optimize konsomasyon pouvwa pou i.MX 8ULP

Dokiman / Resous

NXP AN13951 Optimize konsomasyon pouvwa pou i.MX 8ULP [pdfGid Itilizatè
AN13951, AN13951 Optimize Konsomasyon pouvwa pou i.MX 8ULP, Optimize Konsomasyon pouvwa pou i.MX 8ULP, Konsomasyon pouvwa pou i.MX 8ULP, Konsomasyon pou i.MX 8ULP, i.MX 8ULP

Referans

Manyèl itilizatè

AN13951 Optimize konsomasyon pouvwa pou i.MX 8ULP