XILINX 63234 END FPGA വിതരണക്കാരൻ

പ്രധാന കുറിപ്പ്: ഒരു ഉത്തരരേഖയുടെ ഈ ഡൗൺലോഡ് ചെയ്യാവുന്ന PDF അതിന്റെ ഉപയോഗക്ഷമതയും വായനാക്ഷമതയും വർദ്ധിപ്പിക്കുന്നതിനാണ് നൽകിയിരിക്കുന്നത്. ഉത്തര രേഖകൾ എന്നത് ശ്രദ്ധിക്കേണ്ടതാണ് Web- പുതിയ വിവരങ്ങൾ ലഭ്യമാകുമ്പോൾ പതിവായി അപ്ഡേറ്റ് ചെയ്യുന്ന ഉള്ളടക്കം അടിസ്ഥാനമാക്കിയുള്ളതാണ്. Xilinx സാങ്കേതിക പിന്തുണ സന്ദർശിക്കാൻ നിങ്ങളെ ഓർമ്മിപ്പിക്കുന്നു. Webസൈറ്റും റീview (Xilinx Answer 63234) ഈ ഉത്തരത്തിന്റെ ഏറ്റവും പുതിയ പതിപ്പിന്.

ആമുഖം

DDR2, DDR3 മെമ്മറികൾ രൂപകൽപ്പന ചെയ്തിരിക്കുന്ന രീതിയും MIG 7 സീരീസ് കൺട്രോളർ രൂപകൽപ്പന ചെയ്തിരിക്കുന്ന രീതിയും കാരണം, പ്രകടനം ലളിതമല്ല. വിവിധ Jedec ടൈമിംഗ് പാരാമീറ്ററുകളെയും കൺട്രോളർ ആർക്കിടെക്ചറിനെയും കുറിച്ചുള്ള ധാരണ ഇതിന് ആവശ്യമാണ്, കൂടാതെ എസ്റ്റിമേറ്റുകൾ ലഭിക്കുന്നതിന് നിങ്ങൾ സിമുലേഷനുകൾ പ്രവർത്തിപ്പിക്കേണ്ടതുണ്ട്. പ്രകടനം നിർണ്ണയിക്കുന്നതിനുള്ള പൊതു തത്വം ഒന്നുതന്നെയാണ്, എന്നാൽ ഈ പ്രമാണം MIG എക്സ് ഉപയോഗിച്ച് കാര്യക്ഷമത നേടുന്നതിനുള്ള ഒരു എളുപ്പ മാർഗം നൽകുന്നു.ampടെസ്റ്റ് ബെഞ്ചിന്റെയും ഉത്തേജകത്തിന്റെയും സഹായത്തോടെയുള്ള ഡിസൈൻ fileകൾ ഇവിടെ ഘടിപ്പിച്ചിരിക്കുന്നു.

ഫലപ്രദമായ ബാൻഡ്‌വിഡ്ത്ത്
വായനയുടെയും എഴുത്തിന്റെയും വേഗത കൂടുമ്പോൾ മാത്രമേ DRAM ഡാറ്റ ബസ് പീക്ക് ബാൻഡ്‌വിഡ്ത്ത് കൈവരിക്കൂ, കൂടാതെ അതിന്റെ ഓവർഹെഡ് ഫലപ്രദമായ ഡാറ്റ നിരക്ക് കുറയ്ക്കുന്നു.

ഏതാനും മുൻampഓവർഹെഡിന്റെ അളവ്

• ഒരേ ബാങ്കിലെ വരികൾ ആക്‌സസ് ചെയ്യുന്നതിനുള്ള പ്രീചാർജ് സമയം (അതേ വരി-പേജ് ഹിറ്റിൽ അല്ല ആക്‌സസ് വിലാസം)
• റൈറ്റിൽ നിന്ന് റീഡ് ആക്‌സസിലേക്ക് മാറ്റാനുള്ള വീണ്ടെടുക്കൽ സമയം എഴുതുക
• വായനയിൽ നിന്ന് എഴുത്തിലേക്കുള്ള ആക്‌സസ് മാറ്റാനുള്ള ബസ് ടേൺഅറൗണ്ട് സമയം

ഡാറ്റ കൈമാറ്റം ചെയ്യുന്ന ക്ലോക്ക് സൈക്കിളുകൾ

• കാര്യക്ഷമത (%) = ——————————————-

ആകെ ക്ലോക്ക് സൈക്കിളുകൾ
ഫലപ്രദമായ ബാൻഡ്‌വിഡ്ത്ത് = പീക്ക് ബാൻഡ്‌വിഡ്ത്ത് * കാര്യക്ഷമത

MIG ഡിസൈൻ ജനറേഷൻ

• MIG IP-യെ കുറിച്ചുള്ള ഘട്ടം ഘട്ടമായുള്ള വിശദാംശങ്ങൾക്കായി UG586 അധ്യായം 1 കാണുക.ampലെ ഡിസൈൻ ജനറേഷൻ.
• MIG 7 സീരീസ് പെർഫോമൻസ് സിമുലേഷൻ പ്രവർത്തിപ്പിക്കുന്നതിന് മുമ്പ്, നിങ്ങളുടെ സിമുലേഷൻ പരിസ്ഥിതി ശരിയാണെന്ന് ഉറപ്പാക്കാൻ ഇനിപ്പറയുന്നവ ചെയ്യുക.
• MIG എക്സ് തുറക്കുകampഅനുയോജ്യമായ ലൈബ്രറികൾ രൂപകൽപ്പന ചെയ്യുകയും മാപ്പ് ചെയ്യുകയും ചെയ്യുക, സിമുലേഷൻ പ്രവർത്തിപ്പിക്കുക, ട്രാൻസ്ക്രിപ്റ്റിൽ "ടെസ്റ്റ് പാസ്സായി" എന്ന സന്ദേശം നിങ്ങൾക്ക് കാണാൻ കഴിയുമെന്ന് ഉറപ്പാക്കുക.
• ഫ്ലോ തെളിയിക്കാൻ, ഞാൻ xc7vx690tffg1761-2 എന്നതിനായി ഒരു MIG IP സൃഷ്ടിച്ചു, കൂടാതെ ex-നെ അഭ്യർത്ഥിച്ചു.ampലെ ഡിസൈൻ.
• ശ്രദ്ധിക്കേണ്ട രണ്ട് കാര്യങ്ങൾ മെമ്മറി വിലാസ ബിറ്റുകളും മെമ്മറി വിലാസ മാപ്പിംഗ് തിരഞ്ഞെടുക്കലുമാണ്.
• ഉദാampഅപ്പോൾ, മെമ്മറി ഭാഗത്തിന്റെ ഡ്രോപ്പ്-ഡൗൺ ഓപ്ഷനുകൾക്ക് കീഴിൽ ഞാൻ MT41J128M8XX-125 തിരഞ്ഞെടുത്തു.

ചിത്രം-1-ൽ നിന്ന് തിരഞ്ഞെടുത്ത മെമ്മറി ഭാഗത്തിന്, വരി = 14, കോളം = 10, ബാങ്ക് = 3, അതിനാൽ app_addr_width = വരി + കോളം + ബാങ്ക് + റാങ്ക് = 28

നിങ്ങൾക്ക് BANK_ROW_COLUMN അല്ലെങ്കിൽ ROW BANK_COLUMN തിരഞ്ഞെടുക്കാം.
ഞാൻ ഡിഫോൾട്ട് വിലാസ മാപ്പിംഗ് ആയ ROW BANK കോളം ഉപേക്ഷിച്ചു.

Exampസിന്തസൈസബിൾ ടെസ്റ്റ് ബെഞ്ച് ഉള്ള ഡിസൈൻ സിമുലേഷൻ

• സിമുലേഷൻ ക്രമീകരണങ്ങൾക്ക് കീഴിൽ, QuestaSim/ModelSim സിമുലേറ്റർ തിരഞ്ഞെടുത്ത് കംപൈൽ ചെയ്ത ലൈബ്രറികളുടെ ലൊക്കേഷനിലേക്ക് ബ്രൗസ് ചെയ്യുക.
• തേർഡ്-പാർട്ടി ടൂൾസ് ഇൻസ്റ്റാൾ പാത്ത് പോയിന്റ് ചെയ്യൽ, ടാർഗെറ്റ് സിമുലേറ്റർ തിരഞ്ഞെടുക്കൽ, ലൈബ്രറികൾ കംപൈൽ ചെയ്യൽ, മാപ്പിംഗ് എന്നിവയെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്, നിങ്ങൾക്ക് (UG900) വിവാഡോ ഡിസൈൻ സ്യൂട്ട് യൂസർ ഗൈഡ് ലോജിക് സിമുലേഷൻ റഫർ ചെയ്യാം.

GUI സിമുലേറ്റ് ചെയ്യുക (പ്രോജക്റ്റ് മാനേജറിലെ റൺ സിമുലേഷൻ ടാബിൽ ക്ലിക്ക് ചെയ്യുക) ട്രാൻസ്ക്രിപ്റ്റിൽ "ടെസ്റ്റ് പാസായി" എന്ന സന്ദേശം കാണുന്നുണ്ടെന്ന് ഉറപ്പാക്കുക.

പെർഫോമൻസ് സിമുലേഷൻ RTL പരിഷ്‌ക്കരണങ്ങൾ

1. സോഴ്‌സസ് ടാബിൽ വലത് ക്ലിക്ക് ചെയ്യുക, "സിമുലേഷൻ സോഴ്‌സുകൾ ചേർക്കുക അല്ലെങ്കിൽ സൃഷ്‌ടിക്കുക" തിരഞ്ഞെടുക്കുക, mig7_perfsim_traffic_generator.sv ബ്രൗസ് ചെയ്യുക. file അത് ചേർക്കാൻ പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക.
2. സോഴ്‌സസ് ടാബിൽ വലത് ക്ലിക്ക് ചെയ്യുക, "സിമുലേഷൻ സോഴ്‌സുകൾ ചേർക്കുക അല്ലെങ്കിൽ സൃഷ്‌ടിക്കുക" തിരഞ്ഞെടുക്കുക, perfsim_stimulus.txt ബ്രൗസ് ചെയ്യുക, തുടർന്ന് അത് ചേർക്കുന്നത് പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക.
3. മുൻ അഭിപ്രായം പറയൂampsim_tb_top.v ലെ le_top തൽക്ഷണം file.
4. താഴെയുള്ള RTL ലൈനുകൾ sim_tb_top,v-ലേക്ക് ചേർക്കുക
5. നിങ്ങളുടെ മെമ്മറി ഭാഗ തിരഞ്ഞെടുപ്പിന് അനുസൃതമായി APP_ADDR_WIDTH, APP_DATA_WIDTH, RANK_WIDTH, H, BANK_WIDTH എന്നിവയിൽ മാറ്റം വരുത്തുക. _mig.v-ൽ നിന്ന് മൂല്യങ്ങൾ ലഭിക്കും. file.
6. മഞ്ഞ നിറത്തിൽ ഹൈലൈറ്റ് ചെയ്തിരിക്കുന്ന ഇൻസ്റ്റന്റേഷൻ നാമം mig_7series_0_mig നിങ്ങളുടെ IP സൃഷ്ടിക്കൽ സമയത്ത് കമ്പോണന്റ് നാമത്തെ അടിസ്ഥാനമാക്കി വ്യത്യാസപ്പെടാം. നിങ്ങൾ മറ്റൊരു പേര് തിരഞ്ഞെടുത്തിട്ടുണ്ടോ എന്ന് പരിശോധിച്ച് അതിനനുസരിച്ച് അത് മാറ്റുക.
7. ഐപി ജനറേറ്റ് ചെയ്തുകഴിഞ്ഞാൽ _mig.v തുറക്കുക. file കൂടാതെ LHS സിഗ്നൽ നാമങ്ങളിൽ എന്തെങ്കിലും വ്യതിയാനങ്ങൾ ഉണ്ടോ എന്ന് ക്രോസ് ചെക്ക് ചെയ്ത് ശരിയാക്കുക.
8. app_sr_req, app_ref_req, app_zq_req എന്നിവ 0 ആയി ഇനീഷ്യലൈസ് ചെയ്യണം.
9. മുൻ പോലെample_top.v അഭിപ്രായമിട്ടതും പുതിയതുമാണ് files ചേർത്തുകഴിഞ്ഞാൽ, mig_7series_0_mig.v ന് അരികിൽ “?” കാണാനിടയുണ്ട്. file സിമുലേഷൻ ഉറവിടങ്ങൾക്ക് കീഴിൽ.
10. ശരിയായ മാപ്പ് ചെയ്യാൻ file, mig_7series_0_mig.v-ൽ വലത്-ക്ലിക്ക് ചെയ്യുക, “ഉറവിടങ്ങൾ ചേർക്കുക” തിരഞ്ഞെടുക്കുക, ബ്രൗസ് ചെയ്യുക /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl കൂടാതെ mig_7series_0_mig_sim.v ചേർക്കുക file.
11. നിങ്ങൾ "?" കണ്ടാൽ അടിവരയിട്ടതിന് files, എല്ലാ RTL-ഉം ചേർക്കുക fileക്ലോക്കിംഗ്, കൺട്രോളർ, ip_top,phy, UI ഫോൾഡറുകളിൽ s.
12. RTL മാറ്റങ്ങൾ ചെയ്തുകഴിഞ്ഞാൽ, ആവശ്യമുള്ളതെല്ലാം fileനിങ്ങളുടെ സിമുലേഷൻ സ്രോതസ്സുകളിലേക്ക് s ചേർത്താൽ, ശ്രേണി ചിത്രം 5 ന് സമാനമായിരിക്കണം.
13. ദി fileചുവപ്പ് നിറത്തിൽ ഹൈലൈറ്റ് ചെയ്തിരിക്കുന്ന s പുതുതായി ചേർത്തിരിക്കുന്നു, കൂടാതെ തിരഞ്ഞെടുത്ത മെമ്മറി കോൺഫിഗറേഷനിൽ ECC ഓപ്ഷൻ പ്രവർത്തനരഹിതമാക്കിയിരിക്കുന്നതിനാൽ ECC-അനുബന്ധ മൊഡ്യൂളുകളിൽ “?” പ്രതീക്ഷിക്കുന്നു.

ഉത്തേജനം File വിവരണം

ഓരോ ഉത്തേജക പാറ്റേണും 48 ബിറ്റുകളാണ്, അതിന്റെ ഫോർമാറ്റ് ചിത്രങ്ങൾ 6-1 മുതൽ 6-4 വരെ വിവരിച്ചിരിക്കുന്നു.

വിലാസ എൻകോഡിംഗ് (വിലാസം [35:0])
ചിത്രം 7-1 മുതൽ ചിത്രം 7-6 വരെയുള്ള പ്രകാരമാണ് വിലാസം ഉത്തേജകത്തിൽ എൻകോഡ് ചെയ്തിരിക്കുന്നത്. എല്ലാ വിലാസ ഫീൽഡുകളും ഹെക്സാഡെസിമൽ ഫോർമാറ്റിൽ നൽകേണ്ടതുണ്ട്.

എല്ലാ വിലാസ ഫീൽഡുകളും ഹെക്സാഡെസിമൽ ഫോർമാറ്റിൽ നൽകുന്നതിന് നാലായി ഹരിക്കാവുന്ന ഒരു വീതിയാണ്. ടെസ്റ്റ് ബെഞ്ച് ഒരു വിലാസ ഫീൽഡിന്റെ ആവശ്യമായ ബിറ്റുകൾ മാത്രമേ മെമ്മറി കൺട്രോളറിലേക്ക് അയയ്ക്കുന്നുള്ളൂ. ഉദാഹരണത്തിന്ampഅപ്പോൾ, എട്ട് ബാങ്ക് കോൺഫിഗറേഷനിൽ, ബാങ്ക് ബിറ്റുകൾ [2:0] മാത്രമേ മെമ്മറി കൺട്രോളറിലേക്ക് അയയ്ക്കൂ, ശേഷിക്കുന്ന ബിറ്റുകൾ അവഗണിക്കപ്പെടും. ഒരു വിലാസ ഫീൽഡിനുള്ള അധിക ബിറ്റുകൾ നിങ്ങൾക്ക് വിലാസം ഹെക്സാഡെസിമൽ ഫോർമാറ്റിൽ നൽകുന്നതിന് നൽകിയിരിക്കുന്നു. നൽകിയ മൂല്യം നൽകിയിരിക്കുന്ന കോൺഫിഗറേഷന്റെ വീതിയുമായി പൊരുത്തപ്പെടുന്നുണ്ടെന്ന് നിങ്ങൾ സ്ഥിരീകരിക്കണം.

• കോളം വിലാസം (കോളം[11:0]) – ഉത്തേജകത്തിലെ കോളം വിലാസം പരമാവധി 12 ബിറ്റുകൾ വരെ നൽകിയിരിക്കുന്നു, എന്നാൽ നിങ്ങളുടെ ഡിസൈനിൽ സജ്ജീകരിച്ചിരിക്കുന്ന കോളം വീതി പാരാമീറ്റർ അടിസ്ഥാനമാക്കി നിങ്ങൾ ഇത് പരിഹരിക്കേണ്ടതുണ്ട്.
• വരി വിലാസം (വരി[15:0]) – ഉത്തേജകത്തിലെ വരി വിലാസം പരമാവധി 16 ബിറ്റുകൾ വരെ നൽകിയിട്ടുണ്ട്, പക്ഷേ നിങ്ങൾ
• ഇത് നിങ്ങളുടെ ഡിസൈനിൽ സജ്ജീകരിച്ചിരിക്കുന്ന വരി വീതി പാരാമീറ്ററിനെ അടിസ്ഥാനമാക്കിയുള്ളതാണ്.
• ബാങ്ക് വിലാസം (ബാങ്ക്[3:0]) – ഉത്തേജകത്തിലെ ബാങ്ക് വിലാസം പരമാവധി നാല് ബിറ്റുകൾ വരെ നൽകിയിരിക്കുന്നു, എന്നാൽ നിങ്ങളുടെ ഡിസൈനിൽ സജ്ജീകരിച്ചിരിക്കുന്ന ബാങ്ക് വീതി പാരാമീറ്റർ അടിസ്ഥാനമാക്കി നിങ്ങൾ ഇത് പരിഹരിക്കേണ്ടതുണ്ട്.
• റാങ്ക് വിലാസം (റാങ്ക്[3:0]) – ഉത്തേജകത്തിലെ റാങ്ക് വിലാസം പരമാവധി നാല് ബിറ്റുകൾ വരെ നൽകിയിരിക്കുന്നു, എന്നാൽ നിങ്ങളുടെ ഡിസൈനിൽ സജ്ജീകരിച്ചിരിക്കുന്ന റാങ്ക് വീതി പാരാമീറ്റർ അടിസ്ഥാനമാക്കി നിങ്ങൾ ഇത് പരിഹരിക്കേണ്ടതുണ്ട്.
• ടോപ്പ്-ലെവൽ MEM_ADDR_ORDER പാരാമീറ്റർ അടിസ്ഥാനമാക്കി വിലാസം കൂട്ടിച്ചേർക്കുകയും ഉപയോക്തൃ ഇന്റർഫേസിലേക്ക് അയയ്ക്കുകയും ചെയ്യുന്നു.

കമാൻഡ് റിപ്പീറ്റ് (കമാൻഡ് റിപ്പീറ്റ് [7:0])

• കമാൻഡ് ആവർത്തന എണ്ണം എന്നത് യൂസർ ഇന്റർഫേസിൽ ബന്ധപ്പെട്ട കമാൻഡ് എത്ര തവണ ആവർത്തിക്കുന്നു എന്നതിന്റെ എണ്ണമാണ്. ഓരോ ആവർത്തനത്തിനുമുള്ള വിലാസം 8 കൊണ്ട് വർദ്ധിപ്പിച്ചിരിക്കുന്നു. പരമാവധി ആവർത്തന എണ്ണം 128 ആണ്.
• ടെസ്റ്റ് ബെഞ്ച് കോളം ബൗണ്ടറി പരിശോധിക്കുന്നില്ല, ഇൻക്രിമെന്റുകൾക്കിടയിൽ പരമാവധി കോളം പരിധിയിലെത്തിയാൽ അത് ചുറ്റിക്കറങ്ങുന്നു.
• 128 കമാൻഡുകൾ പേജ് നിറയ്ക്കുന്നു. 0 ഒഴികെയുള്ള ഏത് കോളം വിലാസത്തിനും, ആവർത്തനങ്ങളുടെ എണ്ണം 128 ആയി മാറുന്നു.
• കോളത്തിന്റെ അതിർത്തി കോളം വിലാസത്തിന്റെ ആരംഭം വരെ നീളുന്നു.

ബസ് ഉപയോഗം

ആകെ വായനകളുടെയും എഴുത്തുകളുടെയും എണ്ണം കണക്കിലെടുത്ത്, യൂസർ ഇന്റർഫേസിൽ ബസ് ഉപയോഗം കണക്കാക്കുന്നു, കൂടാതെ ഇനിപ്പറയുന്ന സമവാക്യം ഉപയോഗിക്കുന്നു:

• BL8 നാല് മെമ്മറി ക്ലോക്ക് സൈക്കിളുകൾ എടുക്കുന്നു
• എല്ലാ കമാൻഡുകളും പൂർത്തിയാകുന്ന സമയമാണ് എൻഡ്_ഓഫ്_സ്റ്റിമുലസ്.
• കാലിബ്രേഷൻ പൂർത്തിയാക്കിയ സമയമാണ് calib_done.

Exampലെ പാറ്റേണുകൾ
ഈ മുൻampBANK_ROW_COLUMN ആയി സജ്ജീകരിച്ച MEM_ADDR_ORDER അടിസ്ഥാനമാക്കിയുള്ളതാണ് les.

സിംഗിൾ റീഡ് പാറ്റേൺ
00_0_2_000F_00A_1 - ഈ പാറ്റേൺ 10-ാം കോളം, 15-ാം വരി, രണ്ടാമത്തെ ബാങ്ക് എന്നിവയിൽ നിന്നുള്ള ഒറ്റ വായനയാണ്.

ഒറ്റ എഴുത്ത് പാറ്റേൺ
00_0_1_0040_010_0 – ഈ പാറ്റേൺ 32-ാമത്തെ കോളത്തിലേക്കും 128-ാമത്തെ വരിയിലേക്കും ആദ്യത്തെ ബാങ്കിലേക്കും ഒറ്റ എഴുത്താണ്.

ഒരേ വിലാസത്തിൽ എഴുതുകയും വായിക്കുകയും ചെയ്യുക

• 00_0_2_000F_00A_0 – ഈ പാറ്റേൺ 10-ാമത്തെ നിരയിലേക്കും 15-ാമത്തെ വരിയിലേക്കും രണ്ടാമത്തെ ബാങ്കിലേക്കും ഒറ്റ എഴുത്താണ്.
• 00_0_2_000F_00A_1 – ഈ പാറ്റേൺ 10-ാം നിര, 15-ാം വരി, രണ്ടാമത്തെ ബാങ്ക് എന്നിവയിൽ നിന്ന് ഒറ്റ റീഡ് ആണ്.

ഒരേ വിലാസത്തിൽ ഒന്നിലധികം എഴുത്തുകളും വായനകളും

• 0A_0_0_0010_000_0 – ഇത് 10 മുതൽ 0 വരെയുള്ള വിലാസങ്ങളുള്ള 80 എഴുത്തുകൾക്ക് തുല്യമാണ്, അത് കോളത്തിൽ കാണാം.
• 0A_0_0_0010_000_1 – ഇത് 10 മുതൽ 0 വരെയുള്ള വിലാസങ്ങളുള്ള 8,0 റീഡുകളുമായി യോജിക്കുന്നു, ഇത് കോളത്തിൽ കാണാൻ കഴിയും.

എഴുതുമ്പോൾ പേജ് പൊതിയുക
0A_0_2_000F_3F8_0 – ഇത് ഒരു എഴുത്തിന് ശേഷം പേജിന്റെ തുടക്കത്തിൽ നിര വിലാസം പൊതിഞ്ഞ 10 എഴുത്തുകൾക്ക് തുല്യമാണ്.

പെർഫോമൻസ് ട്രാഫിക് ജനറേറ്റർ അനുകരിക്കുന്നു
ഈ ഘട്ടത്തിൽ, നിങ്ങൾ MIG എക്സ് പൂർത്തിയാക്കി.ample ഡിസൈൻ സിമുലേഷൻ. നിങ്ങളുടെ സിമുലേഷൻ സജ്ജീകരണം തയ്യാറാണെന്നും, നിങ്ങൾ പ്രകടന സിമുലേഷൻ RTL പരിഷ്കാരങ്ങൾ ചെയ്തുവെന്നും, പുതിയ സിമുലേഷൻ ശ്രേണി ശരിയാണെന്നും, ഉത്തേജക പാറ്റേണുകൾ നിങ്ങൾ മനസ്സിലാക്കിയിട്ടുണ്ടെന്നും ഇത് സൂചിപ്പിക്കുന്നു. perfsim_stimulus.txt-ൽ 16 എഴുത്തുകളും വായനകളും ഉപയോഗിച്ച് സിമുലേഷൻ വീണ്ടും പ്രവർത്തിപ്പിക്കുക.

• എല്ലാം പ്രവർത്തിപ്പിക്കുക, init_calib_complete സിഗ്നൽ ഉറപ്പിക്കുന്നതുവരെ കാത്തിരിക്കുക, അപ്പോൾ നിങ്ങൾക്ക് നിർദ്ദേശിക്കപ്പെട്ട എഴുത്തുകളുടെയും വായനകളുടെയും എണ്ണം കാണാൻ കഴിയും. അപ്പോൾ സിമുലേഷൻ നിർത്തും.
• സിമുലേഷനിൽ നിന്ന് പുറത്തുകടക്കാൻ നിങ്ങളോട് ആവശ്യപ്പെടുമ്പോൾ, ഇല്ല തിരഞ്ഞെടുത്ത് ട്രാൻസ്ക്രിപ്റ്റ് വിൻഡോയിലേക്ക് പോകുക, അവിടെ നിങ്ങൾക്ക് പ്രകടന സ്ഥിതിവിവരക്കണക്കുകൾ കാണാൻ കഴിയും.
• നിങ്ങൾ "ക്വിറ്റ് സിമുലേഷൻ" തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ, പ്രകടന സ്ഥിതിവിവരക്കണക്കുകൾ a-ലേക്ക് എഴുതപ്പെടും file sim_1/behave ഫോൾഡറിൽ സ്ഥിതി ചെയ്യുന്ന mig_band_width_output.txt എന്ന് പേരുള്ള ഫയൽ.
• Example ഡയറക്ടറി പാത്ത്:- /mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behav

എന്തുകൊണ്ടാണ് ശതമാനം എന്ന് നിങ്ങൾ ചിന്തിച്ചേക്കാംtagബസ് ഉപയോഗത്തിന്റെ e 29 മാത്രമാണ്. അതേ IP ക്രമീകരണങ്ങൾ ഉപയോഗിച്ച് സിമുലേഷൻ വീണ്ടും പ്രവർത്തിപ്പിക്കുക, പക്ഷേ ഉത്തേജനം മാറ്റുക മാത്രം ചെയ്യുക. file 256 പേർ എഴുതുകയും 256 പേർ വായിക്കുകയും ചെയ്യുന്നു

• ff_0_0_0000_000_0
• ff_0_0_0000_000_1

നിങ്ങൾ ഇപ്പോൾ ശതമാനം കാണുംtage 85 ആയി, അതായത് DDR3 ദീർഘമായ എഴുത്തുകൾക്കും വായനാ ഇടവേളകൾക്കും മികച്ച ബസ് ഉപയോഗം വാഗ്ദാനം ചെയ്യുന്നു.

പ്രകടനം മെച്ചപ്പെടുത്തുന്നതിനുള്ള പൊതുവായ വഴികൾ
കാര്യക്ഷമതയെ സ്വാധീനിക്കുന്ന ഘടകങ്ങളെ രണ്ട് വിഭാഗങ്ങളായി തിരിക്കാം:

1. മെമ്മറി സ്പെസിഫിക്
2. കൺട്രോളർ സ്പെസിഫിക്

ചിത്രം 9 നിങ്ങൾക്ക് ഒരു ഓവർ നൽകുന്നുview മെമ്മറി-നിർദ്ദിഷ്ട പദങ്ങളുടെ.
SRAM-കളിൽ നിന്നും ബ്ലോക്ക് മെമ്മറികളിൽ നിന്നും വ്യത്യസ്തമായി, DDR2 അല്ലെങ്കിൽ DDR3 പ്രകടനം പരമാവധി ഡാറ്റ നിരക്ക് മാത്രമല്ല.

ഇത് ഉൾപ്പെടെ നിരവധി സമയ ഘടകങ്ങളെ ആശ്രയിച്ചിരിക്കുന്നു:

• tRCD: റോ കമാൻഡ് ഡിലേ (അല്ലെങ്കിൽ റാസ് മുതൽ കാസ് ഡിലേ വരെ).
• tCAS(CL): കോളം അഡ്രസ് സ്ട്രോബ് ലേറ്റൻസി.
• tRP: വരി പ്രീചാർജ് കാലതാമസം.
• tRAS: വരി സജീവ സമയം (പ്രീചേഞ്ച് ചെയ്യാൻ സജീവമാക്കുക).
• tRC: വരി സൈക്കിൾ സമയം. tRC = tRAS + tRP
• tRAC: ക്രമരഹിതമായ ആക്‌സസ് കാലതാമസം. tRAC = tRCD + tCAS
• tCWLCAS എഴുത്ത് ലേറ്റൻസി പോലെ.
• ZQ: ZQ കാലിബ്രേഷൻ സമയം.
• tRFC: വരി പുതുക്കൽ സൈക്കിൾ സമയം
• tWTR: റൈറ്റ് ടു റീഡ് കാലതാമസം. റീഡ് കമാൻഡിലേക്കുള്ള അവസാന റൈറ്റ് ഇടപാടിന്റെ സമയം.
• tWR: റൈറ്റ് റിക്കവറി സമയം. പ്രീചാർജ് ചെയ്യുന്നതിനുള്ള അവസാന റൈറ്റ് ഇടപാട് സമയം
• ഉപയോഗിച്ച മെമ്മറിയുടെ തരത്തെയും മെമ്മറി ഭാഗത്തിന്റെ വേഗത ഗ്രേഡിനെയും ആശ്രയിച്ചിരിക്കും ലിസ്റ്റുചെയ്തിരിക്കുന്ന എല്ലാ പാരാമീറ്ററുകളുടെയും സമയം.
• നിർവചനങ്ങളെയും സമയ സവിശേഷതകളെയും കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ DDR2, DDR3 JEDEC മാനദണ്ഡങ്ങളിലോ ഏതെങ്കിലും മെമ്മറി ഉപകരണ ഡാറ്റാഷീറ്റിലോ കാണാം.

കാര്യക്ഷമത പ്രധാനമായും മെമ്മറി എങ്ങനെ ആക്സസ് ചെയ്യുന്നു എന്നതിനെ ആശ്രയിച്ചിരിക്കുന്നു. വ്യത്യസ്ത വിലാസ പാറ്റേണുകൾ വ്യത്യസ്ത കാര്യക്ഷമത ഫലങ്ങൾ നൽകുന്നു.

മെമ്മറി ടൈമിംഗ് ഓവർഹെഡുകൾ

1. പുതിയ ബാങ്കുകളിലേക്കോ/വരികളിലേക്കോ മാറുമ്പോഴോ അല്ലെങ്കിൽ ഒരേ ബാങ്കിനുള്ളിൽ വരികൾ മാറ്റുമ്പോഴോ ആക്ടിവേഷൻ സമയവും പ്രീചാർജ് സമയവും.- അതിനാൽ, നിങ്ങൾ വരി മാറ്റം കുറയ്ക്കുന്നു, ഇത് tRCD, tRP എന്നിവ നീക്കം ചെയ്യും.
2. തുടർച്ചയായി എഴുതുക അല്ലെങ്കിൽ വായിക്കുക കമാൻഡുകൾ അയയ്‌ക്കുക - tCCD സമയം നിലനിർത്തൽ.
3. റൈറ്റ്-ടു-റീഡ്, റീഡ്-ടു-റൈറ്റ് കമാൻഡ് ചേഞ്ച്ഓവർ കുറയ്ക്കുക – റീഡ് ആക്‌സസുകളിലേക്ക് മാറ്റുന്നതിനുള്ള റൈറ്റ് റിക്കവറി സമയവും റീഡിൽ നിന്ന് റൈറ്റിലേക്ക് മാറുന്നതിനുള്ള ബസ് ടേൺഅറൗണ്ട് സമയവും.
4. ശരിയായ പുതുക്കൽ ഇടവേള സജ്ജമാക്കുക.
   • a. DDR3 SDRAM-ന് tREFI യുടെ ശരാശരി ആനുകാലിക ഇടവേളയിൽ പുതുക്കൽ സൈക്കിളുകൾ ആവശ്യമാണ്.
   • b. പരമാവധി 8 അധിക Refresh കമാൻഡുകൾ മുൻകൂട്ടി നൽകാം (“pulled in”). ഇത് പുതുക്കലുകളുടെ എണ്ണം കുറയ്ക്കുന്നില്ല, പക്ഷേ ചുറ്റുമുള്ള രണ്ട് Refresh കമാൻഡുകൾക്കിടയിലുള്ള പരമാവധി ഇടവേള 9 × tREFI ആയി പരിമിതപ്പെടുത്തിയിരിക്കുന്നു.
5. എല്ലാ ബാങ്കുകളും പ്രയോജനപ്പെടുത്തുക - അനുയോജ്യമായ ഒരു വിലാസ സംവിധാനം അഭികാമ്യമാണ്.
   • a. റോ-ബാങ്ക്-കോളം: ഒരു സീക്വൻഷ്യൽ അഡ്രസ് സ്‌പെയ്‌സിൽ നടക്കുന്ന ഒരു ഇടപാടിന്, നിലവിലുള്ള ഒരു വരിയുടെ അവസാനം എത്തുമ്പോൾ ഇടപാട് തുടരുന്നതിന് കോർ യാന്ത്രികമായി DRAM ഉപകരണത്തിന്റെ അടുത്ത ബാങ്കിൽ അതേ വരി തുറക്കുന്നു. സീക്വൻഷ്യൽ അഡ്രസ് ലൊക്കേഷനുകളിലേക്ക് വലിയ ഡാറ്റ പാക്കറ്റുകൾ പൊട്ടിക്കേണ്ട ആപ്ലിക്കേഷനുകൾക്ക് ഇത് വളരെ അനുയോജ്യമാണ്.
   • b. ബാങ്ക്-റോ-കോളം: ഒരു വരിയുടെ അതിർത്തി കടക്കുമ്പോൾ, നിലവിലെ വരി അടയ്ക്കുകയും അതേ ബാങ്കിനുള്ളിൽ മറ്റൊരു വരി തുറക്കുകയും ചെയ്യും. വ്യത്യസ്ത ബാങ്കുകളിൽ നിന്ന് മാറാൻ ഉപയോഗിക്കാവുന്ന ഒരു ബാങ്ക് വിലാസമാണ് MSB. കുറച്ച് സമയത്തേക്ക് ഒരു ബ്ലോക്ക് മെമ്മറിയിലേക്ക് ചെറുതും കൂടുതൽ ക്രമരഹിതവുമായ ഇടപാടുകൾക്കും, തുടർന്ന് മറ്റൊരു ബ്ലോക്കിലേക്ക് (ബാങ്ക്) ചാടുന്നതിനും ഇത് അനുയോജ്യമാണ്.
6. പൊട്ടിത്തെറി നീളം
   • a. 8 സീരീസിൽ DDR3-യെ BL 7 പിന്തുണയ്ക്കുന്നു. BC4-ന് വളരെ കുറഞ്ഞ കാര്യക്ഷമതയാണുള്ളത്, അത് 50%-ൽ താഴെയാണ്. കാരണം BC4-ന്റെ എക്സിക്യൂഷൻ സമയം BL8-ന് തുല്യമാണ്. ഡാറ്റ ഘടകത്തിനുള്ളിൽ മാസ്ക് ചെയ്തിരിക്കുന്നു.
   • ബി. നിങ്ങൾക്ക് പൂർണ്ണമായി എഴുതാൻ താൽപ്പര്യമില്ലാത്ത സന്ദർഭങ്ങളിൽ, ഡാറ്റ മാസ്ക് അല്ലെങ്കിൽ റൈറ്റ്-ആഫ്റ്റർ-റീഡ് പരിഗണിക്കാവുന്നതാണ്.
7. ശരിയായ ZQ ഇടവേള സജ്ജമാക്കുക (DDR3 മാത്രം)
   കൺട്രോളർ ZQ Short (ZQCS), ZQ Long (ZQCL) കാലിബ്രേഷൻ കമാൻഡുകൾ അയക്കുന്നു.
   • a. DDR3 JEDEC സ്റ്റാൻഡേർഡ് പാലിക്കുക
   • b. JEDEC സ്പെക്ക് JESD5.5-79 DDR3 SDRAM സ്റ്റാൻഡേർഡിന്റെ സെക്ഷൻ 3-ൽ ZQ കാലിബ്രേഷൻ ചർച്ച ചെയ്തിരിക്കുന്നു.
   • c. VTയിലുടനീളമുള്ള വ്യതിയാനങ്ങൾ കണക്കിലെടുക്കുന്നതിന് ZQ കാലിബ്രേഷൻ ഓൺ-ഡൈ ടെർമിനേഷൻ (ODT) ക്രമമായ ഇടവേളകളിൽ കാലിബ്രേറ്റ് ചെയ്യുന്നു.
   • d. ലോജിക് bank_common.v/vhd-ൽ അടങ്ങിയിരിക്കുന്നു.
   • e. ഒരു ZQ കാലിബ്രേഷൻ കമാൻഡ് മെമ്മറിയിലേക്ക് അയയ്ക്കുന്നതിന്റെ നിരക്ക് Tzqcs എന്ന പാരാമീറ്റർ നിർണ്ണയിക്കുന്നു.
   • f. കൗണ്ടർ പ്രവർത്തനരഹിതമാക്കാനും app_zq_req ഉപയോഗിച്ച് സ്വമേധയാ അയയ്ക്കാനും കഴിയും, ഇത് ഒരു പുതുക്കൽ സ്വമേധയാ അയയ്ക്കുന്നതിന് സമാനമാണ്. വിശദാംശങ്ങൾക്ക് (Xilinx Answer 47924) കാണുക.

കൺട്രോളർ ഓവർഹെഡുകൾ

1. ആനുകാലിക വായനകൾ - വിശദാംശങ്ങൾക്ക് (Xilinx Answer 43344) കാണുക.
   • a. വായനയുടെ കാലയളവ് മാറ്റരുത്.
   • ബി. എഴുതുമ്പോൾ ഇടയ്ക്കിടെ വായിക്കുന്ന കാര്യങ്ങൾ ഒഴിവാക്കി, യഥാർത്ഥ വായനയ്ക്ക് മുമ്പ് നഷ്ടപ്പെട്ട വായനകളുടെ എണ്ണം നൽകുക.
2. പുനഃക്രമീകരിക്കൽ – വിശദാംശങ്ങൾക്ക് (Xilinx Answer 34392) കാണുക. ഉപയോക്തൃ, AXI ഇന്റർഫേസ് ഡിസൈനുകൾക്ക്, ഇത് പ്രവർത്തനക്ഷമമാക്കുന്നതാണ് അഭികാമ്യം.
   • a. റീഓർഡർ എന്നത് നിരവധി കമാൻഡുകളെ മുന്നോട്ട് നോക്കുകയും മെമ്മറി അല്ലാത്ത കമാൻഡുകൾ സാധുവായ ബാൻഡ്‌വിഡ്ത്ത് കൈവശപ്പെടുത്താതിരിക്കാൻ ഉപയോക്തൃ കമാൻഡ് ക്രമം മാറ്റുകയും ചെയ്യുന്ന ലോജിക്കാണ്. പ്രകടനം യഥാർത്ഥ ട്രാഫിക് പാറ്റേണുമായി ബന്ധപ്പെട്ടിരിക്കുന്നു.
   • b. വിലാസ പാറ്റേണിനെ അടിസ്ഥാനമാക്കി, റീഓർഡർ ചെയ്യുന്നത് പ്രീചാർജ് ഒഴിവാക്കാനും കമാൻഡുകൾ സജീവമാക്കാനും സഹായിക്കുന്നു, കൂടാതെ tRCD, tRP എന്നിവ ഡാറ്റ ബാൻഡ്‌വിഡ്ത്ത് കൈവശപ്പെടുത്തുന്നില്ല.
3. ബാങ്ക് മെഷീനുകളുടെ എണ്ണം കൂട്ടാൻ ശ്രമിക്കുക.
   • a. കൺട്രോളറിന്റെ ലോജിക്കിന്റെ ഭൂരിഭാഗവും ബാങ്ക് മെഷീനുകളിലാണ്, അവ DRAM ബാങ്കുകളുമായി പൊരുത്തപ്പെടുന്നു.
   • ബി. ഒരു നിശ്ചിത ബാങ്ക് മെഷീൻ ഏത് സമയത്തും ഒരൊറ്റ DRAM ബാങ്ക് കൈകാര്യം ചെയ്യുന്നു.
   • സി. ബാങ്ക് മെഷീൻ അസൈൻമെന്റ് ചലനാത്മകമാണ്, അതിനാൽ ഓരോ ഭൗതിക ബാങ്കിനും ഒരു ബാങ്ക് മെഷീൻ ഉണ്ടായിരിക്കേണ്ട ആവശ്യമില്ല.
   • ഡി. ബാങ്ക് മെഷീനുകൾ കോൺഫിഗർ ചെയ്യാൻ കഴിയും, പക്ഷേ അത് വിസ്തീർണ്ണത്തിനും പ്രകടനത്തിനും ഇടയിലുള്ള ഒരു വിട്ടുവീഴ്ചയാണ്.
   • ഇ. അനുവദനീയമായ ബാങ്ക് മെഷീനുകളുടെ എണ്ണം 2 മുതൽ 8 വരെയാണ്.
   • f. ഡിഫോൾട്ടായി, 4 ബാങ്ക് മെഷീനുകൾ RTL പാരാമീറ്ററുകൾ വഴിയാണ് കോൺഫിഗർ ചെയ്തിരിക്കുന്നത്.
   • g. ബാങ്ക് മെഷീനുകൾ മാറ്റാൻ, memc_ui_top-ൽ അടങ്ങിയിരിക്കുന്ന nBANK_MACHS = 8 എന്ന പാരാമീറ്റർ പരിഗണിക്കുക.

Examp8 ബാങ്ക് മെഷീനുകൾക്കായി - nBANK_MACHS = 8
പ്രകടനത്തെ സ്വാധീനിക്കുന്ന ഘടകങ്ങളെക്കുറിച്ച് ഇപ്പോൾ നിങ്ങൾക്ക് അറിയാം. ഒരു പാക്കറ്റിന് 512 ഡാറ്റ ബൈറ്റുകൾ നൽകുന്ന ഒരു അപ്‌സ്ട്രീം ആപ്ലിക്കേഷൻ പരിഗണിക്കുക, നിങ്ങൾ അവ വ്യത്യസ്ത മെമ്മറി ലൊക്കേഷനുകളിലേക്ക് സേവ് ചെയ്യേണ്ടതുണ്ട്. 512 ഡാറ്റ ബൈറ്റുകൾ 64 DDR3 ഡാറ്റ ബർസ്റ്റുകൾക്ക് തുല്യമായതിനാൽ, എക്സ് വീണ്ടും പ്രവർത്തിപ്പിക്കുക.ampഒരു ഉത്തേജകത്തോടുകൂടിയ ഡിസൈൻ file ഓരോ 512 എഴുത്തുകൾക്കും വായനകൾക്കും 512 എഴുത്തുകൾ, 64 വായനകൾ, വരി മാറ്റം എന്നിവ അടങ്ങിയിരിക്കുന്നു:

സിമുലേഷന്റെ അവസാനം, ബസ് ഉപയോഗം 77 ശതമാനമാണെന്ന് നിങ്ങൾക്ക് കാണാൻ കഴിയും.

ചിത്രം 11: 512 റൈറ്റുകളുടെയും 512 റീഡുകളുടെയും പ്രകടന സ്ഥിതിവിവരക്കണക്കുകൾ - 64 എഴുതുന്നതിനോ വായിക്കുന്നതിനോ വേണ്ടി റോ സ്വിച്ചിംഗ്.

കാര്യക്ഷമത മെച്ചപ്പെടുത്തുന്നതിനായി നിങ്ങൾക്ക് ഇപ്പോൾ മുൻ വിഭാഗത്തിൽ നിന്ന് പഠിച്ച അറിവ് പ്രയോഗിക്കാൻ കഴിയും. വരി മാറ്റുന്നതിനുപകരം എല്ലാ ബാങ്കുകളും പ്രയോജനപ്പെടുത്തുന്നതിന്, താഴെ കാണിച്ചിരിക്കുന്നതുപോലെ ബാങ്ക് മാറ്റുന്നതിന് വിലാസ പാറ്റേൺ പരിഷ്കരിക്കുക. ഇത് MIG GUI-യിലെ മെമ്മറി വിലാസ മാപ്പിംഗ് ക്രമീകരണത്തിൽ ROW_BANK_Column സജ്ജീകരിക്കുന്നതിന് തുല്യമാണ്.

സിമുലേഷന്റെ അവസാനം, മുമ്പത്തെ 77 ശതമാനം ബസ് ഉപയോഗം ഇപ്പോൾ 87 ആണെന്ന് നിങ്ങൾക്ക് കാണാൻ കഴിയും!

നിങ്ങൾക്ക് ഇപ്പോഴും ഉയർന്ന കാര്യക്ഷമത ആവശ്യമാണെങ്കിൽ, നിങ്ങൾക്ക് 1024 അല്ലെങ്കിൽ 2048 ബൈറ്റുകളുടെ വലിയ പാക്കറ്റ് സൈസുകളിലേക്ക് പോകാം, അല്ലെങ്കിൽ ഒരു മാനുവൽ പുതുക്കൽ പരിഗണിക്കുക.
കുറിപ്പ്: Xilinx കൺട്രോളർ പുതുക്കൽ ബൈപാസ് ചെയ്യുന്നത് പ്രോത്സാഹിപ്പിക്കുന്നില്ല, കാരണം ഡാറ്റ വിശ്വാസ്യതയെ ബാധിക്കുന്ന JEDEC ഓട്ടോ റിഫ്രഷ് സമയം നിങ്ങൾക്ക് പാലിക്കാൻ കഴിയുമോ എന്ന് ഞങ്ങൾക്ക് ഉറപ്പില്ല. പ്രകടന മെച്ചപ്പെടുത്തൽ കാണുന്നതിന് നിങ്ങൾക്ക് കൺട്രോളറിൽ നിന്ന് NBANNBANk_MACH മാറ്റാൻ കഴിയും. എന്നിരുന്നാലും, ഇത് നിങ്ങളുടെ ഡിസൈൻ സമയത്തെ ബാധിച്ചേക്കാം, nBANk_MACH-നെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക് ദയവായി (Xilinx ഉത്തരം 36505) കാണുക.

core_name_mig_sim.v തുറക്കുക file കൂടാതെ nBANK_MACHS പാരാമീറ്ററുകൾ 4 ൽ നിന്ന് 8 ആക്കി മാറ്റി സിമുലേഷൻ വീണ്ടും പ്രവർത്തിപ്പിക്കുക.
ഹാർഡ്‌വെയറിൽ പാരാമീറ്റർ മൂല്യം പ്രാബല്യത്തിൽ വരാൻ, നിങ്ങൾ core_name_mig.v അപ്‌ഡേറ്റ് ചെയ്യേണ്ടതുണ്ട്. file. 87% ബസ് യൂട്ടിലൈസേഷൻ ലഭിച്ച അതേ പാറ്റേൺ തന്നെയാണ് ഞാൻ ഉപയോഗിച്ചത് (ചിത്രം 2). nBANK_MACHS 8 ആയി സജ്ജീകരിച്ചതോടെ, കാര്യക്ഷമത ഇപ്പോൾ 90% ആണ്.

കൂടാതെ, ½ ഉം ¼ ഉം കൺട്രോളറുകൾ അവയുടെ കാലതാമസം കാരണം കാര്യക്ഷമതയെ പ്രതികൂലമായി ബാധിക്കുമെന്ന് ശ്രദ്ധിക്കുക. ഉദാഹരണത്തിന്ampഅതിനാൽ, ഓരോ 4 CK സൈക്കിളിലും മാത്രമേ നമുക്ക് കമാൻഡുകൾ അയയ്ക്കാൻ കഴിയൂ എന്നതിനാൽ, മിനിമം DRAM ടൈമിംഗ് സ്പെക്കുകൾ പാലിക്കുമ്പോൾ ചിലപ്പോൾ അധിക പാഡിംഗ് ഉണ്ടാകും, ഇത് സൈദ്ധാന്തികമായി കാര്യക്ഷമത കുറയ്ക്കും. നിങ്ങളുടെ കാര്യക്ഷമത ആവശ്യകതയ്ക്ക് അനുയോജ്യമായ ഒന്ന് കണ്ടെത്താൻ വ്യത്യസ്ത കൺട്രോളറുകൾ പരീക്ഷിക്കുക. റഫറൻസുകൾ

1. Zynq-7000 AP SoC, 7 സീരീസ് FPGA-കൾ MIS v2.3 [UG586]
2. Xilinx MIG സൊല്യൂഷൻ സെന്റർ http://www.xilinx.com/support/answers/34243.html

റിവിഷൻ ചരിത്രം
13/03/2015 – പ്രാരംഭ റിലീസ്..

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

XILINX 63234 END FPGA വിതരണക്കാരൻ [pdf] ഉപയോക്തൃ ഗൈഡ് 63234 END FPGA വിതരണക്കാരൻ, 63234, END FPGA വിതരണക്കാരൻ, FPGA വിതരണക്കാരൻ

റഫറൻസുകൾ

• ഉപയോക്തൃ മാനുവൽ