XILINX 63234 END FPGA ਵਿਤਰਕ

ਮਹੱਤਵਪੂਰਨ ਨੋਟ: ਇੱਕ ਉੱਤਰ ਰਿਕਾਰਡ ਦੀ ਇਹ ਡਾਊਨਲੋਡ ਕਰਨ ਯੋਗ PDF ਇਸਦੀ ਉਪਯੋਗਤਾ ਅਤੇ ਪੜ੍ਹਨਯੋਗਤਾ ਨੂੰ ਵਧਾਉਣ ਲਈ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ। ਇਹ ਨੋਟ ਕਰਨਾ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿ ਉੱਤਰ ਰਿਕਾਰਡ ਹਨ Web-ਅਧਾਰਤ ਸਮੱਗਰੀ ਜੋ ਨਵੀਂ ਜਾਣਕਾਰੀ ਉਪਲਬਧ ਹੋਣ 'ਤੇ ਅਕਸਰ ਅਪਡੇਟ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਤੁਹਾਨੂੰ Xilinx ਤਕਨੀਕੀ ਸਹਾਇਤਾ 'ਤੇ ਜਾਣ ਲਈ ਯਾਦ ਦਿਵਾਇਆ ਜਾਂਦਾ ਹੈ। Webਸਾਈਟ ਅਤੇ ਮੁੜview (Xilinx Answer 63234) ਇਸ ਜਵਾਬ ਦੇ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਲਈ।

ਜਾਣ-ਪਛਾਣ

DDR2 ਅਤੇ DDR3 ਯਾਦਾਂ ਨੂੰ ਆਰਕੀਟੈਕਟ ਕਰਨ ਦੇ ਤਰੀਕੇ ਅਤੇ MIG 7 ਸੀਰੀਜ਼ ਕੰਟਰੋਲਰ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਨ ਦੇ ਤਰੀਕੇ ਦੇ ਕਾਰਨ, ਪ੍ਰਦਰਸ਼ਨ ਸਿੱਧਾ ਨਹੀਂ ਹੈ। ਇਸ ਲਈ ਵੱਖ-ਵੱਖ Jedec ਟਾਈਮਿੰਗ ਪੈਰਾਮੀਟਰਾਂ ਅਤੇ ਕੰਟਰੋਲਰ ਆਰਕੀਟੈਕਚਰ ਦੀ ਸਮਝ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਤੁਹਾਨੂੰ ਅਨੁਮਾਨ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਚਲਾਉਣ ਦੀ ਲੋੜ ਹੋਵੇਗੀ। ਪ੍ਰਦਰਸ਼ਨ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਆਮ ਸਿਧਾਂਤ ਇੱਕੋ ਜਿਹਾ ਹੈ, ਪਰ ਇਹ ਦਸਤਾਵੇਜ਼ MIG ਐਕਸ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੁਸ਼ਲਤਾ ਪ੍ਰਾਪਤ ਕਰਨ ਦਾ ਇੱਕ ਆਸਾਨ ਤਰੀਕਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।ampਟੈਸਟ ਬੈਂਚ ਅਤੇ ਉਤੇਜਕ ਦੀ ਮਦਦ ਨਾਲ ਡਿਜ਼ਾਈਨ ਕਰੋ fileਇੱਥੇ ਨੱਥੀ ਹੈ।

ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਬੈਂਡਵਿਡਥ
DRAM ਡਾਟਾ ਬੱਸ ਸਿਰਫ਼ ਪੜ੍ਹਨ ਅਤੇ ਲਿਖਣ ਦੇ ਬਰਸਟ ਦੌਰਾਨ ਹੀ ਸਿਖਰ ਬੈਂਡਵਿਡਥ ਦੇ ਨੇੜੇ ਪਹੁੰਚਦੀ ਹੈ, ਅਤੇ ਇਸਦਾ ਓਵਰਹੈੱਡ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਡਾਟਾ ਦਰ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ।

ਕੁਝ ਸਾਬਕਾampਘੱਟ ਓਵਰਹੈੱਡ ਹਨ

• ਉਸੇ ਬੈਂਕ ਵਿੱਚ ਕਤਾਰਾਂ ਨੂੰ ਐਕਸੈਸ ਕਰਨ ਲਈ ਪ੍ਰੀਚਾਰਜ ਸਮਾਂ (ਪਹੁੰਚ ਪਤਾ ਉਸੇ ਕਤਾਰ-ਪੰਨੇ ਹਿੱਟ ਵਿੱਚ ਨਹੀਂ)
• ਲਿਖਣ ਤੋਂ ਰੀਡ ਐਕਸੈਸ ਵਿੱਚ ਬਦਲਣ ਲਈ ਰਿਕਵਰੀ ਟਾਈਮ ਲਿਖੋ
• ਬੱਸ ਟਰਨਅਰਾਊਂਡ ਸਮਾਂ ਪੜ੍ਹਨ ਤੋਂ ਲਿਖਣ ਦੀ ਪਹੁੰਚ ਵਿੱਚ ਬਦਲਿਆ ਜਾਵੇਗਾ

ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ ਕਰਨ ਵਾਲੇ ਘੜੀ ਚੱਕਰ

• ਕੁਸ਼ਲਤਾ (%) = ——————————————-

ਕੁੱਲ ਘੜੀ ਚੱਕਰ
ਪ੍ਰਭਾਵੀ ਬੈਂਡਵਿਡਥ = ਪੀਕ ਬੈਂਡਵਿਡਥ * ਕੁਸ਼ਲਤਾ

MIG ਡਿਜ਼ਾਈਨ ਜਨਰੇਸ਼ਨ

• MIG IP ਅਤੇ ਸਾਬਕਾ 'ਤੇ ਕਦਮ-ਦਰ-ਕਦਮ ਵੇਰਵਿਆਂ ਲਈ UG586 ਅਧਿਆਇ 1 ਵੇਖੋample ਡਿਜ਼ਾਈਨ ਪੀੜ੍ਹੀ.
• MIG 7 ਸੀਰੀਜ਼ ਪ੍ਰਦਰਸ਼ਨ ਸਿਮੂਲੇਸ਼ਨ ਚਲਾਉਣ ਤੋਂ ਪਹਿਲਾਂ, ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਕਿ ਤੁਹਾਡਾ ਸਿਮੂਲੇਸ਼ਨ ਵਾਤਾਵਰਣ ਠੀਕ ਹੈ, ਹੇਠ ਲਿਖੇ ਕੰਮ ਕਰੋ।
• MIG ਐਕਸ ਖੋਲ੍ਹੋample ਢੁਕਵੀਂ ਲਾਇਬ੍ਰੇਰੀਆਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰੋ ਅਤੇ ਮੈਪ ਕਰੋ, ਸਿਮੂਲੇਸ਼ਨ ਚਲਾਓ, ਅਤੇ ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਤੁਸੀਂ ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੱਚ "ਟੈਸਟ ਪਾਸ" ਸੁਨੇਹਾ ਦੇਖ ਸਕਦੇ ਹੋ।
• ਪ੍ਰਵਾਹ ਨੂੰ ਦਰਸਾਉਣ ਲਈ, ਮੈਂ xc7vx690tffg1761-2 ਲਈ ਇੱਕ MIG IP ਤਿਆਰ ਕੀਤਾ ਹੈ ਅਤੇ ex ਨੂੰ ਸ਼ਾਮਲ ਕੀਤਾ ਹੈample ਡਿਜ਼ਾਈਨ.
• ਦੋ ਚੀਜ਼ਾਂ ਜੋ ਨੋਟ ਕੀਤੀਆਂ ਜਾਣੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ ਮੈਮੋਰੀ ਐਡਰੈੱਸ ਬਿੱਟ ਅਤੇ ਮੈਮੋਰੀ ਐਡਰੈੱਸ ਮੈਪਿੰਗ ਚੋਣ।
• ਸਾਬਕਾ ਲਈampਹਾਂ, ਮੈਂ ਮੈਮੋਰੀ ਪਾਰਟ ਡ੍ਰੌਪ-ਡਾਉਨ ਵਿਕਲਪਾਂ ਦੇ ਅਧੀਨ MT41J128M8XX-125 ਚੁਣਿਆ ਹੈ।

ਚਿੱਤਰ-1, ਕਤਾਰ = 14, ਕਾਲਮ = 10 ਅਤੇ ਬੈਂਕ = 3 ਤੋਂ ਚੁਣੇ ਗਏ ਮੈਮੋਰੀ ਹਿੱਸੇ ਲਈ, ਇਸ ਲਈ ਐਪ_ਐਡਡਰ_ਚੌੜਾਈ = ਕਤਾਰ + ਕਾਲਮ + ਬੈਂਕ + ਰੈਂਕ = 28

ਤੁਸੀਂ BANK_ROW_COLUMN ਜਾਂ ROW BANK_COLUMN ਵਿੱਚੋਂ ਕਿਸੇ ਇੱਕ ਨੂੰ ਚੁਣ ਸਕਦੇ ਹੋ।
ਮੈਂ ROW BANK ਕਾਲਮ ਛੱਡ ਦਿੱਤਾ ਹੈ, ਜੋ ਕਿ ਡਿਫਾਲਟ ਐਡਰੈੱਸ ਮੈਪਿੰਗ ਹੈ।

Exampਸੰਸਲੇਸ਼ਣਯੋਗ ਟੈਸਟ ਬੈਂਚ ਦੇ ਨਾਲ ਡਿਜ਼ਾਈਨ ਸਿਮੂਲੇਸ਼ਨ

• ਸਿਮੂਲੇਸ਼ਨ ਸੈਟਿੰਗਾਂ ਦੇ ਤਹਿਤ, QuestaSim/ModelSim Simulator ਚੁਣੋ ਅਤੇ ਕੰਪਾਇਲ ਕੀਤੇ ਲਾਇਬ੍ਰੇਰੀ ਸਥਾਨ 'ਤੇ ਜਾਓ।
• ਥਰਡ-ਪਾਰਟੀ ਟੂਲਸ ਇੰਸਟਾਲ ਪਾਥ ਵੱਲ ਇਸ਼ਾਰਾ ਕਰਨ, ਟਾਰਗੇਟ ਸਿਮੂਲੇਟਰ ਦੀ ਚੋਣ ਕਰਨ, ਅਤੇ ਲਾਇਬ੍ਰੇਰੀਆਂ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨ ਅਤੇ ਮੈਪ ਕਰਨ ਬਾਰੇ ਵੇਰਵਿਆਂ ਲਈ, ਤੁਸੀਂ (UG900) Vivado ਡਿਜ਼ਾਈਨ ਸੂਟ ਯੂਜ਼ਰ ਗਾਈਡ ਲਾਜਿਕ ਸਿਮੂਲੇਸ਼ਨ ਦਾ ਹਵਾਲਾ ਦੇ ਸਕਦੇ ਹੋ।

GUI ਨੂੰ ਸਿਮੂਲੇਟ ਕਰੋ (ਪ੍ਰੋਜੈਕਟ ਮੈਨੇਜਰ ਵਿੱਚ ਰਨ ਸਿਮੂਲੇਸ਼ਨ ਟੈਬ 'ਤੇ ਕਲਿੱਕ ਕਰੋ) ਅਤੇ ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਤੁਸੀਂ ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੱਚ "ਟੈਸਟ ਪਾਸ" ਸੁਨੇਹਾ ਦੇਖਦੇ ਹੋ।

ਪ੍ਰਦਰਸ਼ਨ ਸਿਮੂਲੇਸ਼ਨ RTL ਸੋਧਾਂ

1. ਸਰੋਤ ਟੈਬ 'ਤੇ ਸੱਜਾ ਕਲਿੱਕ ਕਰੋ, "ਸਿਮੂਲੇਸ਼ਨ ਸਰੋਤ ਜੋੜੋ ਜਾਂ ਬਣਾਓ" ਚੁਣੋ, mig7_perfsim_traffic_generator.sv 'ਤੇ ਬ੍ਰਾਊਜ਼ ਕਰੋ। file ਅਤੇ ਇਸਨੂੰ ਜੋੜਨ ਲਈ ਮੁਕੰਮਲ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
2. ਸਰੋਤ ਟੈਬ 'ਤੇ ਸੱਜਾ ਕਲਿੱਕ ਕਰੋ, "ਸਿਮੂਲੇਸ਼ਨ ਸਰੋਤ ਜੋੜੋ ਜਾਂ ਬਣਾਓ" ਚੁਣੋ, perfsim_stimulus.txt 'ਤੇ ਬ੍ਰਾਊਜ਼ ਕਰੋ, ਅਤੇ ਇਸਨੂੰ ਜੋੜਨਾ ਪੂਰਾ ਕਰੋ 'ਤੇ ਕਲਿੱਕ ਕਰੋ।
3. ਸਾਬਕਾ ਬਾਹਰ ਟਿੱਪਣੀampsim_tb_top.v ਵਿੱਚ le_top instantiation file.
4. ਹੇਠਾਂ ਦਿੱਤੀਆਂ RTL ਲਾਈਨਾਂ ਨੂੰ sim_tb_top, v ਵਿੱਚ ਸ਼ਾਮਲ ਕਰੋ
5. ਆਪਣੀ ਮੈਮੋਰੀ ਪਾਰਟ ਚੋਣ ਦੇ ਅਨੁਸਾਰ APP_ADDR_WIDTH, APP_DATA_WIDTH, RANK_WIDTH, H, ਅਤੇ BANK_WIDTH ਨੂੰ ਸੋਧੋ। ਮੁੱਲ _mig.v ਤੋਂ ਪ੍ਰਾਪਤ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ। file.
6. ਪੀਲੇ ਰੰਗ ਦਾ ਉਜਾਗਰ ਕੀਤਾ ਗਿਆ ਇੰਸਟੈਂਟੀਏਸ਼ਨ ਨਾਮ mig_7series_0_mig IP ਬਣਾਉਣ ਦੌਰਾਨ ਤੁਹਾਡੇ ਕੰਪੋਨੈਂਟ ਨਾਮ ਦੇ ਆਧਾਰ 'ਤੇ ਵੱਖ-ਵੱਖ ਹੋ ਸਕਦਾ ਹੈ। n, ਪੁਸ਼ਟੀ ਕਰੋ ਕਿ ਕੀ ਤੁਸੀਂ ਕੋਈ ਵੱਖਰਾ ਨਾਮ ਚੁਣਿਆ ਹੈ ਅਤੇ ਇਸਨੂੰ ਉਸ ਅਨੁਸਾਰ ਬਦਲੋ।
7. ਇੱਕ ਵਾਰ IP ਤਿਆਰ ਹੋਣ ਤੋਂ ਬਾਅਦ _mig.v ਖੋਲ੍ਹੋ। file ਅਤੇ LHS ਸਿਗਨਲ ਨਾਵਾਂ ਵਿੱਚ ਕਿਸੇ ਵੀ ਭਿੰਨਤਾ ਲਈ ਕਰਾਸ ਚੈੱਕ ਕਰੋ ਅਤੇ ਉਹਨਾਂ ਨੂੰ ਠੀਕ ਕਰੋ।
8. app_sr_req, app_ref_req, ਅਤੇ app_zq_req ਨੂੰ 0 ਤੇ ਸ਼ੁਰੂ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।
9. ਬਤੌਰ ਸਾਬਕਾample_top.v ਟਿੱਪਣੀ ਕੀਤੀ ਗਈ ਹੈ ਅਤੇ ਨਵੀਂ ਹੈ files ਜੋੜ ਦਿੱਤੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਤੁਸੀਂ ਸ਼ਾਇਦ mig_7series_0_mig.v ਦੇ ਨਾਲ “?” ਵੇਖੋਗੇ। file ਸਿਮੂਲੇਸ਼ਨ ਸਰੋਤ ਦੇ ਅਧੀਨ.
10. ਸਹੀ ਦਾ ਨਕਸ਼ਾ ਕਰਨ ਲਈ file, mig_7series_0_mig.v ਤੇ ਸੱਜਾ-ਕਲਿੱਕ ਕਰੋ, "ਸਰੋਤ ਸ਼ਾਮਲ ਕਰੋ" ਦੀ ਚੋਣ ਕਰੋ, ਬ੍ਰਾਊਜ਼ ਕਰੋ /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl ਅਤੇ mig_7series_0_mig_sim.v ਸ਼ਾਮਲ ਕਰੋ file.
11. ਜੇ ਤੁਸੀਂ ਦੇਖਦੇ ਹੋ "?" ਅੰਡਰਲਾਈੰਗ ਲਈ files, ਸਾਰੇ RTL ਸ਼ਾਮਲ ਕਰੋ files ਨੂੰ ਕਲਾਕਿੰਗ, ਕੰਟਰੋਲਰ, ip_top, phy, ਅਤੇ UI ਫੋਲਡਰਾਂ ਵਿੱਚ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ।
12. ਇੱਕ ਵਾਰ RTL ਤਬਦੀਲੀਆਂ ਹੋ ਜਾਣ ਅਤੇ ਸਾਰੀਆਂ ਲੋੜੀਂਦੀਆਂ files ਤੁਹਾਡੇ ਸਿਮੂਲੇਸ਼ਨ ਸਰੋਤਾਂ ਵਿੱਚ ਜੋੜੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਪਦ-ਅਨੁਕ੍ਰਮ ਚਿੱਤਰ 5 ਦੇ ਸਮਾਨ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
13. ਦ fileਲਾਲ ਰੰਗ ਵਿੱਚ ਉਜਾਗਰ ਕੀਤੇ ਗਏ ਨਵੇਂ ਸ਼ਾਮਲ ਕੀਤੇ ਗਏ ਹਨ, ਅਤੇ ECC-ਸਬੰਧਤ ਮੋਡੀਊਲਾਂ 'ਤੇ "?" ਦੀ ਉਮੀਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਕਿਉਂਕਿ ਚੁਣੀ ਗਈ ਮੈਮੋਰੀ ਸੰਰਚਨਾ ਵਿੱਚ ECC ਵਿਕਲਪ ਅਯੋਗ ਹੈ।

ਉਤੇਜਨਾ File ਵਰਣਨ

ਹਰੇਕ ਉਤੇਜਕ ਪੈਟਰਨ 48 ਬਿੱਟ ਹੈ, ਅਤੇ ਫਾਰਮੈਟ ਨੂੰ ਚਿੱਤਰ 6-1 ਤੋਂ 6-4 ਵਿੱਚ ਦਰਸਾਇਆ ਗਿਆ ਹੈ।

ਪਤਾ ਐਨਕੋਡਿੰਗ (ਪਤਾ [35:0])
ਪਤਾ ਚਿੱਤਰ 7-1 ਤੋਂ ਚਿੱਤਰ 7-6 ਦੇ ਅਨੁਸਾਰ ਉਤੇਜਕ ਵਿੱਚ ਏਨਕੋਡ ਕੀਤਾ ਗਿਆ ਹੈ। ਸਾਰੇ ਪਤਾ ਖੇਤਰਾਂ ਨੂੰ ਹੈਕਸਾਡੈਸੀਮਲ ਫਾਰਮੈਟ ਵਿੱਚ ਦਰਜ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।

ਸਾਰੇ ਐਡਰੈੱਸ ਫੀਲਡ ਇੱਕ ਚੌੜਾਈ ਹਨ ਜੋ ਹੈਕਸਾਡੈਸੀਮਲ ਫਾਰਮੈਟ ਵਿੱਚ ਦਾਖਲ ਹੋਣ ਲਈ ਚਾਰ ਨਾਲ ਵੰਡੀ ਜਾ ਸਕਦੀ ਹੈ। ਟੈਸਟ ਬੈਂਚ ਸਿਰਫ਼ ਐਡਰੈੱਸ ਫੀਲਡ ਦੇ ਲੋੜੀਂਦੇ ਬਿੱਟ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਨੂੰ ਭੇਜਦਾ ਹੈ। ਉਦਾਹਰਣ ਵਜੋਂample, ਅੱਠ ਬੈਂਕ ਸੰਰਚਨਾ ਵਿੱਚ, ਸਿਰਫ਼ ਬੈਂਕ ਬਿੱਟ [2:0] ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਨੂੰ ਭੇਜੇ ਜਾਂਦੇ ਹਨ, ਅਤੇ ਬਾਕੀ ਬਿੱਟਾਂ ਨੂੰ ਅਣਡਿੱਠਾ ਕਰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ। ਐਡਰੈੱਸ ਫੀਲਡ ਲਈ ਵਾਧੂ ਬਿੱਟ ਤੁਹਾਨੂੰ ਹੈਕਸਾਡੈਸੀਮਲ ਫਾਰਮੈਟ ਵਿੱਚ ਐਡਰੈੱਸ ਦਰਜ ਕਰਨ ਲਈ ਪ੍ਰਦਾਨ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। ਤੁਹਾਨੂੰ ਇਹ ਪੁਸ਼ਟੀ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ ਕਿ ਦਰਜ ਕੀਤਾ ਗਿਆ ਮੁੱਲ ਇੱਕ ਦਿੱਤੇ ਗਏ ਕੌਂਫਿਗਰੇਸ਼ਨ ਦੀ ਚੌੜਾਈ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ।

• ਕਾਲਮ ਐਡਰੈੱਸ (ਕਾਲਮ[11:0]) - ਉਤੇਜਕ ਵਿੱਚ ਕਾਲਮ ਐਡਰੈੱਸ ਵੱਧ ਤੋਂ ਵੱਧ 12 ਬਿੱਟਾਂ ਲਈ ਪ੍ਰਦਾਨ ਕੀਤਾ ਗਿਆ ਹੈ, ਪਰ ਤੁਹਾਨੂੰ ਇਸਨੂੰ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸੈੱਟ ਕੀਤੇ ਕਾਲਮ ਚੌੜਾਈ ਪੈਰਾਮੀਟਰ ਦੇ ਅਧਾਰ ਤੇ ਸੰਬੋਧਿਤ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।
• ਕਤਾਰ ਦਾ ਪਤਾ (ਕਤਾਰ[15:0]) – ਉਤੇਜਕ ਵਿੱਚ ਕਤਾਰ ਦਾ ਪਤਾ ਵੱਧ ਤੋਂ ਵੱਧ 16 ਬਿੱਟਾਂ ਤੱਕ ਦਿੱਤਾ ਗਿਆ ਹੈ, ਪਰ ਤੁਹਾਨੂੰ ਪਤਾ ਲਗਾਉਣ ਦੀ ਲੋੜ ਹੈ
• ਇਹ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸੈੱਟ ਕੀਤੇ ਗਏ ਕਤਾਰ ਚੌੜਾਈ ਪੈਰਾਮੀਟਰ 'ਤੇ ਅਧਾਰਤ ਹੈ।
• ਬੈਂਕ ਪਤਾ (ਬੈਂਕ[3:0]) - ਪ੍ਰੋਤਸਾਹਨ ਵਿੱਚ ਬੈਂਕ ਦਾ ਪਤਾ ਵੱਧ ਤੋਂ ਵੱਧ ਚਾਰ ਬਿੱਟਾਂ ਲਈ ਦਿੱਤਾ ਗਿਆ ਹੈ, ਪਰ ਤੁਹਾਨੂੰ ਇਸਨੂੰ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸੈੱਟ ਕੀਤੇ ਬੈਂਕ ਚੌੜਾਈ ਪੈਰਾਮੀਟਰ ਦੇ ਅਧਾਰ ਤੇ ਸੰਬੋਧਿਤ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।
• ਰੈਂਕ ਐਡਰੈੱਸ (Rank[3:0]) - ਉਤੇਜਕ ਵਿੱਚ ਰੈਂਕ ਐਡਰੈੱਸ ਵੱਧ ਤੋਂ ਵੱਧ ਚਾਰ ਬਿੱਟਾਂ ਤੱਕ ਪ੍ਰਦਾਨ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਪਰ ਤੁਹਾਨੂੰ ਇਸਨੂੰ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸੈੱਟ ਕੀਤੇ ਰੈਂਕ ਚੌੜਾਈ ਪੈਰਾਮੀਟਰ ਦੇ ਅਧਾਰ ਤੇ ਸੰਬੋਧਿਤ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।
• ਪਤਾ ਉੱਚ-ਪੱਧਰੀ MEM_ADDR_ORDER ਪੈਰਾਮੀਟਰ ਦੇ ਆਧਾਰ 'ਤੇ ਇਕੱਠਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਉਪਭੋਗਤਾ ਇੰਟਰਫੇਸ ਨੂੰ ਭੇਜਿਆ ਜਾਂਦਾ ਹੈ।

ਕਮਾਂਡ ਦੁਹਰਾਓ (ਕਮਾਂਡ ਦੁਹਰਾਓ [7:0])

• ਕਮਾਂਡ ਦੁਹਰਾਓ ਗਿਣਤੀ ਯੂਜ਼ਰ ਇੰਟਰਫੇਸ 'ਤੇ ਸੰਬੰਧਿਤ ਕਮਾਂਡ ਨੂੰ ਦੁਹਰਾਉਣ ਦੀ ਗਿਣਤੀ ਹੈ। ਹਰੇਕ ਦੁਹਰਾਓ ਲਈ ਪਤਾ 8 ਨਾਲ ਵਧਾਇਆ ਜਾਂਦਾ ਹੈ। ਵੱਧ ਤੋਂ ਵੱਧ ਦੁਹਰਾਓ ਗਿਣਤੀ 128 ਹੈ।
• ਟੈਸਟ ਬੈਂਚ ਕਾਲਮ ਸੀਮਾ ਦੀ ਜਾਂਚ ਨਹੀਂ ਕਰਦਾ, ਅਤੇ ਜੇਕਰ ਵਾਧੇ ਦੌਰਾਨ ਵੱਧ ਤੋਂ ਵੱਧ ਕਾਲਮ ਸੀਮਾ ਪੂਰੀ ਹੋ ਜਾਂਦੀ ਹੈ ਤਾਂ ਇਹ ਆਲੇ-ਦੁਆਲੇ ਲਪੇਟਦਾ ਹੈ।
• 128 ਕਮਾਂਡਾਂ ਪੰਨੇ ਨੂੰ ਭਰ ਦਿੰਦੀਆਂ ਹਨ। 0 ਤੋਂ ਇਲਾਵਾ ਕਿਸੇ ਵੀ ਕਾਲਮ ਪਤੇ ਲਈ, 128 ਦੀ ਦੁਹਰਾਓ ਗਿਣਤੀ ਕ੍ਰਾਸਿੰਗ 'ਤੇ ਖਤਮ ਹੁੰਦੀ ਹੈ।
• ਕਾਲਮ ਦੀ ਸੀਮਾ ਕਾਲਮ ਪਤੇ ਦੀ ਸ਼ੁਰੂਆਤ ਤੱਕ ਲਪੇਟਦੀ ਹੈ।

ਬੱਸ ਦੀ ਵਰਤੋਂ

ਬੱਸ ਉਪਯੋਗਤਾ ਦੀ ਗਣਨਾ ਯੂਜ਼ਰ ਇੰਟਰਫੇਸ 'ਤੇ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਰੀਡ ਅਤੇ ਰਾਈਟਸ ਦੀ ਕੁੱਲ ਸੰਖਿਆ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦੇ ਹੋਏ, ਅਤੇ ਹੇਠ ਲਿਖੇ ਸਮੀਕਰਨ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ:

• BL8 ਚਾਰ ਮੈਮੋਰੀ ਕਲਾਕ ਚੱਕਰ ਲੈਂਦਾ ਹੈ
• ਉਤੇਜਨਾ ਦਾ ਅੰਤ ਉਹ ਸਮਾਂ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਸਾਰੀਆਂ ਕਮਾਂਡਾਂ ਪੂਰੀਆਂ ਹੋ ਜਾਂਦੀਆਂ ਹਨ।
• calib_done ਉਹ ਸਮਾਂ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

Example ਪੈਟਰਨ
ਇਹ ਸਾਬਕਾamples BANK_ROW_COLUMN 'ਤੇ ਸੈੱਟ ਕੀਤੇ MEM_ADDR_ORDER 'ਤੇ ਆਧਾਰਿਤ ਹਨ।

ਸਿੰਗਲ ਰੀਡ ਪੈਟਰਨ
00_0_2_000F_00A_1 - ਇਹ ਪੈਟਰਨ 10ਵੇਂ ਕਾਲਮ, 15ਵੀਂ ਕਤਾਰ, ਅਤੇ ਦੂਜੇ ਬੈਂਕ ਤੋਂ ਇੱਕ ਸਿੰਗਲ ਰੀਡ ਹੈ।

ਸਿੰਗਲ ਰਾਈਟ ਪੈਟਰਨ
00_0_1_0040_010_0 – ਇਹ ਪੈਟਰਨ 32ਵੇਂ ਕਾਲਮ, 128ਵੀਂ ਕਤਾਰ, ਅਤੇ ਪਹਿਲੇ ਬੈਂਕ ਲਈ ਸਿੰਗਲ ਰਾਈਟ ਹੈ।

ਇੱਕੋ ਪਤੇ 'ਤੇ ਸਿੰਗਲ ਲਿਖੋ ਅਤੇ ਪੜ੍ਹੋ

• 00_0_2_000F_00A_0 – ਇਹ ਪੈਟਰਨ 10ਵੇਂ ਕਾਲਮ, 15ਵੀਂ ਕਤਾਰ, ਅਤੇ ਦੂਜੇ ਬੈਂਕ ਵਿੱਚ ਇੱਕ ਵਾਰ ਲਿਖਿਆ ਜਾਂਦਾ ਹੈ।
• 00_0_2_000F_00A_1 – ਇਹ ਪੈਟਰਨ 10ਵੇਂ ਕਾਲਮ, 15ਵੀਂ ਕਤਾਰ, ਅਤੇ ਦੂਜੇ ਬੈਂਕ ਤੋਂ ਇੱਕ ਸਿੰਗਲ ਰੀਡ ਹੈ।

ਇੱਕੋ ਪਤੇ ਨਾਲ ਕਈ ਲਿਖਦੇ ਅਤੇ ਪੜ੍ਹਦੇ ਹਨ

• 0A_0_0_0010_000_0 – ਇਹ 10 ਤੋਂ 0 ਤੱਕ ਸ਼ੁਰੂ ਹੋਣ ਵਾਲੇ ਪਤਿਆਂ ਵਾਲੇ 80 ਲਿਖਤਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ, ਜੋ ਕਿ ਕਾਲਮ ਵਿੱਚ ਦੇਖੇ ਜਾ ਸਕਦੇ ਹਨ।
• 0A_0_0_0010_000_1 – ਇਹ 10 ਤੋਂ 0 ਤੱਕ ਸ਼ੁਰੂ ਹੋਣ ਵਾਲੇ ਪਤੇ ਵਾਲੇ 8,0 ਰੀਡਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ, ਜਿਸਨੂੰ ਕਾਲਮ ਵਿੱਚ ਦੇਖਿਆ ਜਾ ਸਕਦਾ ਹੈ।

ਲਿਖਣ ਦੌਰਾਨ ਪੰਨਾ ਲਪੇਟਣਾ
0A_0_2_000F_3F8_0 – ਇਹ 10 ਲਿਖਤਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ ਜਿਨ੍ਹਾਂ ਨੂੰ ਇੱਕ ਲਿਖਤ ਤੋਂ ਬਾਅਦ ਪੰਨੇ ਦੇ ਸ਼ੁਰੂ ਵਿੱਚ ਕਾਲਮ ਐਡਰੈੱਸ ਲਪੇਟਿਆ ਜਾਂਦਾ ਹੈ।

ਪ੍ਰਦਰਸ਼ਨ ਟ੍ਰੈਫਿਕ ਜਨਰੇਟਰ ਦੀ ਨਕਲ ਕਰਨਾ
ਇਸ ਬਿੰਦੂ 'ਤੇ, ਤੁਸੀਂ MIG ex ਨਾਲ ਕੰਮ ਪੂਰਾ ਕਰ ਲਿਆ ਹੈ।ample ਡਿਜ਼ਾਈਨ ਸਿਮੂਲੇਸ਼ਨ। ਇਸਦਾ ਮਤਲਬ ਹੈ ਕਿ ਤੁਹਾਡਾ ਸਿਮੂਲੇਸ਼ਨ ਸੈੱਟਅੱਪ ਤਿਆਰ ਹੈ, ਤੁਸੀਂ ਪ੍ਰਦਰਸ਼ਨ ਸਿਮੂਲੇਸ਼ਨ RTL ਸੋਧਾਂ ਕੀਤੀਆਂ ਹਨ, ਨਵੀਂ ਸਿਮੂਲੇਸ਼ਨ ਲੜੀ ਸਹੀ ਹੈ, ਅਤੇ ਤੁਸੀਂ ਉਤੇਜਕ ਪੈਟਰਨਾਂ ਨੂੰ ਸਮਝ ਲਿਆ ਹੈ। perfsim_stimulus.txt ਵਿੱਚ 16 ਲਿਖਣ ਅਤੇ ਪੜ੍ਹਨ ਨਾਲ ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਇੱਕ ਵਾਰ ਫਿਰ ਚਲਾਓ।

• ਸਭ ਨੂੰ ਚਲਾਓ, init_calib_complete ਸਿਗਨਲ ਦੇ ਪ੍ਰਗਟ ਹੋਣ ਤੱਕ ਉਡੀਕ ਕਰੋ, ਅਤੇ ਤੁਸੀਂ ਲਿਖਣ ਅਤੇ ਪੜ੍ਹਨ ਦੀ ਪ੍ਰਸਤਾਵਿਤ ਸੰਖਿਆ ਦੇਖ ਸਕੋਗੇ। ਫਿਰ ਸਿਮੂਲੇਸ਼ਨ ਬੰਦ ਹੋ ਜਾਵੇਗਾ।
• ਜਦੋਂ ਤੁਹਾਨੂੰ ਸਿਮੂਲੇਸ਼ਨ ਛੱਡਣ ਲਈ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਨਹੀਂ ਚੁਣੋ ਅਤੇ ਟ੍ਰਾਂਸਕ੍ਰਿਪਟ ਵਿੰਡੋ 'ਤੇ ਜਾਓ, ਜਿੱਥੇ ਤੁਸੀਂ ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਅੰਕੜੇ ਦੇਖ ਸਕੋਗੇ।
• ਜੇਕਰ ਤੁਸੀਂ "ਸਿਮੂਲੇਸ਼ਨ ਛੱਡੋ" ਦੀ ਚੋਣ ਕਰਦੇ ਹੋ, ਤਾਂ ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਅੰਕੜੇ ਇੱਕ ਨੂੰ ਲਿਖੇ ਜਾਣਗੇ file sim_1/behave ਫੋਲਡਰ ਵਿੱਚ ਸਥਿਤ mig_band_width_output.txt ਨਾਮਕ।
• Exampਡਾਇਰੈਕਟਰੀ ਮਾਰਗ:- /mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behav

ਤੁਸੀਂ ਹੈਰਾਨ ਹੋ ਸਕਦੇ ਹੋ ਕਿ ਪ੍ਰਤੀਸ਼ਤ ਕਿਉਂtagਬੱਸ ਵਰਤੋਂ ਦਾ e ਸਿਰਫ਼ 29 ਹੈ। ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਉਸੇ IP ਸੈਟਿੰਗਾਂ ਨਾਲ ਦੁਬਾਰਾ ਚਲਾਓ, ਪਰ ਸਿਰਫ਼ ਉਤੇਜਕ ਨੂੰ ਬਦਲ ਕੇ। file 256 ਲਿਖਦੇ ਹਨ ਅਤੇ 256 ਪੜ੍ਹਦੇ ਹਨ

• ff_0_0_0000_000_0
• ff_0_0_0000_000_1

ਤੁਸੀਂ ਹੁਣ ਪ੍ਰਤੀਸ਼ਤ ਦੇਖੋਗੇtage ਨੂੰ 85 ਦੇ ਰੂਪ ਵਿੱਚ ਦਰਸਾਉਂਦਾ ਹੈ, ਜਿਸਦਾ ਅਰਥ ਹੈ ਕਿ DDR3 ਲਿਖਣ ਅਤੇ ਪੜ੍ਹਨ ਦੇ ਬਰਸਟਾਂ ਦੇ ਲੰਬੇ ਕ੍ਰਮ ਲਈ ਬਿਹਤਰ ਬੱਸ ਵਰਤੋਂ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈ।

ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਦੇ ਆਮ ਤਰੀਕੇ
ਕੁਸ਼ਲਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਨ ਵਾਲੇ ਕਾਰਕਾਂ ਨੂੰ ਦੋ ਭਾਗਾਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ:

1. ਮੈਮੋਰੀ ਖਾਸ
2. ਕੰਟਰੋਲਰ ਵਿਸ਼ੇਸ਼

ਚਿੱਤਰ 9 ਤੁਹਾਨੂੰ ਇੱਕ ਓਵਰ ਦਿੰਦਾ ਹੈview ਉਹਨਾਂ ਸ਼ਬਦਾਂ ਦੀ ਜੋ ਯਾਦਦਾਸ਼ਤ-ਵਿਸ਼ੇਸ਼ ਹਨ।
SRAM ਅਤੇ ਬਲਾਕ ਮੈਮੋਰੀਜ਼ ਦੇ ਉਲਟ, DDR2 ਜਾਂ DDR3 ਪ੍ਰਦਰਸ਼ਨ ਸਿਰਫ਼ ਵੱਧ ਤੋਂ ਵੱਧ ਡਾਟਾ ਦਰ ਨਹੀਂ ਹੈ।

ਇਹ ਕਈ ਸਮੇਂ ਦੇ ਕਾਰਕਾਂ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:

• tRCD: ਰੋਅ ਕਮਾਂਡ ਡਿਲੇ (ਜਾਂ ਰਾਸ ਟੂ ਕੈਸ ਡਿਲੇ)।
• tCAS(CL): ਕਾਲਮ ਐਡਰੈੱਸ ਸਟ੍ਰੋਬ ਲੇਟੈਂਸੀ।
• ਟੀਆਰਪੀ: ਕਤਾਰ ਪ੍ਰੀਚਾਰਜ ਦੇਰੀ।
• tRAS: ਕਤਾਰ ਕਿਰਿਆਸ਼ੀਲ ਸਮਾਂ (ਪ੍ਰੀਚੇਂਜ ਲਈ ਕਿਰਿਆਸ਼ੀਲ ਕਰੋ)।
• tRC: ਕਤਾਰ ਚੱਕਰ ਸਮਾਂ। tRC = tRAS + tRP
• tRAC: ਰੈਂਡਮ ਐਕਸੈਸ ਦੇਰੀ। tRAC = tRCD + tCAS
• tCWLCAS ਲਿਖਣ ਦੀ ਲੇਟੈਂਸੀ ਵਜੋਂ।
• tZQ: ZQ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਸਮਾਂ।
• tRFC: ਕਤਾਰ ਰਿਫ੍ਰੈਸ਼ ਸਾਈਕਲ ਸਮਾਂ
• tWTR: ਪੜ੍ਹਨ ਲਈ ਲਿਖਣ ਵਿੱਚ ਦੇਰੀ। ਪੜ੍ਹਨ ਲਈ ਆਖਰੀ ਲਿਖਣ ਦੇ ਲੈਣ-ਦੇਣ ਦਾ ਹੁਕਮ ਸਮਾਂ।
• tWR: ਲਿਖਣ ਦਾ ਰਿਕਵਰੀ ਸਮਾਂ। ਆਖਰੀ ਲਿਖਣ ਦਾ ਲੈਣ-ਦੇਣ ਪ੍ਰੀਚਾਰਜ ਸਮੇਂ ਤੱਕ
• ਸਾਰੇ ਸੂਚੀਬੱਧ ਪੈਰਾਮੀਟਰਾਂ ਦਾ ਸਮਾਂ ਵਰਤੀ ਗਈ ਮੈਮੋਰੀ ਦੀ ਕਿਸਮ ਅਤੇ ਮੈਮੋਰੀ ਹਿੱਸੇ ਦੇ ਸਪੀਡ ਗ੍ਰੇਡ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ।
• ਪਰਿਭਾਸ਼ਾਵਾਂ ਅਤੇ ਸਮੇਂ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਬਾਰੇ ਹੋਰ ਵੇਰਵੇ DDR2 ਅਤੇ DDR3 JEDEC ਮਿਆਰਾਂ ਜਾਂ ਕਿਸੇ ਵੀ ਮੈਮੋਰੀ ਡਿਵਾਈਸ ਡੇਟਾਸ਼ੀਟ ਵਿੱਚ ਮਿਲ ਸਕਦੇ ਹਨ।

ਕੁਸ਼ਲਤਾ ਮੁੱਖ ਤੌਰ 'ਤੇ ਇਸ ਗੱਲ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ ਕਿ ਮੈਮੋਰੀ ਨੂੰ ਕਿਵੇਂ ਐਕਸੈਸ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਵੱਖ-ਵੱਖ ਪਤੇ ਦੇ ਪੈਟਰਨ ਵੱਖ-ਵੱਖ ਕੁਸ਼ਲਤਾ ਨਤੀਜੇ ਦਿੰਦੇ ਹਨ।

ਮੈਮੋਰੀ ਟਾਈਮਿੰਗ ਓਵਰਹੈੱਡਸ

1. ਨਵੇਂ ਬੈਂਕਾਂ/ਕਤਾਰਾਂ ਵਿੱਚ ਬਦਲਣ ਜਾਂ ਉਸੇ ਬੈਂਕ ਦੇ ਅੰਦਰ ਕਤਾਰਾਂ ਬਦਲਣ ਵੇਲੇ ਐਕਟੀਵੇਸ਼ਨ ਸਮਾਂ ਅਤੇ ਪ੍ਰੀਚਾਰਜ ਸਮਾਂ। - ਇਸ ਲਈ, ਤੁਸੀਂ ਕਤਾਰ ਵਿੱਚ ਬਦਲਾਅ ਨੂੰ ਘਟਾਉਂਦੇ ਹੋ, ਜਿਸ ਨਾਲ ਟੀਆਰਸੀਡੀ ਅਤੇ ਟੀਆਰਪੀ ਹਟਾ ਸਕਦੇ ਹਨ।
2. ਲਗਾਤਾਰ ਲਿਖੋ ਜਾਂ ਪੜ੍ਹੋ ਕਮਾਂਡ ਭੇਜੋ - ਟੀਸੀਸੀਡੀ ਟਾਈਮਿੰਗ ਨੂੰ ਕਾਇਮ ਰੱਖਣਾ।
3. ਲਿਖਣ-ਤੋਂ-ਪੜ੍ਹਨ ਅਤੇ ਪੜ੍ਹਨ-ਤੋਂ-ਲਿਖਣ ਲਈ ਕਮਾਂਡ ਤਬਦੀਲੀ ਨੂੰ ਘੱਟ ਤੋਂ ਘੱਟ ਕਰੋ - ਪੜ੍ਹਨ ਪਹੁੰਚਾਂ ਨੂੰ ਬਦਲਣ ਲਈ ਲਿਖਣ ਦਾ ਰਿਕਵਰੀ ਸਮਾਂ, ਅਤੇ ਪੜ੍ਹਨ ਤੋਂ ਲਿਖਣ ਲਈ ਬਦਲਣ ਦਾ ਬੱਸ ਟਰਨਅਰਾਊਂਡ ਸਮਾਂ।
4. ਇੱਕ ਸਹੀ ਰਿਫਰੈਸ਼ ਅੰਤਰਾਲ ਸੈਟ ਕਰੋ।
   • a. DDR3 SDRAM ਨੂੰ tREFI ਦੇ ਔਸਤ ਸਮੇਂ-ਸਮੇਂ 'ਤੇ ਰਿਫਰੈਸ਼ ਚੱਕਰਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
   • b. ਵੱਧ ਤੋਂ ਵੱਧ 8 ਵਾਧੂ ਰਿਫ੍ਰੈਸ਼ ਕਮਾਂਡਾਂ ਪਹਿਲਾਂ ਤੋਂ ਜਾਰੀ ਕੀਤੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ ("ਖਿੱਚੀਆਂ ਗਈਆਂ")। ਇਹ ਰਿਫ੍ਰੈਸ਼ਾਂ ਦੀ ਗਿਣਤੀ ਨੂੰ ਘਟਾਉਂਦਾ ਨਹੀਂ ਹੈ, ਪਰ ਆਲੇ ਦੁਆਲੇ ਦੇ ਦੋ ਰਿਫ੍ਰੈਸ਼ ਕਮਾਂਡਾਂ ਵਿਚਕਾਰ ਵੱਧ ਤੋਂ ਵੱਧ ਅੰਤਰਾਲ 9 × tREFI ਤੱਕ ਸੀਮਿਤ ਹੈ।
5. ਸਾਰੇ ਬੈਂਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ - ਇੱਕ ਢੁਕਵਾਂ ਐਡਰੈਸਿੰਗ ਵਿਧੀ ਬਿਹਤਰ ਹੈ।
   • a. ਰੋ-ਬੈਂਕ-ਕਾਲਮ: ਇੱਕ ਕ੍ਰਮਵਾਰ ਐਡਰੈੱਸ ਸਪੇਸ ਉੱਤੇ ਹੋਣ ਵਾਲੇ ਲੈਣ-ਦੇਣ ਲਈ, ਕੋਰ ਆਪਣੇ ਆਪ ਹੀ DRAM ਡਿਵਾਈਸ ਦੇ ਅਗਲੇ ਬੈਂਕ ਵਿੱਚ ਉਹੀ ਕਤਾਰ ਖੋਲ੍ਹਦਾ ਹੈ ਤਾਂ ਜੋ ਮੌਜੂਦਾ ਕਤਾਰ ਦੇ ਅੰਤ 'ਤੇ ਪਹੁੰਚਣ 'ਤੇ ਲੈਣ-ਦੇਣ ਜਾਰੀ ਰੱਖਿਆ ਜਾ ਸਕੇ। ਇਹ ਉਹਨਾਂ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਢੁਕਵਾਂ ਹੈ ਜਿਨ੍ਹਾਂ ਨੂੰ ਕ੍ਰਮਵਾਰ ਐਡਰੈੱਸ ਸਥਾਨਾਂ 'ਤੇ ਵੱਡੇ ਡੇਟਾ ਪੈਕੇਟਾਂ ਨੂੰ ਫਟਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
   • b. ਬੈਂਕ-ਕਤਾਰ-ਕਾਲਮ: ਜਦੋਂ ਇੱਕ ਕਤਾਰ ਸੀਮਾ ਪਾਰ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਮੌਜੂਦਾ ਕਤਾਰ ਬੰਦ ਹੋ ਜਾਵੇਗੀ, ਅਤੇ ਉਸੇ ਬੈਂਕ ਦੇ ਅੰਦਰ ਇੱਕ ਹੋਰ ਕਤਾਰ ਖੁੱਲ੍ਹ ਜਾਵੇਗੀ। MSB ਇੱਕ ਬੈਂਕ ਪਤਾ ਹੈ ਜਿਸਦੀ ਵਰਤੋਂ ਵੱਖ-ਵੱਖ ਬੈਂਕਾਂ ਤੋਂ ਬਦਲਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਇਹ ਕੁਝ ਸਮੇਂ ਲਈ ਮੈਮੋਰੀ ਦੇ ਇੱਕ ਬਲਾਕ ਵਿੱਚ ਛੋਟੇ, ਵਧੇਰੇ ਬੇਤਰਤੀਬ ਲੈਣ-ਦੇਣ ਲਈ ਢੁਕਵਾਂ ਹੈ, ਅਤੇ ਫਿਰ ਦੂਜੇ ਬਲਾਕ (ਬੈਂਕ) ਵਿੱਚ ਛਾਲ ਮਾਰਨਾ।
6. ਬਰਸਟ ਲੰਬਾਈ
   • a. BL 8 3 ਸੀਰੀਜ਼ 'ਤੇ DDR7 ਲਈ ਸਮਰਥਿਤ ਹੈ। BC4 ਦੀ ਕੁਸ਼ਲਤਾ ਬਹੁਤ ਘੱਟ ਹੈ, ਜੋ ਕਿ 50% ਤੋਂ ਘੱਟ ਹੈ। ਇਹ ਇਸ ਲਈ ਹੈ ਕਿਉਂਕਿ BC4 ਦਾ ਐਗਜ਼ੀਕਿਊਸ਼ਨ ਸਮਾਂ BL8 ਦੇ ਸਮਾਨ ਹੈ। ਡੇਟਾ ਨੂੰ ਸਿਰਫ਼ ਕੰਪੋਨੈਂਟ ਦੇ ਅੰਦਰ ਛੁਪਾਇਆ ਗਿਆ ਹੈ।
   • ਅ. ਉਹਨਾਂ ਮਾਮਲਿਆਂ ਵਿੱਚ ਜਿੱਥੇ ਤੁਸੀਂ ਪੂਰਾ ਬਰਸਟ ਨਹੀਂ ਲਿਖਣਾ ਚਾਹੁੰਦੇ, ਡੇਟਾ ਮਾਸਕ ਜਾਂ ਲਿਖਣ ਤੋਂ ਬਾਅਦ ਪੜ੍ਹਨ 'ਤੇ ਵਿਚਾਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
7. ਇੱਕ ਉਚਿਤ ZQ ਅੰਤਰਾਲ ਸੈੱਟ ਕਰੋ (ਕੇਵਲ DDR3)
   ਕੰਟਰੋਲਰ ZQ ਸ਼ਾਰਟ (ZQCS) ਅਤੇ ZQ ਲੌਂਗ (ZQCL) ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕਮਾਂਡਾਂ ਦੋਵਾਂ ਨੂੰ ਭੇਜਦਾ ਹੈ।
   • a. DDR3 JEDEC ਸਟੈਂਡਰਡ ਦੀ ਪਾਲਣਾ ਕਰੋ।
   • b. ZQ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਦੀ ਚਰਚਾ JEDEC Spec JESD5.5-79 DDR3 SDRAM ਸਟੈਂਡਰਡ ਦੇ ਭਾਗ 3 ਵਿੱਚ ਕੀਤੀ ਗਈ ਹੈ।
   • c. ZQ ਕੈਲੀਬ੍ਰੇਸ਼ਨ VT ਵਿੱਚ ਭਿੰਨਤਾਵਾਂ ਨੂੰ ਧਿਆਨ ਵਿੱਚ ਰੱਖਦੇ ਹੋਏ ਨਿਯਮਤ ਅੰਤਰਾਲਾਂ 'ਤੇ ਔਨ-ਡਾਈ ਟਰਮੀਨੇਸ਼ਨ (ODT) ਨੂੰ ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈ।
   • d. ਤਰਕ bank_common.v/vhd ਵਿੱਚ ਸ਼ਾਮਲ ਹੈ।
   • e. ਪੈਰਾਮੀਟਰ Tzqcs ਉਸ ਦਰ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਜਿਸ 'ਤੇ ZQ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਕਮਾਂਡ ਮੈਮੋਰੀ ਨੂੰ ਭੇਜੀ ਜਾਂਦੀ ਹੈ।
   • f. app_zq_req ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕਾਊਂਟਰ ਨੂੰ ਅਯੋਗ ਕਰਨਾ ਅਤੇ ਹੱਥੀਂ ਭੇਜਣਾ ਸੰਭਵ ਹੈ, ਇਹ ਹੱਥੀਂ ਰਿਫਰੈਸ਼ ਭੇਜਣ ਦੇ ਸਮਾਨ ਹੈ। ਵੇਰਵਿਆਂ ਲਈ (Xilinx Answer 47924) ਵੇਖੋ।

ਕੰਟਰੋਲਰ ਓਵਰਹੈੱਡਸ

1. ਪੀਰੀਅਡਿਕ ਰੀਡਜ਼ - ਵੇਰਵਿਆਂ ਲਈ (ਜ਼ਿਲਿੰਕਸ ਉੱਤਰ 43344) ਵੇਖੋ।
   • a. ਪੜ੍ਹਨ ਦੀ ਮਿਆਦ ਨਾ ਬਦਲੋ।
   • b. ਲਿਖਣ ਦੌਰਾਨ ਸਮੇਂ-ਸਮੇਂ 'ਤੇ ਪੜ੍ਹਨਾ ਛੱਡੋ ਅਤੇ ਸੱਚੇ ਪੜ੍ਹਨ ਤੋਂ ਪਹਿਲਾਂ ਖੁੰਝੇ ਪੜ੍ਹਨ ਦੀ ਗਿਣਤੀ ਜਾਰੀ ਕਰੋ।
2. ਮੁੜ ਕ੍ਰਮਬੱਧ ਕਰਨਾ - ਵੇਰਵਿਆਂ ਲਈ (Xilinx ਉੱਤਰ 34392) ਵੇਖੋ। ਉਪਭੋਗਤਾ ਅਤੇ AXI ਇੰਟਰਫੇਸ ਡਿਜ਼ਾਈਨ ਲਈ, ਇਸਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣਾ ਬਿਹਤਰ ਹੈ।
   • a. ਰੀਆਰਡਰ ਉਹ ਤਰਕ ਹੈ ਜੋ ਕਈ ਕਮਾਂਡਾਂ ਨੂੰ ਅੱਗੇ ਦੇਖਦਾ ਹੈ ਅਤੇ ਉਪਭੋਗਤਾ ਕਮਾਂਡ ਕ੍ਰਮ ਨੂੰ ਬਦਲਦਾ ਹੈ ਤਾਂ ਜੋ ਗੈਰ-ਮੈਮੋਰੀ ਕਮਾਂਡਾਂ ਵੈਧ ਬੈਂਡਵਿਡਥ 'ਤੇ ਕਬਜ਼ਾ ਨਾ ਕਰਨ। ਪ੍ਰਦਰਸ਼ਨ ਅਸਲ ਟ੍ਰੈਫਿਕ ਪੈਟਰਨ ਨਾਲ ਵੀ ਸੰਬੰਧਿਤ ਹੈ।
   • b. ਐਡਰੈੱਸ ਪੈਟਰਨ ਦੇ ਆਧਾਰ 'ਤੇ, ਰੀਆਰਡਰ ਪ੍ਰੀਚਾਰਜ ਨੂੰ ਛੱਡਣ ਅਤੇ ਕਮਾਂਡਾਂ ਨੂੰ ਕਿਰਿਆਸ਼ੀਲ ਕਰਨ ਵਿੱਚ ਮਦਦ ਕਰਦਾ ਹੈ ਅਤੇ tRCD ਅਤੇ tRP ਨੂੰ ਡੇਟਾ ਬੈਂਡਵਿਡਥ 'ਤੇ ਕਬਜ਼ਾ ਕਰਨ ਤੋਂ ਰੋਕਦਾ ਹੈ।
3. ਬੈਂਕ ਮਸ਼ੀਨਾਂ ਦੀ ਗਿਣਤੀ ਵਧਾਉਣ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰੋ।
   • a. ਕੰਟਰੋਲਰ ਦੇ ਜ਼ਿਆਦਾਤਰ ਤਰਕ ਬੈਂਕ ਮਸ਼ੀਨਾਂ ਵਿੱਚ ਰਹਿੰਦੇ ਹਨ, ਅਤੇ ਉਹ DRAM ਬੈਂਕਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦੇ ਹਨ।
   • b. ਇੱਕ ਦਿੱਤੀ ਗਈ ਬੈਂਕ ਮਸ਼ੀਨ ਕਿਸੇ ਵੀ ਸਮੇਂ ਇੱਕ ਸਿੰਗਲ DRAM ਬੈਂਕ ਦਾ ਪ੍ਰਬੰਧਨ ਕਰਦੀ ਹੈ।
   • c. ਬੈਂਕ ਮਸ਼ੀਨ ਅਸਾਈਨਮੈਂਟ ਗਤੀਸ਼ੀਲ ਹੈ, ਇਸ ਲਈ ਹਰੇਕ ਭੌਤਿਕ ਬੈਂਕ ਲਈ ਇੱਕ ਬੈਂਕ ਮਸ਼ੀਨ ਹੋਣਾ ਜ਼ਰੂਰੀ ਨਹੀਂ ਹੈ।
   • d. ਬੈਂਕ ਮਸ਼ੀਨਾਂ ਨੂੰ ਸੰਰਚਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਪਰ ਇਹ ਖੇਤਰ ਅਤੇ ਪ੍ਰਦਰਸ਼ਨ ਵਿਚਕਾਰ ਇੱਕ ਵਪਾਰ ਹੈ।
   • e. ਬੈਂਕ ਮਸ਼ੀਨਾਂ ਦੀ ਮਨਜ਼ੂਰਸ਼ੁਦਾ ਗਿਣਤੀ 2-8 ਤੱਕ ਹੈ।
   • f. ਡਿਫਾਲਟ ਰੂਪ ਵਿੱਚ, 4 ਬੈਂਕ ਮਸ਼ੀਨਾਂ RTL ਪੈਰਾਮੀਟਰਾਂ ਰਾਹੀਂ ਕੌਂਫਿਗਰ ਕੀਤੀਆਂ ਜਾਂਦੀਆਂ ਹਨ।
   • g. ਬੈਂਕ ਮਸ਼ੀਨਾਂ ਨੂੰ ਬਦਲਣ ਲਈ, memc_ui_top ਵਿੱਚ ਮੌਜੂਦ ਪੈਰਾਮੀਟਰ nBANK_MACHS = 8 'ਤੇ ਵਿਚਾਰ ਕਰੋ।

Example 8 ਬੈਂਕ ਮਸ਼ੀਨਾਂ ਲਈ – nBANK_MACHS = 8
ਹੁਣ ਤੁਸੀਂ ਉਹਨਾਂ ਕਾਰਕਾਂ ਤੋਂ ਜਾਣੂ ਹੋ ਜੋ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੇ ਹਨ। ਇੱਕ ਅੱਪਸਟ੍ਰੀਮ ਐਪਲੀਕੇਸ਼ਨ 'ਤੇ ਵਿਚਾਰ ਕਰੋ ਜੋ ਤੁਹਾਨੂੰ ਪ੍ਰਤੀ ਪੈਕੇਟ 512 ਡਾਟਾ ਬਾਈਟ ਦਿੰਦਾ ਹੈ, ਅਤੇ ਤੁਹਾਨੂੰ ਉਹਨਾਂ ਨੂੰ ਵੱਖ-ਵੱਖ ਮੈਮੋਰੀ ਸਥਾਨਾਂ 'ਤੇ ਸੇਵ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਕਿਉਂਕਿ 512 ਡਾਟਾ ਬਾਈਟ 64 DDR3 ਡਾਟਾ ਬਰਸਟ ਦੇ ਬਰਾਬਰ ਹੈ, ਇਸ ਲਈ ਸਾਬਕਾ ਨੂੰ ਦੁਬਾਰਾ ਚਲਾਓ।ampਇੱਕ ਉਤੇਜਨਾ ਦੇ ਨਾਲ ਡਿਜ਼ਾਈਨ file ਜਿਸ ਵਿੱਚ 512 ਲਿਖਤਾਂ, 512 ਪੜ੍ਹਨ, ਅਤੇ ਹਰੇਕ 64 ਲਿਖਤਾਂ ਜਾਂ ਪੜ੍ਹਨ ਲਈ ਕਤਾਰ ਬਦਲਣ ਸ਼ਾਮਲ ਹੈ:

ਸਿਮੂਲੇਸ਼ਨ ਦੇ ਅੰਤ 'ਤੇ, ਤੁਸੀਂ ਦੇਖੋਗੇ ਕਿ ਬੱਸ ਦੀ ਵਰਤੋਂ 77 ਪ੍ਰਤੀਸ਼ਤ ਹੈ।

ਚਿੱਤਰ 11: 512 ਰਾਈਟਸ ਅਤੇ 512 ਰੀਡਜ਼ ਲਈ ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਅੰਕੜੇ - 64 ਰਾਈਟਸ ਜਾਂ ਰੀਡਜ਼ ਲਈ ਰੋਅ ਸਵਿਚਿੰਗ।

ਤੁਸੀਂ ਹੁਣ ਕੁਸ਼ਲਤਾ ਨੂੰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਪਿਛਲੇ ਭਾਗ ਵਿੱਚ ਸਿੱਖੇ ਗਏ ਗਿਆਨ ਨੂੰ ਲਾਗੂ ਕਰ ਸਕਦੇ ਹੋ। ਕਤਾਰ ਬਦਲਣ ਦੀ ਬਜਾਏ ਸਾਰੇ ਬੈਂਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ, ਹੇਠਾਂ ਦਿਖਾਏ ਗਏ ਬੈਂਕ ਨੂੰ ਬਦਲਣ ਲਈ ਐਡਰੈੱਸ ਪੈਟਰਨ ਨੂੰ ਸੋਧੋ। ਇਹ MIG GUI ਵਿੱਚ ਮੈਮੋਰੀ ਐਡਰੈੱਸ ਮੈਪਿੰਗ ਸੈਟਿੰਗ ਵਿੱਚ ROW_BANK_Column ਸੈੱਟ ਕਰਨ ਦੇ ਬਰਾਬਰ ਹੈ।

ਸਿਮੂਲੇਸ਼ਨ ਦੇ ਅੰਤ 'ਤੇ, ਤੁਸੀਂ ਦੇਖੋਗੇ ਕਿ ਪਹਿਲਾਂ 77 ਪ੍ਰਤੀਸ਼ਤ ਬੱਸ ਉਪਯੋਗਤਾ ਹੁਣ 87 ਹੈ!

ਜੇਕਰ ਤੁਹਾਨੂੰ ਅਜੇ ਵੀ ਉੱਚ ਕੁਸ਼ਲਤਾ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ ਤੁਸੀਂ 1024 ਜਾਂ 2048 ਬਾਈਟ ਦੇ ਵੱਡੇ ਪੈਕੇਟ ਆਕਾਰ ਲਈ ਜਾ ਸਕਦੇ ਹੋ, ਜਾਂ ਮੈਨੂਅਲ ਰਿਫ੍ਰੈਸ਼ 'ਤੇ ਵਿਚਾਰ ਕਰ ਸਕਦੇ ਹੋ।
ਨੋਟ: Xilinx ਕੰਟਰੋਲਰ ਰਿਫਰੈਸ਼ ਨੂੰ ਬਾਈਪਾਸ ਕਰਨ ਨੂੰ ਉਤਸ਼ਾਹਿਤ ਨਹੀਂ ਕਰਦਾ ਹੈ, ਕਿਉਂਕਿ ਸਾਨੂੰ ਯਕੀਨ ਨਹੀਂ ਹੈ ਕਿ ਤੁਸੀਂ JEDEC ਆਟੋ ਰਿਫਰੈਸ਼ ਟਾਈਮਿੰਗ ਨੂੰ ਪੂਰਾ ਕਰ ਸਕੋਗੇ, ਜੋ ਡੇਟਾ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ। ਕੰਟਰੋਲਰਾਂ ਤੋਂ ਤੁਸੀਂ ਪ੍ਰਦਰਸ਼ਨ ਸੁਧਾਰ ਦੇਖਣ ਲਈ NBANNBANk_MACH ਨੂੰ ਬਦਲ ਸਕਦੇ ਹੋ। ਹਾਲਾਂਕਿ, ਇਹ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਟਾਈਮਿੰਗ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰ ਸਕਦਾ ਹੈ, nBANk_MACH ਬਾਰੇ ਵੇਰਵਿਆਂ ਲਈ ਕਿਰਪਾ ਕਰਕੇ (Xilinx Answer 36505) ਵੇਖੋ।

core_name_mig_sim.v ਖੋਲ੍ਹੋ file ਅਤੇ ਪੈਰਾਮੀਟਰ nBANK_MACHS ਨੂੰ 4 ਤੋਂ 8 ਵਿੱਚ ਬਦਲੋ ਅਤੇ ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਦੁਬਾਰਾ ਚਲਾਓ।
ਹਾਰਡਵੇਅਰ ਵਿੱਚ ਪੈਰਾਮੀਟਰ ਮੁੱਲ ਨੂੰ ਪ੍ਰਭਾਵੀ ਬਣਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ core_name_mig.v ਨੂੰ ਅੱਪਡੇਟ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। file. ਮੈਂ ਉਹੀ ਪੈਟਰਨ ਵਰਤਿਆ ਜਿੱਥੇ ਸਾਨੂੰ 87% ਬੱਸ ਵਰਤੋਂ ਮਿਲੀ (ਚਿੱਤਰ 2)। nBANK_MACHS ਨੂੰ 8 ਤੇ ਸੈੱਟ ਕਰਨ ਨਾਲ, ਕੁਸ਼ਲਤਾ ਹੁਣ 90% ਹੈ।

ਨਾਲ ਹੀ, ਇਹ ਵੀ ਧਿਆਨ ਦਿਓ ਕਿ ½ ਅਤੇ ¼ ਕੰਟਰੋਲਰ ਆਪਣੀ ਲੇਟੈਂਸੀ ਦੇ ਕਾਰਨ ਕੁਸ਼ਲਤਾ ਨੂੰ ਨਕਾਰਾਤਮਕ ਤੌਰ 'ਤੇ ਪ੍ਰਭਾਵਿਤ ਕਰਦੇ ਹਨ। ਉਦਾਹਰਣ ਵਜੋਂampਹਾਂ, ਕਿਉਂਕਿ ਅਸੀਂ ਹਰ 4 CK ਚੱਕਰਾਂ ਵਿੱਚ ਸਿਰਫ਼ ਕਮਾਂਡਾਂ ਭੇਜ ਸਕਦੇ ਹਾਂ, ਇਸ ਲਈ ਕਈ ਵਾਰ ਘੱਟੋ-ਘੱਟ DRAM ਟਾਈਮਿੰਗ ਸਪੈਕਸ ਦੀ ਪਾਲਣਾ ਕਰਦੇ ਸਮੇਂ ਵਾਧੂ ਪੈਡਿੰਗ ਹੁੰਦੀ ਹੈ, ਜੋ ਸਿਧਾਂਤਕ ਤੌਰ 'ਤੇ ਕੁਸ਼ਲਤਾ ਨੂੰ ਘਟਾ ਸਕਦੀ ਹੈ। ਆਪਣੀ ਕੁਸ਼ਲਤਾ ਲੋੜ ਦੇ ਅਨੁਕੂਲ ਇੱਕ ਨੂੰ ਲੱਭਣ ਲਈ ਵੱਖ-ਵੱਖ ਕੰਟਰੋਲਰਾਂ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰੋ। ਹਵਾਲੇ।

1. Zynq-7000 AP SoC ਅਤੇ 7 ਸੀਰੀਜ਼ FPGAs MIS v2.3 [UG586]
2. Xilinx MIG ਹੱਲ ਕੇਂਦਰ http://www.xilinx.com/support/answers/34243.html

ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ
13/03/2015 – ਸ਼ੁਰੂਆਤੀ ਰਿਲੀਜ਼..

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

XILINX 63234 END FPGA ਵਿਤਰਕ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ 63234 END FPGA ਡਿਸਟ੍ਰੀਬਿਊਟਰ, 63234, END FPGA ਡਿਸਟ੍ਰੀਬਿਊਟਰ, FPGA ਡਿਸਟ੍ਰੀਬਿਊਟਰ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ