د XILINX 63234 END FPGA توزیع کونکی

مهمه یادونه: د ځواب ریکارډ دا ډاونلوډ وړ PDF د دې کارونې او لوستلو وړتیا لوړولو لپاره چمتو شوی. دا مهمه ده چې په یاد ولرئ چې د ځواب ریکارډونه دي Webپر بنسټ محتوا چې ډیری وختونه تازه کیږي کله چې نوي معلومات شتون ولري. تاسو ته یادونه کیږي چې د زیلینکس تخنیکي ملاتړ څخه لیدنه وکړئ Webسایټ او بیاview (Xilinx ځواب 63234) د دې ځواب وروستۍ نسخه لپاره.

پیژندنه

د هغه طریقې له امله چې د DDR2 او DDR3 حافظې معمار شوي او د MIG 7 لړۍ کنټرولر ډیزاین شوی، فعالیت ساده نه دی. دا د مختلفو Jedec وخت پیرامیټرو او کنټرولر معمارۍ پوهیدو ته اړتیا لري، او تاسو به د اټکلونو ترلاسه کولو لپاره سمولیشنونو چلولو ته اړتیا ولرئ. د فعالیت ټاکلو لپاره عمومي اصل ورته دی، مګر دا سند د MIG ex په کارولو سره د موثریت ترلاسه کولو لپاره اسانه لار چمتو کوي.ampد ازموینې بینچ او محرک په مرسته ډیزاین کړئ fileدلته ضمیمه ده.

اغيزمن بانډوت
د DRAM ډیټا بس یوازې د لوستلو او لیکلو د چټکتیا په جریان کې د لوړ بینډ ویت ته نږدې کیږي، او د هغې سر د اغیزمن ډیټا کچه راټیټوي.

یو څو پخوانيampد سر لږ لګښتونه دي

• په ورته بانک کې قطارونو ته د لاسرسي دمخه وخت (د لاسرسي پته په ورته قطار پاڼه کې نه ده)
• د بیا رغونې وخت ولیکئ ترڅو د لیکلو څخه لوستلو لاسرسي ته بدل شي
• د بس د تګ وخت به د لوستلو څخه لیکلو ته د لاسرسي لپاره بدل شي

د معلوماتو د لیږد ساعت دورانونه

• موثریت (٪) = ——————————————-

د ساعت ټول دورانونه
اغیزمن بانډ ویت = د لوړ بینډ ویت * موثریت

د MIG ډیزاین نسل

• د MIG IP او پخوا په اړه د ګام په ګام توضیحاتو لپاره UG586 فصل 1 ته مراجعه وکړئampد ډیزاین نسل.
• د MIG 7 لړۍ د فعالیت سمولیشن چلولو دمخه، لاندې کارونه وکړئ ترڅو ډاډ ترلاسه کړئ چې ستاسو د سمولیشن چاپیریال سم دی.
• د MIG ex خلاص کړئampمناسب کتابتونونه ډیزاین او نقشه کړئ، سمول چل کړئ، او ډاډ ترلاسه کړئ چې تاسو په لیږد کې د "ازموینې پاس شوی" پیغام لیدلی شئ.
• د جریان ښودلو لپاره، ما د xc7vx690tffg1761-2 لپاره MIG IP تولید کړی او ex یې کارولی دیampد ډیزاین.
• دوه شیان چې باید یادونه وشي د حافظې پته بټونه او د حافظې پته نقشه انتخاب دي.
• د مثال لپارهample، ما د حافظې برخې ډراپ-ډاون انتخابونو لاندې MT41J128M8XX-125 غوره کړی دی.

د شکل - 1 څخه د ټاکل شوي حافظې برخې لپاره، قطار = 14، کالم = 10 او بانک = 3، نو app_addr_width = قطار + کالم + بانک + درجه = 28

تاسو کولی شئ BANK_ROW_COLUMN یا ROW BANK_COLUMN غوره کړئ.
ما د ROW BANK کالم پریښود، کوم چې د پتې ډیفالټ نقشه ده.

Exampد ترکیب وړ ازموینې بینچ سره ډیزاین سمول

• د سمیولیشن ترتیباتو لاندې، د کویسټا سیم/موډل سیم سمیولیټر غوره کړئ او د تالیف شوي کتابتونونو ځای ته لاړ شئ.
• د دریمې ډلې وسیلو د نصبولو لارې ته د اشارې کولو، د هدف سمیلیټر غوره کولو، او د کتابتونونو تالیف او نقشه کولو په اړه د جزیاتو لپاره، تاسو کولی شئ (UG900) Vivado ډیزاین سویټ کارونکي لارښود منطق سمولیشن ته مراجعه وکړئ.

د GUI سمولیټ کړئ (د پروژې مدیر کې د چلولو سمولیشن ټب باندې کلیک وکړئ) او ډاډ ترلاسه کړئ چې تاسو په ټرانسکرپټ کې د "ټیسټ پاس شوی" پیغام ګورئ.

د فعالیت سمول RTL تعدیلات

1. د سرچینو ټب ښي کلیک وکړئ، "د سمیولیشن سرچینې اضافه کړئ یا جوړ کړئ" غوره کړئ، mig7_perfsim_traffic_generator.sv ته لاړ شئ. file او د اضافه کولو لپاره په پای کلیک وکړئ.
2. د سرچینو په ټب کې ښۍ کلیک وکړئ، "د سمیولیشن سرچینې اضافه کړئ یا جوړ کړئ" غوره کړئ، perfsim_stimulus.txt ته لاړ شئ، او د اضافه کولو پای کلیک وکړئ.
3. د پخواني په اړه تبصره وکړئample_top instantiation په sim_tb_top.v کې file.
4. لاندې RTL لاینونه په sim_tb_top،v کې اضافه کړئ
5. د خپل حافظې برخې انتخاب سره سم APP_ADDR_WIDTH، APP_DATA_WIDTH، RANK_WIDTH، H، او BANK_WIDTH بدل کړئ. ارزښتونه د _mig.v څخه ترلاسه کیدی شي. file.
6. د ژېړ رنګه روښانه شوي انسټینټیشن نوم mig_7series_0_mig ستاسو د برخې نوم پراساس د IP جوړولو پرمهال توپیر کولی شي. n، تایید کړئ چې ایا تاسو بل نوم غوره کړی او په مطابق یې بدل کړئ.
7. کله چې IP جوړ شي نو _mig.v پرانیزئ. file او د LHS سیګنال نومونو کې د هر ډول توپیر لپاره کراس چیک وکړئ او هغه سم کړئ.
8. app_sr_req، app_ref_req، او app_zq_req باید په 0 پیل شي.
9. لکه څنګه چېample_top.v تبصره شوی او نوی دی files اضافه شوي وي، تاسو به شاید د mig_7series_0_mig.v تر څنګ "?" وګورئ. file د سمولو سرچینو لاندې.
10. د سم نقشه کولو لپاره file، په mig_7series_0_mig.v ښي کلیک وکړئ، "سرچینې اضافه کړئ" غوره کړئ، براوز کړئ /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl او mig_7series_0_mig_sim.v اضافه کړئ file.
11. که تاسو وګورئ "؟" د لاندې لپاره files، ټول RTL اضافه کړئ files په کلاکینګ، کنټرولر، ip_top، phy، او UI فولډرو کې.
12. یوځل چې د RTL بدلونونه ترسره شي او ټول اړین دي fileکه چیرې ستاسو د سمولیشن سرچینو ته s اضافه شي، نو درجه بندي باید د شکل 5 سره ورته وي.
13. د fileهغه نومونه چې په سور رنګ کې روښانه شوي دي نوي اضافه شوي، او د ECC پورې اړوند ماډلونو کې "?" تمه کیږي ځکه چې د ټاکل شوي حافظې ترتیب کې د ECC اختیار غیر فعال شوی دی.

محرک File تفصیل

د هر محرک نمونه ۴۸ ټوټې ده، او بڼه یې په شکلونو ۶-۱ څخه تر ۶-۴ پورې تشریح شوې ده.

د پته کوډ کول (پته [35:0])
پته په محرک کې د شکل ۷-۱ څخه تر شکل ۷-۶ پورې کوډ شوې ده. د پتې ټولې ساحې باید په هیکساډیسیمل بڼه کې داخلې شي.

د پتې ټولې ساحې یو عرض دی چې په څلورو ویشل کیدی شي ترڅو په هیکساډیسیمل بڼه کې داخل شي. د ازموینې بینچ یوازې د پتې ساحې اړین بټونه د حافظې کنټرولر ته لیږي. د مثال په توګهampپه اته بانکي ترتیب کې، یوازې بانکي بټونه [2:0] د حافظې کنټرولر ته لیږل کیږي، او پاتې بټونه له پامه غورځول کیږي. د پتې ساحې لپاره اضافي بټونه ستاسو لپاره چمتو شوي ترڅو پته په هیکساډیسیمل بڼه کې دننه کړئ. تاسو باید تایید کړئ چې داخل شوی ارزښت د ورکړل شوي ترتیب د عرض سره مطابقت لري.

• د ستون پته (ستون [11:0]) - په محرک کې د ستون پته اعظمي حد ته 12 بټونو ته چمتو شوې، مګر تاسو اړتیا لرئ چې دا ستاسو په ډیزاین کې د ستون د عرض پیرامیټر پراساس حل کړئ.
• د قطار پته (قطار [15:0]) - په محرک کې د قطار پته اعظمي حد ته 16 بټونو ته چمتو شوې، مګر تاسو اړتیا لرئ چې پته ورکړئ
• دا ستاسو په ډیزاین کې د قطار د عرض د پیرامیټر پر بنسټ ټاکل شوی دی.
• د بانک پته (بانک [3:0]) - په محرک کې د بانک پته اعظمي حد ته څلورو بټونو ته چمتو شوې، مګر تاسو اړتیا لرئ چې دا ستاسو په ډیزاین کې د بانک د عرض پیرامیټر پراساس حل کړئ.
• د رتبې پته (Rank[3:0]) - په محرک کې د رتبې پته اعظمي حد ته څلورو بټونو ته چمتو کیږي، مګر تاسو اړتیا لرئ چې دا ستاسو په ډیزاین کې د رتبې د عرض پیرامیټر پراساس حل کړئ.
• پته د لوړې کچې MEM_ADDR_ORDER پیرامیټر پراساس راټول شوې او د کارونکي انٹرفیس ته لیږل شوې.

د قوماندې تکرار (د قوماندې تکرار [7:0])

• د قوماندې د تکرار شمېر هغه شمېر دی چې اړوند قوماندې د کارن انٹرفیس کې تکرار کیږي. د هر تکرار لپاره پته د 8 لخوا زیاتیږي. د تکرار اعظمي شمېره 128 ده.
• د ازموینې بینچ د ستنې حد نه ګوري، او دا شاوخوا پوښل کیږي که چیرې د زیاتوالي په جریان کې د ستنې اعظمي حد ته ورسیږي.
• ۱۲۸ امرونه پاڼه ډکوي. د صفر پرته د هر بل ستون پتې لپاره، د ۱۲۸ تکرار شمیره په کراس کولو پای ته رسیږي.
• د ستنې سرحد د ستنې پتې پیل ته رسیږي.

د بس کارول

د بس کارول د کارونکي انٹرفیس کې محاسبه کیږي، د لوستلو او لیکلو ټول شمیر په پام کې نیولو سره، او لاندې معادله کارول کیږي:

• BL8 څلور د حافظې ساعت دورې اخلي
• د هڅونې پای هغه وخت دی چې ټول امرونه ترسره کیږي.
• calib_done هغه وخت دی کله چې کیلیبریشن ترسره کیږي.

Exampد نمونې
دا پخوانيamples د MEM_ADDR_ORDER پر بنسټ دي چې BANK_ROW_COLUMN ته ټاکل شوي.

د واحد لوستلو نمونه
00_0_2_000F_00A_1 - دا نمونه د 10 کالم، 15 قطار، او دویم بانک څخه یو واحد لوستل کیږي.

د واحد لیکلو نمونه
00_0_1_0040_010_0 - دا نمونه د 32 کالم، 128 قطار، او لومړي بانک ته یو واحد لیک دی.

په ورته پته کې یو واحد لیکل او لوستل

• 00_0_2_000F_00A_0 – دا نمونه په لسم ستون، پنځلسم قطار او دوهم بانک کې یو ځل لیکل کیږي.
• 00_0_2_000F_00A_1 – دا نمونه د لسم ستون، پنځلسم قطار او دوهم بانک څخه یو واحد لوستل کیږي.

په ورته پته سره ډیری لیکل او لوستل

• 0A_0_0_0010_000_0 – دا د 10 څخه تر 0 پورې پیل شوي پتې سره د 80 لیکنو سره مطابقت لري، کوم چې په ستون کې لیدل کیدی شي.
• 0A_0_0_0010_000_1 – دا د 10 څخه تر 0 پورې د پتې سره د 8,0 لوستلو سره مطابقت لري، کوم چې په ستون کې لیدل کیدی شي.

د لیکلو په جریان کې د پاڼې لپاس
0A_0_2_000F_3F8_0 – دا د لسو لیکنو سره مطابقت لري چې د یوې لیکنې وروسته د پاڼې په پیل کې د ستون پته نغښتل شوې وي.

د فعالیت ترافیک جنراتور سمول
په دې وخت کې، تاسو د MIG ex سره کار بشپړ کړی دیampد ډیزاین سمولیشن. دا پدې مانا ده چې ستاسو د سمولیشن تنظیم چمتو دی، تاسو د فعالیت سمولیشن RTL تعدیلات ترسره کړي دي، د سمولیشن نوې درجه بندي سمه ده، او تاسو د محرک نمونې درک کړې دي. سمولیشن یو ځل بیا د 16 لیکلو او لوستلو سره په perfsim_stimulus.txt کې چل کړئ.

• ټول چل کړئ، تر هغه وخته پورې انتظار وکړئ چې د init_calib_complete سیګنال تایید شي، او تاسو به وکولی شئ د لیکلو او لوستلو وړاندیز شوي شمیر وګورئ. بیا به سمولیشن ودریږي.
• کله چې تاسو ته د سمیولیشن پریښودو غوښتنه وشي، نو "نه" غوره کړئ او د ټرانسکرپټ کړکۍ ته لاړ شئ، چیرې چې تاسو به وکولی شئ د فعالیت احصایې وګورئ.
• که تاسو "سمیولیشن پریږدئ" غوره کړئ، د فعالیت احصایې به a ته ولیکل شي file د mig_band_width_output.txt په نوم چې د sim_1/behave فولډر کې موقعیت لري.
• Exampد لارښود لاره:- /mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behav

تاسو شاید حیران یاست چې ولې فیصدهtagد بس کارولو e یوازې 29 دی. سمولیشن د ورته IP ترتیباتو سره بیا چل کړئ، مګر یوازې محرک بدلول file 256 لیکي او 256 لوستل کیږي

• ff_0_0_0000_000_0
• ff_0_0_0000_000_1

تاسو به اوس سلنه وګورئtage د 85 په توګه، چې دا پدې مانا ده چې DDR3 د لیکلو او لوستلو د اوږدې لړۍ لپاره د بس غوره کارول وړاندې کوي.

د فعالیت ښه کولو لپاره عمومي لارې
هغه فکتورونه چې په موثریت اغیزه کوي په دوه برخو ویشل کیدی شي:

1. د حافظې ځانګړی
2. د کنټرولر مشخص

9 شکل تاسو ته یو اوور درکويview د هغو اصطلاحاتو څخه چې د حافظې پورې اړه لري.
د SRAMs او بلاک یادونو برعکس، د DDR2 یا DDR3 فعالیت یوازې د اعظمي معلوماتو کچه نه ده.

دا په ډیری وخت فکتورونو پورې اړه لري، په شمول:

• tRCD: د قطار قوماندې ځنډ (یا د ras to cas ځنډ).
• tCAS(CL): د ستون پتې سټروب ځنډ.
• tRP: د قطار پری چارج ځنډ.
• tRAS: د قطار فعال وخت (د مخکینۍ بدلون لپاره فعال کړئ).
• tRC: د قطار دوران وخت. tRC = tRAS + tRP
• tRAC: د ناڅاپي لاسرسي ځنډ. tRAC = tRCD + tCAS
• د لیکلو ځنډ په توګه CWLCAS.
• tZQ: د ZQ د کیلیبریشن وخت.
• tRFC: د قطار تازه کولو دورې وخت
• tWTR: د لوستلو لپاره د لیکلو ځنډ. د لوستلو لپاره د وروستي لیکلو لیږد د قوماندې وخت.
• tWR: د لیکلو د بیا رغونې وخت. د لیکلو وروستۍ معامله د پری چارج وخت ته
• د ټولو لیست شویو پیرامیټرو وخت د کارول شوي حافظې ډول او د حافظې برخې د سرعت درجې پورې اړه لري.
• د تعریفونو او وخت مشخصاتو په اړه نور جزئیات د DDR2 او DDR3 JEDEC معیارونو یا د حافظې وسیلې ډیټاشیټ کې موندل کیدی شي.

موثریت په عمده توګه پدې پورې اړه لري چې حافظې ته څنګه لاسرسی کیږي. مختلف پته نمونې د مختلف موثریت پایلې ورکوي.

د حافظې وخت په سر کې

1. د فعالولو وخت او د پری چارج وخت کله چې نوي بانکونو / قطارونو ته بدلیږي یا په ورته بانک کې قطارونه بدلیږي. - نو، تاسو د قطار بدلون کموئ، کوم چې کولی شي tRCD او tRP لرې کړي.
2. د دوامداره لیکلو یا لوستلو امرونه واستوئ - د TCCD وخت ساتل.
3. د لیکلو-لوستلو او لوستلو-لوستلو قوماندې بدلون کم کړئ - د لوستلو لاسرسي ته د بدلون لپاره د بیا رغونې وخت ولیکئ، او د لوستلو څخه لیکلو ته د بدلون لپاره د بس بدلون وخت.
4. یو مناسب ریفریش وقفه تنظیم کړئ.
   • الف. DDR3 SDRAM د tREFI په اوسط ډول د دوراني وقفې سره د تازه کولو دورې ته اړتیا لري.
   • ب. اعظمي حد 8 اضافي ریفریش کمانډونه مخکې له مخکې صادر کیدی شي ("را ایستل شوي"). دا د ریفریشونو شمیر نه کموي، مګر د دوه شاوخوا ریفریش کمانډونو ترمنځ اعظمي وقفه تر 9 × tREFI پورې محدوده ده.
5. له ټولو بانکونو څخه کار واخلئ - د حل کولو مناسب میکانیزم غوره دی.
   • الف. د قطار-بانک-ستون: د یوې معاملې لپاره چې د ترتیب شوي پتې ځای څخه تیریږي، کور په اتوماتيک ډول د DRAM وسیلې په بل بانک کې ورته قطار پرانیزي ترڅو د موجوده قطار پای ته رسیدو سره معامله دوام ومومي. دا د هغو غوښتنلیکونو لپاره ښه مناسب دی چې د ترتیب شوي پتې ځایونو ته د لویو معلوماتو پاکټونو د ماتولو اړتیا لري.
   • ب. د بانک-قطار-ستون: کله چې د قطار له پولې څخه تیریږي، اوسنی قطار به وتړل شي، او بل قطار به په ورته بانک کې پرانستل شي. MSB د بانک پته ده چې د مختلفو بانکونو څخه د بدلولو لپاره کارول کیدی شي. دا د یو څه وخت لپاره د حافظې یو بلاک ته د لنډو، ډیرو ناڅاپي معاملو لپاره مناسب دی، او بیا بل بلاک (بانک) ته کود.
6. د برسټ اوږدوالی
   • الف. BL 8 د 3 لړۍ کې د DDR7 لپاره ملاتړ شوی. BC4 خورا ټیټ موثریت لري، کوم چې له 50٪ څخه کم دی. دا ځکه چې د BC4 د اجرا کولو وخت د BL8 سره ورته دی. معلومات یوازې د برخې دننه پټ شوي دي.
   • ب. په هغه مواردو کې چې تاسو نه غواړئ بشپړ برسټ ولیکئ، یا د معلوماتو ماسک یا د لوستلو وروسته لیکل په پام کې نیول کیدی شي.
7. یو مناسب ZQ وقفه تنظیم کړئ (یوازې DDR3)
   کنټرولر دواړه د ZQ لنډ (ZQCS) او ZQ اوږد (ZQCL) کیلیبریشن کمانډونه لیږي.
   • الف. د DDR3 JEDEC معیار سره سم عمل وکړئ
   • ب. د ZQ کیلیبریشن په اړه د JEDEC ځانګړتیا JESD5.5-79 DDR3 SDRAM معیار په 3 برخه کې بحث شوی دی.
   • ج. د ZQ کیلیبریشن په منظم وقفو کې د مړینې په وخت کې پای ته رسیدل (ODT) کیلیبریټ کوي ترڅو د VT په اوږدو کې بدلونونه حساب کړي.
   • د. منطق په bank_common.v/vhd کې شامل دی
   • e. پیرامیټر Tzqcs هغه کچه ټاکي چې په کوم کې د ZQ کیلیبریشن قومانده حافظې ته لیږل کیږي
   • f. دا ممکنه ده چې کاونټر غیر فعال کړئ او په لاسي ډول د app_zq_req په کارولو سره واستوئ، دا د لاسي ډول د ریفریش لیږلو ته ورته دی. د جزیاتو لپاره (Xilinx Answer 47924) ته مراجعه وکړئ.

د کنټرولر سرونه

1. دوره ای لوستل - د جزیاتو لپاره (Xilinx ځواب 43344) ته مراجعه وکړئ.
   • الف. د لوستلو موده مه بدلوئ.
   • ب. د لیکلو پرمهال د دوراني لوستلو څخه ډډه وکړئ او د ریښتیني لوستلو دمخه د یاد شوي لوستلو شمیره خپره کړئ.
2. بیا تنظیم کول - د جزیاتو لپاره (Xilinx ځواب 34392) ته مراجعه وکړئ. د کارونکي او AXI انٹرفیس ډیزاینونو لپاره، دا غوره ده چې دا فعال شي.
   • الف. بیا تنظیم کول هغه منطق دی چې څو امرونه مخکې ګوري او د کارونکي امر ترتیب بدلوي ترڅو غیر حافظې امرونه د اعتبار وړ بینډ ویت نه نیسي. فعالیت هم د اصلي ترافیک نمونې پورې اړه لري.
   • ب. د پتې د نمونې پر بنسټ، بیا تنظیم کول د پری چارج پریښودو او امرونو فعالولو کې مرسته کوي او tRCD او tRP د ډیټا بینډ ویت نه نیسي.
3. هڅه وکړئ د بانک ماشینونو شمیر زیات کړئ.
   • الف. د کنټرولر ډیری منطق د بانک ماشینونو کې موقعیت لري، او دوی د DRAM بانکونو سره مطابقت لري.
   • ب. د یو بانک ماشین په هر وخت کې یو واحد DRAM بانک اداره کوي.
   • ج. د بانکي ماشینونو ګمارنه متحرکه ده، نو اړینه نه ده چې د هر فزیکي بانک لپاره د بانک ماشین ولرئ.
   • د. بانکي ماشینونه تنظیم کیدی شي، مګر دا د ساحې او فعالیت ترمنځ یو تجارت دی.
   • هـ. د بانکي ماشینونو اجازه ورکړل شوې شمېره له ۲ څخه تر ۸ پورې ده.
   • f. په ډیفالټ ډول، د 4 بانک ماشینونه د RTL پیرامیټرو له لارې تنظیم شوي دي.
   • د بانک ماشینونو د بدلولو لپاره، په memc_ui_top کې موجود nBANK_MACHS = 8 پیرامیټر په پام کې ونیسئ.

Exampد 8 بانک ماشینونو لپاره - nBANK_MACHS = 8
تاسو اوس د هغو فکتورونو څخه خبر یاست چې فعالیت اغیزمنوي. یو اپ سټریم اپلیکیشن په پام کې ونیسئ چې تاسو ته په هر پیکټ کې 512 ډیټا بایټس درکوي، او تاسو اړتیا لرئ چې دوی په مختلفو حافظه ځایونو کې خوندي کړئ. څرنګه چې 512 ډیټا بایټس د 64 DDR3 ډیټا برسټونو سره مساوي دي، نو پخوانی بیا چل کړئ.ampد محرک سره ډیزاین file د هرو ۶۴ لیکنو یا لوستلو لپاره ۵۱۲ لیکنې، ۵۱۲ لوستل، او د قطار بدلول لري:

د سمولیشن په پای کې، تاسو به وګورئ چې د بس کارول په سلو کې ۷۷ دي.

11 شکل: د 512 لیکلو او 512 لوستلو لپاره د فعالیت احصایې - د 64 لیکلو یا لوستلو لپاره قطار بدلول.

تاسو اوس کولی شئ د موثریت د ښه کولو لپاره په مخکینۍ برخه کې زده شوي پوهه پلي کړئ. د قطار بدلولو پرځای د ټولو بانکونو کارولو لپاره، د پتې نمونه بدل کړئ ترڅو بانک بدل کړئ لکه څنګه چې لاندې ښودل شوي. دا د MIG GUI کې د حافظې پتې نقشه کولو ترتیب کې د ROW_BANK_Column تنظیم کولو سره مساوي دی.

د سمولیشن په پای کې، تاسو به وګورئ چې د بس کارول پخوا ۷۷ سلنه وو اوس ۸۷ سلنه دي!

که تاسو لاهم لوړ موثریت ته اړتیا لرئ ، تاسو کولی شئ د 1024 یا 2048 بایټ لوی پیکټ اندازې لپاره لاړ شئ ، یا د لاسي ریفریش په پام کې ونیسئ.
یادونه: Xilinx د کنټرولر ریفریش څخه د تیریدو هڅونه نه کوي، ځکه چې موږ ډاډه نه یو چې تاسو به د JEDEC اتومات ریفریش وخت پوره کړئ، کوم چې د معلوماتو اعتبار اغیزه کوي. د کنټرولر څخه تاسو کولی شئ د فعالیت ښه والی لیدلو لپاره NBANNBANk_MACH بدل کړئ. په هرصورت، دا ممکن ستاسو د ډیزاین وخت اغیزمن کړي، مهرباني وکړئ د nBANk_MACH په اړه د جزیاتو لپاره (Xilinx ځواب 36505) ته مراجعه وکړئ.

core_name_mig_sim.v پرانیزئ file او د nBANK_MACHS پیرامیټرونه له 4 څخه 8 ته بدل کړئ او سمولیشن بیا چل کړئ.
د دې لپاره چې د پیرامیټر ارزښت په هارډویر کې اغیزمن شي، تاسو اړتیا لرئ چې core_name_mig.v تازه کړئ. file. ما ورته نمونه وکاروله چیرې چې موږ د بس کارول 87٪ ترلاسه کړل (شکل 2). د nBANK_MACHS سره چې 8 ته ټاکل شوی، موثریت اوس 90٪ دی.

همدارنګه، په یاد ولرئ چې ½ او ¼ کنټرولرونه د دوی د ځنډ له امله په موثریت منفي اغیزه کوي. د مثال په توګهampخو، څرنګه چې موږ کولی شو یوازې په هرو څلورو CK دورو کې امرونه واستوو، نو ځینې وختونه د لږترلږه DRAM وخت مشخصاتو سره سم اضافي پیډینګ شتون لري، کوم چې کولی شي د تیوریکي څخه موثریت کم کړي. د مختلفو کنټرولرونو هڅه وکړئ ترڅو هغه ومومئ چې ستاسو د موثریت اړتیا سره سم وي. حوالې

1. Zynq-7000 AP SoC او 7 لړۍ FPGAs MIS v2.3 [UG586]
2. Xilinx MIG د حل مرکز http://www.xilinx.com/support/answers/34243.html

د بیاکتنې تاریخ
۱۳/۰۳/۲۰۱۵ – لومړنۍ خپرونه..

اسناد / سرچینې

د XILINX 63234 END FPGA توزیع کونکی [pdf] د کارونکي لارښود ۶۳۲۳۴ د پای FPGA ویشونکی، ۶۳۲۳۴، د پای FPGA ویشونکی، د FPGA ویشونکی

حوالې

• د کارن لارښود